CN1147000C - 半导体限流器件 - Google Patents

半导体限流器件 Download PDF

Info

Publication number
CN1147000C
CN1147000C CNB961991135A CN96199113A CN1147000C CN 1147000 C CN1147000 C CN 1147000C CN B961991135 A CNB961991135 A CN B961991135A CN 96199113 A CN96199113 A CN 96199113A CN 1147000 C CN1147000 C CN 1147000C
Authority
CN
China
Prior art keywords
region
semiconductor
semiconductor region
current
limiting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB961991135A
Other languages
English (en)
Other versions
CN1205802A (zh
Inventor
迪特里希・斯蒂法妮
迪特里希·斯蒂法妮
・米特莱纳
海因茨·米特莱纳
克・韦纳特
乌尔里克·韦纳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1205802A publication Critical patent/CN1205802A/zh
Application granted granted Critical
Publication of CN1147000C publication Critical patent/CN1147000C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体限流器件，其包括一个水平通道区(22)和一个在n导电类型的第一半导体区(2)内与之相连接的竖直通道区(29)。两个通道区都以一个p-n结耗尽区(23)为界。所述p-n结在第一半导体区(2)和一个在第一半导体区(2)中埋置的、p导电类型的第二半导体区之间构成。

Description

半导体限流器件
技术领域
本发明涉及一个半导体限流器件。
背景技术
为给一个用电器供以额定电流，要把该用电器通过一个开关设备接入电网。在接通过程以及在短路情况下一般会出现过流，它大大超过额定电流。为保护电器，在电器和电网之间接入的开关设备必须能够快速采集过电流，特别是短路电流，并将其限定在一个预定的数值，并接着能切断电路。已知有限流开关用于这种功能，它们可以使用机械开关，或者用半导体开关建立。
DE-A-43 30 459公开了一种半导体限流开关，它具有一种给定导电类型的第一半导体区，在其彼此相对的表面上各形成一个电极。在第一半导体区内，现在在两个电极之间设置相隔一定距离的另一种相反导电类型的半导体区。在各个另外的半导体区各建立第一半导体区的通道区，它们垂直于第一导半体区的两个表面(垂直通道)。在两个电极之间的竖直电流由该通道区引导并从而被限制。为控制在两个电极之间的电流，可以在第一半导体区内的相反杂质的半导体区施加一个控制极电压，用它可以控制通道区的电阻。
发明内容
本发明的目的在于，提供一种半导体限流器件，它能够在过流时通过限流接通电路。
本发明目的可通过一种半导体限流器件来实现。该半导体限流器件包括一个给定导电类型的第一半导体区、一个在第一半导体区内的一个表面上形成的接触区和一个在第一半导体区内接触区下面形成的和第一半导体区的导电类型相反的第二半导体区。第二半导体区在平行于第一半导体区表面的整个方向上比接触区更长，使得在第一半导体区至少建立一个通道区，它在下面以在第一半导体区和第二半导体区之间形成的p-n结的耗尽区为界，并在导通状态下从接触区流出或向接触区流入电流。因此至少有一个通道区是横向设置在第一半导体区内并因此具有非常好的饱和特性。
在第一个有利的实施中，在与第二半导体区相对的一侧的通道区以另一p-n结的一个耗尽区为界。该p-n结由第一半导体区和至少一个与第一半导体区导电类型相反的第三半导体区建立。最好给第三半导体区配备一个控制电极以便通过施加一个控制电压控制通道区的电阻。
在另一个实施形式中，处于与第二半导体区相对一侧的通道区以至少一个肖特基触点的耗尽区为界。也是在该实施例中，优选在该肖特基触点上可施加一个控制电压，以控制通道区的电阻。
另一个实施形式的特征在于，在和上述第一半导体区表面相背对的该第一半导体区的另一表面设置另一接触区。在该接触区和与第一半导体区的另一表面的接触区之间可以施加一个该半导体限流器件的工作电压。
附图说明
参考附图进一步说明本发明，附图中：
图1为具有下面由一个p-n结为界的通道区的半导体限流器件的一个
实施形式，
图2为具有一个附加p-n结的半导体限流器件的一个实施形式，
图3为具有控制电极的半导体限流器件的一个实施形式，
图4为具有附加的肖特基触点的半导体限流器件的一个实施形式。
具体实施方式
图1所示的半导体限流器件包括一个n型第一半导体区2和一个p型第二半导体区3。第一半导体区2具有一个优选为平的表面20。第二半导体区3形成在第一半导体区2内部位于表面20的下面，至少其朝向第一半导体区的表面20的一侧是水平的，也就是说基本平行于第一半导体区2的表面20。优选第二半导体区3在第一半导体区内用离子注入杂质材料粒子形成。希望的掺杂剖面通过渗透曲线在离子注入时借助于离子能量调节。第二半导体区3垂直于第一半导体区2的表面20方向上测量的长度D无关紧要，它是在离子注入时考虑到可能的注入掩模由离子能量形成。在第一半导体区2和具有相反杂质的第二半导体区3之间建立起一个p-n结，其耗尽区用23表示。该p-n结的耗尽区23包围整个第二半导体区3。第二半导体区3平行于第一半导体区2的表面20的水平伸长在所示截面中用B表示。在第一半导体区2的表面20上提供一个欧姆接触的接触区5。该欧姆接触区5优选为和第一半导体区2同一导电类型的高杂质半导体区，在所示实施例中用n+表示。在接触区5上可以用一个未示出的电极加一电压。在所示截面中接触区5的水平伸长用b来表示。接触区5的水平伸长b横向，也就是说在平行于第一半导体区2的表面20的所有方向上小于第二半导体区3的水平伸长B。第二半导体区3和接触区5如此相对安排，使得在垂直于第一半导体区2的表面20的一个投影内接触区5的投影完全位于第二半导体区3的投影内。因此在接触区5的外端和第二半导体区3的外端之间在第一半导体区2内至少形成一个通道区22，其在接触区5的不同端的水平伸长L1和L2可以相同，也可以不同。于是对于水平伸长L1、L2、b和B成立：L1+b+L2＝B。至少一个通道区22的下面，亦即在背对表面20一侧的方向上，以第一半导体区2和第二半导体区3之间的p-n结的耗尽区为界，而在上面，在图示实施形式中由第一半导体区2的表面20为界。在给接触区5和另一未示出的在第一半导体区2的表面20上形成的、或者在和第一半导体区2的表面20相对的另一表面上形成的接触区之间施加一个电压时，便通过在第一半导体区2的至少一个通道在这两个接触区之间流过一个电流。通过选择通道区22的几何尺寸可以调节通道区22的电阻，从而调节其载流能力，并从而以一种希望的方式限制两个接触区之间的电流。沿竖直方向，亦即垂直于第一半导体区2的表面20的方向对通道区22测得的长度用d表示，其由第二半导体区3到第一半导体区2的表面20的距离以及在第一半导体区2和第二半导体区3之间建立的p-n结的耗尽区23的伸长确定。这里，p-n结的耗尽区23的伸长依赖于在第一半导体区2和第二半导体区3中的载流子浓度和在这两个半导体区2和3之间存在的反向电压(在p-n结上的反向电势差)。因此，通道区22的电阻也可以通过施加一个控制电压改变第二半导体区3的电势来控制。如上所述，水平伸长L1和L2由接触区5和第二半导体区3的重叠确定。
图2表示另一种调节至少一个通道区22的载流能力的可能方案。图2的半导体限流器件至少包括一个第三半导体区4、它是p型杂质区，因此和第一半导体区2是相反的导电类型，并与第一半导体区2相邻。第三半导体区4为横向设置亦即平行于第一半导体区2的表面20并与第二半导体区3错位地设置，使得在向第一半导体区2的表面20上的一个投影沿左侧的长度L1和沿右侧的长度L2与半导体区3和4都重叠。由此在两个p杂质半导体区3和4之间在第一半导体区2内形成一个水平伸长的通道区22，它的下面和图1一样，由在第一半导体区2和第二半导体区3之间建立的p-n结的耗尽区为界，而在上面现在由在第一半导体区2和第三半导体区4之间建立的p-n结的耗尽区24为界。在该实施例中，另外可以通过调节另一个p-n结的耗尽区24的伸长而影响电流I。在第一半导体区2和第三半导体区4之间建立的p-n结的耗尽区24与半导体区2和4两者内的载流子浓度、第三半导体区4的几何尺寸和在p-n结上施加的电压有关。所示实施例中的接触区5直接与第三半导体区4邻接，使得通道区22的水平伸长L1和L2与在和表面20正交的投影的两个半导体区3和4的重叠部分相一致。但是接触区5和第三半导体区4也可以水平错置。在和第一半导体区2的第一表面20相对的另一表面21上形成另一接触区6，例如一个电极。在第一接触区5和另一接触区6之间施加半导体限流器件的工作电压。在图示实施例中接触区5与阴极，接触区6与阳极相连。在置换半导体区的导电类型时要同时置换工作电压的极性。图1和图2所示实施例特别适合作为无源限流器使用。
图3表示可调节电流限幅的半导体限流器件的一个实施形式。在第一半导体区2的表面20上形成多个彼此相距的接触区5，图中只表示出两个。给这些接触区5配置一个公共的电极7。在第一半导体区2中的接触区5下面埋置一个与第一半导体区2相反杂质的第二半导体区3。在第一半导体区2的表面20上，在接触区5之间分别以一横向距离a形成另一半导体区4，它们均掺有和第一半导体区相反的杂质。半导体区3和4各自基本上与第一半导体区2的表面20平行。每一半导体区4在沿垂直于表面20的方向上的一个投影中与两个半导体区3重叠，而每一半导体区3又与两个半导体区4重叠。由此，在第一半导体区2中构成了水平通道区22，它和图2中一样，在下面和上面各以一个p-n结的耗尽区为界。下面的p-n结在第一半导体区2和第二半导体区3之间构成，上面的p-n结是在第一半导体区2和各个半导体区4之间构成。在图示实施例中第一半导体区2是由一个基片27和一个在其上形成的外延生长型半导体层26构成，它们为同一导电类型。在背对半导体层26的、作为第一半导体区2的第二表面21的基片的另一侧上又形成一个电极6。在电极6和电极7之间施加该半导体限流器件的工作电压。在第二半导体区3中构造横向伸长为A的开口，通过它们，第一半导体区2的各通道区29基本垂直于表面20延伸。每一通道区29在水平方向上以由第一半导体区2和第二半导体区3构成的p-n结的未示出的耗尽区为界。选择第二半导体区3中的开孔的水平长度A，使得在接触区6和7之间可施加的最大反向电压至少尽可能与最大体积阻挡电压一致，它能承载在第二半导体区3底侧位于半导体区2和3之间的p-n结。这相应于在截止时至少尽可能为一平面的等势线曲线。第二半导体区3中开孔的水平长度A的典型值在1μm和10μm之间。在导通方向上施加一个极化的工作电压时，在电极7和电极6之间会沿图示箭头流过一个电流I，它首先穿过水平通道区21，然后实际上在垂直于表面20的方向上通过第一半导体区2中的坚直通道区29流过。流经通道区22的电流可以通过控制半导体区4的极性而受到控制，特别是受到限制。为此给半导体区4配备一个控制电极40，其上优选施加相同的控制电压。控制电极40和公共电极7由绝缘层11以所谓的埋置栅技术(Buried-Gate-Technik)分开。图3所示的这样一种实施形式可以作为有源限流器使用。
图4表示半导体限流器件的另一实施形式，其具有可控的限流功能。第一半导体区2内的通道区22在该实施例中上面以一个肖特基触点8的耗尽区(阻挡层)82为界，而在下面还是以在第一半导体区2和埋置的半导体区3之间的p-n结的耗尽区23为界。肖特基8触点优选形成在第一半导体区2的表面20上。肖特基触点8耗尽区82的伸长可以通过改变施加在该肖特基触点8上的肖特基控制电压Us来控制。由此可以控制通道区22的竖直伸长(深度)d，从而也控制了在带电极7的接触区5和电极6之间流过电流的载流能力。施加在两个电极6和7上的半导体限流器件的工作电压用U表示，它特别可以为一交变电压。通道区22的竖直伸长d在图示实施例中另外由从第一半导体区2去掉半导体材料(例如通过蚀刻过程)而控制。肖特基触点8形成在由于去掉半导体材料而形成的下陷处28，并因此相对于第一半导体区2的原来的表面向下错位。这种通过产生陷下或者补充以用另外的材料升高来调节通道区22的竖直伸长d的方法也可以用于其它实施例。
该半导体限流器件所有叙述的实施例都可以以不同的拓扑结构实现，特别是以具有多层金属喷涂的单元设计或者以一种梳式结构实现。

Claims (8)

1.一种半导体限流器件，具有：
a)一个给定导电类型(n或者p)的第一半导体区(2)，
b)在第一半导体区(2)的上表面(20)上形成的一个欧姆接触区(5)，
c)第二半导体区(3)，它形成在第一半导体区(2)内该欧姆接触区(5)的下面，并和第一半导体区(2)的导电类型相反，
其中，
d)与上述欧姆接触区(5)相分开的另一接触区(6)，
e)第二半导体区(3)在平行于第一半导体区(2)的上表面(20)的各方向上的长度比该欧姆接触区(5)的长度长，使得在第一半导体区(2)内至少建立一个水平通道区(22)，其在下面以在第一半导体区(2)和第二半导体区(3)之间构成的p-n结的耗尽区(23)为界，它在导通状态时从该欧姆接触区(5)流出电流或者向该欧姆接触区(5)流入电流。
2.根据权利要求1所述的半导体限流器件，其至少具有一个和第一半导体区(2)相反导电类型(p或者n)的第三半导体区(4)，其中在第三半导体区(4)和第一半导体区(2)之间构成一个p-n结，它的耗尽区(24)是通道区(22)在与第二半导体区(3)相对一侧的边界。
3.根据权利要求2所述的半导体限流器件，其中，在第三半导体区(4)上形成一个控制电极(40)，用以通过施加一个控制电压来控制通道区(22)的电阻。
4.根据权利要求2所述的半导体限流器件，其中，所述欧姆接触区(5)直接与所述第三半导体区(4)邻接。
5.根据权利要求2所述的半导体限流器件，其中，所述欧姆接触区(5)与所述第三半导体区(4)在水平方向上相互错置。
6.根据权利要求1所述的半导体限流器件，其具有一个或多个在第一半导体区(2)的上表面(20)上形成的、并与所述欧姆接触区(5)相隔开的肖特基触点(8)，其耗尽区(82)是通道区(22)在与第二半导体区(3)相对一侧的边界。
7.根据权利要求6所述的半导体限流器件，其中，在肖特基触点(6)上可施加一个控制电压Us，以控制通道区(22)的电阻。
8.根据上述任一项权利要求所述的半导体限流器件，其中，在相对于第一半导体区(2)的所述上表面(20)的半导体区(2)的另一表面(21)上形成另一接触区(6)；所述第二半导体区(3)包含一个或多个垂直于第一半导体区(2)上表面(20)的开口，这些开口构成第一半导体区(2)的通道区(29)，在导通状态时，经过该通道区(29)在两个欧姆接触区(6，7)之间流过电流。
CNB961991135A 1995-12-22 1996-12-06 半导体限流器件 Expired - Lifetime CN1147000C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19548443.6 1995-12-22
DE19548443A DE19548443A1 (de) 1995-12-22 1995-12-22 Halbleiteranordnung zur Strombegrenzung

Publications (2)

Publication Number Publication Date
CN1205802A CN1205802A (zh) 1999-01-20
CN1147000C true CN1147000C (zh) 2004-04-21

Family

ID=7781214

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961991135A Expired - Lifetime CN1147000C (zh) 1995-12-22 1996-12-06 半导体限流器件

Country Status (6)

Country Link
US (1) US6034385A (zh)
EP (1) EP0868750B1 (zh)
JP (1) JP2000505239A (zh)
CN (1) CN1147000C (zh)
DE (2) DE19548443A1 (zh)
WO (1) WO1997023911A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407371B (en) * 1997-04-25 2000-10-01 Siemens Ag Equipment to limited alternative current, especially in short-circuit case
DE19726678A1 (de) * 1997-06-24 1999-01-07 Siemens Ag Passiver Halbleiterstrombegrenzer
DE19717614A1 (de) 1997-04-25 1998-10-29 Siemens Ag Passiver Halbleiterstrombegrenzer
DE19758233B4 (de) * 1997-12-30 2004-10-07 Siemens Ag Verfahren und Vorrichtung zur Kurzschluß- und Überlastausschaltung
DE19833214C1 (de) * 1998-07-23 1999-08-12 Siemens Ag J-FET-Halbleiteranordnung
CN1292932A (zh) * 1998-09-09 2001-04-25 株式会社日立制作所 静电感应晶体管及其制造方法和电能转换装置
DE19842488A1 (de) * 1998-09-16 2000-03-30 Siemens Ag Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
DE19859502C2 (de) * 1998-12-22 2000-12-07 Siemens Ag Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6624030B2 (en) 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
DE10029418A1 (de) * 2000-06-15 2001-12-20 Siemens Ag Überstromschutzschaltung
DE10036208B4 (de) * 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
FR2815173B1 (fr) * 2000-10-11 2003-08-22 Ferraz Shawmut Composant limiteur de courant, dispositif de limitation de courant en comportant application, et procede de fabrication de ce composant limiteur de courant
DE10135835C1 (de) * 2001-07-23 2002-08-22 Siced Elect Dev Gmbh & Co Kg Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung
DE10143487C2 (de) * 2001-09-05 2003-07-24 Siced Elect Dev Gmbh & Co Kg Schalteinrichtung mit einem gegen Überlast gesicherten Leistungsschaltelement
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10147696C2 (de) * 2001-09-27 2003-11-06 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10161139B4 (de) * 2001-12-12 2004-07-15 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
US6515330B1 (en) 2002-01-02 2003-02-04 Apd Semiconductor, Inc. Power device having vertical current path with enhanced pinch-off for current limiting
DE10213534B4 (de) 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
ATE514190T1 (de) * 2003-03-19 2011-07-15 Infineon Technologies Ag Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE10350160B4 (de) * 2003-10-28 2012-12-06 Infineon Technologies Ag Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung
US7745273B2 (en) 2007-07-30 2010-06-29 Infineon Technologies Austria Ag Semiconductor device and method for forming same
WO2009042807A2 (en) * 2007-09-26 2009-04-02 Lakota Technologies, Inc. Adjustable field effect rectifier
US8633521B2 (en) 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8188482B2 (en) 2008-12-22 2012-05-29 Infineon Technologies Austria Ag SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
US8729739B2 (en) 2010-04-28 2014-05-20 The United States Of America As Represented By The Secretary Of The Navy Bi-directional circuit breaker
WO2010127370A2 (en) * 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
JP5136544B2 (ja) 2009-12-16 2013-02-06 三菱電機株式会社 半導体装置
US8994078B2 (en) 2012-06-29 2015-03-31 Infineon Technologies Austria Ag Semiconductor device
US9209318B2 (en) 2013-02-20 2015-12-08 Infineon Technologies Austria Ag Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
CN112397388B (zh) * 2019-08-16 2022-01-28 珠海格力电器股份有限公司 二极管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR92860E (fr) * 1960-09-15 1969-01-10 Teszner Stanislas Perfectionnements aux dispositifs semiconducteurs dits tecnetrons a résistance négative et aux procédés de leur fabrication.
JPS5591181A (en) * 1978-12-28 1980-07-10 Nippon Gakki Seizo Kk Field effect semiconductor device and manufacture of the same
US4454523A (en) * 1981-03-30 1984-06-12 Siliconix Incorporated High voltage field effect transistor
JPS5941871A (ja) * 1982-08-31 1984-03-08 Matsushita Electronics Corp 接合型電界効果半導体装置
US4454623A (en) * 1982-09-08 1984-06-19 Radius Corporation Toothbrush
JPS5952882A (ja) * 1982-09-20 1984-03-27 Matsushita Electronics Corp 接合型電界効果トランジスタ
JPS5965486A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 接合型電界効果トランジスタ
US4737469A (en) * 1984-01-19 1988-04-12 Honeywell Inc. Controlled mode field effect transistors and method therefore
AU4942993A (en) * 1993-09-08 1995-03-27 Siemens Aktiengesellschaft Current limiting device
DE9411601U1 (de) * 1993-09-08 1994-10-13 Siemens AG, 80333 München Strombegrenzender Schalter
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein

Also Published As

Publication number Publication date
CN1205802A (zh) 1999-01-20
WO1997023911A1 (de) 1997-07-03
JP2000505239A (ja) 2000-04-25
DE59610316D1 (de) 2003-05-08
EP0868750B1 (de) 2003-04-02
US6034385A (en) 2000-03-07
EP0868750A1 (de) 1998-10-07
DE19548443A1 (de) 1997-06-26

Similar Documents

Publication Publication Date Title
CN1147000C (zh) 半导体限流器件
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
CN1248298C (zh) 制造半导体整流器件的方法及所得器件
CN115699328A (zh) 具有分段沟槽和屏蔽件的沟槽功率器件
CN111742411B (zh) 双向晶闸管器件
US5747841A (en) Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement
US9502402B2 (en) Semiconductor device
US6232625B1 (en) Semiconductor configuration and use thereof
US4132996A (en) Electric field-controlled semiconductor device
US6515330B1 (en) Power device having vertical current path with enhanced pinch-off for current limiting
US6459108B1 (en) Semiconductor configuration and current limiting device
US6188555B1 (en) Device for limiting alternating electric currents, in particular in the event of a short circuit
CN111628007A (zh) 功率二极管及其制造方法
EP0565350A2 (en) Semiconductor device with a buffer structure
US6023078A (en) Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
JP4783551B2 (ja) スイッチング素子と縁部素子とを備えた半導体装置
JP4394301B2 (ja) 限流装置
JPS6265382A (ja) サ−ジ吸収素子
JP2004031947A (ja) 可変パラメータを有するパワー半導体
JP3388999B2 (ja) サージ防護デバイスにおけるブレークオーバ電流ないし保持電流の設定方法
WO2024147924A1 (en) Buried shield structures for power semiconductor devices including segmented support shield structures for reduced on-resistance and related fabrication methods
DE29801945U1 (de) Vorrichtung zum Begrenzen elektrischer Wechselströme, insbesondere im Kurzschlußfall
JPS6265383A (ja) サ−ジ吸収素子
KR19990069586A (ko) 트라이악 소자
KR19990069585A (ko) 트라이악 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AG

Effective date: 20120223

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120223

Address after: Federal Republic of Germany City, Laura Ibiza Berger

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

CX01 Expiry of patent term

Granted publication date: 20040421

EXPY Termination of patent right or utility model