JP2000299562A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP2000299562A
JP2000299562A JP11105549A JP10554999A JP2000299562A JP 2000299562 A JP2000299562 A JP 2000299562A JP 11105549 A JP11105549 A JP 11105549A JP 10554999 A JP10554999 A JP 10554999A JP 2000299562 A JP2000299562 A JP 2000299562A
Authority
JP
Japan
Prior art keywords
layer
hole
resin
conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11105549A
Other languages
English (en)
Other versions
JP4442832B2 (ja
Inventor
Motoo Asai
元雄 浅井
Takashi Kariya
隆 刈谷
Kenichi Shimada
憲一 島田
Hiroshi Segawa
博史 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10554999A priority Critical patent/JP4442832B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to EP06020624A priority patent/EP1744608B1/en
Priority to CNB99816559XA priority patent/CN1225953C/zh
Priority to PCT/JP1999/002689 priority patent/WO2000062588A1/ja
Priority to KR1020017012926A priority patent/KR100629400B1/ko
Priority to EP99921226A priority patent/EP1194025B1/en
Priority to DE69933480T priority patent/DE69933480T2/de
Priority to DE69938982T priority patent/DE69938982D1/de
Priority to MYPI99003168A priority patent/MY130361A/en
Publication of JP2000299562A publication Critical patent/JP2000299562A/ja
Application granted granted Critical
Publication of JP4442832B2 publication Critical patent/JP4442832B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 スルーホールの高密度化に有利な多層プリン
ト配線板を提供すること。 【解決手段】 内層に導体回路を有する多層コア基板上
に、層間樹脂絶縁層と導体層とが交互に積層され、各導
体層間がバイアホールにて接続されたビルドアップ配線
層が形成されてなる多層プリント配線板において、上記
多層コア基板1は、コア材上に形成された内層導体回路
2を覆う樹脂絶縁層3を有するとともに、その樹脂絶縁
層にはこの層を貫通して上記内層導体回路に達するバイ
アホール12が形成され、そして、この樹脂絶縁層およ
び上記コア材にはこれらを貫通するスルーホール10が
形成され、かつそのスルーホールには充填材8が充填さ
れ、上記ビルドアップ配線層のバイアホールの一部24
が、上記スルーホールの直上に位置して、そのスルーホ
ールに接続されていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層プリント配
線板に関し、とくに、コア基板を多層化しても内層回路
との電気的接続をスルーホールを介して十分に確保でき
る、スルーホールの高密度化に有利な多層プリント配線
板の構成について提案する。
【0002】
【従来の技術】近年、ICチップを実装するパッケージ
基板は、電子工業の進歩に伴う電子機器の小型化あるい
は高速化に対応し、ファインパターンによる高密度化お
よび信頼性の高いものが求められている。このようなパ
ッケージ基板として、1997年、1月号の「表面実装
技術」には、多層コア基板の両面にビルドアップ多層配
線層が形成されたものが開示されている。
【0003】ところが、上掲の従来技術に係るパッケー
ジ基板では、多層コア基板内の導体層とビルドアップ配
線層との接続は、多層コア基板の表面にスルーホールか
ら配線した内層パッドを設け、この内層パッドにバイア
ホールを接続させて行っていた。このため、スルーホー
ルのランド形状がダルマ形状あるいは鉄アレイ形状とな
り、その内層パッドの領域がスルーホールの配置密度の
向上を阻害し、スルーホールの形成数には一定の限界が
あった。それ故に、配線の高密度化を図るためにコア基
板を多層化すると、外層のビルドアップ配線層は、多層
コア基板内の導体層と十分な電気的接続を確保すること
ができないという問題があった。
【0004】
【発明が解決しようとする課題】本発明の目的は、コア
基板を多層化しても、コア基板内の内層導体回路との電
気的接続をスルーホールを介して十分に確保することの
できる、スルーホールの高密度化に有利な多層プリント
配線板を提供することにある。
【0005】
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した。その結果、発明者らは、ビル
ドアップ配線層のバイアホールをパッドを介してスルー
ホールに接続するのではなく、それらのバイアホールを
スルーホール直上に位置して形成し、かつスルーホール
に直接接続するようにするか、あるいはスルーホールを
覆うように形成した導体層を介して接続されるように構
成することによって、スルーホールの配置密度が向上
し、こうして高密度化したスルーホールを介して多層化
したコア基板の内層導体回路とも十分な接続が確保でき
るようになることを知見し、以下に示す内容を要旨構成
とする発明に想到した。
【0006】すなわち、本発明の多層プリント配線板
は、内層に導体層を有する多層コア基板上に、層間樹脂
絶縁層と導体層とが交互に積層され、各導体層間がバイ
アホールにて接続されたビルドアップ配線層が形成され
てなる多層プリント配線板において、上記多層コア基板
は、コア材上に形成された内層導体回路を覆う樹脂絶縁
層を有するとともに、その樹脂絶縁層にはこの層を貫通
して上記内層導体回路に達するバイアホールが形成さ
れ、そして、この樹脂絶縁層および上記コア材にはこれ
らを貫通するスルーホールが形成され、かつそのスルー
ホールには充填材が充填され、上記ビルドアップ配線層
のバイアホールの一部が、上記スルーホールの直上に位
置して、そのスルーホールに直接接続されていることを
特徴とする。また、本発明にかかる上記多層プリント配
線板において、上記充填剤のスルーホール開口端から外
側に露出する表面を覆って導体層が形成され、上記ビル
ドアップ配線層のバイアホールの一部は、前記導体層を
介してスルーホールに接続されることが好ましい。さら
に、本発明にかかる上記多層プリント配線板において、
スルーホールに充填される充填材は、金属粒子と、熱硬
化性または熱可塑性の樹脂からなることが好ましい。
【0007】
【発明の実施の形態】本発明の多層プリント配線板は、
多層コア基板内に設けたバイアホールを介して内層導体
回路とビルドアップ配線層とを接続し、さらに、多層コ
ア基板に設けたスルーホールに充填材を充填し、かつこ
のスルーホールの直上にビルドアップ配線層のバイアホ
ールの一部を位置させるとともに、スルーホールあるい
はスルーホールからの露出面を覆って形成された導体層
に接続させることで、ビルドアップ配線層とスルーホー
ルの接続を行う構造とした点に特徴がある。このような
本発明の構成によれば、スルーホール直上の領域を内層
パッドとして機能せしめることでデッドスペースが無く
なり、しかも、スルーホールからバイアホールに接続す
るための内層パッドを配線する必要もないので、スルー
ホールのランド形状を真円とすることができる。その結
果、多層コア基板中に設けられるスルーホールの配置密
度が向上し、こうして高密度化されたスルーホールを介
して、外層のビルドアップ配線層は、多層コア基板内の
内層導体回路と十分な接続を確保することが可能にな
る。
【0008】このような本発明の多層プリント配線板に
おいて、多層コア基板の両面にビルドアップ配線層が形
成されてなる構造を採用したのは、配線密度を高くする
ためである。この多層コア基板は、コア基板上に内層導
体回路と層間絶縁層とを交互に積層し、各内層導体回路
をバイアホールで接続した構造に形成されるが、後述す
るような外層のビルドアップ配線層と同様の方法で形成
される。
【0009】本発明の多層プリント配線板では、多層コ
ア基板に設けられたスルーホールに充填材が充填されて
いる。この充填材は、金属粒子、熱硬化性の樹脂および
硬化剤からなるか、あるいは金属粒子および熱可塑性の
樹脂からなることが好ましく、必要に応じて溶剤を添加
してもよい。このような充填材は、金属粒子が含まれて
いると、その表面を研磨することにより金属粒子が露出
し、この露出した金属粒子を介してその上に形成される
導体層のめっき膜と一体化するため、PCT(pressure
cooker test)のような過酷な高温多湿条件下でも導体
層との界面で剥離が発生しにくくなる。また、この充填
材は、壁面に金属膜が形成されたスルーホールに充填さ
れるので、金属イオンのマイグレーションが発生しな
い。
【0010】金属粒子としては、銅、金、銀、アルミニ
ウム、ニッケル、チタン、クロム、すず/鉛、パラジウ
ム、プラチナなどが使用できる。なお、この金属粒子の
粒子径は、 0.1〜50μmがよい。この理由は、 0.1μm
未満であると、銅表面が酸化して樹脂に対する濡れ性が
悪くなり、一方、50μmを超えると、印刷性が悪くなる
からである。
【0011】また、この金属粒子の配合量は、全体量に
対して30〜90wt%がよい。この理由は、30wt%より少な
いと、フタめっき(スルーホールからの露出面を覆って
形成される導体層)との密着性が悪くなり、一方、90wt
%を超えると、印刷性が悪化するからである。
【0012】使用される樹脂としては、ビスフェノール
A型、ビスフェノールF型などのエポキシ樹脂、フェノ
ール樹脂、ポリイミド樹脂、ポリテトラフルオロエチレ
ン(PTFE)等のフッ素樹脂、ビスマレイミドトリア
ジン(BT)樹脂、FEP、PFA、PPS、PEN、
PES、ナイロン、アラミド、PEEK、PEKK、P
ETなどが使用できる。硬化剤としては、イミダゾール
系、フェノール系、アミン系などの硬化剤が使用でき
る。溶剤としては、NMP(ノルマルメチルピロリド
ン)、DMDG(ジエチレングリコールジメチルエーテ
ル)、グリセリン、水、1−又は2−又は3−のシクロ
ヘキサノール、シクロヘキサノン、メチルセロソルブ、
メチルセロソルブアセテート、メタノール、エタノー
ル、ブタノール、プロパノールなどが使用できる。
【0013】特に、この充填材の最適組成としては、重
量比で6:4〜9:1のCu粉とビスフェノールF型の無
溶剤エポキシ(油化シェル製、商品名:E-807)の混合
物と硬化剤の組合せ、あるいは重量比で8:2:3のCu
粉とPPSとNMPの組合せが好ましい。この充填材
は、非導電性であることが望ましい。非導電性の方が硬
化収縮が小さく、導体層やバイアホールとの剥離が起こ
りにくいからである。
【0014】本発明の多層プリント配線板では、充填材
が充填されたスルーホールの内壁導体表面に粗化層が形
成されていることが望ましい。スルーホール内壁の導体
表面に粗化層が形成されるのは、充填材とスルーホール
とが粗化層を介して密着し隙間が発生しないからであ
る。もし、充填材とスルーホールとの間に空隙が存在す
ると、その直上に電解めっきで形成される導体層は、平
坦なものとならなかったり、空隙中の空気が熱膨張して
クラックや剥離を引き起こしたりし、また一方で、空隙
に水が溜まってマイグレーションやクラックの原因とな
ったりする。この点、粗化層が形成されているとこのよ
うな不良発生を防止することができる。
【0015】また、本発明において、充填材のスルーホ
ールからの露出面を覆う導体層の表面には、スルーホー
ル内壁の導体表面に形成した粗化層と同様の粗化層が形
成されていることが有利である。この理由は、粗化層に
より層間樹脂絶縁層やバイアホールとの密着性を改善す
ることができるからである。特に、導体層の側面に粗化
層が形成されていると、導体層側面と層間樹脂絶縁層と
の密着不足によってこれらの界面を起点として層間樹脂
絶縁層に向けて発生するクラックを抑制することができ
る。
【0016】このようなスルホール内壁や導体層の表面
に形成される粗化層の厚さは、 0.1〜10μmがよい。こ
の理由は、厚すぎると層間ショートの原因となり、薄す
ぎると被着体との密着力が低くなるからである。この粗
化層としては、スルーホール内壁の導体あるいは導体層
の表面を、酸化(黒化)−還元処理して形成したもの、
有機酸と第二銅錯体の混合水溶液で処理して形成したも
の、あるいは銅−ニッケル−リン針状合金のめっき処理
にて形成したものがよい。
【0017】これらの処理のうち、酸化(黒化)−還元
処理による方法では、NaOH(10g/l )、NaClO2(40g
/l )、Na3PO4 (6g/l )を酸化浴(黒化浴)、NaOH
(10g/l )、NaBH4 (6g/l )を還元浴とする。
【0018】また、有機酸−第二銅錯体の混合水溶液を
用いた処理では、スプレーやバブリングなどの酸素共存
条件下で次のように作用し、導体回路である銅などの金
属箔を溶解させる。 Cu+Cu(II)An →2Cu(I)An/2 2Cu(I)An/2 +n/4O2 +nAH (エアレーション)→2Cu
(II)An +n/2H2O A は錯化剤(キレート剤として作用)、n は配位数であ
る。
【0019】この処理で用いられる第二銅錯体は、アゾ
ール類の第二銅錯体がよい。このアゾール類の第二銅錯
体は、金属銅などを酸化するための酸化剤として作用す
る。アゾール類としては、ジアゾール、トリアゾール、
テトラゾールがよい。なかでもイミダゾール、2−メチ
ルイミダゾール、2−エチルイミダゾール、2−エチル
−4−メチルイミダゾール、2−フェニルイミダゾー
ル、2−ウンデシルイミダゾールなどがよい。このアゾ
ール類の第二銅錯体の含有量は、1〜15重量%がよい。
この範囲内にあれば、溶解性および安定性に優れるから
である。
【0020】また、有機酸は、酸化銅を溶解させるため
に配合させるものである。具体例としては、ギ酸、酢
酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリ
ル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グ
ルタル酸、マレイン酸、安息香酸、グリコール酸、乳
酸、リンゴ酸、スルファミン酸から選ばれるいずれか少
なくとも1種がよい。この有機酸の含有量は、 0.1〜30
重量%がよい。酸化された銅の溶解性を維持し、かつ溶
解安定性を確保するためである。なお、発生した第一銅
錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体
となって、再び銅の酸化に寄与する。また、有機酸に加
えて、ホウフッ酸、塩酸、硫酸などの無機酸を添加して
もよい。
【0021】この有機酸−第二銅錯体からなるエッチン
グ液には、銅の溶解やアゾール類の酸化作用を補助する
ために、ハロゲンイオン、例えば、フッ素イオン、塩素
イオン、臭素イオンなどを加えてもよい。このハロゲン
イオンは、塩酸、塩化ナトリウムなどを添加して供給で
きる。ハロゲンイオン量は、0.01〜20重量%がよい。こ
の範囲内にあれば、形成された粗化層は層間樹脂絶縁層
との密着性に優れるからである。この有機酸−第二銅錯
体からなるエッチング液は、アゾール類の第二銅錯体お
よび有機酸(必要に応じてハロゲンイオン)を、水に溶
解して調製する。
【0022】また、銅−ニッケル−リンからなる針状合
金のめっき処理では、硫酸銅1〜40g/l 、硫酸ニッケ
ル 0.1〜6.0 g/l 、クエン酸10〜20g/l 、次亜リン
酸塩10〜100 g/l 、ホウ酸10〜40g/l 、界面活性剤
0.01〜10g/l からなる液組成のめっき浴を用いること
が望ましい。
【0023】本発明において、ビルドアップ配線層で使
用される層間樹脂絶縁層としては、熱硬化性樹脂、熱可
塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合
体を用いることができる。熱硬化性樹脂としては、エポ
キシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性
ポリフェニレンエーテル(PPE)などが使用できる。
熱可塑性樹脂としては、ポリテトラフルオロエチレン
(PTFE)等のフッ素樹脂、ポリエチレンテレフタレ
ート(PET)、ポリスルフォン(PSF)、ポリフェ
ニレンスルフィド(PPS)、熱可塑型ポリフェニレン
エーテル(PPE)、ポリエーテルスルフォン(PE
S)、ポリエーテルイミド(PEI)、ポリフェニレン
スルフォン(PPES)、4フッ化エチレン6フッ化プ
ロピレン共重合体(FEP)、4フッ化エチレンパーフ
ロロアルコキシ共重合体(PFA)、ポリエチレンナフ
タレート(PEN)、ポリエーテルエーテルケトン(P
EEK)、ポリオレフィン系樹脂などが使用できる。熱
硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ
樹脂−PES、エポキシ樹脂−PSF、エポキシ樹脂−
PPS、エポキシ樹脂−PPESなどが使用できる。
【0024】また本発明において、層間樹脂絶縁層とし
ては、無電解めっき用接着剤を用いることができる。こ
の無電解めっき用接着剤としては、硬化処理された酸あ
るいは酸化剤に可溶性の耐熱性樹脂粒子が、硬化処理に
よって酸あるいは酸化剤に難溶性となる未硬化の耐熱性
樹脂中に分散されてなるものが最適である。この理由
は、酸や酸化剤で処理することにより、耐熱性樹脂粒子
が溶解除去されて、表面に蛸つぼ状のアンカーからなる
粗化面が形成できるからである。粗化面の深さは、0.01
〜20μmがよい。密着性を確保するためである。また、
セミアディティブプロセスにおいては、 0.1〜5μmが
よい。密着性を確保しつつ、無電解めっき膜を除去でき
る範囲だからである。
【0025】上記無電解めっき用接着剤において、特に
硬化処理された前記耐熱性樹脂粒子としては、平均粒
径が10μm以下の耐熱性樹脂粉末、平均粒径が2μm
以下の耐熱性樹脂粉末を凝集させた凝集粒子、平均粒
径が2〜10μmの耐熱性樹脂粉末と平均粒径が2μm以
下の耐熱性樹脂粉末との混合物、平均粒径が2〜10μ
mの耐熱性樹脂粉末の表面に平均粒径が2μm以下の耐
熱性樹脂粉末または無機粉末のいずれか少なくとも1種
を付着させてなる疑似粒子、平均粒径が 0.1〜0.8 μ
mの耐熱性樹脂粉末と平均粒径が 0.8μmを超え2μm
未満の耐熱性樹脂粉末との混合物、平均粒径が 0.1〜
1.0 μmの耐熱性樹脂粉末、から選ばれるいずれか少な
くとも1種を用いることが望ましい。これらは、より複
雑なアンカーを形成できるからである。この無電解めっ
き用接着剤で使用される耐熱性樹脂は、前述の熱硬化性
樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複
合体を使用できる。
【0026】本発明において、多層コア基板上に形成さ
れた導体層(スルーホールに充填された充填材を覆うも
のを含む)と層間樹脂絶縁層上に形成された外層導体回
路は、バイアホールで接続することができる。この場
合、バイアホールは、めっき膜や充填材で充填してもよ
い。
【0027】以下、本発明の多層プリント配線板を製造
する方法について一例を挙げて具体的に説明する。な
お、以下に述べる方法は、セミアディティブ法による多
層プリント配線板の製造方法に関するものであるが、本
発明における多層プリント配線板の製造方法では、フル
アディティブ法やマルチラミネーション法、ピンラミネ
ーション法を採用することができる。
【0028】(1) 基板、内層導体パターンおよび樹脂絶
縁層の形成 .多層コア基板は、前述したように、内層導体回路、
絶縁樹脂層およびバイアホールを含んだ内層ビルドアッ
プ配線層を含んで形成されるが、まず、樹脂基板の表面
に内層導体パターンおよび樹脂絶縁層を形成した基板を
作製する。樹脂基板としては、無機繊維を含む樹脂基板
を用いることが望ましく、たとえば、ガラス布エポキシ
基板、ガラス布ポリイミド基板、ガラス布ビスマレイド
−トリアジン樹脂基板あるいはガラス布フッ素樹脂基板
などのうちから選ばれるものが好適である。
【0029】.前記内層回路パターンの形成は、樹脂
基板の両面に銅箔を張った銅張積層板をエッチングする
ことにより行う。 .次に、内層回路パターンを形成した配線基板の両面
に樹脂絶縁層を形成する。この樹脂絶縁層は、コア基板
内の層間樹脂絶縁層として機能する。この樹脂絶縁層
は、未硬化液を塗布したり、フィルム状の樹脂を熱圧し
てラミネートすることにより形成される。
【0030】(2) スルーホールおよびバイアホールの形
成 .次に、樹脂基板、内層回路パターンの一部および樹
脂絶縁層を貫通する貫通孔(スルーホール用貫通孔)を
設けるとともに、上記樹脂絶縁層を貫通して内層回路パ
ターンに達するバイアホール形成用開口を設ける。スル
ーホール開口の穿設は、ドリル加工またはレーザ加工に
より、またバイアホール形成用開口の穿設は、レーザ加
工や露光現像処理にて行う。このとき、使用されるレー
ザ光は、炭酸ガスレーザ、紫外線レーザ、エキシマレー
ザなどがある。
【0031】.このような開口形成の後、デスミア処
理を行う。デスミア処理は、クロム酸、過マンガン酸塩
などの水溶液からなる酸化剤を使用して行うことがで
き、また酸素プラズマ、CF4 と酸素の混合プラズマや
コロナ放電などで処理してもよい。また、低圧水銀ラン
プを用いて紫外線を照射することにより、表面改質する
こともできる。 .次に、スルーホール開口の内壁面、樹脂絶縁層表
面、およびバイアホール形成用開口の内壁面に無電解め
っきを施して、それぞれスルーホールおよびバイアホー
ルを形成する。無電解めっきとしては銅めっきがよい。
なお、基板表面が、フッ素樹脂のようにめっきのつきま
わりが悪い樹脂である場合は、有機金属ナトリウムから
なる前処理剤(商品名:潤工社製:テトラエッチ)、プ
ラズマ処理などの表面改質を行う。
【0032】.次に、スルーホール開口の内壁面およ
び樹脂絶縁層表面に施した無電解めっきに対する厚付け
のために電解めっき処理を行うと同時に、バイアホール
形成用開口の内壁面に施した無電解めっき上に電解めっ
き処理を施して、開口内を電解めっきで充填するための
処理を行う。電解めっきは銅めっきがよい。そしてさら
に、スルーホール内壁面の電解めっき膜、基板表面の電
解めっき膜およびバイアホール表面の電解めっき膜を粗
化処理して粗化層を設ける。この粗化層には、黒化(酸
化)−還元処理によるもの、有機酸と第二銅錯体の混合
水溶液をスプレー処理して形成したもの、あるいは銅−
ニッケル−リン針状合金めっきによるものがある。
【0033】(3) スルーホールへの充填材の充填 .前記(2) で形成したスルーホールに、前述した構成
の充填材を充填する。具体的には、充填材は、スルーホ
ール部分に開口を設けたマスクを載置した基板上に、印
刷法にて塗布することによりスルーホールに充填され、
充填後、乾燥、硬化させる。この充填材には、金属粒子
と樹脂の密着力を上げるために、シランカップリング剤
などの金属表面改質剤を添加してもよい。また、その他
の添加剤として、アクリル系消泡剤やシリコン系消泡剤
などの消泡剤、シリカやアルミナ、タルクなどの無機充
填剤を添加してもよい。また、金属粒子の表面には、シ
ランカップリング剤を付着させてもよい。
【0034】このような充填材は、例えば、以下の条件
にて印刷される。すなわち、テトロン製メッシュ版の印
刷マスク版と45℃の角スキージを用い、Cuペースト粘
度: 120Pa・s、スキージ速度:13mm/sec 、スキージ
押込み量:1mmの条件で印刷する。
【0035】.スルーホールからはみ出した充填材お
よび基板の電解めっき膜表面の粗化層を研磨により除去
して、基板表面を平坦化する。研磨は、ベルトサンダー
やバフ研磨がよい。
【0036】(4) 導体層(コア基板上の導体回路と充填
材を覆う導体層)の形成 .前記(3) で平坦化した基板の表面に触媒核を付与し
た後、無電解めっきを施し、厚さ 0.1〜5μm程度の無
電解めっき膜を形成し、さらに必要に応じて電解めっき
を施し、厚さ5〜25μmの電解めっき膜を設ける。次
に、めっき膜の表面に、感光性のドライフィルムを加熱
プレスにより、ミネートし、パターンが描画されたフォ
トマスクフィルム(ガラス製がよい)を載置し、露光し
た後、現像液で現像してエッチングレジストを設ける。
そして、エッチングレジスト非形成部分の導体をエッチ
ング液で溶解除去することにより、導体回路部分(バイ
アホール接続用導体層を含む)および充填材を覆う導体
層部分を形成する。そのエッチング液としては、硫酸−
過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナト
リウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第
二鉄や塩化第二銅の水溶液がよい。
【0037】.そして、エッチングレジストを剥離し
て、独立した導体回路および充填剤を覆う導体層とした
後、その導体回路および導体層の表面に、粗化層を形成
する。上記導体回路および充填材を覆う導体層の表面に
粗化層を形成すると、その導体は、層間樹脂絶縁層との
密着性に優れるので、導体回路および充填材を覆う導体
層の側面と樹脂絶縁層との界面を起点とするクラックが
発生しない。また一方で、充填材を覆う導体層は、電気
的に接続されるバイアホールとの密着性が改善される。
この粗化層の形成方法は、前述したとおりであり、黒化
(酸化)−還元処理、針状合金めっき、あるいはエッチ
ングして形成する方法などがある。
【0038】さらに、粗化後に、基板表面の導体層に起
因する凹凸を無くすため、導体回路間に樹脂を塗布して
充填し、これを硬化し、表面を導体が露出するまで研磨
して平滑化してもよい。樹脂としては、ビスフェノール
A型エポキシ樹脂、ビスフェノールF型エポキシ樹脂な
どのビスフェノール型エポキシ樹脂、イミダゾール硬化
剤および無機粒子からなる樹脂を使用することが望まし
い。ビスフェノール型エポキシ樹脂は、粘度が低く、塗
布しやすいからである。また、ビスフェノールF型エポ
キシ樹脂は、溶剤を使用しなくてもよいため、加熱硬化
時に溶剤が揮発することに起因するクラックや剥離を防
止でき、有利である。そしてさらに、研磨後に導体層表
面に粗化層を設けることが望ましい。
【0039】なお、外層導体層の形成方法として、以下
の工程を採用することができる。即ち、前記 (1)〜(3)
の工程を終えた基板にめっきレジストを形成し、次いで
レジスト非形成部分に電解めっきを施して導体回路およ
び導体層部分を形成し、これらの導体上に、ホウフッ化
スズ、ホウフッ化鉛、ホウフッ化水素酸、ペプトンから
なる電解半田めっき液を用いて半田めっき膜を形成した
後、めっきレジストを除去し、そのめっきレジスト下の
無電解めっき膜および銅箔をエッチング除去して独立パ
ターンを形成し、さらに、半田めっき膜をホウフッ酸水
溶液で溶解除去して導体層を形成する。
【0040】(5) 層間樹脂絶縁層および外層導体回路の
形成 .このようにして作製した配線基板の上に、層間樹脂
絶縁層を形成する。層間樹脂絶縁層としては、熱硬化性
樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性
樹脂の複合体を使用できる。また、本発明では、層間樹
脂絶縁材として前述した無電解めっき用接着剤を用いる
ことができる。層間樹脂絶縁層は、これらの樹脂の未硬
化液を塗布したり、フィルム状の樹脂を熱圧着してラミ
ネートすることにより形成される。
【0041】.次に、この層間樹脂絶縁層に被覆され
る下層の導体回路との電気的接続を確保するために、バ
イアホール形成用の開口を層間樹脂絶縁層に設ける。こ
の開口の穿孔は、層間樹脂絶縁層が感光性樹脂からなる
場合は、露光、現像処理にて行い、熱硬化性樹脂や熱可
塑性樹脂からなる場合は、レーザ光にて行う。このと
き、使用されるレーザ光としては、炭酸ガスレーザ、紫
外線レーザ、エキシマレーザなどがある。レーザ光にて
孔明けした場合は、デスミア処理を行ってもよい。この
デスミア処理は、クロム酸、過マンガン酸塩などの水溶
液からなる酸化剤を使用して行うことができ、また酸素
プラズマなどで処理してもよい。
【0042】.開口を有する層間樹脂絶縁層を形成し
た後、必要に応じてその表面を粗化する。上述した無電
解めっき用接着剤を層間樹脂絶縁層として使用した場合
は、表面を酸化剤で処理して耐熱性樹脂粒子のみを選択
的に除去して粗化する。また、熱硬化性樹脂や熱可塑性
樹脂を使用した場合でも、クロム酸、過マンガン酸塩な
どの水溶液から選ばれる酸化剤による表面粗化処理が有
効である。なお、酸化剤では粗化されないフッ素樹脂
(ポリテトラフルオロエチレン等)などの樹脂の場合
は、プラズマ処理やテトラエッチなどにより表面を粗化
する。
【0043】.次に、無電解めっき用の触媒核を付与
する。一般に触媒核は、パラジウム−スズコロイドであ
り、この溶液に基板を浸漬、乾燥、加熱処理して樹脂表
面に触媒核を固定する。また、金属核をCVD、スパッ
タ、プラズマにより樹脂表面に打ち込んで触媒核とする
ことができる。この場合、樹脂表面に金属核が埋め込ま
れることになり、この金属核を中心にめっきが析出して
導体回路が形成されるため、粗化しにくい樹脂やフッ素
樹脂(ポリテトラフルオロエチレン等)のように樹脂と
導体回路との密着が悪い樹脂でも、密着性を確保でき
る。この金属核としては、パラジウム、銀、金、白金、
チタン、銅およびニッケルから選ばれる少なくとも1種
以上がよい。なお、金属核の量は、20μg/cm2 以下が
よい。この量を超えると金属核を除去しなければならな
いからである。
【0044】.次に、層間樹脂絶縁層の表面に無電解
めっきを施し、全面に無電解めっき膜を形成する。無電
解めっき膜の厚みは 0.1〜5μm、より望ましくは 0.5
〜3μmである。 .そして、無電解めっき膜上にめっきレジストを形成
する。めっきレジストは、前述のように感光性ドライフ
ィルムをラミネートして露光、現像処理して形成され
る。 .さらに、電解めっきを行い、導体回路部分(バイア
ホール部分を含む)を厚付けする。電解めっき膜は、5
〜30μmがよい。また、バイアホール部分は、電解めっ
き膜にて充填されることが望ましい。 .そしてさらに、めっきレジストを剥離した後、その
めっきレジスト下の無電解めっき膜をエッチングにて溶
解除去し、独立した導体回路(バイアホールを含む)を
形成する。エッチング液としては、硫酸−過酸化水素の
水溶液、過硫酸アンモニウムや過硫酸ナトリウム、過硫
酸カリウムなどの過硫酸塩水溶液、塩化第二鉄や塩化第
二銅の水溶液がよい。以下、実施例をもとに説明する。
【0045】
【実施例】(実施例1) (1) 厚さ 0.5mmの両面銅張積層板を用意し、まず、こ
の両面にエッチングレジストを設け、硫酸−過酸化水素
水溶液でエッチング処理し、内層導体回路2を有する樹
脂基板1を得た。次いで、この基板1の両面に、樹脂絶
縁層3を形成すべく、たとえば、以下のような組成から
なる樹脂をロールコータにて塗布して、コア基板を作製
した(図1(a) 参照)。 .クレゾールノボラック型エポキシ樹脂(日本化薬社
製、分子量:2500)の25%アクリル化物80重量部の濃度
でジエチレングリコールジメチルエーテル(DMDG)
に溶解させた樹脂液 400重量部、感光性モノマー(東亜
合成社製、アロニックスM325)60重量部、消泡剤
(サンノプコ社製S−65)5重量部およびN−メチル
ピロリドン(NMP)35重量部を容器にとり、攪拌混合
することにより混合組成物を調製した。 .ポリエーテルスルフォン(PES)80重量部、およ
び、エポキシ樹脂粒子(三洋化成社製、ポリマーポー
ル)の平均粒径0.5 μmのもの 145重量部を別の容器に
より、攪拌混合した後、さらにNMP 285重量部を添加
し、ビーズミルで攪拌混合し、別の混合組成物を調製し
た。 .イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)20重量部、光重合開始剤であるベンゾフェノン 2
0 重量部、光増感剤(保土ヶ谷化学製、EAB)4重量
部およびNMP 16 重量部をさらに別の容器にとり、攪
拌混合することにより混合組成物を調製した。そして、
、およびで調製した混合組成物を混合することに
より樹脂組成物を得た。
【0046】(2) 次に、コア基板にスルーホール形成用
の直径 300μmの貫通孔4をドリルで削孔すると共に、
樹脂絶縁層3から内層導体回路2に達する直径50μmの
バイアホール形成用開口5をレーザ加工によって設けた
(図1(b) 参照)。つぎに、800 g/l クロム酸水溶液
で粗化処理し、中和・洗浄後にパラジウム−スズコロイ
ドを付着させ、下記組成で無電解めっきを施して、貫通
孔の内壁面、基板全面およびバイアホール形成用開口の
内壁面に、0.6 μmの無電解めっき膜を形成した。 〔無電解めっき水溶液〕 EDTA 150 g/l 硫酸銅 20 g/l HCHO 30 ml/l NaOH 40 g/l α、α’−ビピリジル 80 mg/l PEG 0.1 g/l 〔無電解めっき条件〕 70℃の液温度で30分
【0047】次いで、以下の条件で、厚付けのために電
解銅めっきを施し、貫通孔4および基板表面に厚さ15μ
mの電解銅めっき膜6を形成してスルーホール10を形成
するとともに、無電解めっき膜が形成されたバイアホー
ル用開口5内を電解銅めっき6で充填し、バイアホール
12を形成した(図1(c) 参照)。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
【0048】(3) 前記(2) で電解銅めっき膜6からなる
導体(スルーホール10、バイアホール12を含む)を形成
した基板を、水洗いし、乾燥した後、NaOH(10g/l
)、NaClO2(40 g/l )Na3PO4 (6g/l )を酸化浴
(黒化浴)、NaOH(10g/l )、NaBH4 (6g/l )を
還元浴とする酸化還元処理に供し、そのスルーホール1
0、バイアホール12を含む導体の全表面に粗化層11を設
けた(図1(d) 参照)。
【0049】(4) 次に、平均粒径10μmの銅粒子を含む
充填材8(タツタ電線製の非導電性穴埋め銅ペースト、
商品名:DDペースト)を、スルーホール10にスクリー
ン印刷によって充填し、乾燥、硬化させた。そして、導
体上面の粗化層11およびスルーホール10からはみ出した
充填材8を、#600 のベルト研磨紙(三共理化学製)を
用いたベルトサンダー研磨により除去し、さらにこのベ
ルトサンダー研磨による傷を取り除くためのバフ研磨を
行い、基板表面を平坦化した(図1(e) 参照)。
【0050】(5) 前記(4) で平坦化した基板表面に、パ
ラジウム触媒(アトテック製)を付与し、前記(2) の条
件に従って無電解銅めっきを施すことにより、厚さ 0.6
μmの無電解銅めっき膜14を形成した(図1(f) 参
照)。
【0051】(6) ついで、前記(2) の条件に従って電解
銅めっきを施し、厚さ15μmの電解銅めっき膜15を形成
し、導体回路9となる部分の厚付け、およびスルーホー
ル10に充填された充填材8を覆う導体層13(円形のスル
ーホールランドとなる)となる部分を形成した。
【0052】(7) 導体回路9および導体層13となる部分
を形成した基板の両面に、市販の感光性ドライフィルム
を張り付け、マスク載置して、100 mJ/cm2 で露光、0.
8 %炭酸ナトリウムで現像処理し、厚さ15μmのエッチ
ングレジスト16を形成した(図2(a) 参照)。
【0053】(8) そして、エッチングレジスト16を形成
してない部分のめっき膜を、硫酸と過酸化水素の混合液
を用いるエッチングにて溶解除去し、さらに、エッチン
グレジスト16を5%KOHで剥離除去して、独立した導
体回路9および充填材8を覆う導体層13を形成した(図
2(b) 参照)。
【0054】(9) 次に、導体回路9および充填材8を覆
う導体層13の表面にCu−Ni−P合金からなる厚さ 2.5μ
mの粗化層(凹凸層)17を形成し、さらにこの粗化層17
の表面に厚さ 0.3μmのSn層を形成した(図2(c) 参
照、但し、Sn層については図示しない)。その形成方法
は以下のようである。即ち、基板を酸性脱脂してソフト
エッチングし、次いで、塩化パラジウムと有機酸からな
る触媒溶液で処理して、Pd触媒を付与し、この触媒を
活性化した後、硫酸銅8g/l 、硫酸ニッケル 0.6g/
l、クエン酸15g/l 、次亜リン酸ナトリウム29g/l
、ホウ酸31g/l 、界面活性剤 0.1g/l 、pH=9
からなる無電解めっき浴にてめっきを施し、導体回路9
および充填材8を覆う導体層13の表面にCu−Ni−P合金
の粗化層17を設けた。ついで、ホウフッ化スズ 0.1 mol
/l 、チオ尿素 1.0 mol/l 、温度50℃、pH=1.2 の
条件でCu−Sn置換反応させ、粗化層17の表面に厚さ 0.3
μmのSn層を設けた(Sn層については図示しない)。
【0055】(10) 無電解めっき用接着剤A、Bを以下
の方法で調製した。 A.上層の無電解めっき用接着剤の調製 .クレゾールノボラック型エポキシ樹脂(日本化薬
製、分子量2500)の25%アクリル化物を35重量部(固形
分80%)、感光性モノマー(東亜合成製、アロニックス
M315 )3.15重量部、消泡剤(サンノプコ製、S−65)
0.5 重量部、NMPを 3.6重量部を攪拌混合した。 .ポリエーテルスルフォン(PES)12重量部、エポ
キシ樹脂粒子(三洋化成製、ポリマーポール)の平均粒
径 1.0μmのものを 7.2重量部、平均粒径 0.5μmのも
のを3.09重量部、を混合した後、さらにNMP30重量部
を添加し、ビーズミルで攪拌混合した。 .イミダゾール硬化剤(四国化成製、2E4MZ-CN)2重
量部、光開始剤(チバガイギー製、イルガキュア I−
907 )2重量部、光増感剤(日本化薬製、DETX-S)0.2
重量部、NMP1.5 重量部を攪拌混合した。これらを混
合して無電解めっき用接着剤組成物Aを調製した。
【0056】B.下層の無電解めっき用接着剤の調製 .クレゾールノボラック型エポキシ樹脂(日本化薬
製、分子量2500)の25%アクリル化物を35重量部(固形
分80%)、感光性モノマー(東亜合成製、アロニックス
M315 )4重量部、消泡剤(サンノプコ製、S−65)0.
5 重量部、NMPを 3.6重量部を攪拌混合した。 .ポリエーテルスルフォン(PES)12重量部、エポ
キシ樹脂粒子(三洋化成製、ポリマーポール)の平均粒
径 0.5μmのものを 14.49重量部、を混合した後、さら
にNMP20重量部を添加し、ビーズミルで攪拌混合し
た。 .イミダゾール硬化剤(四国化成製、2E4MZ-CN)2重
量部、光開始剤(チバガイギー製、イルガキュア I−
907 )2重量部、光増感剤(日本化薬製、DETX-S) 0.2
重量部、NMP 1.5重量部を攪拌混合した。これらを混
合して下層の無電解めっき用接着剤Bを調製した。
【0057】(11) 基板の両面に、まず、前記(10)で調
製したBの無電解めっき用接着剤(粘度 1.5Pa・s) を
ロールコータを用いて塗布し、水平状態で20分間放置し
てから、60℃で30分の乾燥を行い、次いで、Aの無電解
めっき用接着剤(粘度1.0 Pa・s) をロールコータを用
いて塗布し、水平状態で20分間放置してから、60℃で30
分の乾燥を行い、厚さ40μmの接着剤層18(2層構造)
を形成した(図2(d) 参照、但し、接着剤層の2層構造
は省略している)。
【0058】(12) 接着剤層18を形成した基板の両面
に、85μmφの黒円が印刷されたフォトマスクフィルム
を密着させ、超高圧水銀灯により 500mJ/cm2 で露光し
た。これをDMDG(ジエチレングリコールジメチルエ
ーテル)溶液でスプレー現像することにより、接着剤層
に85μmφのバイアホールとなる開口19を形成した。さ
らに、当該基板を超高圧水銀灯により3000mJ/cm2 で露
光し、100 ℃で1時間、その後 150℃で5時間の加熱処
理をすることにより、フォトマスクフィルムに相当する
寸法精度に優れた開口(バイアホール形成用開口13)を
有する厚さ35μmの層間絶縁材層(接着剤層18)を形成
した(図2(e) 参照)。なお、バイアホールとなる開口
19には、スズめっき層を部分的に露出させた。
【0059】(13) バイアホール形成用開口19を形成し
た基板を、クロム酸に20分間浸漬し、接着剤層表面に存
在するエポキシ樹脂粒子を溶解除去して、当該接着剤層
18の表面をRmax=1〜5 μm程度の深さで粗化し、その
後、中和溶液(シプレイ社製)に浸漬してから水洗し
た。
【0060】(14) 接着剤層表面の粗化(粗化深さ 3.5
μm)を行った基板に対し、パラジウム触媒(アトテッ
ク製)を付与することにより、接着剤層18およびバイア
ホール形成用開口19の表面に触媒核を付与した。
【0061】(15) 前記(2) と同じ組成の無電解銅めっ
き浴中に基板を浸漬して、粗面全体に厚さ 0.6μmの無
電解銅めっき膜20を形成した(図3(a) 参照)。このと
き、無電解銅めっき膜20は薄いために、この無電解めっ
き膜20の表面には、接着剤層18の粗化面に追従した凹凸
が観察された。
【0062】(16) 市販の感光性ドライフィルムを無電
解銅めっき膜20に張り付け、マスクを載置して、100 mJ
/cm2 で露光、0.8 %炭酸ナトリウムで現像処理し、厚
さ15μmのめっきレジスト21を設けた(図3(b) 参
照)。
【0063】(16) 次いで、前記(6) の条件に従って電
解銅めっきを施し、厚さ15μmの電解銅めっき膜22を形
成し、導体回路の厚付け、およびバイアホールの厚付け
を行った(図3(c) 参照)。
【0064】(17) めっきレジスト21を5%KOHで剥
離除去した後、そのめっきレジスト21下の無電解めっき
膜20を硫酸と過酸化水素の混合液でエッチング処理して
溶解除去し、無電解銅めっき膜20と電解銅めっき膜22か
らなる厚さ16μmの導体回路25(バイアホール24を含
む)を形成した。(図3(d) 参照)。なお、接着剤層18
の粗化面に残っているPdをクロム酸(800g/l)に1〜10
分浸漬して除去した。
【0065】(18) 前記(17)で導体回路25(バイアホー
ル24を含む)を形成した基板を,硫酸銅8g/l 、硫酸
ニッケル0.6g/l 、クエン酸15g/l 、次亜リン酸ナト
リウム29g/l ,ホウ酸31g/l 、界面活性剤0.1g/l
からなるpH=9の無電解めっき液に浸漬し、該導体回路
の表面に厚さ3μmの銅−ニッケル−リンからなる粗化
層26を形成した。このとき、粗化層26をEPMA(蛍光X線
分析)で分析したところ、銅 98mol%、ニッケル 1.5mo
l %、リン 0.5 mol%の組成比を示した。そしてさら
に、その基板を水洗いし、0.1mol/1 ホウふっ化スズ−
1.0mol/1 チオ尿素液からなる無電解スズ置換めっき浴
に50℃で1時間浸漬し、前記粗化層26の表面に厚さ0.05
μmのスズ置換めっき層を形成した(但し、スズ置換め
っき層については図示しない)。
【0066】(19) 前記(11)〜(18)の工程を繰り返すこ
とにより、さらに上層の層間樹脂絶縁層18'と導体回路2
5(バイアホール24を含む)を1層積層し、片面3層の
多層配線基板を得た(第8図(a)参照)。なお、ここ
では、導体回路の表面に銅−ニッケル−リンからなる粗
化層26を設けるが、この粗化層26表面にはスズ置換めっ
き層を形成しない。
【0067】(20)一方、DMDGに溶解させた60重量
%のクレゾールノポラック型エポヰシ樹脂(日本化薬
製)のエポヰシ基50%をアクリル化した感光性付与のオ
リゴマー(分子量4000)を46.67 重量部、メチルエチル
ケトンに溶解させた80重量%のビスフェノールA型エポ
キシ樹脂(油化シェル製、エピコート1001)14.121重量
部、イミダゾール硬化剤(四国化成製、2E4MZ−C
N)1.6 重量部、感光性モノマーである多価アクリルモ
ノマー(日本化薬製、R604 )1.5 重量部、同じく多価
アクリルモノマー(共栄社化学製、DPE6A)3.0 重
量部、アクリル酸エステル重合物からなるレベリング剤
(共栄社製、ポリフローNo.75)0.36重量部を混合し、こ
の混合物に対して光開始剤としてのペンゾフェノン(関
東化学製)2.0 重量部、光増感割としてのEAB(保土
ヶ谷化学製)0.2 重量部を加え、さらにDMDG(ジエ
チレングリコールジメチルエーテル)1.0 重量部を加え
て、粘度を25℃で1.4 ±0.3 Pa・Sに調整したソルダ
ーレジスト組成物を得た。なお、粘度測定は、B型粘度
計(東京計器、DVL−B型)で60 rpmの場合はロータ
ーNo. 4、6rpm の場合はローターNo. 3によった。
【0068】(21)前記(19)で得られた多層配線基板
の両面に、上記ソルダーレジスト組成物を20μmの厚さ
で塗布した。次いで、70℃で20分間、70℃で30分間の乾
燥処理を行った後、クロム層によってソルダーレジスト
開口部の円パターン(マスクパターン)が描画された厚
さ5mmのソーダライムガラス基坂を、クロム層が形成
された側をソルダーレジスト層に密着させて1000mJ/
cm2 の紫外線で露光し、DMTG現像処理した。さらに、80
℃で1時間、100 ℃で1時間、120 ℃で1時間、150 ℃
で3時間の条件で加熱処理し、パッド部分が開口した
(開口径200 μm)ソルダーレジスト層27(厚み20μ
m)を形成した。
【0069】(22)次に、ソルダーレジスト層27を形成
した基板を、塩化ニッケル30g/l 、次亜リン酸ナトリ
ウム10g/l 、クエン酸ナトリウム10g/l からなるp
H=5の無電解ニッケルめっき液に20分間浸漬して、開
口部に厚さ5μmのニッケルめっき層28を形成した。さ
らに、その基板を、シアン化金力リウム2g/l 、塩化
アンモニウム75g/l 、クエン酸ナトリウム50g/l 、
次亜リン酸ナトリウム10g/l からなる無電解金めっき
液に93℃の条件で23秒間浸漬して、ニッケルめっき層28
上に厚さ0.03μmの金めっき層29を形成した。
【0070】(23)そして、ソルダーレジスト層27の開
口部に、はんだペーストを印刷して200 ℃でリフローす
ることによりはんだバンプ(はんだ体)30を形成し、は
んだバンプを有する片面4層の多層プリント配線板を製
造した(第8図(b)参照)。なお、はんだとしては、
スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビス
マスなどが使用できる。
【0071】このようにして製造した多層プリント配線
板では、多層コア基板のスルーホールのランド形状を真
円とすることができ、ランドピッチを 600μm程度にで
きるため、スルーホールを密集して形成でき、スルーホ
ールの高密度化が容易に達成できる。しかも、基板中の
スルーホール数を増やすことができるので、多層コア基
板内の内層導体回路との電気的接続をスルーホールを介
して十分に確保することができる。
【0072】
【発明の効果】以上説明したように本発明のプリント配
線板によれば、コア基板を多層化しても、コア基板内の
内層導体回路との電気的接続をスルーホールを介して十
分に確保することのできる、スルーホールの高密度化に
有利な高密度配線板を提供することができる。
【図面の簡単な説明】
【図1】本発明にかかる多層プリント配線板の製造工程
の一部を示す図である。
【図2】本発明にかかる多層プリント配線板の製造工程
の一部を示す図である。
【図3】本発明にかかる多層プリント配線板の製造工程
の一部を示す図である。
【図4】本発明にかかる多層プリント配線板の製造工程
の一部を示す図である。
【符号の説明】
1 基板 2 銅箔 (内層導体回路) 3 樹脂絶縁層 4 貫通孔 5 バイアホール形成用開口 14 無電解めっき膜 6,15 電解めっき膜 8 充填材 9 導体回路 10 スルーホール 11 粗化層 12 バイアホール 13 導体層 16 エッチングレジスト 17 粗化層 18 接着剤層 19 バイアホール形成用開口 20 無電解めっき膜 21 めっきレジスト 22 電解めっき膜 24 バイアホール 25 導体回路 26 粗化層 27 ソルダーレジスト 28 ニッケルめっき層 29 金めっき層 30 はんだバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 憲一 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社内 (72)発明者 瀬川 博史 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社内 Fターム(参考) 5E346 AA42 AA43 CC08 EE38 FF18 FF23 HH07 HH25 HH31

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 内層に導体回路を有する多層コア基板上
    に、層間樹脂絶縁層と導体層とが交互に積層され、各導
    体層間がバイアホールにて接続されたビルドアップ配線
    層が形成されてなる多層プリント配線板において、上記
    多層コア基板は、コア材上に形成された内層導体回路を
    覆う樹脂絶縁層を有するとともに、その樹脂絶縁層には
    この層を貫通して上記内層導体回路に達するバイアホー
    ルが形成され、そして、この樹脂絶縁層および上記コア
    材にはこれらを貫通するスルーホールが形成され、かつ
    そのスルーホールには充填材が充填され、 上記ビルドアップ配線層のバイアホールの一部が、上記
    スルーホールの直上に位置して、そのスルーホールに直
    接接続されていることを特徴とする多層プリント配線
    板。
  2. 【請求項2】 上記充填剤のスルーホール開口端から外
    側に露出する表面を覆って導体層が形成され、上記ビル
    ドアップ配線層のバイアホールの一部は、前記導体層を
    介してスルーホールに接続されていることを特徴とする
    請求項1に記載の多層プリント配線板。
  3. 【請求項3】 前記充填材は、金属粒子と、熱硬化性ま
    たは熱可塑性の樹脂からなる請求項1または2に記載の
    多層プリント配線板。
JP10554999A 1999-04-13 1999-04-13 多層プリント配線板 Expired - Lifetime JP4442832B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10554999A JP4442832B2 (ja) 1999-04-13 1999-04-13 多層プリント配線板
CNB99816559XA CN1225953C (zh) 1999-04-13 1999-05-21 多层印制电路板
PCT/JP1999/002689 WO2000062588A1 (fr) 1999-04-13 1999-05-21 Carte imprimee multicouche
KR1020017012926A KR100629400B1 (ko) 1999-04-13 1999-05-21 다층 프린트 배선판
EP06020624A EP1744608B1 (en) 1999-04-13 1999-05-21 Multilayer printed wiring board
EP99921226A EP1194025B1 (en) 1999-04-13 1999-05-21 Multilayer printed wiring board
DE69933480T DE69933480T2 (de) 1999-04-13 1999-05-21 Mehrschichtige leiterplatte
DE69938982T DE69938982D1 (de) 1999-04-13 1999-05-21 Mehrlagen Gedruckteschaltungsplatte
MYPI99003168A MY130361A (en) 1999-04-13 1999-07-27 Multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10554999A JP4442832B2 (ja) 1999-04-13 1999-04-13 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2000299562A true JP2000299562A (ja) 2000-10-24
JP4442832B2 JP4442832B2 (ja) 2010-03-31

Family

ID=14410663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10554999A Expired - Lifetime JP4442832B2 (ja) 1999-04-13 1999-04-13 多層プリント配線板

Country Status (7)

Country Link
EP (2) EP1744608B1 (ja)
JP (1) JP4442832B2 (ja)
KR (1) KR100629400B1 (ja)
CN (1) CN1225953C (ja)
DE (2) DE69933480T2 (ja)
MY (1) MY130361A (ja)
WO (1) WO2000062588A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134920A (ja) * 2000-10-30 2002-05-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002134921A (ja) * 2000-10-30 2002-05-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7795542B2 (en) 1999-10-26 2010-09-14 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US9530746B2 (en) 2014-01-27 2016-12-27 International Business Machines Corporation Chip mounting structure and manufacturing method therefor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1899003B (zh) * 2004-03-03 2010-12-29 揖斐电株式会社 蚀刻液、蚀刻方法以及印刷电路板
JP5124984B2 (ja) * 2005-05-20 2013-01-23 日立化成工業株式会社 印刷配線板
JP5512562B2 (ja) 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPH0427194A (ja) * 1990-05-22 1992-01-30 Hitachi Chem Co Ltd 高密度多層配線板およびその製造法
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
EP1318708B1 (en) * 1995-10-23 2004-10-20 Ibiden Co., Ltd. Resin filler and multilayer printed wiring board
KR100273089B1 (ko) * 1995-11-10 2001-01-15 엔도 마사루 다층프린트 배선판 및 다층프린트 배선판의 제조방법
JPH1022611A (ja) * 1996-07-05 1998-01-23 Hitachi Ltd 配線平坦化方法と該方法を使用する多層配線基板の製造方法及びその多層配線基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795542B2 (en) 1999-10-26 2010-09-14 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US8822839B2 (en) 1999-10-26 2014-09-02 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US8106310B2 (en) 1999-10-26 2012-01-31 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US7999194B2 (en) 1999-10-26 2011-08-16 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP4605888B2 (ja) * 2000-10-30 2011-01-05 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4535598B2 (ja) * 2000-10-30 2010-09-01 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP2002134920A (ja) * 2000-10-30 2002-05-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002134921A (ja) * 2000-10-30 2002-05-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US8120040B2 (en) 2002-04-01 2012-02-21 Ibiden Co., Ltd. Substrate for mounting IC chip, manufacturing method of substrate for mounting IC chip, device for optical communication, and manufacturing method of device for optical communication
US7693382B2 (en) 2003-04-22 2010-04-06 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US9530746B2 (en) 2014-01-27 2016-12-27 International Business Machines Corporation Chip mounting structure and manufacturing method therefor

Also Published As

Publication number Publication date
EP1744608A2 (en) 2007-01-17
WO2000062588A1 (fr) 2000-10-19
EP1194025A1 (en) 2002-04-03
EP1744608A3 (en) 2007-04-18
EP1194025B1 (en) 2006-10-04
KR100629400B1 (ko) 2006-09-27
DE69938982D1 (de) 2008-08-07
EP1194025A4 (en) 2004-08-25
EP1744608B1 (en) 2008-06-25
DE69933480D1 (de) 2006-11-16
MY130361A (en) 2007-06-29
DE69933480T2 (de) 2007-06-21
CN1225953C (zh) 2005-11-02
KR20010110735A (ko) 2001-12-13
CN1348678A (zh) 2002-05-08
JP4442832B2 (ja) 2010-03-31

Similar Documents

Publication Publication Date Title
US6376052B1 (en) Multilayer printed wiring board and its production process, resin composition for filling through-hole
KR100466488B1 (ko) 다층 프린트 배선판 및 그 제조방법
JPH11186729A (ja) 多層プリント配線板
JP3311977B2 (ja) 無電解めっき用接着剤および多層プリント配線板
JP4442832B2 (ja) 多層プリント配線板
JPH11214846A (ja) 多層プリント配線板
JPH1098271A (ja) 層間絶縁剤および多層プリント配線板
JP3408417B2 (ja) スルーホール充填用樹脂組成物および多層プリント配線板
JP4159136B2 (ja) 多層プリント配線板
JP4275369B2 (ja) 多層プリント配線板
KR100452256B1 (ko) 다층 프린트 배선판
JPH11266082A (ja) 多層プリント配線板
JP3297006B2 (ja) 多層プリント配線板
JP2003115663A (ja) 多層プリント配線板
JP3300653B2 (ja) 無電解めっき用接着剤および多層プリント配線板
JP2007201508A (ja) 多層プリント配線板
JP2007251189A (ja) 多層プリント配線板
JP2007201509A (ja) 多層プリント配線板
JP2000022335A (ja) 多層プリント配線板およびその製造方法
JP2007243214A (ja) 多層プリント配線板
JP2008263222A (ja) 多層プリント配線板
JP2003133741A (ja) フィルビア構造を有する多層プリント配線板
JP2000138462A (ja) 多層プリント配線板及びその製造方法
JPH114068A (ja) 無電解めっき用接着剤およびプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term