JP2000269545A - 光電子集積回路装置 - Google Patents

光電子集積回路装置

Info

Publication number
JP2000269545A
JP2000269545A JP7447499A JP7447499A JP2000269545A JP 2000269545 A JP2000269545 A JP 2000269545A JP 7447499 A JP7447499 A JP 7447499A JP 7447499 A JP7447499 A JP 7447499A JP 2000269545 A JP2000269545 A JP 2000269545A
Authority
JP
Japan
Prior art keywords
integrated circuit
optical
optoelectronic integrated
circuit device
opto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7447499A
Other languages
English (en)
Other versions
JP4630409B2 (ja
Inventor
Osamu Suzuki
修 鈴木
Takayuki Watanabe
高行 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7447499A priority Critical patent/JP4630409B2/ja
Priority to DE10011537A priority patent/DE10011537B4/de
Priority to US09/528,297 priority patent/US6396967B1/en
Publication of JP2000269545A publication Critical patent/JP2000269545A/ja
Application granted granted Critical
Publication of JP4630409B2 publication Critical patent/JP4630409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【課題】 信号の伝送歪み及び伝送ロスを減少すること
ができる光電子集積回路装置を提供することを第一の目
的とする。また、信号の伝送遅延時間を短縮することが
できる光電子集積回路装置を提供することを第二の目的
とする。 【解決手段】 電気回路部１１と、光学的出力端子部１
２と、光学的入力端子部１０とを含む第一光電子集積回
路（１−１）及び第二光電子集積回路（１−２）で構成
されており、該第一光電子集積回路（１−１）及び第二
光電子集積回路（１−２）が夫々の光学的出力端子部１
２と光学的入力端子部１０とが向き合うように配置され
ることにより、複数の光電子集積回路装置１間の信号伝
送を光信号で行うことが可能となり、信号の伝送歪み及
び伝送ロスを減少できると共に、信号の伝送遅延時間を
短縮することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光電子集積回路装
置に係り、特に、集積回路装置間の信号伝送を光信号に
て行う光電子集積回路装置に関する。
【０００２】
【従来の技術】近年、大規模集積回路（ＬＳＩ：Ｌａｒ
ｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｅｃｕ
ｉｔ）は高集積化，高速化が進められており、様々な電
子機器の小型化，高性能化を可能にしている。このよう
なＬＳＩは、例えばコンピュータ等の大規模な電気回路
において図１に示すようなマルチ・チップ・モジュール
（ＭＣＭ）基板上に実装されて利用される。
【０００３】図１は、システムボード上に実装されたＭ
ＣＭ基板の一例の外観図を示し、図１（Ａ）が平面図で
あり、図１（Ｂ）が側面図である。ＭＣＭ基板１２０は
複数の集積回路チップ１３０を実装しており、その集積
回路チップ１３０間を電気的に接続している。ＭＣＭ基
板１２０はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ピン１
６０をＭＣＭソケット１５０に挿入することによりシス
テムボード１１０に実装される。また、ＭＣＭ基板１２
０は必要に応じて放熱フィン１４０が設けられる。シス
テムボード１１０は、その基板上に実装されたＭＣＭ基
板１２０間をリード線により電気的に接続している。し
たがって、ＭＣＭ基板１２０及び集積回路チップ１３０
は夫々電気的に接続され、様々な機能を有するシステム
ボード１１０を構成することができる。
【０００４】また、上述の集積回路チップ１３０間を光
で信号伝達を行なう光電子集積回路が公開特許公報（特
開平５−６７７６９）に開示されている。この光電子集
積回路は、高速化と高密度化とを実現するために一方の
基板の主面と垂直な方向に他方の基板を３次元的に配列
させることを特徴としている。その３次元的に配列され
た基板同士は、光信号が透過する材質で構成されてお
り、その基板を透過した光信号により信号伝送を行なっ
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＭＣＭ
基板１２０及び集積回路チップ１３０を使用する電子機
器においては更なる高速化が求められているが、ＭＣＭ
基板１２０及び集積回路チップ１３０間の接続は金属等
の物質をパターン化したリード線による電気的な接続で
あり、信号の高速化に限界がある。
【０００６】これは、集積回路チップ１３０が高速化す
るにつれ、ＭＣＭ基板１２０及び集積回路チップ１３０
間の信号伝送時に発生する伝送遅延時間が無視できなく
なり、信号の同期伝送が困難となるためである。例え
ば、電気的な信号伝送においては、７０ｐｓ／ｃｍ（ピ
コセカンド／センチメートル）の伝送遅延時間が発生す
る。図１（Ｂ）において、集積回路チップ１３０−１と
１３０−２との間の信号伝送経路１７０と、集積回路チ
ップ１３０−１と１３０−６との間の信号伝送経路１８
０とでは伝送遅延時間が異なり、数ＧＨｚの動作クロッ
クによる動作処理においては無視できない時間となる。
【０００７】また、ＭＣＭ基板１２０及び集積回路チッ
プ１３０間の金属等の物質をパターン化したリード線に
よる浮遊容量及びインピーダンスにより、信号の伝送歪
み及び伝送ロスが発生するため信号の伝送が困難となる
ためである。一方、光で信号伝達を行なう光電子集積回
路は、光損失の小さい材質により基板を構成したとして
も、基板を透過する際にある程度の光損失を避けること
ができず伝送ロスが発生する。このような伝送ロスは、
伝送エラーの発生につながり、信号伝送の信頼性が低下
する。
【０００８】本発明は、上記の点に鑑みなされたもの
で、信号の伝送歪み及び伝送ロスを減少することができ
る光電子集積回路装置を提供することを第一の目的とす
る。また、信号の伝送遅延時間を短縮することを第二の
目的とする。
【０００９】
【課題を解決するための手段】そこで、上記課題を解決
するため、請求項１記載の本発明は、電気回路部と、該
電気回路部と接続されている複数の発光素子が並んだ光
学的出力端子部と、該電気回路部と接続されている複数
の受光素子が並んだ光学的入力端子部とを含む第一光電
子集積回路及び第二光電子集積回路で構成されており、
該第一光電子集積回路及び第二光電子集積回路が夫々の
光学的出力端子部と光学的入力端子部とが向き合うよう
に配置され、該第一光電子集積回路及び第二光電子集積
回路の光学的出力端子部と光学的入力端子部との間で光
信号を伝送する構成としたことを特徴とする。
【００１０】このように、電気回路部と、光学的出力端
子部と、光学的入力端子部とを含む第一光電子集積回路
及び第二光電子集積回路で構成されたことにより、第一
光電子集積回路と第二光電子集積回路装置との間で光信
号の伝送が可能となる。また、第一光電子集積回路及び
第二光電子集積回路が夫々の光学的出力端子部と光学的
入力端子部とが向き合うように配置されることにより、
光信号を基板等を透過させずに伝送させることができ、
基板等の透過に伴う不都合、即ち、信号の伝送歪み及び
伝送ロスを減少することができる。
【００１１】また、請求項２記載の本発明は、前記第一
光電子集積回路及び第二光電子集積回路は、夫々、マト
リクス状に並んだ複数の発光素子よりなる前記光学的出
力端子部と、マトリックス状に並んだ複数の受光素子よ
りなる前記光学的入力端子部と、電気回路部と、電気信
号入出力用の電極パッドとを備えた構成であり、前記発
光素子と前記受光素子とが同一側、且つ、前記電極パッ
ドが前記発光素子及び受光素子の反対側となるように基
板上に設けられることを特徴とする。
【００１２】このように、光学的出力端子部と、光学的
入力端子部と、電気回路部と、電気信号入出力用の電極
パッドとを備えた構成であり、前記発光素子と前記受光
素子とが同一側、且つ、前記電極パッドが前記発光素子
及び受光素子の反対側となるように基板上に設けられる
ことにより、光信号の入出力が同一側で可能であり、前
記発光素子及び受光素子の反対側で電気信号の入出力が
可能である。
【００１３】また、請求項３記載の本発明は、請求項１
記載の光電子集積回路装置を、前記電極パッドにて接合
して多段に重ね合わせた構成であり、他の光電子集積回
路装置と電気的に接合されることを特徴とする。このよ
うに、光電子集積回路装置を電極パッド側で向かい合わ
せて電極パッドにより接合することにより、その光電子
集積回路装置間の信号伝送が電極パッドを介して可能と
なる。
【００１４】また、請求項４記載の本発明は、前記多段
光電子集積回路装置は、前記光学的出力端子部から出力
される光信号を入力され、その光信号を前記光学的入力
端子部に出力する光導波路を設けたことを特徴とする。
このように、光電子集積回路装置を電極パッド側で向か
い合わせて電極パッドにより接合して多段に重ね合わせ
た構成としたことにより、夫々の光電子集積回路装置間
の距離が縮小され、信号の伝送遅延時間の短縮が可能と
なる。また、光電子集積回路装置の光学的出力端子部か
ら出力される光信号を入力され、その光信号を前記光学
的入力端子部に出力する光導波路を設けたことにより、
信号伝送を光信号により行うことが可能となる。
【００１５】また、請求項５記載の本発明は、請求項４
記載の多段光電子集積回路装置を複数設けた構成であ
り、前記多段光電子集積回路装置間が光接続されている
ことを特徴とする。このように、光電子集積回路装置を
多段に重ね合わせた多段光電子集積回路装置が複数設け
られ、その多段光電子集積回路装置間が光接続されてい
ることにより、規模の大きな回路装置においても信号の
伝送遅延時間を短縮し、信号の伝送歪み及び伝送ロスを
減少することができる。
【００１６】また、請求項６記載の本発明は、前記多段
光電子集積回路装置において、前記光電子集積回路の少
なくとも二角に光軸位置合わせ用のマーク及び光軸位置
合わせ用の穴を備えており、その穴に位置決めピンを挿
入することを特徴とする。このように、光電子集積回路
装置の少なくとも二角に光軸位置合わせ用のマーク及び
光軸位置合わせ用の穴を備えており、その穴に位置決め
ピンを挿入することにより、多段光電子集積回路装置に
おいて発光素子と受光素子との光軸位置合わせが容易に
なる。
【００１７】また、請求項７記載の本発明は、前記光電
子集積回路装置において、電源を供給するための電源パ
ッドを各光電子集積回路の側面に備えることを特徴とす
る。このように、光電子集積回路の側面に電源を供給す
るための電源パッドを設けることにより電源供給が容易
になる。また、請求項８記載の本発明は、前記多段光電
子集積回路装置において、前記光電子集積回路装置間と
前記電気回路部とに接触面を有する放熱用の熱伝導プレ
ートと、前記放熱用の熱伝導プレートとの接触面をもっ
た放熱フィンを備えることを特徴とする。
【００１８】このように、多段光電子集積回路装置を構
成する光電子集積回路装置間と電気回路部とに接触面を
有する放熱用の熱伝導プレートと、その放熱用の熱伝導
プレートとの接触面をもった放熱フィンを設けることに
より、多段光電子集積回路装置の放熱を効率良く行うこ
とができる。また、請求項９記載の本発明は、前記多段
光電子集積回路装置において、前記光電子集積回路の側
面に設けられた電源を供給するための電源パッドに電源
を供給する電源供給用バーを設けたことを特徴とする。
【００１９】このように、光電子集積回路の側面に設け
られた電源を供給するための電源パッドに電源を供給す
る電源供給用バーを設けたことにより、多段光電子集積
回路装置を構成する複数の光電子集積回路に電源を供給
することが容易になる。また、請求項１０記載の本発明
は、前記複数多段光電子集積回路装置は、前記多段光電
子集積回路装置間の信号伝送を行う光導波路と、前記多
段光電子集積回路装置に電源を供給する電源線と、他の
基板とのインターフェースをとるインターフェース手段
とを有する基板上に構成されたことを特徴とする。
【００２０】このように、光導波路と電源線とインター
フェース手段とを有する基板上に複数の多段光電子集積
回路装置を設ける構成としたことにより、複数多段光電
子集積回路装置を構成する多段光電子集積回路装置間の
光信号伝送が可能となる。また、複数多段光電子集積回
路装置を構成する基板と他の基板との間の光信号伝送が
可能となる。
【００２１】また、請求項１１記載の本発明は、前記第
一光電子集積回路及び第二光電子集積回路は、夫々、マ
トリクス状に並んだ複数の発光素子よりなる前記光学的
出力端子層と、マトリックス状に並んだ複数の受光素子
よりなる前記光学的入力端子層と、電気回路層とを備え
た構成であり、前記電気回路層を挟み込むように前記光
学的出力端子層と前記光学的入力端子層とが形成される
ことを特徴とする。
【００２２】このように、複数の発光素子よりなる光学
的出力端子層と、複数の受光素子よりなる光学的入力端
子層と、電気回路層とを備えた構成であり、電気回路層
を挟み込むように光学的出力端子層と光学的入力端子層
とが形成されることにより、光電子集積回路装置をウェ
ーハ（ｗａｆｅｒ）基板上に一体形成することが可能と
なる。また、電気回路層を挟み込むように光学的出力端
子層と光学的入力端子層とが形成されていることによ
り、小型化が可能となる。
【００２３】また、請求項１２記載の本発明は、前記第
一光電子集積回路及び第二光電子集積回路が、夫々、マ
トリクス状に並んだ複数の発光素子よりなる前記光学的
出力端子部と、マトリックス状に並んだ複数の受光素子
よりなる前記光学的入力端子部と、電気回路部とを備え
た構成であり、前記光学的出力端子部と前記光学的入力
端子部とが夫々電気回路部に半田接合され、且つ、前記
光学的出力端子部と前記光学的入力端子部とが前記電気
回路部を挟み込むように設けられることを特徴とする。
【００２４】このように、前記光学的出力端子部と前記
光学的入力端子部とが夫々電気回路部に半田により接合
されていることにより、前記光学的出力端子部と前記光
学的入力端子部と電気回路部とを別々にウェーハ基板上
に形成した後で光電子集積回路装置を構成することが可
能となる。また、請求項１３記載の本発明は、前記電気
回路部が前記光学的出力端子部及び前記光学的入力端子
部の同一側となるように基板上に設けられることを特徴
とする。
【００２５】このように、前記電気回路部が前記光学的
出力端子部及び前記光学的入力端子部の同一側となるよ
うに基板上に設けられることにより、前記電気回路部と
前記光学的出力端子部及び前記光学的入力端子部とが配
線基板上の薄膜パターンのみで接続される。したがっ
て、電気信号の伝送距離が短縮され、信号の伝送遅延時
間の短縮が可能となる。
【００２６】また、請求項１４記載の本発明は、前記電
気回路部が前記光学的出力端子部及び前記光学的入力端
子部の反対側となるように基板上に設けられることを特
徴とする。このように、前記電気回路部が前記光学的出
力端子部及び前記光学的入力端子部の反対側となるよう
に基板上に設けられることにより、配線基板の電極パッ
ドを介することなく光電子集積回路装置同士の接続がで
きる。したがって、光電子集積回路装置間の電気信号伝
送距離が短縮され、信号の伝送遅延時間の短縮が可能と
なる。
【００２７】また、請求項１５記載の本発明は、前記電
気回路部，前記光学的出力端子部及び前記光学的入力端
子部がワイヤボンディングで基板と電気的に接続される
ことを特徴とする。このように、前記電気回路部，前記
光学的出力端子部及び前記光学的入力端子部がワイヤボ
ンディングで基板と電気的に接続されることにより、ウ
ェーハ基板を介することなく電気信号又は光信号を伝送
できる。したがって、電気信号又は光信号の減衰を少な
くすることが可能となる。
【００２８】
【発明の実施の形態】以下に、光電子集積回路装置に関
する本発明の実施例を図面に基づいて説明する。 〔光電子集積回路装置〕（図２参照） 図２は、本発明の光電子集積回路装置の一実施例の斜視
図を示す。また、図３は本発明の光電子集積回路装置を
構成する光電子集積回路の一例の構成図を示す。以下、
図２及び図３を利用して本願発明の光電子集積回路装置
について説明する。
【００２９】図２において、光電子集積回路装置２は、
二つの光電子集積回路１が対向するように構成されてい
る。光電子集積回路１は、図３に示すように、光学的入
力端子部１０と光学的出力端子部１２と電気回路部１１
と電極パッド１４と配線基板１３とで構成されている。
光学的入力端子部１０はウェーハ基板１６−１と、その
ウェーハ基板１６−１上に複数の受光素子がマトリクス
状に並ぶように形成された受光層１７とで構成されてお
り、受光層１７側で配線基板１３と半田接合されてい
る。
【００３０】光学的出力端子部１２はウェーハ基板１６
−３と、そのウェーハ基板１６−３上に複数の発光素子
がマトリクス状に並ぶように形成された発光層２０とで
構成されており、発光層２０側で配線基板１３と半田接
合されている。電気回路部１１はウェーハ基板１６−２
と、そのウェーハ基板１６−２上にトランジスタ等で構
成される電気回路層１８と、配線層１９とで構成されて
おり、配線層１９側で配線基板１３と半田接合されてい
る。
【００３１】光学的入力端子部１０と光学的出力端子部
１２とは、配線基板１３を介して電気回路部１１と電気
的に接続されている。光学的入力端子部１０は、他の光
電子集積回路１から入力された光信号を電気信号に変換
して電気回路部１１に供給している。また、光学的出力
端子部１２は、電気回路部１１で処理された電気信号を
供給され、その電気信号を光信号に変換して他の光電子
集積回路１に出力する。
【００３２】光学的入力端子部１０，光学的出力端子部
１２及び電気回路部１１は、配線基板１３の同一側に構
成されており、光学的入力端子部１０の受光層１７及び
光学的出力端子部１２の発光層２０が同一の面方向とな
っている。また、配線基板１３は、光学的入力端子部１
０，光学的出力端子部１２及び電気回路部１１を構成し
ている反対側に他の光電子集積回路１と電気的に接合す
ることができる電極パッド１４を備える構成となってい
る。
【００３３】したがって、図３の様な構成をとることに
より光電子集積回路１は他の光電子集積回路１との間で
光信号伝送をすることが可能となり、更に、電極パッド
１４を介して他の光電子集積回路１と電気的に接続され
ることが可能となる。上述のような光電子集積回路１
が、二つ対向するように構成されることにより光電子集
積回路装置２が構成される。一方の光電子集積回路１−
１の光学的出力端子部１２−１と他方の光電子集積回路
１−２の光学的入力端子部１０−２とは対向する位置に
なるように構成される。また、一方の光電子集積回路１
−１の光学的入力端子部１０−１と他方の光電子集積回
路１−２の光学的出力端子部１２−２とは対向する位置
になるように構成される。
【００３４】以上のように構成することにより、光電子
集積回路装置２は光電子集積回路１−１と１−２との間
で光信号による信号伝送が可能となる。 〔多段光電子集積回路装置〕（図４〜図６参照） 図４は、本発明の多段光電子集積回路装置の一実施例の
斜視図を示す。図５は、本発明の多段光電子集積回路装
置の一実施例の側面図を示す。また、図６は本発明の多
段光電子集積回路装置の一実施例の平面図を示す。
【００３５】図４〜図６において、多段光電子集積回路
装置３は、複数の光電子集積回路装置２を多段に積み上
げる構成とされている。このとき、光電子集積回路装置
２の電極パッド１４側は他の光電子集積回路装置２の電
極パッド１４と半田接合されることにより電気的に接続
される。なお、多段光電子集積回路装置３を構成する多
段に積み上げられる複数の光電子集積回路装置２の一番
上段及び下段には光電子集積回路１が設けられ、電極パ
ッド１４を介して光電子集積回路装置２と半田接合され
ている。
【００３６】また、その複数の光電子集積回路装置２の
対角線上の二角には位置合わせ用の穴２４が設けられて
おり、その穴２４に位置決めピン２１を挿入することに
より、光学的入力端子部１０と光学的出力端子部１２と
の光軸位置を合わせることができる。なお、位置合わせ
用の穴２４は、少なくとも二角設けることにより光軸位
置を固定できるようになる。また、光電子集積回路装置
２の側面に光軸位置合わせ用のマークを備えておき、そ
のマークに基づいて光軸位置を合わせるようにしても良
い。
【００３７】多段光電子集積回路装置３を構成する光電
子集積回路装置２は、その側面に電源供給用の電源パッ
ド２５を設けており、その電源パッド２５と接触面を持
つ電源供給バー２２が設けられている。その電源供給バ
ー２２を介して、全ての光電子集積回路装置２に電源が
供給されている。また、光電子集積回路装置２を多段に
積み上げる構成とした場合に全ての光電子集積回路装置
２間で光信号を伝送することができるように光導波路２
３が設けられている。光導波路２３は、光学的入力端子
部１０と光学的出力端子部１２との所定の部分を覆うよ
うに設けられ、光学的出力端子部１２から出力される光
信号を所定の光学的入力端子部１０に出力する。
【００３８】ここで、図５を利用して、光信号の伝送経
路について説明する。第一に同一の光電子集積回路装置
２間の光信号伝送の例として、電気回路部１１−５から
電気回路部１１−４に光信号を伝送する場合について説
明する。電気回路部１１−５から電気回路部１１−４に
光信号を伝送する場合、その光信号の伝送経路は図５に
光信号の伝送経路２７として示される。電気回路部１１
−５から出力された電気信号は、配線基板１３を介して
光学的出力端子部１２に供給され、電気信号から光信号
に変換される。
【００３９】光学的出力端子部１２で電気信号から変換
された光信号は光学的出力端子部１２から出力されて光
学的入力端子部１０に入力される。光学的入力端子部１
０は入力された光信号を電気信号に変換し、その電気信
号を配線基板１３を介して電気回路部１１−４に供給す
る。このように、電気回路部１１−５から電気回路部１
１−４に光信号が伝送される。
【００４０】第二に上下方向に隣接していない光電子集
積回路装置２間の光信号伝送の例として、電気回路部１
１−５から電気回路部１１−１に光信号を伝送する場合
について説明する。電気回路部１１−５から電気回路部
１１−１に光信号を伝送する場合、その光信号の伝送経
路は図５に光信号の伝送経路２６として示される。電気
回路部１１−５から出力された電気信号は、配線基板１
３及び電極パッド１４を介して電気回路部１１−６を含
む光電子集積回路１に入力される。
【００４１】電気回路部１１−６を含む光電子集積回路
１は、電極パッド１４から供給された電気信号を配線板
１３を介して光学的出力端子部１２に供給し、この電気
信号を光信号に変換する。光学的出力端子部１２で電気
信号から変換された光信号は光学的出力端子部１２から
出力されて光導波路２３に入力される。光導波路２３
は、電気回路部１１−１を含む光電子集積回路１の光学
的入力端子部１０に供給された光信号を入力する。光学
的入力端子部１０は入力された光信号を電気信号に変換
し、その電気信号を配線基板１３を介して電気回路部１
１−１に供給する。このように、電気回路部１１−５か
ら電気回路部１１−１に光信号が伝送される。
【００４２】したがって、図４〜図６の様な構成をとる
ことにより多段光電子集積回路装置３は、その多段光電
子集積回路装置３を構成する複数の光電子集積回路装置
２の間で基板透過することなく光信号伝送をすることが
可能となる。また、光信号伝送においては、５０ｐｓ／
ｃｍ（ピコセカンド／センチメートル）の遅延伝送時間
が発生するが、電気信号伝送における７０ｐｓ／ｃｍ
（ピコセカンド／センチメートル）の遅延伝送時間と比
較すると遅延伝送時間が短縮される。
【００４３】このように、高密度な光信号伝送をするこ
とにより、従来の電気信号伝送に比べて信号の伝送遅延
時間を短縮し、信号の伝送歪み及び伝送ロスを減少する
ことができる。 〔多段光電子集積回路装置に放熱用熱伝導プレートを設
けた構成〕（図７〜図１０参照） 図７は、本発明の多段光電子集積回路装置に放熱用熱伝
導プレートを設けた場合の一実施例の斜視図を示す。図
８は、本発明の多段光電子集積回路装置に放熱用熱伝導
プレートを設けた場合の一実施例の側面図を示す。図９
は、本発明の多段光電子集積回路装置に放熱用熱伝導プ
レートを設けた場合の一実施例の平面図を示す。また、
図１０は本発明の多段光電子集積回路装置に放熱用フィ
ンを設けた場合の一実施例の斜視図を示す。
【００４４】図７〜図９において、多段光電子集積回路
装置３は、図４〜図６に示した多段光電子集積回路装置
３に放熱用熱伝導プレート３０−１〜３０−３を設けた
構成である。したがって、図４〜図６と同様の部分につ
いては説明を省略し、放熱用熱伝導プレート３０−１〜
３０−３を中心に説明する。図７〜図９に示す多段光電
子集積回路装置３は、多段光電子集積回路装置３を構成
する光電子集積回路装置２の電気回路部１１と面接触す
る放熱用熱伝導プレート３０−１と、一方の光電子集積
回路装置２と他方の光電子集積回路装置２との間を構成
する二枚の配線基板１３の間に設けられ、その二枚の配
線基板１３と面接触する放熱用熱伝導プレート３０−２
と、放熱用熱伝導プレート３０−１及び３０−２と接触
面を有し、多段光電子集積回路装置３の側面に設けられ
る放熱用熱伝導プレート３０−３とを含む構成である。
【００４５】放熱用熱伝導プレート３０−２は、図９に
おいて点線による斜線部分で表しているが、多段光電子
集積回路装置３にて行う光信号の妨げにならないような
位置に設けている。具体的には、放熱用熱伝導プレート
３０−２は一方の光電子集積回路装置２と他方の光電子
集積回路装置２との間であり、且つ、光学的入力端子部
１０又は光学的出力端子部１２の近辺に設けられる。
【００４６】したがって、図７〜図９の様な構成をとる
ことにより多段光電子集積回路装置３の放熱を効果的に
行うことが可能となる。図１０において、多段光電子集
積回路装置３は、図７〜図９に示した放熱用熱伝導プレ
ート３０−１〜３０−３を設けた多段光電子集積回路装
置３に放熱用フィン３１を設けた構成である。したがっ
て、図７〜図９と同様の部分については説明を省略し、
放熱用フィン３１を中心に説明する。
【００４７】図１０に示す多段光電子集積回路装置３
は、その側面に放熱用フィン３１を有する構成となって
いる。ここで、放熱用フィン３１とは、その表面積を増
加させることにより放熱効果を高めたものであり、例え
ば平面部分と、その平面部分から垂直方向に櫛歯上に伸
びている板状の部分とで構成される。この放熱フィン３
１はその平面部分で図７〜図９に示す放熱用熱伝導プレ
ート３０−１〜３０−３と接触面を有するように多段光
電子集積回路装置３に設置される。
【００４８】したがって、図１０の様な構成をとること
により多段光電子集積回路装置３の放熱を更に効果的に
行うことが可能となる。以上のように、多段光電子集積
回路装置３の放熱を効果的に行うことが可能となるた
め、多段光電子集積回路装置３の小型化及び高集積化が
可能となる。 〔複数多段光電子集積回路装置〕（図１１参照） 図１１は、本発明の複数多段光電子集積回路装置の一実
施例の側面図を示す。図１１において、複数多段光電子
集積回路装置４は、複数の多段光電子集積回路装置３
と、その多段光電子集積回路装置３を配置する基板３８
とを含む構成となっている。
【００４９】複数多段光電子集積回路装置４を構成する
複数の多段光電子集積回路装置３は、基板３８上に配置
される際に位置決めピン２１により光軸位置合わせが行
われる。また、複数の多段光電子集積回路装置３は電源
供給用バー２２を介して基板３８から電源が供給され
る。基板３８は、その内部に光信号伝送用の光導波路３
３を有しており、基板３８上に配置された一の多段光電
子集積回路装置３から供給された光信号を他の多段光電
子集積回路装置３に伝送する。また、基板３８は他の基
板に光信号を伝送するための光コネクタジャック３４を
有しており、その光コネクタジャック３４に光ファイバ
３６が接続されている光コネクタプラグ３５を接続する
ことで他の基板との光信号伝送を行う。
【００５０】したがって、図１１の様な構成をとること
により複数多段光電子集積回路装置４は、その複数多段
光電子集積回路装置４を構成する複数の多段光電子集積
回路装置３の間で光信号伝送をすることが可能となる。
また、複数多段光電子集積回路装置４は、他の基板との
間で光信号伝送をすることが可能となる。 〔光電子集積回路の他の構成例〕（図１２〜図１７参
照） 図１２は、光電子集積回路の第二例の斜視図を示す。図
１２において、光電子集積回路１は、大きく分類すると
光学的入力端子部１０と光学的出力端子部１２と電気回
路部１１と電極パッド４０と配線基板１３とで構成され
ている。なお、図１２の光電子集積回路１は図３の光電
子集積回路１と一部を除いて同様であり、同一部分につ
いては説明を省略する。
【００５１】電気回路部１１はウェーハ基板１６−２
と、そのウェーハ基板１６−２上にトランジスタ等で構
成される電気回路層１８と、配線層１９とで構成されて
おり、ウェーハ基板１６−２側で配線基板１３と接合さ
れている。なお、電気回路部１１は、配線基板１３上で
光学的入力端子部１０及び光学的出力端子部１２の反対
側の面に設けられる。
【００５２】電気回路部１１は、配線層１９と配線基板
１３とをボンディングワイヤ４１でボンディングするこ
と（以下、ワイヤボンディングという）により配線基板
１３と電気的に接続されており、配線基板１３を介して
光学的入力端子部１０及び光学的出力端子部１２と電気
的に接続されている。また、電気回路部１１に含まれる
配線層１９は電極パッド４０を有し、他の光電子集積回
路１とその電極パッド４０を介して接続される。
【００５３】したがって、図１２の様な構成をとること
により光電子集積回路１は他の光電子集積回路１と電気
的に接続されることが可能となり、更に他の光電子集積
回路１との間で光信号伝送をすることが可能となる。ま
た、二つの光電子集積回路１を電気的に接続する場合、
二つの光電子集積回路１に含まれる電気回路部１１が配
線基板１３を介することなく電極パッド４０を介して接
続されるため電気信号の伝送距離が短縮される。
【００５４】図１３は、光電子集積回路の第三例の構成
図を示す。なお、図１３の光電子集積回路１は図２の光
電子集積回路１と一部を除いて同様であり、同一部分に
ついては説明を省略する。図１３において、光学的入力
端子部１０はウェーハ基板１６−１と、そのウェーハ基
板１６−１上に複数の受光素子がマトリクス状に並ぶよ
うに形成された受光層１７とで構成されており、ウェー
ハ基板１６−１側で配線基板１３と接合されている。
【００５５】光学的出力端子部１２はウェーハ基板１６
−３と、そのウェーハ基板１６−３上に複数の発光素子
がマトリクス状に並ぶように形成された発光層２０とで
構成されており、ウェーハ基板１６−３側で配線基板１
３と接合されている。また、光学的入力端子部１０の受
光層１７と光学的出力端子部１２の発光層２０とはワイ
ヤボンディングにより配線基板１３に接続されている。
【００５６】したがって、図１３の様な構成をとること
により光電子集積回路１は他の光電子集積回路１と電気
的に接続されることが可能となり、更に他の光電子集積
回路１との間で光信号伝送をすることが可能となる。ま
た、受光層１７及び発光層２０がウェーハ基板１６−１
又は１６−３を介することなく光信号の伝送ができるた
め、光信号の減衰を少なくすることが可能となる。
【００５７】図１４は、光電子集積回路の第四例の構成
図を示す。なお、図１４の光電子集積回路１は図２の光
電子集積回路１と一部を除いて同様であり、同一部分に
ついては説明を省略する。図１４において、電気回路部
１１はウェーハ基板１６−２と、そのウェーハ基板１６
−２上にトランジスタ等で構成される電気回路層１８
と、配線層１９とで構成されており、ウェーハ基板１６
−２側で配線基板１３と接合されている。また、電気回
路部１１に含まれる配線層１９は電極パッド４０を有
し、他の光電子集積回路１とその電極パッド４０を介し
て接続される。
【００５８】光学的入力端子部１０はウェーハ基板１６
−１と、そのウェーハ基板１６−１上に複数の受光素子
がマトリクス状に並ぶように形成された受光層１７とで
構成されており、ウェーハ基板１６−１側で配線基板１
３と接合されている。光学的出力端子部１２はウェーハ
基板１６−３と、そのウェーハ基板１６−３上に複数の
発光素子がマトリクス状に並ぶように形成された発光層
２０とで構成されており、ウェーハ基板１６−３側で配
線基板１３と接合されている。電気回路部１１は、配線
層１９と配線基板１３とをワイヤボンディングすること
により電気的に接続されており、また、光学的入力端子
部１０の受光層１７と光学的出力端子部１２の発光層２
０とはワイヤボンディングにより配線基板１３に接続さ
れている。このように、電気回路部１１は光学的入力端
子部１０及び光学的出力端子部１２と電気的に接続され
る。
【００５９】したがって、図１４の様な構成をとること
により光電子集積回路１は他の光電子集積回路１と電気
的に接続されることが可能となり、更に他の光電子集積
回路１との間で光信号伝送をすることが可能となる。ま
た、配線層１９がウェーハ基板１６−２を介することな
く配線基板１３と電気的に接続されるため、電気信号の
減衰を少なくすることが可能となる。さらに、受光層１
７及び発光層２０がウェーハ基板１６−１及び１６−３
を介することなく光信号伝送ができるので、光信号の減
衰を少なくすることが可能となる。
【００６０】図１５は、光電子集積回路の第五例の構成
図を示す。なお、図１５の光電子集積回路１は図１４の
光電子集積回路１と一部を除いて同様であり、同一部分
については説明を省略する。図１５において、電気回路
部１１はウェーハ基板１６−２と、そのウェーハ基板１
６−２上にトランジスタ等で構成される電気回路層１８
と、配線層１９とで構成されており、ウェーハ基板１６
−２側で配線基板１３と接合されている。なお、電気回
路部１１，光学的入力端子部１０及び光学的出力端子部
１２は配線基板１３の同一側に設けられている。
【００６１】電気回路部１１は、配線層１９と配線基板
１３とをワイヤボンディングすることにより電気的に接
続されており、また、光学的入力端子部１０の受光層１
７と光学的出力端子部１２の発光層２０とはワイヤボン
ディングにより配線基板１３に実装されている。このよ
うに、電気回路部１１は光学的入力端子部１０及び光学
的出力端子部１２と電気的に接続される。
【００６２】したがって、図１５の様な構成をとること
により光電子集積回路１は他の光電子集積回路１と電気
的に接続されることが可能となり、更に他の光電子集積
回路１との間で光信号伝送をすることが可能となる。ま
た、配線層１９がウェーハ基板１６−２を介することな
く配線基板１３と電気的に接続されるため、電気信号の
減衰を少なくすることが可能となる。さらに、受光層１
７及び発光層２０がウェーハ基板１６−１及び１６−３
を介することなく光信号伝送ができるので、光信号の減
衰を少なくすることが可能となる。
【００６３】図１６は、光電子集積回路の第六例の構成
図を示す。図１６において、光電子集積回路１は、大き
く分類すると光学的入力端子層４５と、光学的出力端子
層４６と、ウェーハ基板４７と、電気回路層４８と、配
線層４９とで構成されている。その構成は、ウェーハ基
板４７を中心に、そのウェーハ基板４７を挟み込むよう
に電気回路層１８及び配線層４９が内側から形成されて
おり、一番外側の一方に光学的入力端子層４５，他方に
光学的出力端子層４６が形成されている。光学的入力端
子層４５は複数の受光素子を含む構成であり、光学的出
力端子層４６は複数の発光素子を含む構成である。つま
り、図１６に示す光電子集積回路１はウェーハ基板４７
上に一体形成されていることを特徴としている。
【００６４】したがって、図１６の様な構成をとること
により光電子集積回路１は他の光電子集積回路１との間
で光信号伝送をすることが可能となる。また、光電子集
積回路１がウェーハ基板４７上に一体成形されているこ
とにより、制作工程が短縮，小型化が可能となる。図１
７は、光電子集積回路の第七例の構成図を示す。図１７
の光電子集積回路１は図１６の光電子集積回路１と一部
を除いて同様であり、同一部分については説明を省略す
る。
【００６５】図１７において、光電子集積回路１は、大
きく分類すると光学的入力端子層４５と、光学的出力端
子層４６と、ウェーハ基板４７と、電気回路層４８と、
配線層４９とで構成されている。光電子集積回路１は、
ウェーハ基板４７を中心に、そのウェーハ基板４７を挟
み込むように電気回路層１８及び配線層４９が内側から
形成されている部分に、複数の受光素子を含む構成であ
る光学的入力端子層４５と複数の発光素子を含む構成で
ある光学的出力端子層４６とが半田接合により接続され
ている。
【００６６】したがって、図１７の様な構成をとること
により光電子集積回路１は、ウェーハ基板４７，電気回
路層４８及び配線層４９を含む部分と、光学的入力端子
層４５と、光学的出力端子層４６とを別々に形成するこ
とが可能となり、汎用性を高くすることができる。ま
た、制作工程が短縮，小型化が可能となる。
【００６７】
【発明の効果】上述の如く、請求項１記載の発明によれ
ば、電気回路部と、光学的出力端子部と、光学的入力端
子部とを含む第一光電子集積回路及び第二光電子集積回
路で構成されたことにより、第一光電子集積回路と第二
光電子集積回路装置との間で光信号の伝送が可能とな
る。また、第一光電子集積回路及び第二光電子集積回路
が夫々の光学的出力端子部と光学的入力端子部とが向き
合うように配置されることにより、光信号を基板等を透
過させずに伝送させることができ、基板等の透過に伴う
不都合、即ち、信号の伝送歪み及び伝送ロスを減少する
ことができる。
【００６８】また、請求項２記載の本発明によれば、光
学的出力端子部と、光学的入力端子部と、電気回路部
と、電気信号入出力用の電極パッドとを備えた構成であ
り、前記発光素子と前記受光素子とが同一側、且つ、前
記電極パッドが前記発光素子及び受光素子の反対側とな
るように基板上に設けられることにより、光信号の入出
力が同一側で可能であり、前記発光素子及び受光素子の
反対側で電気信号の入出力が可能である。
【００６９】また、請求項３記載の本発明によれば、光
電子集積回路装置を電極パッド側で向かい合わせて電極
パッドにより接合することにより、その光電子集積回路
装置間の信号伝送が電極パッドを介して可能となる。ま
た、請求項４記載の本発明によれば、光電子集積回路装
置を電極パッド側で向かい合わせて電極パッドにより接
合して多段に重ね合わせた構成としたことにより、夫々
の光電子集積回路装置間の距離が縮小され、信号の伝送
遅延時間の短縮が可能となる。また、光電子集積回路装
置の光学的出力端子部から出力される光信号を入力さ
れ、その光信号を前記光学的入力端子部に出力する光導
波路を設けたことにより、信号伝送を光信号により行う
ことが可能となる。
【００７０】また、請求項５記載の本発明によれば、光
電子集積回路装置を多段に重ね合わせた多段光電子集積
回路装置が複数設けられ、その多段光電子集積回路装置
間が光接続されていることにより、規模の大きな回路装
置においても信号の伝送遅延時間を短縮し、信号の伝送
歪み及び伝送ロスを減少することができる。また、請求
項６記載の本発明によれば、光電子集積回路装置の少な
くとも二角に光軸位置合わせ用のマーク及び光軸位置合
わせ用の穴を備えており、その穴に位置決めピンを挿入
することにより、多段光電子集積回路装置において発光
素子と受光素子との光軸位置合わせが容易になる。
【００７１】また、請求項７記載の本発明によれば、光
電子集積回路の側面に電源を供給するための電源パッド
を設けることにより電源供給が容易になる。また、請求
項８記載の本発明によれば、多段光電子集積回路装置を
構成する光電子集積回路装置間と電気回路部とに接触面
を有する放熱用の熱伝導プレートと、その放熱用の熱伝
導プレートとの接触面をもった放熱フィンを設けること
により、多段光電子集積回路装置の放熱を効率良く行う
ことができる。
【００７２】また、請求項９記載の本発明によれば、光
電子集積回路の側面に設けられた電源を供給するための
電源パッドに電源を供給する電源供給用バーを設けたこ
とにより、多段光電子集積回路装置を構成する複数の光
電子集積回路に電源を供給することが容易になる。ま
た、請求項１０記載の本発明によれば、光導波路と電源
線とインターフェース手段とを有する基板上に複数の多
段光電子集積回路装置を設ける構成としたことにより、
複数多段光電子集積回路装置を構成する多段光電子集積
回路装置間の光信号伝送が可能となる。また、複数多段
光電子集積回路装置を構成する基板と他の基板との間の
光信号伝送が可能となる。
【００７３】また、請求項１１記載の本発明によれば、
複数の発光素子よりなる光学的出力端子層と、複数の受
光素子よりなる光学的入力端子層と、電気回路層とを備
えた構成であり、電気回路層を挟み込むように光学的出
力端子層と光学的入力端子層とが形成されることによ
り、光電子集積回路装置をウェーハ（ｗａｆｅｒ）基板
上に一体形成することが可能となる。また、電気回路層
を挟み込むように光学的出力端子層と光学的入力端子層
とが形成されていることにより、小型化が可能となる。
【００７４】また、請求項１２記載の本発明によれば、
前記光学的出力端子部と前記光学的入力端子部とが夫々
電気回路部に半田により接合されていることにより、前
記光学的出力端子部と前記光学的入力端子部と電気回路
部とを別々にウェーハ基板上に形成した後で光電子集積
回路装置を構成することが可能となる。また、請求項１
３記載の本発明によれば、前記電気回路部が前記光学的
出力端子部及び前記光学的入力端子部の同一側となるよ
うに基板上に設けられることにより、前記電気回路部と
前記光学的出力端子部及び前記光学的入力端子部とが配
線基板上の薄膜パターンのみで接続される。したがっ
て、電気信号の伝送距離が短縮され、信号の伝送遅延時
間の短縮が可能となる。
【００７５】また、請求項１４記載の本発明によれば、
前記電気回路部が前記光学的出力端子部及び前記光学的
入力端子部の反対側となるように基板上に設けられるこ
とにより、配線基板の電極パッドを介することなく光電
子集積回路装置同士の接続ができる。したがって、光電
子集積回路装置間の電気信号伝送距離が短縮され、信号
の伝送遅延時間の短縮が可能となる。
【００７６】また、請求項１５記載の本発明によれば、
前記電気回路部，前記光学的出力端子部及び前記光学的
入力端子部がワイヤボンディングで基板と電気的に接続
されることにより、ウェーハ基板を介することなく電気
信号又は光信号を伝送できる。したがって、電気信号又
は光信号の減衰を少なくすることが可能となる。
【図面の簡単な説明】
【図１】システムボード上に実装されたＭＣＭ基板の一
例の外観図である。
【図２】本発明の光電子集積回路装置の一実施例の斜視
図である。
【図３】本発明の光電子集積回路装置を構成する光電子
集積回路の一例の構成図である。
【図４】本発明の多段光電子集積回路装置の一実施例の
斜視図である。
【図５】本発明の多段光電子集積回路装置の一実施例の
側面図である。
【図６】本発明の多段光電子集積回路装置の一実施例の
平面図である。
【図７】本発明の多段光電子集積回路装置に放熱用熱伝
導プレートを設けた場合の一実施例の斜視図である。
【図８】本発明の多段光電子集積回路装置に放熱用熱伝
導プレートを設けた場合の一実施例の側面図である。
【図９】本発明の多段光電子集積回路装置に放熱用熱伝
導プレートを設けた場合の一実施例の平面図である。
【図１０】本発明の多段光電子集積回路装置に放熱用フ
ィンを設けた場合の一実施例の斜視図である。
【図１１】本発明の複数多段光電子集積回路装置の一実
施例の側面図である。
【図１２】光電子集積回路の第二例の構成図である。
【図１３】光電子集積回路の第三例の構成図である。
【図１４】光電子集積回路の第四例の構成図である。
【図１５】光電子集積回路の第五例の構成図である。
【図１６】光電子集積回路の第六例の構成図である。
【図１７】光電子集積回路の第七例の構成図である。
【符号の説明】
１ 光電子集積回路 ２ 光電子集積回路装置 ３ 多段光電子集積回路装置 ４ 複数多段光電子集積回路装置 １０ 光学的入力端子部 １１，１１−１〜１１−６ 電気回路部 １２ 光学的出力端子部 １３ 配線基板 １４ 電極パッド １５ 半田接合部 １６−１〜１６−３，４７ ウェーハ基板 １７ 受光層 １８，４８ 電気回路層 １９，４９ 配線層 ２０ 発光層 ２１ 位置決めピン ２２ 電源供給バー ２３ 光導波路 ２４ 穴 ２５ 電源パッド ２６，２７ 伝送経路 ３０−１〜３０−３ 放熱用熱伝導プレート ３１ 放熱用フィン ３３ 光導波路 ３４ 光コネクタジャック ３５ 光コネクタプラグ ３６ 光ファイバ ３８ 基板 ４１ ボンディングワイヤ ４５ 光学的入力端子層 ４６ 光学的出力端子層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F089 AC06 AC10 AC11 AC16 CA11 CA12 EA01 EA10 FA10 5K002 AA05 AA07 BA07 BA31 CA01 FA03 GA07

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 電気回路部と、該電気回路部と接続され
    ている複数の発光素子が並んだ光学的出力端子部と、該
    電気回路部と接続されている複数の受光素子が並んだ光
    学的入力端子部とを含む第一光電子集積回路及び第二光
    電子集積回路で構成されており、 該第一光電子集積回路及び第二光電子集積回路が夫々の
    光学的出力端子部と光学的入力端子部とが向き合うよう
    に配置され、該第一光電子集積回路及び第二光電子集積
    回路の光学的出力端子部と光学的入力端子部との間で光
    信号を伝送する構成とした光電子集積回路装置。
  2. 【請求項２】 前記第一光電子集積回路及び第二光電子
    集積回路は、夫々、マトリクス状に並んだ複数の発光素
    子よりなる前記光学的出力端子部と、 マトリックス状に並んだ複数の受光素子よりなる前記光
    学的入力端子部と、 電気回路部と、 電気信号入出力用の電極パッドとを備えた構成であり、 前記発光素子と前記受光素子とが同一側、且つ、前記電
    極パッドが前記発光素子及び受光素子の反対側となるよ
    うに基板上に設けられることを特徴とする請求項１記載
    の光電子集積回路装置。
  3. 【請求項３】 請求項１記載の光電子集積回路装置を、
    前記電極パッドにて接合して多段に重ね合わせた構成で
    あり、 他の光電子集積回路装置と電気的に接合されることを特
    徴とする多段光電子集積回路装置。
  4. 【請求項４】 前記多段光電子集積回路装置は、前記光
    学的出力端子部から出力される光信号を入力され、その
    光信号を前記光学的入力端子部に出力する光導波路を設
    けたことを特徴とする請求項３記載の多段光電子集積回
    路装置。
  5. 【請求項５】 請求項４記載の多段光電子集積回路装置
    を複数設けた構成であり、 前記多段光電子集積回路装置間が光接続されていること
    を特徴とする複数多段光電子集積回路装置。
  6. 【請求項６】 前記多段光電子集積回路装置において、 前記光電子集積回路の少なくとも二角に光軸位置合わせ
    用のマーク及び光軸位置合わせ用の穴を備えており、そ
    の穴に位置決めピンを挿入することを特徴とする請求項
    ４記載の多段光電子集積回路装置。
  7. 【請求項７】 前記光電子集積回路装置において、 電源を供給するための電源パッドを各光電子集積回路の
    側面に備えることを特徴とする請求項２記載の光電子集
    積回路装置。
  8. 【請求項８】 前記多段光電子集積回路装置において、 前記光電子集積回路装置間と前記電気回路部とに接触面
    を有する放熱用の熱伝導プレートと、 前記放熱用の熱伝導プレートとの接触面をもった放熱フ
    ィンを備えることを特徴とする請求項４記載の多段光電
    子集積回路装置。
  9. 【請求項９】 前記多段光電子集積回路装置において、 前記光電子集積回路の側面に設けられた電源を供給する
    ための電源パッドに電源を供給する電源供給用バーを設
    けたことを特徴とする請求項４記載の多段光電子集積回
    路装置。
  10. 【請求項１０】 前記複数多段光電子集積回路装置は、 前記多段光電子集積回路装置間の信号伝送を行う光導波
    路と、 前記多段光電子集積回路装置に電源を供給する電源線
    と、 他の基板とのインターフェースをとるインターフェース
    手段とを有する基板上に構成されたことを特徴とする請
    求項５記載の複数多段光電子集積回路装置。
  11. 【請求項１１】 前記第一光電子集積回路及び第二光電
    子集積回路は、夫々、マトリクス状に並んだ複数の発光
    素子よりなる前記光学的出力端子層と、 マトリックス状に並んだ複数の受光素子よりなる前記光
    学的入力端子層と、 電気回路層とを備えた構成であり、 前記電気回路層を挟み込むように前記光学的出力端子層
    と前記光学的入力端子層とが形成されることを特徴とす
    る請求項１記載の光電子集積回路装置。
  12. 【請求項１２】 前記第一光電子集積回路及び第二光電
    子集積回路は、夫々、マトリクス状に並んだ複数の発光
    素子よりなる前記光学的出力端子部と、 マトリックス状に並んだ複数の受光素子よりなる前記光
    学的入力端子部と、 電気回路部とを備えた構成であり、 前記光学的出力端子部と前記光学的入力端子部とが夫々
    電気回路部に半田接合され、且つ、前記光学的出力端子
    部と前記光学的入力端子部とが前記電気回路部を挟み込
    むように設けられることを特徴とする請求項１記載の光
    電子集積回路装置。
  13. 【請求項１３】 前記電気回路部は前記光学的出力端子
    部及び前記光学的入力端子部と同一側となるように基板
    上に設けられることを特徴とする請求項２記載の光電子
    集積回路装置。
  14. 【請求項１４】 前記電気回路部は前記光学的出力端子
    部及び前記光学的入力端子部と反対側となるように基板
    上に設けられることを特徴とする請求項２記載の光電子
    集積回路装置。
  15. 【請求項１５】 前記電気回路部，前記光学的出力端子
    部及び前記光学的入力端子部はワイヤボンディングで基
    板と電気的に接続されることを特徴とする請求項１３又
    は１４記載の光電子集積回路装置。
JP7447499A 1999-03-18 1999-03-18 光電子集積回路装置 Expired - Fee Related JP4630409B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7447499A JP4630409B2 (ja) 1999-03-18 1999-03-18 光電子集積回路装置
DE10011537A DE10011537B4 (de) 1999-03-18 2000-03-13 Optoelektronische integrierte Schaltungsvorrichtung
US09/528,297 US6396967B1 (en) 1999-03-18 2000-03-17 Optoelectronic integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7447499A JP4630409B2 (ja) 1999-03-18 1999-03-18 光電子集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009266518A Division JP5056833B2 (ja) 2009-11-24 2009-11-24 光電子集積回路及び光電子集積回路装置

Publications (2)

Publication Number Publication Date
JP2000269545A true JP2000269545A (ja) 2000-09-29
JP4630409B2 JP4630409B2 (ja) 2011-02-09

Family

ID=13548306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7447499A Expired - Fee Related JP4630409B2 (ja) 1999-03-18 1999-03-18 光電子集積回路装置

Country Status (3)

Country Link
US (1) US6396967B1 (ja)
JP (1) JP4630409B2 (ja)
DE (1) DE10011537B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010536243A (ja) * 2007-08-08 2010-11-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 自由空間光学素子を有する電子システム
US9142483B2 (en) 2013-11-05 2015-09-22 Hitachi Metals, Ltd. Mounting structure of transmission module
WO2017188219A1 (ja) * 2016-04-27 2017-11-02 雫石　誠 撮像モジュール及び撮像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040190274A1 (en) * 2003-03-27 2004-09-30 Yoshio Saito Compact low cost plastic MCM to PCB
DE602004008654T2 (de) * 2003-09-09 2008-06-05 Commscope, Inc. Of North Carolina Coaxialverbinder mit verbessertem isolationsglied und assoziiertes verfahren
JP4509835B2 (ja) * 2004-03-29 2010-07-21 パナソニック株式会社 セル、パッケージ装置及びパッケージ装置の製造方法
US7206471B2 (en) * 2004-12-23 2007-04-17 Lucent Technologies Inc. Integrated circuit having an optical core
US8290319B2 (en) * 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
CN104635308B (zh) * 2015-03-17 2017-01-18 华进半导体封装先导技术研发中心有限公司 一种光通信装置及其装配方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137459U (ja) * 1984-02-23 1985-09-11 松下電工株式会社 光結合ソケツト
JPS62145760A (ja) * 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
JPS6356612A (ja) * 1986-08-28 1988-03-11 Nec Corp 光配線回路ユニツト
JPH025639A (ja) * 1988-06-22 1990-01-10 Fujitsu Ltd 光結合バックプレート
JPH0323671A (ja) * 1989-06-21 1991-01-31 Nippon Sheet Glass Co Ltd 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール
JPH04179171A (ja) * 1990-11-09 1992-06-25 Hitachi Ltd 半導体装置
JPH0537357A (ja) * 1991-08-01 1993-02-12 Hamamatsu Photonics Kk 集積化光電論理演算システム
JPH05211283A (ja) * 1991-08-06 1993-08-20 Internatl Business Mach Corp <Ibm> オプトエレクトロニクス・パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351681A (ja) 1986-08-20 1988-03-04 Agency Of Ind Science & Technol 半導体装置
US5101460A (en) * 1990-09-04 1992-03-31 Motorola, Inc. Simultaneous bidirectional optical interconnect
US5061027A (en) * 1990-09-04 1991-10-29 Motorola, Inc. Solder-bump attached optical interconnect structure utilizing holographic elements and method of making same
JPH0567769A (ja) * 1991-09-05 1993-03-19 Sony Corp ３次元光電子集積回路装置
US5408547A (en) * 1993-02-19 1995-04-18 Motorola, Inc. Optical read/write head
JPH06268194A (ja) 1993-03-15 1994-09-22 Toshiba Corp 集積回路装置
US5652811A (en) * 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
US5763900A (en) * 1996-12-05 1998-06-09 Taiwan Liton Electronic Co. Ltd. Infrared transceiver package
US5848214A (en) * 1997-07-16 1998-12-08 The United States Of America As Represented By The Secretary Of The Air Force Optically-guiding multichip module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137459U (ja) * 1984-02-23 1985-09-11 松下電工株式会社 光結合ソケツト
JPS62145760A (ja) * 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
JPS6356612A (ja) * 1986-08-28 1988-03-11 Nec Corp 光配線回路ユニツト
JPH025639A (ja) * 1988-06-22 1990-01-10 Fujitsu Ltd 光結合バックプレート
JPH0323671A (ja) * 1989-06-21 1991-01-31 Nippon Sheet Glass Co Ltd 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール
JPH04179171A (ja) * 1990-11-09 1992-06-25 Hitachi Ltd 半導体装置
JPH0537357A (ja) * 1991-08-01 1993-02-12 Hamamatsu Photonics Kk 集積化光電論理演算システム
JPH05211283A (ja) * 1991-08-06 1993-08-20 Internatl Business Mach Corp <Ibm> オプトエレクトロニクス・パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010536243A (ja) * 2007-08-08 2010-11-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 自由空間光学素子を有する電子システム
JP4929400B2 (ja) * 2007-08-08 2012-05-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 自由空間光学素子を有する電子システム
US9142483B2 (en) 2013-11-05 2015-09-22 Hitachi Metals, Ltd. Mounting structure of transmission module
WO2017188219A1 (ja) * 2016-04-27 2017-11-02 雫石　誠 撮像モジュール及び撮像装置
JP2017201687A (ja) * 2016-04-27 2017-11-09 雫石　誠 撮像モジュール及び撮像装置

Also Published As

Publication number Publication date
JP4630409B2 (ja) 2011-02-09
US6396967B1 (en) 2002-05-28
DE10011537A1 (de) 2000-09-28
DE10011537B4 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
US6410983B1 (en) Semiconductor device having a plurality of multi-chip modules interconnected by a wiring board having an interface LSI chip
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
US5198965A (en) Free form packaging of specific functions within a computer system
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
JP4444681B2 (ja) 半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール
TWI262582B (en) LSI package, circuit device including the same, and manufacturing method of circuit device
US7425760B1 (en) Multi-chip module structure with power delivery using flexible cables
US20230178442A1 (en) Package structure and electronic apparatus
JP2004253456A (ja) インターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
KR101340512B1 (ko) 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
CN1605123A (zh) 使用直接铜接合的电/光集成方案
JP2004341102A (ja) 光モジュール及びその製造方法、光通信装置、電子機器
JP4630409B2 (ja) 光電子集積回路装置
JP2009038112A (ja) プリント配線板構造および電子機器
JP6631138B2 (ja) 光学装置、プリント回路基板
US7249896B2 (en) Array optical sub-assembly
WO2005117146A1 (ja) 光電変換素子アレイ、その集積装置及びこれらの実装構造、並びに光情報処理装置
CN218767433U (zh) 一种光模块
JP2003304004A (ja) 光伝送チップ及び取付構造
US20220337022A1 (en) Light Emission Assembly and an Optical Module
JP2001044452A (ja) 光通信用モジュール
JP5056833B2 (ja) 光電子集積回路及び光電子集積回路装置
JPH04290258A (ja) マルチチップモジュール
JP3617116B2 (ja) ２次元アレイ型光素子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees