JP4444681B2 - 半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール - Google Patents
半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール Download PDFInfo
- Publication number
- JP4444681B2 JP4444681B2 JP2004020598A JP2004020598A JP4444681B2 JP 4444681 B2 JP4444681 B2 JP 4444681B2 JP 2004020598 A JP2004020598 A JP 2004020598A JP 2004020598 A JP2004020598 A JP 2004020598A JP 4444681 B2 JP4444681 B2 JP 4444681B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor die
- substrate
- active
- back surface
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 264
- 230000006854 communication Effects 0.000 title claims description 34
- 238000004891 communication Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 172
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 230000007246 mechanism Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 19
- 229910002804 graphite Inorganic materials 0.000 claims description 19
- 239000010439 graphite Substances 0.000 claims description 19
- 238000001816 cooling Methods 0.000 claims description 14
- 239000006260 foam Substances 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 45
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
- H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
- H01L2225/06534—Optical coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
（関連出願）
本出願は、発明者Ｒｏｂｅｒｔ Ｊ． Ｄｒｏｓｔによる「Ｓｉｌｉｃｏｎ Ｍｏｄｕｌｅ ｆｏｒ Ｆａｃｅ ｔｏ Ｆａｃｅ Ｃｈｉｐｓ」と称する２００３年１月２９日に出願された（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ番号ＳＵＮ−Ｐ９６１０ＰＳＰ）米国仮特許出願第６０／４４３，８０８号の３５Ｕ．Ｓ．Ｃ（米国特許法）１１９条の下の優先権、ならびに米国特許出願第１０／６７１，６４２号の優先権を主張する。
本出願は、発明者Ｒｏｂｅｒｔ Ｊ． Ｄｒｏｓｔによる「Ｓｉｌｉｃｏｎ Ｍｏｄｕｌｅ ｆｏｒ Ｆａｃｅ ｔｏ Ｆａｃｅ Ｃｈｉｐｓ」と称する２００３年１月２９日に出願された（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ番号ＳＵＮ−Ｐ９６１０ＰＳＰ）米国仮特許出願第６０／４４３，８０８号の３５Ｕ．Ｓ．Ｃ（米国特許法）１１９条の下の優先権、ならびに米国特許出願第１０／６７１，６４２号の優先権を主張する。
（政府ライセンス権）
本発明は、Ｄｅｆｅｎｓｅ Ａｄｖａｎｃｅｄ Ｐｒｏｊｅｃｔｓ Ａｄｍｉｎｉｓｔｒａｔｉｏｎにより授与された契約第ＮＢＣＨ０２００５５の下に米国政府支援により為されたものである。米国政府は、本発明の確かな権利を有する。
本発明は、Ｄｅｆｅｎｓｅ Ａｄｖａｎｃｅｄ Ｐｒｏｊｅｃｔｓ Ａｄｍｉｎｉｓｔｒａｔｉｏｎにより授与された契約第ＮＢＣＨ０２００５５の下に米国政府支援により為されたものである。米国政府は、本発明の確かな権利を有する。
（発明の分野）
本発明は、半導体集積回路に関する。より詳細には、本発明は、半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュールに関する。
本発明は、半導体集積回路に関する。より詳細には、本発明は、半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュールに関する。
（関連技術）
集積回路チップは、通常、プリント回路基板上の外部配線を介して別の集積回路チップと通信する。プリント回路基板上で集積回路の小さな寸法を配線のより大きな寸法に適応させるために、集積回路は、通常、プラスチックまたはセラミックから作られる「パッケージ」にマウントされる。
集積回路チップは、通常、プリント回路基板上の外部配線を介して別の集積回路チップと通信する。プリント回路基板上で集積回路の小さな寸法を配線のより大きな寸法に適応させるために、集積回路は、通常、プラスチックまたはセラミックから作られる「パッケージ」にマウントされる。
パッケージへの集積は、一セットの金属導体であり、これは集積回路との各接続に対して１つである。これらの金属導体は、通常、金またはアルミ「ボンディングワイヤ」を介して集積回路に接続される。これらのボンディングワイヤは、通常、直径が２５ミクロンであり、通常は１００平方ミクロンの大きさである集積回路上の「ボンディングパッド」に取り付けられる。ボンディングワイヤの他端は、より大きな終端がプリント回路基板に取り付けられた状態で、サイズが２００から５００ミクロンまでの範囲にある金属導体に取り付けられる。信号を１つの集積回路から別の集積回路まで送るためには、信号は、さらに著しく大きな面積を介して信号を駆動するドライバのいくつかのセットを通過しなくてはならない。
ますます多くの数のトランジスタを有するますます小さな集積回路を求める傾向が続くため、チップへ、またはチップからの通信経路が制限されることは、直ちにプロセッサ性能に対する主要なボトルネックになっている。パッケージ技術の進歩は、半導体集積密度を増大させるペースを保てないので、内部チップ通信帯域幅は、オンチップの計算能力によるペースを保てない。さらに、フィーチャサイズが減少し続けるにつれて、小さなオンチップ信号ラインを増幅させて大きなボンディングパッドを駆動するためにより多くの時間が必要とされるので、チップからの通信の遅延が増大した。
したがって、必要とされるのは、通信プロセスのために必要とされる空間および電力の量を低減する方法で、半導体チップ間の通信を行う方法および装置である。
（要旨）
本発明のある実施形態は、第１の半導体ダイおよび第２の半導体ダイを備える集積回路アセンブリモジュールを提供する。ここで、第１の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、ならびにアクティブ面の反対側にある背面を有し、第２の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、ならびにアクティブ面の反対側にある背面を有する。第１の半導体ダイおよび第２の半導体ダイは、アセンブリモジュール内で面と面とが向かい合うように位置合わせされ、その結果、第１の半導体ダイ上の信号パッドは、第２の半導体ダイ上の信号パッドと重なり合い、それにより、第１の半導体ダイと第２の半導体ダイとの間の容量性通信を容易にする。さらに、第１の半導体ダイおよび第２の半導体ダイは、第１の基板と第２の基板との間で共にプレスされ、その結果、第１の基板の前面は、第１の半導体ダイの背面と接触し、かつ第２の基板の前面は、第２の半導体ダイの背面と接触する。
本発明のある実施形態は、第１の半導体ダイおよび第２の半導体ダイを備える集積回路アセンブリモジュールを提供する。ここで、第１の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、ならびにアクティブ面の反対側にある背面を有し、第２の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、ならびにアクティブ面の反対側にある背面を有する。第１の半導体ダイおよび第２の半導体ダイは、アセンブリモジュール内で面と面とが向かい合うように位置合わせされ、その結果、第１の半導体ダイ上の信号パッドは、第２の半導体ダイ上の信号パッドと重なり合い、それにより、第１の半導体ダイと第２の半導体ダイとの間の容量性通信を容易にする。さらに、第１の半導体ダイおよび第２の半導体ダイは、第１の基板と第２の基板との間で共にプレスされ、その結果、第１の基板の前面は、第１の半導体ダイの背面と接触し、かつ第２の基板の前面は、第２の半導体ダイの背面と接触する。
この実施形態のバリエーションでは、集積回路アセンブリモジュールは、前面と反対側にある第１の基板の背面に結合される第１の熱除去メカニズムと、前面の反対側にある第２の基板の背面に結合される第２の熱除去メカニズムとを備える。
さらなるバリエーションでは、第１および第２の熱除去メカニズムは、冷却フィンを備え、冷却フィンを横断する空気への熱の伝達を容易にする。
さらなるバリエーションでは、第１および第２の熱除去メカニズムは、グラファイト発砲または金属を備え、このグラファイト発砲または金属は、このグラファイト発砲または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する。
この実施形態のバリエーションでは、集積回路アセンブリモジュールは、第１の基板の背面に結合される第１の電力供給源と、第２の基板の背面に結合される第２の電力供給源とをさらに備える。
さらなるバリエーションでは、第１および第２の基板は、第１および第２の半導体ダイへの電力の供給を容易にする金属層を含む。
さらなるバリエーションでは、第１および第２の基板は、第１および第２の基板の背面上に電力コネクタを含む。
さらなるバリエーションでは、集積回路アセンブリモジュールは、第１および第２の基板内の金属層から第１および第２の半導体ダイへ電力を供給するマイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備える。この実施形態では、第１の基板の前面上のＭＥＭＳスプリング接触部の第１のセットは、第２の半導体ダイのアクティブ面と接触し、かつ第２の基板の前面上のＭＥＭＳスプリング接触部の第２のセットは、第１の半導体ダイのアクティブ面と接触する。
さらなるバリエーションでは、第１の電力レギュレータは、第１の基板内に組み込まれ、第２の電力レギュレータは、第２の基板内に組み込まれる。
さらなるバリエーションでは、集積回路アセンブリモジュールは、上部にアクティブ回路および信号パッドが存在するアクティブ面、ならびにアクティブ面と反対側にある背面を有するＩ／Ｏ半導体ダイをさらに備える。このＩ／Ｏ半導体ダイおよび第２の半導体ダイは、面と面とが向かい合うように整列され、その結果、Ｉ／Ｏ半導体ダイ上の信号パッドは、第２の半導体ダイ上の信号パッドと重なり合い、それにより、Ｉ／Ｏ半導体ダイと第２の半導体ダイとの間の容量性通信を容易にする。さらに、Ｉ／Ｏ半導体ダイは、集積回路アセンブリモジュールへ、および集積回路アセンブリモジュールからの通信を容易にするように、第１の基板のエッジに位置付けられる。第１の基板のエッジは、第２の基板のエッジを越えて伸び、その結果、Ｉ／Ｏ半導体ダイのアクティブ面の一部分は、外部接続を容易にするように晒される。
さらなるバリエーションでは、集積回路アセンブリモジュールは、Ｉ／Ｏ半導体ダイのアクティブ面の晒された面上に位置付けられた光学的接続パッドをさらに備える。
さらなるバリエーションでは、集積回路アセンブリモジュールは、Ｉ／Ｏ半導体ダイのアクティブ面の晒された面上に位置付けられた電気的接続パッドをさらに備える。
本発明による集積回路アセンブリモジュールは、前面および該前面と反対側にある背面を有する、第１の基板と、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、前面および該前面と反対側にある背面を有する、第２の基板とを備え、該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように整列され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触する、集積回路アセンブリモジュールであり、それにより、上記目的を達成する。
前記第１の基板の前記背面に結合される第１の熱除去メカニズムと、前記第２の基板の前記背面に結合される第２の熱除去メカニズムとをさらに備える、集積回路アセンブリモジュールであってもよい。
前記第１および第２の熱除去メカニズムは、冷却フィンを含み、該冷却フィンを横断する空気への熱の伝達を容易にする、集積回路アセンブリモジュールであってもよい。
前記第１および第２の熱除去メカニズムは、グラファイト発砲または金属を含み、該グラファイト発砲または金属は、該グラファイト発砲または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する、集積回路アセンブリモジュールであってもよい。
前記第１の基板の前記背面に結合される第１の電力供給源と、前記第２の基板の前記背面に結合される第２の電力供給源とをさらに備える、集積回路アセンブリモジュールであってもよい。
前記第１および第２の基板は、前記第１および第２の半導体ダイへ電力を供給する金属層を含む、集積回路アセンブリモジュールであってもよい。
前記第１および第２の基板は、該第１および第２の基板の前記背面に電力コネクタを含む、集積回路アセンブリモジュールであってもよい。
前記第１および第２の基板内の前記金属層から前記第１および第２の半導体ダイに電力を供給する、マイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備え、該第１の基板の前記前面上のＭＥＭＳスプリング接触部の第１のセットは、該第２の半導体ダイの前記アクティブ面と接触し、該第２の基板の前記前面上のＭＥＭＳスプリング接触部の第２のセットは、該第１の半導体ダイの前記アクティブ面と接触する、集積回路アセンブリモジュールであってもよい。
前記第１の基板内に組み込まれる第１の電力レギュレータと、前記第２の基板内に組み込まれる第２の電力レギュレータとをさらに備える、集積回路アセンブリモジュールであってもよい。
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有するＩ／Ｏ半導体ダイをさらに備え、該Ｉ／Ｏ半導体ダイおよび第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように整列され、その結果、該Ｉ／Ｏ半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該Ｉ／Ｏ半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、該Ｉ／Ｏ半導体ダイは、前記集積回路アセンブリモジュールへ、および前記集積回路アセンブリモジュールからの通信を提供することを容易にするために、該第１の基板のエッジに配置され、該第１の基板の該エッジは、該第２の基板のエッジを越えて伸び、その結果、該Ｉ／Ｏ半導体ダイの該アクティブ面の一部分が、外部接続を容易にするように晒される、集積回路アセンブリモジュールであってもよい。
前記Ｉ／Ｏ半導体ダイの前記アクティブ面の前記晒された部分に配置される光学的外部接続パッドをさらに備える、集積回路アセンブリモジュールであってもよい。
前記Ｉ／Ｏ半導体ダイの前記アクティブ面の前記晒された部分に配置される電気的外部接続パッドをさらに備える、集積回路アセンブリモジュールであってもよい。
本発明による方法は、集積回路半導体モジュールを製造する方法であって、第１の半導体ダイおよび第２の半導体ダイをアクティブ面とアクティブ面とが向かい合うように配置し、その結果、該第１の半導体ダイ上の信号パッドが、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にするステップであって、該第１および第２の半導体ダイは、上部にアクティブな回路および信号パッドが存在するアクティブ面、および該アクティブ面の反対にある背面を含む、ステップと、第１の基板が、該第１の半導体ダイの該背面と接触し、第２の基板が、該第２の半導体ダイの該背面と接触するように、該第１の基板と該第２の基板との間で該第１の半導体および該第２の半導体ダイを共にプレスするステップとを包含する方法であり、それにより、上記目的を達成する。
前記集積回路アセンブリは、前記第１の半導体ダイに対する前記第１の基板の前記背面に結合される第１の熱除去メカニズムと、前記第２の半導体ダイに対する前記第２の基板の前記背面に結合される第２の熱除去メカニズムとをさらに備える、方法であってもよい。
前記第１および第２の熱除去メカニズムは、冷却フィンを含み、該冷却フィンを横断して吹きつけられる空気への熱の伝達を容易にする、方法であってもよい。
前記第１および第２の熱除去メカニズムは、グラファイト発砲または金属を含み、該グラファイト発砲または金属は、該グラファイト発砲または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する、方法であってもよい。
前記集積回路アセンブリは、前記第１の半導体ダイに対する前記第１の基板の反対側に結合される、第１の電力供給源と、前記第２の半導体ダイに対する前記第２の基板の反対側に結合される、第２の電力供給源とさらに備える、方法であってもよい。
前記第１および第２の基板は、前記第１および第２の半導体ダイに電力を供給することを容易にする金属層を含む、方法であってもよい。
前記第１および第２の基板は、前記第１および第２の半導体ダイに対する該第１および第２の基板の前記反対側上に電力コネクタを含む、方法であってもよい。
前記集積回路アセンブリモジュールは、前記第１および第２の基板内の前記金属層から前記第１および第２の半導体ダイに電力を供給する、マイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備え、第１の複数のＭＥＭＳスプリング接触部は、該第２の半導体ダイの前記アクティブ面と接触する、該第１の基板の前記半導体ダイ側に取り付けられ、第２の複数のＭＥＭＳスプリング接触部は、該第１の半導体ダイの前記アクティブ面と接触する、該第２の基板の前記半導体ダイ側に取り付けられる、方法であってもよい。
前記集積回路アセンブリモジュールは、前記第１の基板内に組み込まれる第１の電力レギュレータと、前記第２の基板内に組み込まれる第２の電力レギュレータとをさらに備える、方法であってもよい。
前記集積回路アセンブリモジュールは、上部に信号パッドを含むアクティブ回路が存在するアクティブ面、および該アクティブ面の反対側にある背面を有するＩ／Ｏ半導体ダイと、該Ｉ／Ｏ半導体ダイおよび前記第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該Ｉ／Ｏ半導体ダイ上の信号パッドが、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該Ｉ／Ｏ半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、該Ｉ／Ｏ半導体ダイは、該集積回路アセンブリモジュールへ、および該集積回路アセンブリモジュールからの通信を提供することを容易にするように、該第１の半導体のエッジに配置され、該第１の基板のエッジは、該第２の基板のエッジを越えて伸び、その結果、該Ｉ／Ｏ半導体ダイの該アクティブ面の一部分が、外部接続を容易にするように晒される、方法であってもよい。
前記集積回路アセンブリモジュールは、前記半導体ダイの前記アクティブ面の前記晒された部分に配置される光学的外部接続パッドをさらに備える、方法であってもよい。
前記集積回路アセンブリモジュールは、前記半導体ダイの前記アクティブ面の前記晒された部分に配置される電気的外部接続パッドをさらに備える、方法であってもよい。
本発明によるコンピュータシステムは、集積回路アセンブリモジュールを備えるコンピュータシステムであって、前面および該前面の反対にある背面を有する、第１の基板と、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、前面および該前面と反対側にある背面を有する、第２の基板とを備え、該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように整列され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触する、集積回路アセンブリモジュールを備えるコンピュータシステムであり、それにより、上記目的を達成する。
前記集積回路アセンブリモジュールは、前記第１の基板の前記背面に結合される第１の熱除去メカニズムと、前記第２の基板の前記背面に結合される第２の熱除去メカニズムとをさらに備える、コンピュータシステムであってもよい。
前記第１および第２の熱除去メカニズムは、冷却フィンを含み、該冷却フィンを横断する空気への熱の伝達を容易にする、コンピュータシステムであってもよい。
前記第１および第２の熱除去メカニズムは、グラファイト発砲または金属を含み、該グラファイト発砲または金属は、該グラファイト発砲または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する、コンピュータシステムであってもよい。
前記第１の基板の前記背面に結合される第１の電力供給源と、前記第２の基板の前記背面に結合される第２の電力供給源とをさらに備える、コンピュータシステムであってもよい。
前記第１および第２の基板は、前記第１および第２の半導体ダイへ電力を供給する金属層を含む、コンピュータシステムであってもよい。
前記第１および第２の基板は、該第１および第２の基板の前記背面上に電力コネクタを含む、コンピュータシステムであってもよい。
前記集積回路アセンブリモジュールは、前記第１および第２の基板内の前記金属層から前記第１および第２の半導体ダイへ電力を供給するマイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備え、該第１の基板の前記前面上のＭＥＭＳスプリング接触部の第１のセットは、前記第２の半導体ダイの前記アクティブ面と接触し、該第２の基板の前記前面上のＭＥＭＳスプリング接触部の第２のセットは、前記第１の半導体ダイの前記アクティブ面と接触する、コンピュータシステムであってもよい。
前記集積回路アセンブリモジュールは、前記第１の基板内に組み込まれる第１の電力レギュレータと、前記第２の基板内に組み込まれる第２の電力レギュレータとをさらに備える、コンピュータシステムであってもよい。
前記集積回路アセンブリモジュールは、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面の反対側にある背面を有するＩ／Ｏ半導体ダイ
を備え、該Ｉ／Ｏ半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、Ｉ／Ｏ半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該Ｉ／Ｏ半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、該Ｉ／Ｏ半導体ダイは、該集積回路アセンブリモジュールへ、および該集積回路アセンブリモジュールからの通信を提供することを容易にする該第１の基板のエッジに配置され、該第１の基板の該エッジは、該第２の基板のエッジを越えて伸び、その結果、該Ｉ／Ｏ半導体ダイの該アクティブ面の一部分は、外部接続を容易にするように晒される、コンピュータシステムであってもよい。
を備え、該Ｉ／Ｏ半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、Ｉ／Ｏ半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該Ｉ／Ｏ半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、該Ｉ／Ｏ半導体ダイは、該集積回路アセンブリモジュールへ、および該集積回路アセンブリモジュールからの通信を提供することを容易にする該第１の基板のエッジに配置され、該第１の基板の該エッジは、該第２の基板のエッジを越えて伸び、その結果、該Ｉ／Ｏ半導体ダイの該アクティブ面の一部分は、外部接続を容易にするように晒される、コンピュータシステムであってもよい。
前記集積回路アセンブリモジュールは、前記Ｉ／Ｏ半導体ダイの前記アクティブ面の前記晒された部分に配置される光学的外部接続パッドをさらに備える、コンピュータシステムであってもよい。
前記集積回路アセンブリモジュールは、前記Ｉ／Ｏ半導体ダイの前記アクティブ面の前記晒された部分に配置される電気的外部接続パッドをさらに備える、コンピュータシステムであってもよい。
本発明では、半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュールを提供することにより、通信プロセスのために必要とされる空間および電力の量を低減する。
（詳細な説明）
以下の説明は、任意の当業者が本発明を実施し、かつ利用することが可能になるように示され、特定の用途および要件の関連で提供される。開示される実施形態に対する様々な改変は、当業者には容易に理解され、本明細書中に記載される一般原理は、本発明の意図および範囲から逸脱することなく、他の実施形態および用途に適用され得る。したがって、本発明は、示される実施形態に制限されることが意図されるのではなく、本明細書中に開示される原理および特徴と一貫する最大範囲と一致する。
以下の説明は、任意の当業者が本発明を実施し、かつ利用することが可能になるように示され、特定の用途および要件の関連で提供される。開示される実施形態に対する様々な改変は、当業者には容易に理解され、本明細書中に記載される一般原理は、本発明の意図および範囲から逸脱することなく、他の実施形態および用途に適用され得る。したがって、本発明は、示される実施形態に制限されることが意図されるのではなく、本明細書中に開示される原理および特徴と一貫する最大範囲と一致する。
（背景）
本発明のある実施形態では、集積回路アセンブリモジュールは、コンポーネントのほぼ対称的スタッキングを含む。任意の数のチップが、２つの基板（ウェハ）の間に敷かれる（ｔｉｌｅ）。このタイリング（ｔｉｌｉｎｇ）構成は、均一である必要はない。したがって、集積回路アセンブリモジュールは、異なるサイズのチップを含み得、空の位置を含み得る。
本発明のある実施形態では、集積回路アセンブリモジュールは、コンポーネントのほぼ対称的スタッキングを含む。任意の数のチップが、２つの基板（ウェハ）の間に敷かれる（ｔｉｌｅ）。このタイリング（ｔｉｌｉｎｇ）構成は、均一である必要はない。したがって、集積回路アセンブリモジュールは、異なるサイズのチップを含み得、空の位置を含み得る。
ウェハは、間に配置されるチップを正確に位置合わせする整列構造を含む。このシステムでは、チップの２つの層が利用され、一方の層がそれぞれの２つのウェハに対応する。チップの各層は、ウェハに対してチップの背面に置かれ、前面（アクティブ回路およびワイヤを含む面）は、もう一方のウェハのチップと面する。
各ウェハは、チップの一方の層に対する整列構造を含む。もしくは、一方のウェハは、チップの両方の層に対する整列構造を含む。両方のウェハが、製造をより簡単にし得る整列構造を含む場合、２つの層の間のチップの相対位置を整列させるために、ウェハが互いに対して整列される必要がある。一方のウェハが、両方のチップに対する整列構造を含む場合、チップはより正確に位置合わせされ得る。
整列構造は、平坦なウェハ表面上に構築される柱（ｐｏｓｔ）を含み得る。チップは、部分的または完全な柱の境界を用いて空洞を提供することによって整列される。もしくは、チップは、チップのホールを介して適合する柱によって整列され得る。チップ毎に２つのホールが必要とされ、冗長性を加えるためにより多くのホールが利用され得る。空洞を利用する整列により、チップに要求される複雑性が低減されるが、チッブは、空洞に適合する正確なサイズにトリミングされる必要がある。柱およびホールを利用する整列は、チップ上のホールが、ホールをエッチングし、かつエッチングプロセスを案内するために存在する金属相互接続層により形成される輪を利用することにより生成されるので、さらなる精度を提供し得る。
チップは、ウェハに永久的に取り付けられる必要はない。これは、チップに欠陥があると判定された場合に、完全に組み立てられた集積回路アセンブリモジュールからチップを取り除くことを可能にする。さらに、チップは、より高速にアップグレードされるか、または異なる機能を有するチップに置換され得る。
チップは、モジュールの取り扱いおよび組み立てを容易にするために、マイルドな接着剤によりウェハに取り付けられ得る。接着剤は、水の蒸発と同じくらい単純であり得、この場合、十分な湿度を含む大気内で、さらなる接着剤が必要とされない。さらなる接着剤が必要とされる場合、表面は、適切な材料を用いてコーティングされ得る。接着剤は、さらに、有益な熱伝達特性を有し得、チップとウェハとの間の熱結合を改善する。特定の用途でチップを取り外すことに対する利点がない場合、チップはウェハに永久的に取り付けられ得る。
ウェハは、集積回路アセンブリモジュールの動作上の理由のために堅固に共にプレスされる。ウェハを共にプレスすることにより、面対面（ｆａｃｅ−ｔｏ−ｆａｃｅ）チップのアクティブ面を、チップ間の容量性通信を可能にするために十分に近づける。チップの整列構造は、ウェハが共にプレスされる場合にチップ表面が隣接することを可能にするために十分なクリアランス（ｃｌｅａｒａｎｃｅ）を有して、生成される。
ウェハは、平らになるように研磨される。チップは、非均一な高さを有し得る。例えば、チップの中央部分は、チップにラミネートされるさらなる層を有し得、チップの厚みを増大させる。さらに、チップ表面は、２層上のチップが互いに接触する場所において平らである。従って、この接触表面は、ウェハの至る所で平面である。
ウェハは、ポリマーのようなチップの背面と接触する弾性の層を有していてもよい。２つのチップが異なる高さを有する場合、集積回路アセンブリモジュールが組み立てられる時、接触するチップの形式が、弾性の層を変形させ、かつチップの上面を平面にするのを助ける。弾性の層が接着特性および有利な特性を有する場合、層はまた、チップを取り付け、かつ熱伝達の改良を容易にするように作用し得る。
シリコンウェハは、電力、グランド、および他の信号を伝播するために、ウェハ内に電導性相互接続層を有する。これらの層は、ウェハが滑らかに研磨され、かつ整列構造が付加される前に、ウェハに製造される。これらの電導性層は、ウェハ上にパターニングされるスプリングＭＥＭＳ構造を用いて、接続させる。ウェハが共にプレスされる場合、スプリング高さおよび位置は、スプリングが電力、グランド、および他の信号をチップに接続させるようになる。チップのアクティブフェイシング層は、反対のウェハにおけるスプリング構造と接触する。ウェハは、チップに送電される電圧供給源のレギュレーションを支援するアクティブ回路を含み得る。電導性層は、Ｉ×Ｒ（電流×抵抗）損失の後にチップに送電される電圧を電力供給源にフィードバックする電圧センシングトレースを含み得る。電力供給源は、それらの出力電圧をレギュレーションして、Ｉ×Ｒ損失を修正する。
（集積回路アセンブリモジュール）
図１は、本発明の実施形態による、集積回路アセンブリモジュール１００を示す。集積回路アセンブリモジュール１００は、ダイ１０２（「チップ」とも呼ばれる）を含み得る。ダイ１０２は、メインメモリ、キャッシュメモリ、およびプロセッサを含む任意のタイプの計算機的回路を含み得る半導体ダイである。ダイ１０２は、アクティブ面とアクティブ面とが向かい合うように整列され、かつ重なり合い、ダイ間の容量性通信を容易にする。
図１は、本発明の実施形態による、集積回路アセンブリモジュール１００を示す。集積回路アセンブリモジュール１００は、ダイ１０２（「チップ」とも呼ばれる）を含み得る。ダイ１０２は、メインメモリ、キャッシュメモリ、およびプロセッサを含む任意のタイプの計算機的回路を含み得る半導体ダイである。ダイ１０２は、アクティブ面とアクティブ面とが向かい合うように整列され、かつ重なり合い、ダイ間の容量性通信を容易にする。
ダイ１０２は、ウェハ１０４により共にプレスされる。ウェハ１０４は、近接通信を容易にするように正確にダイ１０２を位置合わせする整列構造を含む。なお、ウェハ１０４は、ダイ１０２と同一の材料からなるシリコン基板を含み得る（もしくは、ウェハは、シリコン以外のほかの材料からなる）。ウェハ１０４の２つのウェハの１つは、ある次元においてもう一方のウェハよりも伸び、集積回路アセンブリモジュール１００のエッジにおける周辺チップが反対のウェハを越えて伸びることを可能にする。周辺チップの晒された部分は、外部Ｉ／Ｏコネクタ１１０を介して外部Ｉ／Ｏ接続を可能にする。これらの外部Ｉ／Ｏ接続１１０は、伝送データに使用され得る電気的、光学的、および任意の他のタイプのいずれかであり得る。
ウェハ１０４のダイ１０２に対する反対側には、ファン付きの熱シンクのような任意の標準的な熱除去デバイスを含み得る、熱除去デバイス１０６が存在する。本発明のある実施形態では、熱除去デバイス１０６は、グラファイト発砲を介してポンピングされる液体に熱を伝達するフィンのような構造を有するグラファイト発砲（または、金属のような他の材料）から製造され得る。
熱除去デバイス１０６のウェハ１０４に対する反対側に結合されるのは、電力供給源１０８である。電力供給源１０８は、標準的な集積回路電力供給源であり、電力接続１１２を介してウェハ１０４に取り付けられる。なお、図１は、例示の目的のためだけに示され、縮尺が保たれていない。
（電力接続を有する集積回路アセンブリモジュール）
図２は、本発明の実施形態による、電力接続を有する集積回路アセンブリモジュール１００の一部分を示す。集積回路アセンブリモジュール１００は、ダイ２０４、２０５、および２０６のような集積回路アセンブリモジュール１００内のダイ１０２に電力２０７、およびグランド２０８を提供する、金属板を含む。ダイ２０４から２０６は、互いにアクティブ回路側が面した状態で整列されるので、電力２０７およびグランド２０８を反対側のウェハから各チップと接続させるために、有利である。例えば、ウェハ２０２の電力２０７およびグランド２０８は、ＭＥＭＳスプリング接触部２１０を介してチップ２０４に取り付けられる。同様に、ダイ２０５および２０６に対する電力およびグランドは、ウェハ２０３からＭＥＭＳスプリング接触部を介して提供され得る。
図２は、本発明の実施形態による、電力接続を有する集積回路アセンブリモジュール１００の一部分を示す。集積回路アセンブリモジュール１００は、ダイ２０４、２０５、および２０６のような集積回路アセンブリモジュール１００内のダイ１０２に電力２０７、およびグランド２０８を提供する、金属板を含む。ダイ２０４から２０６は、互いにアクティブ回路側が面した状態で整列されるので、電力２０７およびグランド２０８を反対側のウェハから各チップと接続させるために、有利である。例えば、ウェハ２０２の電力２０７およびグランド２０８は、ＭＥＭＳスプリング接触部２１０を介してチップ２０４に取り付けられる。同様に、ダイ２０５および２０６に対する電力およびグランドは、ウェハ２０３からＭＥＭＳスプリング接触部を介して提供され得る。
本発明のある実施形態では、集積回路アセンブリモジュール１００は、メモリおよびプロセッサ両方のチップを含む完全内蔵型システムである。この実施形態では、外部Ｉ／Ｏコネクタ１１０は、集積回路アセンブリモジュール１００を他のコンピュータまたは他の集積回路アセンブリモジュールに接続させ得る。なお、図２は、縮尺が保たれていない。
（近接接続オーバーラップパターン）
図３は、チップ間の近接接続を容易にするチップの様々な整列を示す。各パターンは、異なる量のチップ間の重なりを提供する。いくつかの例では、ヘリンボーン３０２およびモザイク３０６のように、チップ間の重なりを最大化することがより良好であり得る一方、別の例では、チェッカーボード３０４およびタイトチェッカーボード３０８のように、熱除去を容易にするために、チップ間の空間を最大化することがより良好であり得る。同様に、各パターンには様々なトレードオフが存在する。チップ間のより重なり合う接続は、チップ間の帯域幅をより良好なものとするが、逆に、チップ対チップ通信のために利用されるチップがより多くなり、チップの別機能のために利用されるチップはより少なくなる。特定のチップ整列が、同様に、特定のタイプのチップに対して最適となり得る。例えば、メモリチップのみを含む集積回路モジュールは、最適なパターンとしてヘンリボーン３０２を利用し得るが、メモリおよびプロセッサチップを含む集積回路モジュールは、最適なパターンとしてチェッカーボード３０４を利用し得る。
図３は、チップ間の近接接続を容易にするチップの様々な整列を示す。各パターンは、異なる量のチップ間の重なりを提供する。いくつかの例では、ヘリンボーン３０２およびモザイク３０６のように、チップ間の重なりを最大化することがより良好であり得る一方、別の例では、チェッカーボード３０４およびタイトチェッカーボード３０８のように、熱除去を容易にするために、チップ間の空間を最大化することがより良好であり得る。同様に、各パターンには様々なトレードオフが存在する。チップ間のより重なり合う接続は、チップ間の帯域幅をより良好なものとするが、逆に、チップ対チップ通信のために利用されるチップがより多くなり、チップの別機能のために利用されるチップはより少なくなる。特定のチップ整列が、同様に、特定のタイプのチップに対して最適となり得る。例えば、メモリチップのみを含む集積回路モジュールは、最適なパターンとしてヘンリボーン３０２を利用し得るが、メモリおよびプロセッサチップを含む集積回路モジュールは、最適なパターンとしてチェッカーボード３０４を利用し得る。
本発明のある実施形態は、第１の半導体ダイおよび第２の半導体ダイを備える集積回路アセンブリモジュールを提供し、各半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面と、アクティブ面の反対側にある背面とを有する。第１および第２の半導体ダイは、アセンブリモジュール内に面と面とが向かい合うように位置合わせされ、その結果、第１の半導体ダイ上の信号パッドは、第２の半導体パッド上の信号パッドと重なり合い、それにより、第１と第２の半導体ダイとの間の容量性通信を容易にする。さらに、第１および第２の半導体ダイは、第１の基板と第２の基板との間で共にプレスされ、その結果、第１の基板の前面は、第１の半導体ダイの背面と接触し、第２の基板の前面は、第２の半導体ダイの背面と接触する。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
１００ 集積回路アセンブリモジュール
１０２ ダイ
１０４ ウェハ
１０６ 熱除去
１０８ 電力供給源
１１０ 外部Ｉ／Ｏコネクタ
１１２ 電力コネクタ
２０２〜２０３ ウェハ
２０４〜２０６ ダイ
２０７ 電力
２０８ グランド
２１０ ＭＥＭＳスプリング
１０２ ダイ
１０４ ウェハ
１０６ 熱除去
１０８ 電力供給源
１１０ 外部Ｉ／Ｏコネクタ
１１２ 電力コネクタ
２０２〜２０３ ウェハ
２０４〜２０６ ダイ
２０７ 電力
２０８ グランド
２１０ ＭＥＭＳスプリング
Claims (24)
- 集積回路アセンブリモジュールであって、
前面および該前面と反対側にある背面を有する、第１の基板と、
該第１の基板の該背面に結合される第１の熱除去メカニズムと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、
前面および該前面と反対側にある背面を有する、第２の基板と、
該第２の基板の該背面に結合される第２の熱除去メカニズムと
を備え、
該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、
該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触する、集積回路アセンブリモジュール。 - 前記第１および第２の熱除去メカニズムは、冷却フィンを含み、該冷却フィンを横断する空気への熱の伝達を容易にする、請求項１に記載の集積回路アセンブリモジュール。
- 前記第１および第２の熱除去メカニズムは、グラファイト発泡体または金属を含み、該グラファイト発泡体または金属は、該グラファイト発泡体または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する、請求項１に記載の集積回路アセンブリモジュール。
- 集積回路アセンブリモジュールであって、
前面および該前面と反対側にある背面を有する、第１の基板と、
該第１の基板の該背面に結合される第１の電力供給源と、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、
前面および該前面と反対側にある背面を有する、第２の基板と、
該第２の基板の該背面に結合される第２の電力供給源と
を備え、
該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、
該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触する、集積回路アセンブリモジュール。 - 集積回路アセンブリモジュールであって、
前面および該前面と反対側にある背面を有する、第１の基板と、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、
前面および該前面と反対側にある背面を有する、第２の基板と
を備え、
該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、
該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触し、
該第１および第２の基板は、該第１および第２の半導体ダイへ電力を供給する金属層を含む、集積回路アセンブリモジュール。 - 前記第１および第２の基板は、該第１および第２の基板の前記背面に電力コネクタを含む、請求項５に記載の集積回路アセンブリモジュール。
- 前記第１および第２の基板内の前記金属層から前記第１および第２の半導体ダイに電力を供給する、マイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備え、
該第１の基板の前記前面上のＭＥＭＳスプリング接触部の第１のセットは、該第２の半導体ダイの前記アクティブ面と接触し、
該第２の基板の前記前面上のＭＥＭＳスプリング接触部の第２のセットは、該第１の半導体ダイの前記アクティブ面と接触する、請求項５に記載の集積回路アセンブリモジュール。 - 前記第１の基板内に組み込まれる第１の電力レギュレータと、
前記第２の基板内に組み込まれる第２の電力レギュレータと
をさらに備える、請求項５に記載の集積回路アセンブリモジュール。 - 集積回路アセンブリモジュールを製造する方法であって、
第１の半導体ダイおよび第２の半導体ダイをアクティブ面とアクティブ面とが向かい合うように配置し、その結果、該第１の半導体ダイ上の信号パッドが、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にすることであって、該第１および第２の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面の反対側にある背面を含む、ことと、
第１の基板が、該第１の半導体ダイの該背面と接触し、第２の基板が、該第２の半導体ダイの該背面と接触するように、該第１の基板と該第２の基板との間で該第１の半導体および該第２の半導体ダイを共にプレスすることと
を包含し、
該集積回路アセンブリモジュールは、
該第１の半導体ダイに対する該第１の基板の反対側に結合される第１の熱除去メカニズムと、
該第２の半導体ダイに対する該第２の基板の反対側に結合される第２の熱除去メカニズムと
をさらに備える、方法。 - 前記第１および第２の熱除去メカニズムは、冷却フィンを含み、該冷却フィンを横断する空気への熱の伝達を容易にする、請求項９に記載の方法。
- 前記第１および第２の熱除去メカニズムは、グラファイト発泡体または金属を含み、該グラファイト発泡体または金属は、該グラファイト発泡体または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する、請求項９に記載の方法。
- 集積回路アセンブリモジュールを製造する方法であって、
第１の半導体ダイおよび第２の半導体ダイをアクティブ面とアクティブ面とが向かい合うように配置し、その結果、該第１の半導体ダイ上の信号パッドが、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にすることであって、該第１および第２の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面の反対側にある背面を含む、ことと、
第１の基板が、該第１の半導体ダイの該背面と接触し、第２の基板が、該第２の半導体ダイの該背面と接触するように、該第１の基板と該第２の基板との間で該第１の半導体および該第２の半導体ダイを共にプレスすることと
を包含し、
該集積回路アセンブリモジュールは、
該第１の半導体ダイに対する該第１の基板の反対側に結合される、第１の電力供給源と、
該第２の半導体ダイに対する該第２の基板の反対側に結合される、第２の電力供給源と
をさらに備える、方法。 - 集積回路アセンブリモジュールを製造する方法であって、
第１の半導体ダイおよび第２の半導体ダイをアクティブ面とアクティブ面とが向かい合うように配置し、その結果、該第１の半導体ダイ上の信号パッドが、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にすることであって、該第１および第２の半導体ダイは、上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面の反対側にある背面を含む、ことと、
第１の基板が、該第１の半導体ダイの該背面と接触し、第２の基板が、該第２の半導体ダイの該背面と接触するように、該第１の基板と該第２の基板との間で該第１の半導体および該第２の半導体ダイを共にプレスすることと
を包含し、
該第１および第２の基板は、該第１および第２の半導体ダイに電力を供給することを容易にする金属層を含む、方法。 - 前記第１および第２の基板は、前記第１および第２の半導体ダイに対する該第１および第２の基板の前記反対側に電力コネクタを含む、請求項１３に記載の方法。
- 前記集積回路アセンブリモジュールは、前記第１および第２の基板内の前記金属層から前記第１および第２の半導体ダイに電力を供給する、マイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備え、
ＭＥＭＳスプリング接触部の第１のセットは、該第２の半導体ダイの前記アクティブ面と接触する、該第１の基板の前記半導体ダイ側に取り付けられ、
ＭＥＭＳスプリング接触部の第２のセットは、該第１の半導体ダイの前記アクティブ面と接触する、該第２の基板の前記半導体ダイ側に取り付けられる、請求項１３に記載の方法。 - 前記集積回路アセンブリモジュールは、
前記第１の基板内に組み込まれる第１の電力レギュレータと、
前記第２の基板内に組み込まれる第２の電力レギュレータと
をさらに備える、請求項１３に記載の方法。 - 集積回路アセンブリモジュールを備えるコンピュータシステムであって、
前面および該前面の反対側にある背面を有する、第１の基板と、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、
前面および該前面と反対側にある背面を有する、第２の基板と
を備え、
該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、
該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触し、
該集積回路アセンブリモジュールは、
該第１の基板の該背面に結合される第１の熱除去メカニズムと、
該第２の基板の該背面に結合される第２の熱除去メカニズムと
をさらに備える、コンピュータシステム。 - 前記第１および第２の熱除去メカニズムは、冷却フィンを含み、該冷却フィンを横断する空気への熱の伝達を容易にする、請求項１７に記載のコンピュータシステム。
- 前記第１および第２の熱除去メカニズムは、グラファイト発泡体または金属を含み、該グラファイト発泡体または金属は、該グラファイト発泡体または金属を介してポンピングされる液体への熱の伝達を容易にするフィンのような構造を有する、請求項１７に記載のコンピュータシステム。
- 集積回路アセンブリモジュールを備えるコンピュータシステムであって、
前面および該前面の反対側にある背面を有する、第１の基板と、
該第１の基板の該背面に結合される第１の電力供給源と、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、
前面および該前面と反対側にある背面を有する、第２の基板と、
該第２の基板の該背面に結合される第２の電力供給源と
を備え、
該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、
該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触する、コンピュータシステム。 - 集積回路アセンブリモジュールを備えるコンピュータシステムであって、
前面および該前面の反対側にある背面を有する、第１の基板と、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第１の半導体ダイと、
上部にアクティブ回路および信号パッドが存在するアクティブ面、および該アクティブ面と反対側にある背面を有する第２の半導体ダイと、
前面および該前面と反対側にある背面を有する、第２の基板と
を備え、
該第１の半導体ダイおよび該第２の半導体ダイは、アクティブ面とアクティブ面とが向かい合うように配置され、その結果、該第１の半導体ダイ上の信号パッドは、該第２の半導体ダイ上の信号パッドと重なり合い、それにより、該第１の半導体ダイと該第２の半導体ダイとの間の容量性通信を容易にし、
該第１の半導体ダイおよび該第２の半導体ダイは、該第１の基板と該第２の基板との間で共にプレスされ、その結果、該第１の基板の該前面は、該第１の半導体ダイの該背面と接触し、かつ該第２の基板の該前面は、該第２の半導体ダイの該背面と接触し、
該第１および第２の基板は、該第１および第２の半導体ダイへ電力を供給する金属層を含む、コンピュータシステム。 - 前記第１および第２の基板は、該第１および第２の基板の前記背面上に電力コネクタを含む、請求項２１に記載のコンピュータシステム。
- 前記集積回路アセンブリモジュールは、前記第１および第２の基板内の前記金属層から前記第１および第２の半導体ダイへ電力を供給するマイクロエレクトロ−メカニカルシステム（ＭＥＭＳ）スプリング接触部をさらに備え、
該第１の基板の前記前面上のＭＥＭＳスプリング接触部の第１のセットは、該第２の半導体ダイの前記アクティブ面と接触し、
該第２の基板の前記前面上のＭＥＭＳスプリング接触部の第２のセットは、該第１の半導体ダイの前記アクティブ面と接触する、請求項２１に記載のコンピュータシステム。 - 前記集積回路アセンブリモジュールは、
前記第１の基板内に組み込まれる第１の電力レギュレータと、
前記第２の基板内に組み込まれる第２の電力レギュレータと
をさらに備える、請求項２１に記載のコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44380803P | 2003-01-29 | 2003-01-29 | |
| US10/671,642 US6870271B2 (en) | 2003-01-29 | 2003-09-26 | Integrated circuit assembly module that supports capacitive communication between semiconductor dies |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235644A JP2004235644A (ja) | 2004-08-19 |
| JP4444681B2 true JP4444681B2 (ja) | 2010-03-31 |
Family
ID=32659512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004020598A Expired - Lifetime JP4444681B2 (ja) | 2003-01-29 | 2004-01-28 | 半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6870271B2 (ja) |
| EP (1) | EP1443559B1 (ja) |
| JP (1) | JP4444681B2 (ja) |
| TW (1) | TWI313052B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612443B1 (en) * | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
| US7067910B2 (en) * | 2004-04-13 | 2006-06-27 | Sun Microsystems, Inc. | Method and apparatus for using capacitively coupled communication within stacks of laminated chips |
| US7525199B1 (en) * | 2004-05-21 | 2009-04-28 | Sun Microsystems, Inc | Packaging for proximity communication positioned integrated circuits |
| WO2006011960A1 (en) * | 2004-06-25 | 2006-02-02 | Sun Microsystems, Inc. | Integrated circuit chip that supports through-chip electromagnetic communication |
| US7175445B2 (en) * | 2004-08-31 | 2007-02-13 | Tyco Electronics Corporation | Electrical connector power wafers |
| US7106079B2 (en) * | 2004-10-22 | 2006-09-12 | Sun Microsystems, Inc. | Using an interposer to facilate capacitive communication between face-to-face chips |
| JP2006190972A (ja) * | 2004-12-08 | 2006-07-20 | Mitsubishi Electric Corp | 電力用半導体装置 |
| EP1701384A1 (en) * | 2005-03-08 | 2006-09-13 | Sun Microsystems France S.A. | Network chip design for grid communication |
| US7573720B1 (en) * | 2005-06-15 | 2009-08-11 | Sun Microsystems, Inc. | Active socket for facilitating proximity communication |
| US8126631B2 (en) * | 2005-12-22 | 2012-02-28 | Econox Technologies, Llc | Apparatus and method for fuel flow rate, fuel temperature, fuel droplet size, and burner firing rate modulation |
| US7356213B1 (en) * | 2006-03-28 | 2008-04-08 | Sun Microsystems, Inc. | Transparent switch using optical and electrical proximity communication |
| US7949436B2 (en) * | 2006-05-19 | 2011-05-24 | Oracle America, Inc. | Method and apparatus for automatically detecting and correcting misalignment of a semiconductor chip |
| US7893531B2 (en) * | 2007-09-28 | 2011-02-22 | Oracle America, Inc. | Integrated-circuit package for proximity communication |
| US8396136B1 (en) | 2009-07-22 | 2013-03-12 | The United States Of America As Represented By The Secretary Of The Navy | Close-proximity communications system using capacitively coupled signal transfer |
| US8164917B2 (en) * | 2009-12-23 | 2012-04-24 | Oracle America, Inc. | Base plate for use in a multi-chip module |
| US8340576B2 (en) * | 2010-06-29 | 2012-12-25 | Stmicroelectronics S.R.L. | Electronic circuit for communicating through capacitive coupling |
| US8150315B2 (en) * | 2010-06-29 | 2012-04-03 | Stmicroelectronics S.R.L. | Method for verifying the alignment between integrated electronic devices |
| US9147636B2 (en) | 2011-06-29 | 2015-09-29 | Stmicroelectronics S.R.L. | Method for verifying the alignment between integrated electronic devices |
| US8704364B2 (en) * | 2012-02-08 | 2014-04-22 | Xilinx, Inc. | Reducing stress in multi-die integrated circuit structures |
| US8704384B2 (en) | 2012-02-17 | 2014-04-22 | Xilinx, Inc. | Stacked die assembly |
| US8957512B2 (en) | 2012-06-19 | 2015-02-17 | Xilinx, Inc. | Oversized interposer |
| US8869088B1 (en) | 2012-06-27 | 2014-10-21 | Xilinx, Inc. | Oversized interposer formed from a multi-pattern region mask |
| US9026872B2 (en) | 2012-08-16 | 2015-05-05 | Xilinx, Inc. | Flexible sized die for use in multi-die integrated circuit |
| US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
| US9041220B2 (en) | 2013-02-13 | 2015-05-26 | Qualcomm Incorporated | Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device |
| US9547034B2 (en) | 2013-07-03 | 2017-01-17 | Xilinx, Inc. | Monolithic integrated circuit die having modular die regions stitched together |
| US9915869B1 (en) | 2014-07-01 | 2018-03-13 | Xilinx, Inc. | Single mask set used for interposer fabrication of multiple products |
| US10410950B1 (en) * | 2018-05-11 | 2019-09-10 | Micron Technology, Inc. | Heat spreaders for use with semiconductor devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467342A (en) * | 1982-07-15 | 1984-08-21 | Rca Corporation | Multi-chip imager |
| US5491612A (en) * | 1995-02-21 | 1996-02-13 | Fairchild Space And Defense Corporation | Three-dimensional modular assembly of integrated circuits |
| US5567657A (en) * | 1995-12-04 | 1996-10-22 | General Electric Company | Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers |
| JP3937265B2 (ja) * | 1997-09-29 | 2007-06-27 | エルピーダメモリ株式会社 | 半導体装置 |
| SG93192A1 (en) * | 1999-01-28 | 2002-12-17 | United Microelectronics Corp | Face-to-face multi chip package |
| US6559531B1 (en) | 1999-10-14 | 2003-05-06 | Sun Microsystems, Inc. | Face to face chips |
| KR100335717B1 (ko) * | 2000-02-18 | 2002-05-08 | 윤종용 | 고용량 메모리 카드 |
| US6586836B1 (en) * | 2000-03-01 | 2003-07-01 | Intel Corporation | Process for forming microelectronic packages and intermediate structures formed therewith |
| US6507115B2 (en) * | 2000-12-14 | 2003-01-14 | International Business Machines Corporation | Multi-chip integrated circuit module |
| US6495396B1 (en) * | 2001-08-29 | 2002-12-17 | Sun Microsystems, Inc. | Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices |
| US6555917B1 (en) * | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
-
2003
- 2003-09-26 US US10/671,642 patent/US6870271B2/en not_active Expired - Lifetime
-
2004
- 2004-01-07 EP EP04250054.6A patent/EP1443559B1/en not_active Expired - Lifetime
- 2004-01-28 JP JP2004020598A patent/JP4444681B2/ja not_active Expired - Lifetime
- 2004-01-29 TW TW093102044A patent/TWI313052B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI313052B (en) | 2009-08-01 |
| US20040145063A1 (en) | 2004-07-29 |
| JP2004235644A (ja) | 2004-08-19 |
| EP1443559B1 (en) | 2017-05-03 |
| EP1443559A3 (en) | 2008-07-09 |
| TW200416978A (en) | 2004-09-01 |
| US6870271B2 (en) | 2005-03-22 |
| EP1443559A2 (en) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4444681B2 (ja) | 半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール | |
| TWI527132B (zh) | 晶片封裝，電子計算裝置及用以傳遞信號之方法 | |
| US5789278A (en) | Method for fabricating chip modules | |
| TWI520305B (zh) | 斜坡堆疊晶片封裝中之光學通訊 | |
| EP2612355B1 (en) | Ramp-stack chip package and manufacture method thereof | |
| TWI503948B (zh) | 高頻寬斜堆式晶片封裝 | |
| TW200933873A (en) | Proximity communication package for processor, cache and memory | |
| TW200901435A (en) | Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components | |
| TW200933870A (en) | Integrated-circuit package for proximity communication | |
| TW200812448A (en) | Flexible electronic assembly | |
| KR20230009352A (ko) | 발광 기판, 그 제조 방법 및 표시 장치 | |
| US11830804B2 (en) | Over and under interconnects | |
| US8026598B2 (en) | Semiconductor chip module with stacked flip-chip unit | |
| TWI231577B (en) | Chip on glass package | |
| JPH0864636A (ja) | 電子デバイス組立体 | |
| KR20010025861A (ko) | 적층형 칩 스케일 반도체 패키지 | |
| TW200808148A (en) | Circuit board module | |
| CN118053828A (zh) | 电子装置 | |
| JP3964835B2 (ja) | 立体配線基板及び光半導体モジュール | |
| KR20030060436A (ko) | 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈 | |
| JPH07120744B2 (ja) | Ｉｃパッケージ | |
| WO2007136917A2 (en) | Managed memory component | |
| TW200945542A (en) | Stacked structure of chip package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4444681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |