JP2000267596A5 - - Google Patents

Download PDF

Info

Publication number
JP2000267596A5
JP2000267596A5 JP1999070273A JP7027399A JP2000267596A5 JP 2000267596 A5 JP2000267596 A5 JP 2000267596A5 JP 1999070273 A JP1999070273 A JP 1999070273A JP 7027399 A JP7027399 A JP 7027399A JP 2000267596 A5 JP2000267596 A5 JP 2000267596A5
Authority
JP
Japan
Prior art keywords
conductive layer
electro
optical device
insulating film
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1999070273A
Other languages
English (en)
Other versions
JP2000267596A (ja
JP3687399B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP7027399A priority Critical patent/JP3687399B2/ja
Priority claimed from JP7027399A external-priority patent/JP3687399B2/ja
Publication of JP2000267596A publication Critical patent/JP2000267596A/ja
Publication of JP2000267596A5 publication Critical patent/JP2000267596A5/ja
Application granted granted Critical
Publication of JP3687399B2 publication Critical patent/JP3687399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【0016】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と、前記半導体層上にゲート絶縁膜を介して配置されたゲート電極と、前記ゲート電極上に形成された第1絶縁膜と、前記第1絶縁膜上に配置された第2絶縁膜とを有し、前記データ線は、前記第1絶縁膜に形成された第1コンタクトホールを介して前記半導体層のソース領域に接続されるように配置されてなり、前記データ線上には前記データ線に接続されるように配置された第1導電層が配置されてなり、前記第1導電層と同一層からなる第2導電層が、前記第1絶縁膜に配置された第2コンタクトホールを介して前記半導体層のドレイン領域に電気的に接続されるとともに、前記第2絶縁膜に形成された第3コンタクトホールを介して前記画素電極に電気的に接続されるように島状に配置されてなることを特徴とする。また、基板に複数の走査線及び複数のデータ線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と、前記半導体層上にゲート絶縁膜を介して配置されたゲート電極と、前記ゲート電極上に配置された第1絶縁膜と、前記第1絶縁膜上に配置された第2絶縁膜とを有し、前記データは、前記第1絶縁膜膜に形成された第1コンタクトホールを介して前記半導体層のソース領域に接続されるように配置されてなり、前記画素電極から前記ドレイン領域への電気的接続を介在する島状の導電層が、隣接する前記データ線の間であって前記走査線に沿って伸びる画素の非開口領域に、形成されていることを特徴とする。
【0017】
本発明のこの態様によれば、前記第1導電層と同一層からなる第2導電層が、前記第1絶縁膜に形成された第2コンタクトホールを介して前記半導体層のドレイン領域に接続されるとともに、前記第2絶縁膜に形成された第3コンタクトホールを介して前記画素電極に接続されるように島状に配置されてなるため、第2導電層を経由して半導体層と画素電極とを電気的接続する構成が可能となる。
【0019】
本発明のこの態様によれば、第1絶縁膜上の所定位置に導電層を島状に設けているので、第1絶縁膜上に十分な遮光性を有するため、対向基板側のブラックマトリックス等の遮光膜を省略でき、あるいは、対向基板側のブラックマトリックスを遮光層よりも平面形状を小さく形成できるので、画素ピッチを微細化した場合であっても画素開口率の低下を回避できる。特に対向基板に遮光膜を形成しないで開口領域を規定すれば、製造プロセスにおける工程を削減することが可能となると共に一対の基板間のアライメントずれによる画素開口率の低下やばらつきを防ぐことも可能となり有利である。
【0020】
なお、第1絶縁膜上であって、データ線を形成していない画面周辺の額縁領域にデータ線の形成材料とは異なる材料からなる遮光層を設けることもできる。
【0021】
本発明の電気光学装置の他の態様によれば、前記薄膜トランジスタに接続された蓄積容量を有し、前記蓄積容量は、前記ドレイン領域を構成する半導体層から延設されてなる第1蓄積容量電極と、前記ゲート電極と同一材料からなる容量線の一部からなる第2蓄積容量電極との間に前記ゲート絶縁膜と同一層からなる絶縁薄膜を有することにより構成される第1蓄積容量と、前記第2蓄積容量電極と前記第2導電層との間に前記第1絶縁膜を有することにより構成される第2蓄積容量とを備えたことを特徴とする。
【0029】
この態様によれば、第1絶縁膜を絶縁性の高誘電率材料とすることで、前記第2蓄積容量電極と前記第3導電層からなる第3蓄積容量電極とで構成される第2蓄積容量における蓄積容量の増加が可能となる。第1絶縁膜は、ある程度の厚さを必要とするので、比誘電率の大きい高誘電率材料を用いることが、蓄積容量の増加に有利である。前記絶縁性の高誘電率材料としては、チタン酸バリウム、BST、RuO、酸窒化珪素、酸化タンタル、窒化珪素、酸化珪素などが挙げられ、これらは一種単独あるいは複合して用いてもよく積層して用いてもよい。前記絶縁性の強誘電体材料層は、CVDやPVDなどの化学的又は物理的薄膜形成方法によって形成できる。
【0034】
尚、本発明の電気光学装置においては、図5に示すように、第1絶縁層4上に形成された導電性の遮光層80aと第2絶縁層7に形成された画素電極9a及び半導体層1aとのコンタクトは、コンタクトホール8a及びコンタクトホール8bを介して、図5(1)及び図5(2)に示すように同一の平面位置に形成することができ、図5(3)に示すように異なる平面位置に形成することもできる。尚、図5(2)に示す態様では、(1)に示す態様に比べ、コンタクトホール8a及び8bの幅を小さくできる。図5(3)に示す態様では、コンタクトホール8a及び8bの穴径を小さくでき、画素ピッチの微細化への対応性に優れると共に、製造しやすい。
【0035】
尚、本発明においては、前記基板と前記半導体層との間に、少なくとも前記半導体層のチャネル領域を覆うように下地遮光膜を更に備えてもよい。
【0036】
下地遮光膜を備えることにより、一方の基板側からの戻り光等が薄膜トランジスタのチャネル領域やLDD(Lightly Doped Drain)領域に入射する事態を未然に防ぐことができ、これに起因した光電流の発生により薄膜トランジスタの特性が劣化することを防止できる。そして、この下地遮光膜により画素開口領域の一部又は全部を規定することも可能となる。なお、この下地遮光膜は以降のプロセスにおける加熱によって遮光性が低下することがあるが、データ線上や走査線上及び容量線上に島状に形成する本発明の遮光層と組み合わせることで、より十分な遮光性を確保できる。
【0038】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置の製造方法であって、前記基板上に、ソース・ドレイン領域並びに前記第1蓄積容量電極を有する半導体層を形成する工程と、前記半導体層上に前記薄膜トランジスタのゲート絶縁膜及び前記蓄積容量の誘電体膜を構成する絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線及び前記容量線を夫々形成する工程と、前記走査線及び前記容量線の上方に第1絶縁膜を形成する工程と、前記ソース領域及び前記ドレイン領域上の前記第1絶縁膜に第1及び第2コンタクトホールを形成する工程と、前記第1コンタクトホールを介して前記ソース領域に接続されるように前記データ線を形成する工程と、前記データ線上に前記データ線に接続されるように第1導電層を形成するとともに、前記ドレイン領域に電気的に接続されるように島状の第2導電層を形成する工程と、第1及び第2導電層上に第2絶縁膜を形成する工程と、前記第2導電層上の前記第2絶縁膜に第3コンタクトホールを形成する工程と、前記第3コンタクトホールを介して前記第2導電層に電気的に接続されるように前記画素電極を形成する工程とを有することを特徴とする。
【0041】
この態様によれば、データ線の形成材料とは異なる材料を用いて、前記所定の領域に形成される島状の第2導電層と同時に、前記データ線上に第1導電層を形成でき、効率が良い。即ち、第1に、データ線を形成するための膜を成膜後この膜をパターニングしてデータ線を形成し、次いで、導殿層を成膜後この膜をパターニングして第1及び第2導電層を形成する方法がある。この場合、データ線の形成工程において、第1絶縁膜上の相隣接するデータ線間であって走査線及び容量線に沿って伸びる画素の非開口領域(以下、適宜島状領域という)に、データ線の形成材料と同じ材料からなる島状の第2導電層を残すことができる。
【0042】
本発明の電気光学装置はの他の態様によれば、前記第2導電層は、前記第3導電層の上面だけを覆って形成されていることを特徴とする。また、前記第2導電層は前記第3導電層の上面及び側面を覆って形成されていることを特徴とする。また、前記第1導電層及び前記第2導電層の形成後、前記データ線が形成されていることを特徴とする。また、前記第1及び第2導電層は遮光性を有することを特徴とする。この態様によれば、上記第1の方法では、データ線に関しては、例えば図6に示すように、データ線6aだけの場合(図 (1))、データ線6aの側面まで遮光層80bが覆う態様(同図(2))、データ線6aの上面だけを遮光層80bが覆う態様(同図(3))がある。図6(2)及び(3)の態様では、アルミニウムのヒロックに起因したショートを防止でき、また、ITOやSiOのエッチング液からAlデータ線を保護できる効果があり、これらの効果は図6(3)の態様の方が高い。一方、島状領域に関しては、図7に示すように、遮光層80aだけの場合(図7(1))、データ線の形成材料と同じ材料からなる島状の遮光膜6cの側面まで遮光層80aが覆う態様(同図(2))、データ線の形成材料と同じ材料からなる島状の遮光膜6cの上面だけを遮光層80aが覆う態様(同図(3))がある。
図7(2)及び(3)の態様では、アルミニウム等は抵抗が低いのでコンタクト抵抗を下げることが可能となる。
【0046】
本発明の電気光学装置の他の態様によれば、前記第1導電層及び前記第2導電層の形成後、前記データ線が形成されていることを特徴とする。尚、上記第1から第3の方法において、遮光層又は導電性の遮光層を形成するための膜を先に成膜し、データ線を形成するための膜を後から成膜することもできる。すなわち、上記第1から第3の方法において、「データ線」と「遮光層又は導電性の遮光層」とを入れ替えて読めば、前後又は上下関係を逆にした方法が可能となる。

Claims (15)

  1. 基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、
    前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と、前記半導体層上にゲート絶縁膜を介して配置されたゲート電極と、前記ゲート電極上に配置された第1絶縁膜と、前記第1絶縁膜上に配置された第2絶縁膜とを有し、
    前記データ線は、前記第1絶縁膜に形成された第1コンタクトホールを介して前記半導体層のソース領域に接続されるように配置されてなり、
    前記データ線上には前記データ線に接続されるように配置された第1導電層が配置されてなり、
    前記第1導電層と同一層からなる第2導電層が、前記第1絶縁膜に形成された第2コンタクトホールを介して前記半導体層のドレイン領域に電気的に接続されるとともに、前記第2絶縁膜に形成された第3コンタクトホールを介して前記画素電極に電気的に接続されるように島状に配置されてなることを特徴とする電気光学装置。
  2. 前記データ線を形成後、前記第1導電層及び前記第2導電層が形成された電気光学装置において、
    前記第1導電層が前記データ線の上面だけを覆って形成されていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記データ線を形成後、前記第1導電層及び前記第2導電層が形成された電気光学装置において、
    前記第1導電層が前記データ線の上面及び側面を覆って形成されていることを特徴とする請求項1に記載の電気光学装置。
  4. 前記データ線の形成工程において、隣接する前記データ線の間であて前記走査線に沿って伸びる画素の非開口領域に、前記データ線の形成材料と同じ材料からなる島状の第3の導電層が形成されていることを特徴とする請求項2又は3に記載の電気光学装置。
  5. 前記第2導電層は前記第3導電層の上面第3導電層の上面だけを覆って形成されていることを特徴とする請求項4に記載の電気光学装置。
  6. 前記第2導電層は前記第3導電層上面及び側面覆って形成されることを特徴とする請求項4に記載の電気光学装置。
  7. 前記第1導電層及び前記第2導電層の形成後、前記データ線が形成されていることを特徴とする請求項1に記載の電気光学装置。
  8. 前記第1及び第2導電層は遮光性を有することを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
  9. 前記薄膜トランジスタに接続された蓄積容量を有し、
    前記蓄積容量は、前記ドレイン領域を構成する半導体層から延設されてなる第1蓄積容量電極と前記ゲート電極と同一材料からなる容量線の一部からなる第2蓄積容量電極との間に前記ゲート絶縁膜と同一層からなる絶縁薄膜を有することにより構成される第1蓄積容量と、
    前記第2蓄積容量電池と前記第2導電層との間に前記第1絶縁膜を有することにより構成される第2蓄積容量とを備えたことを特徴とする請求項1から8のいずれか一項に記載の電気光学装置。
  10. 前記第1及び第2導電層は、前記データ線とは異なる材料からなることを特徴とする請求項1から9のいずれか一項に記載の電気光学装置。
  11. 前記第1絶縁膜は、絶縁性の高誘電率材料からなることを特徴とする請求項1から10のいずれか一項に記載の電気光学装置。
  12. 前記第2コンタクトホールと第3コンタクトホールとは、前記一方の基板上における相異なった平面位置に開孔されていることを特徴とする請求項1から11のいずれか一項に記載の電気光学装置。
  13. 前記第2コンタクトホールと第3コンタクトホールとは前記一方の基板上における同一位置に開孔されていることを特徴とする請求項1〜11のいずれか一項に記載の電気光学装置。
  14. 基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応すて設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、
    前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と前記半導体層上にゲート絶縁膜を介して配置されたゲート電極と、前記電極上に配置された第1絶縁膜と、前記第1絶縁膜状に配置された第2絶縁膜とを有し、
    前記データ線は、前記第1絶縁膜に形成された第1コンタクトホールを介して前記半藤体層のソース領域に接続されるように配置されてなり、
    前記画素電極から前記ドレイン領域への電気的接続を介在する島状の導電層は、隣接する前記データ線の間であって前記走査線に沿って伸びる画素の非開口領域に、形成されていることを特徴とする電気光学装置。
  15. 基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置の製造方法であって、
    前記基板上に、ソース・ドレイン領域並びに前記第1蓄積容量電極を有する半導体層を形成する工程と、
    前記半導体層上に前記薄膜トランジスタのゲート絶縁膜及び前記蓄積容量の誘電体膜を構成する絶縁薄膜を形成する工程と、
    前記絶縁薄膜上に前記走査線及び前記容量線を夫々形成する工程と、
    前記走査線及び前記容量線の上方に第1絶縁膜を形成する工程と、
    前記ソース領域及び前記ドレイン領域上の前記第1絶縁膜に第1及び第2コンタクトホールを形成する工程と、
    前記第1コンタクトホールを介して前記ソース領域に接続されるように前記データ線を形成する工程と、
    前記データ線上に前記データ線に接続されるように第1導電層を形成するとともに、前記ドレイン領域に電気的に接続されるように島状の第2導電層を形成する工程と、
    第1及び第2導電層上に第2絶縁膜を形成する工程と、
    前記第2導電層上の前記第2絶縁膜に第3コンタクトホールを形成する工程と、
    前記第3コンタクトホールを介して前記第2導電層に電気的に接続されるように前記画素電極を形成する工程とを有することをと級長とする電気光学装置の製造方法。
JP7027399A 1999-03-16 1999-03-16 電気光学装置及びその製造方法 Expired - Fee Related JP3687399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7027399A JP3687399B2 (ja) 1999-03-16 1999-03-16 電気光学装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7027399A JP3687399B2 (ja) 1999-03-16 1999-03-16 電気光学装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2000267596A JP2000267596A (ja) 2000-09-29
JP2000267596A5 true JP2000267596A5 (ja) 2004-09-30
JP3687399B2 JP3687399B2 (ja) 2005-08-24

Family

ID=13426759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7027399A Expired - Fee Related JP3687399B2 (ja) 1999-03-16 1999-03-16 電気光学装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3687399B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20030062156A (ko) * 2002-01-16 2003-07-23 일진다이아몬드(주) 보존용량 캐패시터를 갖는 액정디스플레이 패널 및 그제조공정
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
KR20030096562A (ko) * 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4095518B2 (ja) 2002-10-31 2008-06-04 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100760939B1 (ko) 2003-05-23 2007-09-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
JP2005222019A (ja) 2004-01-07 2005-08-18 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4475238B2 (ja) 2006-01-13 2010-06-09 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP5228397B2 (ja) * 2007-04-10 2013-07-03 住友金属鉱山株式会社 耐熱遮光フィルムとその製造方法、及びそれを用いた絞り又は光量調整装置
JP2009237558A (ja) * 2008-03-05 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2014106428A (ja) * 2012-11-28 2014-06-09 Japan Display Inc 表示装置及び電子機器
KR102028974B1 (ko) * 2013-01-25 2019-10-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
JP6303748B2 (ja) * 2014-04-14 2018-04-04 セイコーエプソン株式会社 電気光学装置、光学ユニット、及び電子機器
JP2019074553A (ja) * 2017-10-12 2019-05-16 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
US7205570B2 (en) Thin film transistor array panel
TW526551B (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
JP4855561B2 (ja) 液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
US7838882B2 (en) Thin film transistor substrate and liquid crystal display
US5942310A (en) Liquid crystal display with increased aperture ratio
JP3475268B2 (ja) 超高開口率液晶表示素子とその製造方法
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
JP3267011B2 (ja) 液晶表示装置
JP2000267596A5 (ja)
US7608493B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP2000267128A5 (ja)
JP4211855B2 (ja) 液晶表示装置及びその製造方法
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP2001356709A5 (ja)
JP3306488B2 (ja) アクティブマトリクス基板
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2870072B2 (ja) 液晶表示装置
JP3463007B2 (ja) 液晶表示装置
JP4900332B2 (ja) 液晶表示装置の製造方法
US7547588B2 (en) Thin film transistor array panel
KR100272309B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법