JP3687399B2 - 電気光学装置及びその製造方法 - Google Patents
電気光学装置及びその製造方法 Download PDFInfo
- Publication number
- JP3687399B2 JP3687399B2 JP7027399A JP7027399A JP3687399B2 JP 3687399 B2 JP3687399 B2 JP 3687399B2 JP 7027399 A JP7027399 A JP 7027399A JP 7027399 A JP7027399 A JP 7027399A JP 3687399 B2 JP3687399 B2 JP 3687399B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- film
- insulating film
- data line
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと称す。）アクティブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法の技術分野に属し、特にＴＦＴが形成されたＴＦＴ基板上に配置された遮光膜や蓄積容量を付加するための容量線を備える電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶パネルにおいては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。各ＴＦＴは、走査線にゲート電極が接続され、データ線にソース電極が接続され、画素電極にドレイン電極が接続されている。ここで特に画素電極は、ＴＦＴや配線を構成する各種の層や当該画素電極を相互に絶縁するための層間絶縁膜層上に設けられているため、層間絶縁膜に開孔されたコンタクトホールを介してＴＦＴのドレイン電極に接続されている。そして、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、ＴＦＴのソース電極（或いはドレイン電極）にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われない。このため、極短時間だけオン状態とされたＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には液晶容量と並列に蓄積容量が形成されるのが一般的である。蓄積容量は、一般にＴＦＴにおいて画素電極に接続された側のドレイン電極を構成する半導体層を延設して第１蓄積容量電極とし、走査線に沿って形成された容量線の一部を第２蓄積容量電極とし、これら二つの蓄積容量電極を絶縁膜（即ち、誘電体膜）を介して対向配置させることにより、各画素電極に対して構築される。或いは、この構成において、容量線の代わりに前段の走査線を第２蓄積容量電極とすることにより付加される。
【０００３】
このような構成を持つ蓄積容量により、画素スイッチング用のＴＦＴのオン時間よりも例えば３桁程長い時間に亘って画素電極における画像信号の電圧を維持することが可能となり、デューティー比が小さくても、コントラスト比の高い良好な画像表示を行える。
【０００４】
他方、この種の電気光学装置においては、ＴＦＴアレイ基板上に形成された半導体層から、画素スイッチング用のＴＦＴのソース電極及びドレイン電極並びにこれらの間にあるチャネル領域が構成される。画素電極は、積層構造をなす走査線、容量線、データ線等の配線及びこれらを相互に電気的絶縁するための複数の層間絶縁膜を介して、半導体層のドレイン電極（或いはソース電極）と接続される必要がある。ここで、ＴＦＴアレイ基板側から見て半導体層の上にゲート電極が設けられるトップゲート構造を有する正スタガ型又はコプラナー型のポリシリコンＴＦＴの場合などには特に、積層構造における半導体層から画素電極までの層間距離が例えば１０００ｎｍ程度又はそれ以上に長いため、両者を電気的接続するためのコンタクトホールを開孔するのが困難となる。より具体的には、エッチングを深く行うのにつれてエッチング精度が低下して、目標とする半導体層を突き抜けて開孔してしまう可能性が出て来るため、ドライエッチングのみで、このような深いコンタクトホールを開孔することが極めて困難となる。このため、ドライエッチングにウエットエッチングを組み合わせて行ったりするが、すると今度はウエットエッチングによりコンタクトホールの径が大きくなってしまい、限られた基板上領域において配線や電極を必要なだけレイアウトするのが困難となるのである。
【０００５】
そこで最近では、走査線上に形成される層間絶縁膜に対して、ソース領域に至るコンタクトホールを開孔してデータ線とソース領域との電気的接続をとる際に、ドレイン領域に至るコンタクトホールを開孔してこの層間絶縁膜上にデータ線と同一層及び同一材料（通常アルミニウム）からなるバリアメタル或いはバリア層と称される中継用の導電層を形成しておき、その後、データ線及びこのバリアメタル上に形成された層間絶縁膜に対して、画素電極からこのバリアメタルに至るコンタクトホールを開孔する技術が開発されている。このようにデータ線と同一層からなるバリアメタルを中継して画素電極からドレイン領域への電気的接続をとるように構成すれば、画素電極から一挙に半導体層に至るコンタクトホールを開孔するよりも、コンタクトホールの開孔工程等が容易となり、各コンタクトホールの径も小さくて済む。そこで最近では、バリアメタル或いはバリア層と称される中継用導電層を、積層構造におけるＴＦＴを構成する半導体層と画素電極を構成するＩＴＯ膜との間に一つ又は複数介在させて、２個又はそれ以上のコンタクトホールを層厚方向に直列に設ける技術が提案されている。
【０００６】
更に、通常データ線の材料として用いられるＡｌ（アルミニウム）と通常画素電極の材料として用いられるＩＴＯ（Indium Tin Oxide）膜とは接合する上での相性が悪く、両者を直接接合させると電蝕腐食が起きてしまうため、Ａｌ膜からなる配線や電極とＩＴＯ膜からなる配線や電極とを接触させることは避けねばならない。そこで、このような相性の悪い２つの膜からなる配線や電極等を接続する際に、上述した中継用導電層（Ａｌ）上にチタン（Ｔｉ）等の層を積層する技術も提案されている。
【０００７】
最近では更に、データ線を構成するＡｌ等の導電膜を半導体層と画素電極との間におけるバリア層として用いると同時に、このバリア層の一部を層間絶縁膜を介して、走査線と同一のポリシリコン等からなる容量線に対向配置させて、蓄積容量を追加的に付加する技術も提案されている。この技術によれば、同一バリア層を中継配線用に用いると共に蓄積容量用の電極として用いるので、同一工程で中継配線及び蓄積容量用の電極の両者を形成できることになる。従って、この技術は、製造プロセス上有利であると共に、限られた基板上領域の有効利用を図る上でも有利である。
【０００８】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画像表示領域の高精細度化或いは画素ピッチ（即ち、走査線ピッチ及びデータ線ピッチ）の微細化及び高画素開口率化（即ち、各画素において、表示光が透過しない非画素開口領域に対する、表示光が透過する画素開口領域の比率を高めること）が極めて重要となる。
【０００９】
しかしながら、画素ピッチの微細化が進むと、通常ブラックマトリクス或いはブラックマスクと称される他方の基板（通常は対向基板）に形成された遮光膜と一方の基板（通常はＴＦＴアレイ基板）との位置合わせ精度の余裕度（マージン）が小さくなり、対向基板上のブラックマスクとの位置ずれによって、画素開口率の低下が生じ、さらに、この位置ずれによって対向基板側からＴＦＴ薄膜トランジスタに光が当たると光電流のリークが生じ、これにより画面のちらつきや黒白のコントラストの乱れ、クロストークなどが生じる。
【００１０】
通常アルミニウムで形成されるデータ線は、ＴＦＴ基板側の遮光膜としても機能するが、アルミニウムの遮光性は十分ではない。また、アルミニウムは熱をかけると集まり突起を生じる現象であるヒロックにより、絶縁膜を破ってショートを起こす場合がある。さらに、アルミニウムからなるデータ線とＩＴＯからなる画素電極のエッチング液は同じであるので画素電極のエッチングの際にデータ線がエッチングされる場合がある。
【００１１】
上述した中継用導電層を遮光膜として用いることも可能であるが、中継用導電層の材料であるＡｌやＴｉ等は遮光性が十分ではない。
【００１２】
更に、薄膜トランジスタを形成する透明基板上であって薄膜トランジスタの下側に、タングステンシリサイドなどの遮光膜を設けることにより、ＴＦＴ基板側からの戻り光等が薄膜トランジスタのチャネル領域やＬＤＤ（Lightly Doped Drain)領域に入射する事態を未然に防ぐ技術があるが、この遮光膜による遮光性は十分ではない。詳しくは、タングステンシリサイドからなる遮光膜は、通常常温スパッタにより形成され、成膜時においてはアモルファス状態の遮光性の高い膜であるが、ゲート酸化膜の形成工程など後に行われる工程で１０００℃前後の熱がかかり、結晶化膜となる。この際、Ｓｉ／Ｗ＝２であればＷＳｉ2は遮光性であるので問題はないが、実際にはＳｉ／Ｗ＝２であると膜剥がれを起こしやすいのでＳｉ／Ｗ＝２．７〜２．８としており、遮光性のＷＳｉ2と透過性のＳｉが生じ、全体として若干光を通すので、遮光性は十分ではない。
【００１３】
また、画素ピッチの微細化が進むと、電極サイズや配線幅、更にコンタクトホール径などには製造技術により本質的な微細化の限界があるため、相対的にこれらの配線や電極等が画像表示領域を占有する比率が高まるため、画素開口率が低くなってしまうという問題点がある。
【００１４】
更に、このように画素ピッチの微細化が進むと、限られた基板上領域に作り込まねばならない前述の蓄積容量を充分な大きさとすることが困難となる。このため、投射の際に画面のちらつきや黒白のコントラストの乱れ、クロストークなどが生じる。
【００１５】
本発明は上述の問題点に鑑みなされたものであり、第１層間絶縁膜上に十分な遮光性を有する遮光層を有し、画素ピッチを微細化しても画素開口率を低下させず、また、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と、前記半導体層にゲート絶縁膜を介して対向配置されたゲート電極と、前記薄膜トランジスタ上に配置された第１絶縁膜と、前記第１絶縁膜上に配置された第２絶縁膜とを有し、前記データ線は、前記第１絶縁膜に形成された第１コンタクトホールを介して前記半導体層のソース領域に接続されるように配置されてなり、 前記データ線上には前記データ線に接続されるように配置された第１導電層が配置されてなり、前記第１導電層と同一層からなる第２導電層が、前記第１絶縁膜に形成された第２コンタクトホールを介して前記半導体層のドレイン領域に電気的に接続されるとともに、前記第２絶縁膜に形成された第３コンタクトホールを介して前記画素電極に電気的に接続されるように島状に配置されてなることを特徴とする。
【００１７】
本発明のこの態様によれば、前記第１導電層と同一層からなる第２導電層が、前記第１絶縁膜に形成された第２コンタクトホールを介して前記半導体層のドレイン領域に接続されるとともに、前記第２絶縁膜に形成された第３コンタクトホールを介して前記画素電極に接続されるように島状に配置されてなるため、第２導電層を経由して半導体層と画素電極とを電気的接続する構成が可能となる。
【００１８】
本発明の電気光学装置の一の態様によれば、第１及び第２導電層は遮光性を有することを特徴とする。
【００１９】
本発明のこの態様によれば、第１絶縁膜上の所定位置に導電層を島状に設けているので、第１絶縁膜上に十分な遮光性を有するため、対向基板側のブラックマトリックス等の遮光膜を省略でき、あるいは、対向基板側のブラックマトリックスを遮光層よりも平面形状を小さく形成できるので、画素ピッチを微細化した場合であっても画素開口率の低下を回避できる。特に対向基板に遮光膜を形成しないで開口領域を規定すれば、製造プロセスにおける工程を削減することが可能となると共に一対の基板間のアライメントずれによる画素開口率の低下やばらつきを防ぐことも可能となり有利である。
【００２０】
なお、第１絶縁膜上であって、データ線を形成していない画面周辺の額縁領域にデータ線の形成材料とは異なる材料からなる遮光層を設けることもできる。
【００２１】
本発明の電気光学装置の他の態様によれば、前記薄膜トランジスタに接続された蓄積容量を有し、前記蓄積容量は、前記ドレイン領域を構成する半導体層から延設されてなる第１蓄積容量電極と、前記ゲート電極と同一材料からなる容量線の一部からなる第２蓄積容量電極との間に前記ゲート絶縁膜と同一層からなる絶縁薄膜を有することにより構成される第１蓄積容量と、前記第２蓄積容量電極と前記第２導電層との間に前記第１絶縁膜を有することにより構成される第２蓄積容量とを備えたことを特徴とする。
【００２２】
この態様によれば、画素電極に対てして、第１及び第２蓄積容量を付加することができるため、蓄積容量の増加が可能となる。
【００２３】
本発明の電気光学装置は、前記第１及び第２導電層は、前記データ線とは異なる材料からなることを特徴とする。
【００２４】
このような構成によれば、データ線上に十分な遮光性を有する遮光層を形成することができる。例えば、Ａｌデータ線上に重ねて形成することで遮光性がより完全となる。また、データ線上に導電性遮光層を形成した場合には配線の信頼性が向上する。更に、例えば、Ａｌのデータ線上に硬い遮光層を重ねて形成することで、アルミのヒロックに起因したショートを防止でき、また、ＩＴＯやＳｉＯ２のエッチング液ではエッチングされないので、これらのエッチング液を用いたエッチングの際にＡｌデータ線を保護できる。
【００２５】
本発明の第１及び第２電気光学装置の一の態様によれば、前記遮光層又は導電性遮光層は、主として金属シリサイドからなる。
【００２６】
この態様によれば、例えば、Ｗ（タングステン）、Ｍｏ（モリブデン）Ｔａ（タンタル）、Ｃｒ（クロム）、Ｔｉ（チタン）、及びＰｂ（鉛）のうちの少なくとも一つを含む金属シリサイドは、十分な遮光性を有し、且つ、中継導電層や蓄積容量電極として十分な導電性を有する。これらの金属シリサイドは、遮光性の観点からは非単結晶状態（アモルファス状態）であることが好ましい。これらの金属シリサイドを形成後は、以降のプロセスにおける上限温度が４００℃程度なので結晶化による遮光性の低下も生じない。
【００２７】
特にＷＳｉ２（タングステンシリサイド）は硬いので、Ａｌデータ線上に重ねて形成することで、アルミのヒロックに起因したショートを防止できる。また、タングステンシリサイドはＩＴＯからなる画素電極のエッチング液ではエッチングされないので、画素電極のエッチングの際にデータ線がエッチングされる恐れがない。
【００２８】
本発明の電気光学装置の他の態様によれば、前記第１層間絶縁膜は、絶縁性の高誘電率材料からなる。
【００２９】
この態様によれば、第１絶縁膜を絶縁性の高誘電率材料とすることで、前記第２蓄積容量電極と前記第３導電層からなる第３蓄積容量電極とで構成される第２蓄積容量における蓄積容量の増加が可能となる。第１絶縁膜は、ある程度の厚さを必要とするので、比誘電率の大きい高誘電率材料を用いることが、蓄積容量の増加に有利である。前記絶縁性の高誘電率材料としては、チタン酸バリウム、ＢＳＴ、ＲｕＯ２、酸窒化珪素、酸化タンタル、窒化珪素、酸化珪素などが挙げられ、これらは一種単独あるいは複合して用いてもよく積層して用いてもよい。前記絶縁性の強誘電体材料層は、ＣＶＤやＰＶＤなどの化学的又は物理的薄膜形成方法によって形成できる。
【００３０】
本発明の電気光学装置の他の態様によれば、前記第２コンタクトホールと第３コンタクトホールとは、前記一方の基板上における相異なった平面位置に開孔されている。
【００３１】
この態様によれば、画素電極からドレイン領域まで同じ平面位置で一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、コンタクトホールを深く開孔する程エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならない。このため、指向性のないウエットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本態様では、画素電極及びドレイン電極間を２つの直列な第２及び第３コンタクトホールにより接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウエットエッチングにより開孔する距離を短くすることが可能となる。この結果、第２及び第３コンタクトホールの径を夫々小さくでき、第２コンタクトホールにおける導電性の遮光層の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極部分における平坦化が促進される。更に、第３コンタクトホールにおける画素電極の表面に形成される窪みや凹凸も小さくて済むので、この画素電極部分における平坦化が促進される。これらの結果、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーション等の不良が低減される。
【００３２】
本発明の電気光学装置の他の態様によれば、前記第２コンタクトホールと第３コンタクトホールとは、前記一方の基板上における同一位置に開孔されていてもよい。
【００３３】
この態様によれば、同一位置にコンタクトホールを開口しているため、コンタクトホールの形成による開口領域の低減を防ぐことができる。
【００３４】
尚、本発明の電気光学装置においては、図５に示すように、第１絶縁層４上に形成された導電性の遮光層８０ａと第２絶縁層７に形成された画素電極９ａ及び半導体層１ａとのコンタクトは、コンタクトホール８ａ及びコンタクトホール８ｂを介して、図５（１）及び図５（２）に示すように同一の平面位置に形成することができ、図５（３）に示すように異なる平面位置に形成することもできる。尚、図５（２）に示す態様では、（１）に示す態様に比べ、コンタクトホール８ａ及び８ｂの幅を小さくできる。図５（３）に示す態様では、コンタクトホール８ａ及び８ｂの穴径を小さくでき、画素ピッチの微細化への対応性に優れると共に、製造しやすい。
【００３５】
尚、本発明においては、前記基板と前記半導体層との間に、少なくとも前記半導体層のチャネル領域を覆うように下地遮光膜を更に備えてもよい。
【００３６】
下地遮光膜を備えることにより、一方の基板側からの戻り光等が薄膜トランジスタのチャネル領域やＬＤＤ（Lightly Doped Drain）領域に入射する事態を未然に防ぐことができ、これに起因した光電流の発生により薄膜トランジスタの特性が劣化することを防止できる。そして、この下地遮光膜により画素開口領域の一部又は全部を規定することも可能となる。なお、この下地遮光膜は以降のプロセスにおける加熱によって遮光性が低下することがあるが、データ線上や走査線上及び容量線上に島状に形成する本発明の遮光層と組み合わせることで、より十分な遮光性を確保できる。
【００３７】
薄膜トランジスタの下側に下地遮光膜を備えた態様では、前記下地遮光膜は、前記走査線の下に延設されて定電位源に接続されてもよい。このように構成すれば、下地遮光膜の電位が変動して、当該下地遮光膜の上方に層間絶縁膜を介して設けられる薄膜トランジスタにおける特性が劣化する事態を未然に防げる。或いは、この下地遮光膜を備えた態様では、前記下地遮光膜は、前記下地遮光膜と前記半導体膜との間に介在する他の層間絶縁膜に開孔されたコンタクトホールを介して前記容量線と電気的接続されてもよい。このように構成すれば、容量線及び下地遮光膜の電位を同一にでき、容量線及び下地遮光膜のいずれか一方を所定電位とする構成を採れば、他方の電位も所定電位とできる。この結果、容量線や下地遮光膜における電位揺れによる悪影響を低減できる。また、下地遮光膜からなる配線と容量線とを相互に冗長配線として機能させ得る。
【００３８】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置の製造方法であって、前記基板上に、ソース領域及びドレイン領域並びに第１蓄積容量電極を有する半導体層を形成する工程と、前記半導体層上に前記薄膜トランジスタのゲート絶縁膜及び蓄積容量の誘電体膜を構成する絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線及び容量線を夫々形成する工程と、前記走査線及び前記容量線の上方に第１絶縁膜を形成する工程と、前記ソース領域上及び前記ドレイン領域上の前記第１絶縁膜に第１コンタクトホール及び第２コンタクトホールを形成する工程と、前記第１コンタクトホールを介して前記ソース領域に接続されるように前記データ線を形成する工程と、前記データ線上に前記データ線に接続されるように第１導電層を形成するとともに、前記ドレイン領域に電気的に接続されるように島状の第２導電層を形成する工程と、前記第１導電層上及び前記第２導電層上に第２絶縁膜を形成する工程と、前記第２導電層上の前記第２絶縁膜に第３コンタクトホールを形成する工程と、前記第３コンタクトホールを介して前記第２導電層に電気的に接続されるように前記画素電極を形成する工程とを有することを特徴とする。
【００３９】
このような構成によれば、前述した本発明の電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。特に、第２導電層とデータ線とを形成するための第１及び第２コンタクトホールを同時に形成することができ、少ない工程で電気光学装置を製造することができる。
【００４０】
本発明の電気光学装置の製造方法の一の態様によれば、前記第１及び第２導電層は、データ線とは異なる材料からなることを特徴とする。
【００４１】
この態様によれば、データ線の形成材料とは異なる材料を用いて、前記所定の領域に形成される島状の第２導電層と同時に、前記データ線上に第１導電層を形成でき、効率が良い。即ち、第１に、データ線を形成するための膜を成膜後この膜をパターニングしてデータ線を形成し、次いで、導殿層を成膜後この膜をパターニングして第１及び第２導電層を形成する方法がある。この場合、データ線の形成工程において、第１絶縁膜上の相隣接するデータ線間であって走査線及び容量線に沿って伸びる画素の非開口領域（以下、適宜島状領域という）に、データ線の形成材料と同じ材料からなる島状の第２導電層を残すことができる。
【００４２】
本発明の電気光学装置はの他の態様によれば、前記第２導電層は、前記第３導電層の上面だけを覆って形成されていることを特徴とする。また、前記第２導電層は前記第３導電層の上面及び側面を覆って形成されていることを特徴とする。また、前記第１導電層及び前記第２導電層の形成後、前記データ線が形成されていることを特徴とする。また、前記第１及び第２導電層は遮光性を有することを特徴とする。この態様によれば、上記第１の方法では、データ線に関しては、例えば図６に示すように、データ線６ａだけの場合（図 （１））、データ線６ａの側面まで遮光層８０ｂが覆う態様（同図（２））、データ線６ａの上面だけを遮光層８０ｂが覆う態様（同図（３））がある。図６（２）及び（３）の態様では、アルミニウムのヒロックに起因したショートを防止でき、また、ＩＴＯやＳｉＯ２のエッチング液からＡｌデータ線を保護できる効果があり、これらの効果は図６（３）の態様の方が高い。一方、島状領域に関しては、図７に示すように、遮光層８０ａだけの場合（図７（１））、データ線の形成材料と同じ材料からなる島状の遮光膜６ｃの側面まで遮光層８０ａが覆う態様（同図（２））、データ線の形成材料と同じ材料からなる島状の遮光膜６ｃの上面だけを遮光層８０ａが覆う態様（同図（３））がある。
図７（２）及び（３）の態様では、アルミニウム等は抵抗が低いのでコンタクト抵抗を下げることが可能となる。
【００４３】
第２に、データ線を形成するための膜及び遮光層又は導電性の遮光層を形成するための膜を重ねて成膜後、この積層膜をパターニングする方法がある。
【００４４】
この場合、データ線に関しては図６（３）の態様となり、島状領域に関しては図７（３）の態様となる。
【００４５】
第３に、データ線を形成するための膜を成膜後この膜をパターニングしてデータ線だけ形成し（島状領域には形成しない）、次いで、導電性の遮光層と半導体層とのコンタクトホールを形成し、その後、導電性の遮光層形成するための膜を成膜後この膜をパターニングして導電性の遮光層を形成する方法がある。この場合、データ線のコンタクトホールとは別に、導電性の遮光層と半導体層とのコンタクトホールを形成しているので、半導体層とアルミニウムからＡｌＳｉが生じ悪影響を及ぼすことを回避できる。
【００４６】
本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層の形成後、前記データ線が形成されていることを特徴とする。尚、上記第１から第３の方法において、遮光層又は導電性の遮光層を形成するための膜を先に成膜し、データ線を形成するための膜を後から成膜することもできる。すなわち、上記第１から第３の方法において、「データ線」と「遮光層又は導電性の遮光層」とを入れ替えて読めば、前後又は上下関係を逆にした方法が可能となる。
【００４７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００４８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４９】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図４を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２の部分平面図であり、図４は、図２のＢ−Ｂ’断面図である。尚、図１〜図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５０】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００５１】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されている。
【００５２】
本実施の形態では特に、図３に示すように、データ線６ａ上には図中右下がりの斜線で示した導電性の遮光層８０ｂ（以下、導電性遮光層と称す。）が形成されており、また、図中右上がりの斜線で示した島状領域には導電性遮光層８０ａが形成されている。
【００５３】
図２において、画素電極９ａは、図３に示した島状領域に夫々形成された導電性遮光層８０ａを中継して、コンタクトホール８ａ及びコンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００５４】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００５５】
特に、矩形の導電性遮光層８０ａは夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気的接続されており、コンタクトホール８ｂにより画素電極９ａに電気的接続されており、ドレイン領域と画素電極９ａとの間における中継用導電層或いはバッファとして機能している。この導電性遮光層８０ａについては後に詳述する。
【００５６】
また、図中右上がりの斜線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第１遮光膜１１ａは夫々、走査線３ａ及び容量線３ｂに沿って縞状に形成されていると共に、データ線６ａに沿って形成されており、これらにより各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００５７】
次に図４の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５８】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５９】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６０】
対向基板２０には、更に図４に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜（下地遮光膜）２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００６１】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１３及び図１４参照）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００６２】
更に図４に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００６３】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、層間絶縁膜１２が設けられている。層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。層間絶縁膜１２は、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００６４】
本実施形態では、半導体膜１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向する導電性遮光層８０ａの一部を第３蓄積容量電極とし、これらの電極間に第１層間絶縁膜４を介在させることにより、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。すなわち、導電性遮光層８０ａによる蓄積容量の増加が可能となる。
【００６５】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて画素スイッチング用ＴＦＴ３０を形成し、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極１ｆとされ、絶縁膜２は誘電体膜として機能している。特に第１蓄積容量７０ａの第１誘電体膜としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。また、図３に示したように相隣接するデータ線間の領域を利用して、第２蓄積容量７０ｂは比較的小面積の蓄積容量として構成できる。従って、これら第１及び第２蓄積容量７０ａ及び７０ｂから立体的に構成される蓄積容量７０は、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、小面積で大容量の蓄積容量とされる。
【００６６】
図４において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが導電性遮光層８０ａを中継して接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、第１層間絶縁膜４には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８ａが各々形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、第２層間絶縁膜７には、導電性遮光層８０ａへ通じるコンタクトホール８ｂが形成されている。このコンタクトホール８ｂを介して、画素電極９ａは導電性遮光層８０ａに電気的接続されており、更に導電性遮光層８０ａを中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。
【００６７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００６８】
また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極３ａを高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００６９】
図２及び図４に示すように、本実施形態の液晶装置では、ＴＦＴアレイ基板１０上には、データ線６ａ及び走査線３ｂが第１層間絶縁膜４を介して立体的に相交差するように設けられている。そして、導電性遮光層８０ａは、半導体層１ａと画素電極９ａとの間に介在しており、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及び８ｂを経由して電気的接続する。
【００７０】
このため、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及び８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、エッチング時の選択比が低いとコンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００７１】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタクトホール８ａ及び８ｂにより接続すればよいので、これらコンタクトホール８ａ及び８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウエットエッチングにより開孔する距離を短くすることが可能となるのである。但し、コンタクトホール８ａを最後までドライエッチングで開孔すると半導体層にプラズマによる電荷が流れＴＦＴの静電破壊が起こるので、半導体層に達する前にドライエッチングを止め、その後ウエットエッチングを行うことが好ましい。また、コンタクトホール８ａ及び８ｂに夫々、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。ウエットエッチングの場合は、レジストとの界面へのエッチング液のしみ込みや等方性エッチングによりコンタクトホールに若干のテーパが付く。
【００７２】
以上のように本実施形態によれば、コンタクトホール８ａ及び８ｂの径を夫々小さくでき、コンタクトホール８ａの上方に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が促進される。更に、コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が促進される。これらの結果、画素電極９ａの表面の窪みや凹凸に起因する液晶層５０におけるディスクリネーション（配向不良）が低減され、最終的には当該液晶装置により高品位の画像表示が可能となる。例えば、導電性遮光層８０ａと画素電極９ａとの間に介在する第２層間絶縁膜７の層厚を数千オングストローム程度にしておけば、上述した画素電極９ａの表面における窪みや凹凸に、より直接的に影響するコンタクトホール８ｂの径を非常に小さくできる。また、これらコンタクトホール８ａ及び８ｂが開孔された平面位置に発生する凹凸が、相重なって凹凸が増幅する事態を回避できる。よって、これらのコンタクトホールにおける良好なコンタクトが期待できる。
【００７３】
尚、本実施形態では、導電性遮光層８０ａは、主として高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂなどの金属シリサイド等から構成される。このため金属シリサイド膜と層間絶縁膜（即ち、ガラス膜やシリコン膜）とのエッチングにおける選択比が大きく異なるため、前述の如きドライエッチングによる導電性遮光層８０ａの突き抜けの可能性は殆ど無い。
【００７４】
導電性遮光層８０ａの層厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおけるコンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であれば画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。
【００７５】
本実施形態では、第１遮光膜１１ａがＴＦＴアレイ基板１０側から見て走査線３ａ、容量線３ｂ及びデータ線６ａを覆うように即ち、各画素を囲む格子状の非開口領域の全域に設けられている。更に、層間絶縁膜１２には、容量線３ｂと第１遮光膜１１ａとを電気的接続するコンタクトホール１５が設けられている。容量線３ｂ及び第１遮光膜１１ａは、基板周辺領域において、定電位配線に接続されている。従って、第１遮光膜１１ａは、画素開口領域を規定する機能と共に容量線３ｂの定電位配線又は冗長配線としての機能を有する。このように構成すれば、第１遮光膜１１ａ単独で画素開孔領域を規定することが可能となる。更に、容量線３ｂ及び第１遮光膜１１ａの電位を同一の一定電位にでき、容量線３ｂや第１遮光膜１１ａにおける電位揺れによる画像信号やＴＦＴ３０への悪影響を低減できる。
【００７６】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、第１の蓄積容量７０ａの第１誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜等からなり、第１蓄積容量電極１ｆと画素スイッチング用ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の電気光学装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０ａの第１誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００７７】
本実施形態では特に、導電性遮光層８０ａは、導電性の遮光膜からなる。従って、導電性遮光層８０ａにより、各画素開口領域を少なくとも部分的に規定することが可能となる。また、導電性遮光層８０ａにより、あるいはデータ線６ａ等の遮光性を有する配線のＴＦＴ基板１０に形成された遮光性を有する膜との組み合わせで画素開口部を規定することにより、対向基板２０側の第２遮光膜を省略することも可能である。対向基板２０上の第２遮光膜２３ではなく、ＴＦＴアレイ基板１０上に遮光膜として導電性遮光層８０ａ設ける構成は、製造プロセスにおけるＴＦＴアレイ基板１０と対向基板２０との位置ずれによって画素開口率の低下を招かない点で極めて有利である。
【００７８】
尚、対向基板２０上の第２遮光膜２３は、主に入射光による液晶装置の温度上昇を抑える目的で、小さ目（幅狭）に形成して画素開口領域を規定しないように構成してもよい。このように第２遮光膜２３をＴＦＴアレイ基板における遮光領域よりも小さ目に形成しておけば、製造プロセスにおける両基板間の多少の位置ずれによっては画素開口領域が小さくならないで済む。
【００７９】
導電性遮光層８０ａ、８０ｂは、高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂなどの金属シリサイド等から構成される。このように構成すれば、導電性遮光層８０ａ形成工程の後に行われる高温処理により、導電性遮光層８０ａが破壊されたり溶融しないようにできる。
【００８０】
更に、これらの高融点金属のシリサイドと画素電極９ａを構成するＩＴＯ（Indium Tin Oxide）膜との相性はよいため、コンタクトホール８ｂを介して導電性遮光層８０ａ及び画素電極９ａ間で良好なコンタクトがとれる。
【００８１】
また本実施形態では特に、遮光膜からなる導電性遮光層８０ａは、図３に示すように、ＴＦＴアレイ基板１０上における平面形状が相隣接するデータ線６ａ間を走査線３ａ及び容量線３ｂに沿って伸びる画素の非開口領域に、島状に形成されている。従って、画素開口領域の走査線３ａに沿った辺のより多くの部分を規定することが可能となる。
【００８２】
尚、走査線３ａと画素電極９ａとが隣接する側（図２で下側）における画素開口領域の走査線３ａに沿った辺については、第１遮光膜１１ａや第２遮光膜２３により規定すればよい。また、画素開口領域のデータ線６ａに沿った辺については、Ａｌ等からなるデータ線６ａ或いは第１遮光膜１１ａや第２遮光膜２３により規定すればよい。
【００８３】
（電気光学装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図８から図１１を参照して説明する。尚、図８から図１１は各工程におけるＴＦＴアレイ基板側の各層を、図４と同様に図２のＢ−Ｂ’断面に対応させて示す工程図である。
【００８４】
先ず図８の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００８５】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００８６】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１２を形成する。この層間絶縁膜１２の層厚は、例えば、約５００〜２０００ｎｍとする。
【００８７】
次に工程（４）に示すように、層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００８８】
この際、図４に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００８９】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００９０】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜を形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２及び第1誘電体膜の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００９１】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０１２／ｃｍ２でドープして、第1蓄積容量電極１ｆを低抵抗化する。
【００９２】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン層３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン層膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン層３の層厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに体積する。
【００９３】
次に図９の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。これらの容量線３ｂ（走査線３ａ）の層厚は、例えば、約３５０ｎｍとされる。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００９４】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００９５】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００９６】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０は半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００９７】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びにゲート絶縁膜２（第１誘電体膜）上に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する。第１層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましい。第１層間絶縁膜４の層厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量カップリングは余り又は殆ど問題とならない。
【００９８】
次に工程（１４）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第１層間絶縁膜４に開孔する。
【００９９】
次に、工程（１５）に示すように、第１層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１００】
次に工程（１６）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１０１】
次に図１０の工程（１７）に示すように、第１層間絶縁膜４に、画素電極に対するコンタクトホール８ａを開孔する。
【０１０２】
次に工程（１８）に示すように、第１層間絶縁膜４及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、第１遮光膜１１ａと同じく、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属シリサイド等の膜をスパッタ処理により堆積して、５０〜５００ｎｍ程度の層厚の導電性遮光層８０を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電性遮光層８０上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【０１０３】
次に工程（１９）に示すように、該形成された導電性遮光層８０上にフォトリソグラフィにより導電性遮光層８０ａ及び導電性遮光層８０ｂのパターン（図３参照）に対応するレジストマスクを形成し、該レジストマスクを介して導電性遮光層８０に対しエッチングを行うことにより、第３蓄積容量電極を含む導電性遮光層８０ａ、及び導電性遮光層８０ｂを形成する。
【０１０４】
次に工程（２０）に示すように、導電性遮光層８０ａ及び８０ｂ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましい。
【０１０５】
次に図１１の工程（２１）に示すように、画素電極９ａと導電性遮光層８０ａとを電気的接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパー状にするためにウェットエッチングを用いても良い。
【０１０６】
次に工程（２２）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１０７】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図４参照）が形成される。
【０１０８】
他方、図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び額縁としての第３遮光膜５３（図１３及び図１４参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、導電性遮光層８０ａ及び８０ｂ、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３や第３遮光膜を省くことができる。
【０１０９】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図４参照）が形成される。
【０１１０】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図１３及び図１４参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１１１】
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態である液晶装置の構成について、図１２を参照して説明する。図１２は、第１実施形態における図２の平面図のＢ−Ｂ’断面に対応する第２実施形態の断面図である。尚、図１２に示した第２実施形態において図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１１２】
図１２において、第２実施形態では第１実施形態とは異なり、導電性遮光層８０ａの下に、データ線と同じ材料からなり、データ線形成時に同時に形成された層が形成されている。この層の平面形状は、島状の導電性遮光層８０ａの形状と同じである。その他の構成については第１実施形態の場合と同様である。
【０１１３】
第２実施形態によれば、データ線の形成材料であるアルミニウム等は抵抗が低いのでコンタクト抵抗を下げることが可能となる。
【０１１４】
尚、第１及び第２実施形態では、第２層間絶縁膜７の平坦化により画素電極９ａが平坦化されている。第２層間絶縁膜７の平坦化は、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass)膜、無機ＳＯＧ膜、ポリイミド膜等を利用して行えばよい。
【０１１５】
（電気光学装置の全体構成）
以上のように構成された各実施形態における液晶装置の全体構成を図１３及び図１４を参照して説明する。尚、図１３は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１４は、図１２のＨ−Ｈ’断面図である。
【０１１６】
図１３において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１４に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路１０３、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０の遮光領域よりも小さく形成すれば良い。また、液晶装置の用途により、第２遮光膜２３は容易に取り除くことができる。
【０１１７】
以上図１から図１４を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bondingテープオートメイテッドボンディング)基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematicツイステッドネマティック）モード、ＶＡ(Vertically Aligned)ＳＴＮ（スーパーＴＮ）モード、ＰＢＬＣ(Polymer Dispersed Liquid Crystal)モードＤ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１１８】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１１９】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１２０】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【図面の簡単な説明】
【図１】電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２の部分平面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】導電性の遮光層と画素電極及び半導体層とのコンタクトの態様を説明するための部分断面図である。
【図６】データ線上に形成する遮光層の態様を説明するための部分断面図である。
【図７】所定の島状領域に形成する遮光層の態様を説明するための部分断面図である。
【図８】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図９】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図１０】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図１１】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図１２】電気光学装置の第２実施形態である液晶装置の断面図である。
【図１３】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１４】図１２のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第１層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第２層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ、１１ｂ…第１遮光膜
１２…層間絶縁膜
１５…コンタクトホール
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０…遮光層
８０ａ…導電性遮光層
８０ｂ…導電性遮光層第２蓄積容量
８１…第２誘電体膜
１０１…データ線駆動回路
１０４…走査線駆動回路
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと称す。）アクティブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法の技術分野に属し、特にＴＦＴが形成されたＴＦＴ基板上に配置された遮光膜や蓄積容量を付加するための容量線を備える電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶パネルにおいては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。各ＴＦＴは、走査線にゲート電極が接続され、データ線にソース電極が接続され、画素電極にドレイン電極が接続されている。ここで特に画素電極は、ＴＦＴや配線を構成する各種の層や当該画素電極を相互に絶縁するための層間絶縁膜層上に設けられているため、層間絶縁膜に開孔されたコンタクトホールを介してＴＦＴのドレイン電極に接続されている。そして、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、ＴＦＴのソース電極（或いはドレイン電極）にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われない。このため、極短時間だけオン状態とされたＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には液晶容量と並列に蓄積容量が形成されるのが一般的である。蓄積容量は、一般にＴＦＴにおいて画素電極に接続された側のドレイン電極を構成する半導体層を延設して第１蓄積容量電極とし、走査線に沿って形成された容量線の一部を第２蓄積容量電極とし、これら二つの蓄積容量電極を絶縁膜（即ち、誘電体膜）を介して対向配置させることにより、各画素電極に対して構築される。或いは、この構成において、容量線の代わりに前段の走査線を第２蓄積容量電極とすることにより付加される。
【０００３】
このような構成を持つ蓄積容量により、画素スイッチング用のＴＦＴのオン時間よりも例えば３桁程長い時間に亘って画素電極における画像信号の電圧を維持することが可能となり、デューティー比が小さくても、コントラスト比の高い良好な画像表示を行える。
【０００４】
他方、この種の電気光学装置においては、ＴＦＴアレイ基板上に形成された半導体層から、画素スイッチング用のＴＦＴのソース電極及びドレイン電極並びにこれらの間にあるチャネル領域が構成される。画素電極は、積層構造をなす走査線、容量線、データ線等の配線及びこれらを相互に電気的絶縁するための複数の層間絶縁膜を介して、半導体層のドレイン電極（或いはソース電極）と接続される必要がある。ここで、ＴＦＴアレイ基板側から見て半導体層の上にゲート電極が設けられるトップゲート構造を有する正スタガ型又はコプラナー型のポリシリコンＴＦＴの場合などには特に、積層構造における半導体層から画素電極までの層間距離が例えば１０００ｎｍ程度又はそれ以上に長いため、両者を電気的接続するためのコンタクトホールを開孔するのが困難となる。より具体的には、エッチングを深く行うのにつれてエッチング精度が低下して、目標とする半導体層を突き抜けて開孔してしまう可能性が出て来るため、ドライエッチングのみで、このような深いコンタクトホールを開孔することが極めて困難となる。このため、ドライエッチングにウエットエッチングを組み合わせて行ったりするが、すると今度はウエットエッチングによりコンタクトホールの径が大きくなってしまい、限られた基板上領域において配線や電極を必要なだけレイアウトするのが困難となるのである。
【０００５】
そこで最近では、走査線上に形成される層間絶縁膜に対して、ソース領域に至るコンタクトホールを開孔してデータ線とソース領域との電気的接続をとる際に、ドレイン領域に至るコンタクトホールを開孔してこの層間絶縁膜上にデータ線と同一層及び同一材料（通常アルミニウム）からなるバリアメタル或いはバリア層と称される中継用の導電層を形成しておき、その後、データ線及びこのバリアメタル上に形成された層間絶縁膜に対して、画素電極からこのバリアメタルに至るコンタクトホールを開孔する技術が開発されている。このようにデータ線と同一層からなるバリアメタルを中継して画素電極からドレイン領域への電気的接続をとるように構成すれば、画素電極から一挙に半導体層に至るコンタクトホールを開孔するよりも、コンタクトホールの開孔工程等が容易となり、各コンタクトホールの径も小さくて済む。そこで最近では、バリアメタル或いはバリア層と称される中継用導電層を、積層構造におけるＴＦＴを構成する半導体層と画素電極を構成するＩＴＯ膜との間に一つ又は複数介在させて、２個又はそれ以上のコンタクトホールを層厚方向に直列に設ける技術が提案されている。
【０００６】
更に、通常データ線の材料として用いられるＡｌ（アルミニウム）と通常画素電極の材料として用いられるＩＴＯ（Indium Tin Oxide）膜とは接合する上での相性が悪く、両者を直接接合させると電蝕腐食が起きてしまうため、Ａｌ膜からなる配線や電極とＩＴＯ膜からなる配線や電極とを接触させることは避けねばならない。そこで、このような相性の悪い２つの膜からなる配線や電極等を接続する際に、上述した中継用導電層（Ａｌ）上にチタン（Ｔｉ）等の層を積層する技術も提案されている。
【０００７】
最近では更に、データ線を構成するＡｌ等の導電膜を半導体層と画素電極との間におけるバリア層として用いると同時に、このバリア層の一部を層間絶縁膜を介して、走査線と同一のポリシリコン等からなる容量線に対向配置させて、蓄積容量を追加的に付加する技術も提案されている。この技術によれば、同一バリア層を中継配線用に用いると共に蓄積容量用の電極として用いるので、同一工程で中継配線及び蓄積容量用の電極の両者を形成できることになる。従って、この技術は、製造プロセス上有利であると共に、限られた基板上領域の有効利用を図る上でも有利である。
【０００８】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画像表示領域の高精細度化或いは画素ピッチ（即ち、走査線ピッチ及びデータ線ピッチ）の微細化及び高画素開口率化（即ち、各画素において、表示光が透過しない非画素開口領域に対する、表示光が透過する画素開口領域の比率を高めること）が極めて重要となる。
【０００９】
しかしながら、画素ピッチの微細化が進むと、通常ブラックマトリクス或いはブラックマスクと称される他方の基板（通常は対向基板）に形成された遮光膜と一方の基板（通常はＴＦＴアレイ基板）との位置合わせ精度の余裕度（マージン）が小さくなり、対向基板上のブラックマスクとの位置ずれによって、画素開口率の低下が生じ、さらに、この位置ずれによって対向基板側からＴＦＴ薄膜トランジスタに光が当たると光電流のリークが生じ、これにより画面のちらつきや黒白のコントラストの乱れ、クロストークなどが生じる。
【００１０】
通常アルミニウムで形成されるデータ線は、ＴＦＴ基板側の遮光膜としても機能するが、アルミニウムの遮光性は十分ではない。また、アルミニウムは熱をかけると集まり突起を生じる現象であるヒロックにより、絶縁膜を破ってショートを起こす場合がある。さらに、アルミニウムからなるデータ線とＩＴＯからなる画素電極のエッチング液は同じであるので画素電極のエッチングの際にデータ線がエッチングされる場合がある。
【００１１】
上述した中継用導電層を遮光膜として用いることも可能であるが、中継用導電層の材料であるＡｌやＴｉ等は遮光性が十分ではない。
【００１２】
更に、薄膜トランジスタを形成する透明基板上であって薄膜トランジスタの下側に、タングステンシリサイドなどの遮光膜を設けることにより、ＴＦＴ基板側からの戻り光等が薄膜トランジスタのチャネル領域やＬＤＤ（Lightly Doped Drain)領域に入射する事態を未然に防ぐ技術があるが、この遮光膜による遮光性は十分ではない。詳しくは、タングステンシリサイドからなる遮光膜は、通常常温スパッタにより形成され、成膜時においてはアモルファス状態の遮光性の高い膜であるが、ゲート酸化膜の形成工程など後に行われる工程で１０００℃前後の熱がかかり、結晶化膜となる。この際、Ｓｉ／Ｗ＝２であればＷＳｉ2は遮光性であるので問題はないが、実際にはＳｉ／Ｗ＝２であると膜剥がれを起こしやすいのでＳｉ／Ｗ＝２．７〜２．８としており、遮光性のＷＳｉ2と透過性のＳｉが生じ、全体として若干光を通すので、遮光性は十分ではない。
【００１３】
また、画素ピッチの微細化が進むと、電極サイズや配線幅、更にコンタクトホール径などには製造技術により本質的な微細化の限界があるため、相対的にこれらの配線や電極等が画像表示領域を占有する比率が高まるため、画素開口率が低くなってしまうという問題点がある。
【００１４】
更に、このように画素ピッチの微細化が進むと、限られた基板上領域に作り込まねばならない前述の蓄積容量を充分な大きさとすることが困難となる。このため、投射の際に画面のちらつきや黒白のコントラストの乱れ、クロストークなどが生じる。
【００１５】
本発明は上述の問題点に鑑みなされたものであり、第１層間絶縁膜上に十分な遮光性を有する遮光層を有し、画素ピッチを微細化しても画素開口率を低下させず、また、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と、前記半導体層にゲート絶縁膜を介して対向配置されたゲート電極と、前記薄膜トランジスタ上に配置された第１絶縁膜と、前記第１絶縁膜上に配置された第２絶縁膜とを有し、前記データ線は、前記第１絶縁膜に形成された第１コンタクトホールを介して前記半導体層のソース領域に接続されるように配置されてなり、 前記データ線上には前記データ線に接続されるように配置された第１導電層が配置されてなり、前記第１導電層と同一層からなる第２導電層が、前記第１絶縁膜に形成された第２コンタクトホールを介して前記半導体層のドレイン領域に電気的に接続されるとともに、前記第２絶縁膜に形成された第３コンタクトホールを介して前記画素電極に電気的に接続されるように島状に配置されてなることを特徴とする。
【００１７】
本発明のこの態様によれば、前記第１導電層と同一層からなる第２導電層が、前記第１絶縁膜に形成された第２コンタクトホールを介して前記半導体層のドレイン領域に接続されるとともに、前記第２絶縁膜に形成された第３コンタクトホールを介して前記画素電極に接続されるように島状に配置されてなるため、第２導電層を経由して半導体層と画素電極とを電気的接続する構成が可能となる。
【００１８】
本発明の電気光学装置の一の態様によれば、第１及び第２導電層は遮光性を有することを特徴とする。
【００１９】
本発明のこの態様によれば、第１絶縁膜上の所定位置に導電層を島状に設けているので、第１絶縁膜上に十分な遮光性を有するため、対向基板側のブラックマトリックス等の遮光膜を省略でき、あるいは、対向基板側のブラックマトリックスを遮光層よりも平面形状を小さく形成できるので、画素ピッチを微細化した場合であっても画素開口率の低下を回避できる。特に対向基板に遮光膜を形成しないで開口領域を規定すれば、製造プロセスにおける工程を削減することが可能となると共に一対の基板間のアライメントずれによる画素開口率の低下やばらつきを防ぐことも可能となり有利である。
【００２０】
なお、第１絶縁膜上であって、データ線を形成していない画面周辺の額縁領域にデータ線の形成材料とは異なる材料からなる遮光層を設けることもできる。
【００２１】
本発明の電気光学装置の他の態様によれば、前記薄膜トランジスタに接続された蓄積容量を有し、前記蓄積容量は、前記ドレイン領域を構成する半導体層から延設されてなる第１蓄積容量電極と、前記ゲート電極と同一材料からなる容量線の一部からなる第２蓄積容量電極との間に前記ゲート絶縁膜と同一層からなる絶縁薄膜を有することにより構成される第１蓄積容量と、前記第２蓄積容量電極と前記第２導電層との間に前記第１絶縁膜を有することにより構成される第２蓄積容量とを備えたことを特徴とする。
【００２２】
この態様によれば、画素電極に対てして、第１及び第２蓄積容量を付加することができるため、蓄積容量の増加が可能となる。
【００２３】
本発明の電気光学装置は、前記第１及び第２導電層は、前記データ線とは異なる材料からなることを特徴とする。
【００２４】
このような構成によれば、データ線上に十分な遮光性を有する遮光層を形成することができる。例えば、Ａｌデータ線上に重ねて形成することで遮光性がより完全となる。また、データ線上に導電性遮光層を形成した場合には配線の信頼性が向上する。更に、例えば、Ａｌのデータ線上に硬い遮光層を重ねて形成することで、アルミのヒロックに起因したショートを防止でき、また、ＩＴＯやＳｉＯ２のエッチング液ではエッチングされないので、これらのエッチング液を用いたエッチングの際にＡｌデータ線を保護できる。
【００２５】
本発明の第１及び第２電気光学装置の一の態様によれば、前記遮光層又は導電性遮光層は、主として金属シリサイドからなる。
【００２６】
この態様によれば、例えば、Ｗ（タングステン）、Ｍｏ（モリブデン）Ｔａ（タンタル）、Ｃｒ（クロム）、Ｔｉ（チタン）、及びＰｂ（鉛）のうちの少なくとも一つを含む金属シリサイドは、十分な遮光性を有し、且つ、中継導電層や蓄積容量電極として十分な導電性を有する。これらの金属シリサイドは、遮光性の観点からは非単結晶状態（アモルファス状態）であることが好ましい。これらの金属シリサイドを形成後は、以降のプロセスにおける上限温度が４００℃程度なので結晶化による遮光性の低下も生じない。
【００２７】
特にＷＳｉ２（タングステンシリサイド）は硬いので、Ａｌデータ線上に重ねて形成することで、アルミのヒロックに起因したショートを防止できる。また、タングステンシリサイドはＩＴＯからなる画素電極のエッチング液ではエッチングされないので、画素電極のエッチングの際にデータ線がエッチングされる恐れがない。
【００２８】
本発明の電気光学装置の他の態様によれば、前記第１層間絶縁膜は、絶縁性の高誘電率材料からなる。
【００２９】
この態様によれば、第１絶縁膜を絶縁性の高誘電率材料とすることで、前記第２蓄積容量電極と前記第３導電層からなる第３蓄積容量電極とで構成される第２蓄積容量における蓄積容量の増加が可能となる。第１絶縁膜は、ある程度の厚さを必要とするので、比誘電率の大きい高誘電率材料を用いることが、蓄積容量の増加に有利である。前記絶縁性の高誘電率材料としては、チタン酸バリウム、ＢＳＴ、ＲｕＯ２、酸窒化珪素、酸化タンタル、窒化珪素、酸化珪素などが挙げられ、これらは一種単独あるいは複合して用いてもよく積層して用いてもよい。前記絶縁性の強誘電体材料層は、ＣＶＤやＰＶＤなどの化学的又は物理的薄膜形成方法によって形成できる。
【００３０】
本発明の電気光学装置の他の態様によれば、前記第２コンタクトホールと第３コンタクトホールとは、前記一方の基板上における相異なった平面位置に開孔されている。
【００３１】
この態様によれば、画素電極からドレイン領域まで同じ平面位置で一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、コンタクトホールを深く開孔する程エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならない。このため、指向性のないウエットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本態様では、画素電極及びドレイン電極間を２つの直列な第２及び第３コンタクトホールにより接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウエットエッチングにより開孔する距離を短くすることが可能となる。この結果、第２及び第３コンタクトホールの径を夫々小さくでき、第２コンタクトホールにおける導電性の遮光層の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極部分における平坦化が促進される。更に、第３コンタクトホールにおける画素電極の表面に形成される窪みや凹凸も小さくて済むので、この画素電極部分における平坦化が促進される。これらの結果、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーション等の不良が低減される。
【００３２】
本発明の電気光学装置の他の態様によれば、前記第２コンタクトホールと第３コンタクトホールとは、前記一方の基板上における同一位置に開孔されていてもよい。
【００３３】
この態様によれば、同一位置にコンタクトホールを開口しているため、コンタクトホールの形成による開口領域の低減を防ぐことができる。
【００３４】
尚、本発明の電気光学装置においては、図５に示すように、第１絶縁層４上に形成された導電性の遮光層８０ａと第２絶縁層７に形成された画素電極９ａ及び半導体層１ａとのコンタクトは、コンタクトホール８ａ及びコンタクトホール８ｂを介して、図５（１）及び図５（２）に示すように同一の平面位置に形成することができ、図５（３）に示すように異なる平面位置に形成することもできる。尚、図５（２）に示す態様では、（１）に示す態様に比べ、コンタクトホール８ａ及び８ｂの幅を小さくできる。図５（３）に示す態様では、コンタクトホール８ａ及び８ｂの穴径を小さくでき、画素ピッチの微細化への対応性に優れると共に、製造しやすい。
【００３５】
尚、本発明においては、前記基板と前記半導体層との間に、少なくとも前記半導体層のチャネル領域を覆うように下地遮光膜を更に備えてもよい。
【００３６】
下地遮光膜を備えることにより、一方の基板側からの戻り光等が薄膜トランジスタのチャネル領域やＬＤＤ（Lightly Doped Drain）領域に入射する事態を未然に防ぐことができ、これに起因した光電流の発生により薄膜トランジスタの特性が劣化することを防止できる。そして、この下地遮光膜により画素開口領域の一部又は全部を規定することも可能となる。なお、この下地遮光膜は以降のプロセスにおける加熱によって遮光性が低下することがあるが、データ線上や走査線上及び容量線上に島状に形成する本発明の遮光層と組み合わせることで、より十分な遮光性を確保できる。
【００３７】
薄膜トランジスタの下側に下地遮光膜を備えた態様では、前記下地遮光膜は、前記走査線の下に延設されて定電位源に接続されてもよい。このように構成すれば、下地遮光膜の電位が変動して、当該下地遮光膜の上方に層間絶縁膜を介して設けられる薄膜トランジスタにおける特性が劣化する事態を未然に防げる。或いは、この下地遮光膜を備えた態様では、前記下地遮光膜は、前記下地遮光膜と前記半導体膜との間に介在する他の層間絶縁膜に開孔されたコンタクトホールを介して前記容量線と電気的接続されてもよい。このように構成すれば、容量線及び下地遮光膜の電位を同一にでき、容量線及び下地遮光膜のいずれか一方を所定電位とする構成を採れば、他方の電位も所定電位とできる。この結果、容量線や下地遮光膜における電位揺れによる悪影響を低減できる。また、下地遮光膜からなる配線と容量線とを相互に冗長配線として機能させ得る。
【００３８】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置の製造方法であって、前記基板上に、ソース領域及びドレイン領域並びに第１蓄積容量電極を有する半導体層を形成する工程と、前記半導体層上に前記薄膜トランジスタのゲート絶縁膜及び蓄積容量の誘電体膜を構成する絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線及び容量線を夫々形成する工程と、前記走査線及び前記容量線の上方に第１絶縁膜を形成する工程と、前記ソース領域上及び前記ドレイン領域上の前記第１絶縁膜に第１コンタクトホール及び第２コンタクトホールを形成する工程と、前記第１コンタクトホールを介して前記ソース領域に接続されるように前記データ線を形成する工程と、前記データ線上に前記データ線に接続されるように第１導電層を形成するとともに、前記ドレイン領域に電気的に接続されるように島状の第２導電層を形成する工程と、前記第１導電層上及び前記第２導電層上に第２絶縁膜を形成する工程と、前記第２導電層上の前記第２絶縁膜に第３コンタクトホールを形成する工程と、前記第３コンタクトホールを介して前記第２導電層に電気的に接続されるように前記画素電極を形成する工程とを有することを特徴とする。
【００３９】
このような構成によれば、前述した本発明の電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。特に、第２導電層とデータ線とを形成するための第１及び第２コンタクトホールを同時に形成することができ、少ない工程で電気光学装置を製造することができる。
【００４０】
本発明の電気光学装置の製造方法の一の態様によれば、前記第１及び第２導電層は、データ線とは異なる材料からなることを特徴とする。
【００４１】
この態様によれば、データ線の形成材料とは異なる材料を用いて、前記所定の領域に形成される島状の第２導電層と同時に、前記データ線上に第１導電層を形成でき、効率が良い。即ち、第１に、データ線を形成するための膜を成膜後この膜をパターニングしてデータ線を形成し、次いで、導殿層を成膜後この膜をパターニングして第１及び第２導電層を形成する方法がある。この場合、データ線の形成工程において、第１絶縁膜上の相隣接するデータ線間であって走査線及び容量線に沿って伸びる画素の非開口領域（以下、適宜島状領域という）に、データ線の形成材料と同じ材料からなる島状の第２導電層を残すことができる。
【００４２】
本発明の電気光学装置はの他の態様によれば、前記第２導電層は、前記第３導電層の上面だけを覆って形成されていることを特徴とする。また、前記第２導電層は前記第３導電層の上面及び側面を覆って形成されていることを特徴とする。また、前記第１導電層及び前記第２導電層の形成後、前記データ線が形成されていることを特徴とする。また、前記第１及び第２導電層は遮光性を有することを特徴とする。この態様によれば、上記第１の方法では、データ線に関しては、例えば図６に示すように、データ線６ａだけの場合（図 （１））、データ線６ａの側面まで遮光層８０ｂが覆う態様（同図（２））、データ線６ａの上面だけを遮光層８０ｂが覆う態様（同図（３））がある。図６（２）及び（３）の態様では、アルミニウムのヒロックに起因したショートを防止でき、また、ＩＴＯやＳｉＯ２のエッチング液からＡｌデータ線を保護できる効果があり、これらの効果は図６（３）の態様の方が高い。一方、島状領域に関しては、図７に示すように、遮光層８０ａだけの場合（図７（１））、データ線の形成材料と同じ材料からなる島状の遮光膜６ｃの側面まで遮光層８０ａが覆う態様（同図（２））、データ線の形成材料と同じ材料からなる島状の遮光膜６ｃの上面だけを遮光層８０ａが覆う態様（同図（３））がある。
図７（２）及び（３）の態様では、アルミニウム等は抵抗が低いのでコンタクト抵抗を下げることが可能となる。
【００４３】
第２に、データ線を形成するための膜及び遮光層又は導電性の遮光層を形成するための膜を重ねて成膜後、この積層膜をパターニングする方法がある。
【００４４】
この場合、データ線に関しては図６（３）の態様となり、島状領域に関しては図７（３）の態様となる。
【００４５】
第３に、データ線を形成するための膜を成膜後この膜をパターニングしてデータ線だけ形成し（島状領域には形成しない）、次いで、導電性の遮光層と半導体層とのコンタクトホールを形成し、その後、導電性の遮光層形成するための膜を成膜後この膜をパターニングして導電性の遮光層を形成する方法がある。この場合、データ線のコンタクトホールとは別に、導電性の遮光層と半導体層とのコンタクトホールを形成しているので、半導体層とアルミニウムからＡｌＳｉが生じ悪影響を及ぼすことを回避できる。
【００４６】
本発明の電気光学装置の他の態様によれば、前記第１導電層及び前記第２導電層の形成後、前記データ線が形成されていることを特徴とする。尚、上記第１から第３の方法において、遮光層又は導電性の遮光層を形成するための膜を先に成膜し、データ線を形成するための膜を後から成膜することもできる。すなわち、上記第１から第３の方法において、「データ線」と「遮光層又は導電性の遮光層」とを入れ替えて読めば、前後又は上下関係を逆にした方法が可能となる。
【００４７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００４８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４９】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図４を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２の部分平面図であり、図４は、図２のＢ−Ｂ’断面図である。尚、図１〜図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５０】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００５１】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されている。
【００５２】
本実施の形態では特に、図３に示すように、データ線６ａ上には図中右下がりの斜線で示した導電性の遮光層８０ｂ（以下、導電性遮光層と称す。）が形成されており、また、図中右上がりの斜線で示した島状領域には導電性遮光層８０ａが形成されている。
【００５３】
図２において、画素電極９ａは、図３に示した島状領域に夫々形成された導電性遮光層８０ａを中継して、コンタクトホール８ａ及びコンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００５４】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００５５】
特に、矩形の導電性遮光層８０ａは夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気的接続されており、コンタクトホール８ｂにより画素電極９ａに電気的接続されており、ドレイン領域と画素電極９ａとの間における中継用導電層或いはバッファとして機能している。この導電性遮光層８０ａについては後に詳述する。
【００５６】
また、図中右上がりの斜線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第１遮光膜１１ａは夫々、走査線３ａ及び容量線３ｂに沿って縞状に形成されていると共に、データ線６ａに沿って形成されており、これらにより各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００５７】
次に図４の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５８】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５９】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６０】
対向基板２０には、更に図４に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜（下地遮光膜）２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００６１】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１３及び図１４参照）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００６２】
更に図４に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００６３】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、層間絶縁膜１２が設けられている。層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。層間絶縁膜１２は、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００６４】
本実施形態では、半導体膜１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向する導電性遮光層８０ａの一部を第３蓄積容量電極とし、これらの電極間に第１層間絶縁膜４を介在させることにより、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。すなわち、導電性遮光層８０ａによる蓄積容量の増加が可能となる。
【００６５】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて画素スイッチング用ＴＦＴ３０を形成し、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極１ｆとされ、絶縁膜２は誘電体膜として機能している。特に第１蓄積容量７０ａの第１誘電体膜としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。また、図３に示したように相隣接するデータ線間の領域を利用して、第２蓄積容量７０ｂは比較的小面積の蓄積容量として構成できる。従って、これら第１及び第２蓄積容量７０ａ及び７０ｂから立体的に構成される蓄積容量７０は、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、小面積で大容量の蓄積容量とされる。
【００６６】
図４において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが導電性遮光層８０ａを中継して接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、第１層間絶縁膜４には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８ａが各々形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、第２層間絶縁膜７には、導電性遮光層８０ａへ通じるコンタクトホール８ｂが形成されている。このコンタクトホール８ｂを介して、画素電極９ａは導電性遮光層８０ａに電気的接続されており、更に導電性遮光層８０ａを中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。
【００６７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００６８】
また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極３ａを高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００６９】
図２及び図４に示すように、本実施形態の液晶装置では、ＴＦＴアレイ基板１０上には、データ線６ａ及び走査線３ｂが第１層間絶縁膜４を介して立体的に相交差するように設けられている。そして、導電性遮光層８０ａは、半導体層１ａと画素電極９ａとの間に介在しており、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及び８ｂを経由して電気的接続する。
【００７０】
このため、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及び８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、エッチング時の選択比が低いとコンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００７１】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタクトホール８ａ及び８ｂにより接続すればよいので、これらコンタクトホール８ａ及び８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウエットエッチングにより開孔する距離を短くすることが可能となるのである。但し、コンタクトホール８ａを最後までドライエッチングで開孔すると半導体層にプラズマによる電荷が流れＴＦＴの静電破壊が起こるので、半導体層に達する前にドライエッチングを止め、その後ウエットエッチングを行うことが好ましい。また、コンタクトホール８ａ及び８ｂに夫々、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。ウエットエッチングの場合は、レジストとの界面へのエッチング液のしみ込みや等方性エッチングによりコンタクトホールに若干のテーパが付く。
【００７２】
以上のように本実施形態によれば、コンタクトホール８ａ及び８ｂの径を夫々小さくでき、コンタクトホール８ａの上方に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が促進される。更に、コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が促進される。これらの結果、画素電極９ａの表面の窪みや凹凸に起因する液晶層５０におけるディスクリネーション（配向不良）が低減され、最終的には当該液晶装置により高品位の画像表示が可能となる。例えば、導電性遮光層８０ａと画素電極９ａとの間に介在する第２層間絶縁膜７の層厚を数千オングストローム程度にしておけば、上述した画素電極９ａの表面における窪みや凹凸に、より直接的に影響するコンタクトホール８ｂの径を非常に小さくできる。また、これらコンタクトホール８ａ及び８ｂが開孔された平面位置に発生する凹凸が、相重なって凹凸が増幅する事態を回避できる。よって、これらのコンタクトホールにおける良好なコンタクトが期待できる。
【００７３】
尚、本実施形態では、導電性遮光層８０ａは、主として高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂなどの金属シリサイド等から構成される。このため金属シリサイド膜と層間絶縁膜（即ち、ガラス膜やシリコン膜）とのエッチングにおける選択比が大きく異なるため、前述の如きドライエッチングによる導電性遮光層８０ａの突き抜けの可能性は殆ど無い。
【００７４】
導電性遮光層８０ａの層厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおけるコンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であれば画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。
【００７５】
本実施形態では、第１遮光膜１１ａがＴＦＴアレイ基板１０側から見て走査線３ａ、容量線３ｂ及びデータ線６ａを覆うように即ち、各画素を囲む格子状の非開口領域の全域に設けられている。更に、層間絶縁膜１２には、容量線３ｂと第１遮光膜１１ａとを電気的接続するコンタクトホール１５が設けられている。容量線３ｂ及び第１遮光膜１１ａは、基板周辺領域において、定電位配線に接続されている。従って、第１遮光膜１１ａは、画素開口領域を規定する機能と共に容量線３ｂの定電位配線又は冗長配線としての機能を有する。このように構成すれば、第１遮光膜１１ａ単独で画素開孔領域を規定することが可能となる。更に、容量線３ｂ及び第１遮光膜１１ａの電位を同一の一定電位にでき、容量線３ｂや第１遮光膜１１ａにおける電位揺れによる画像信号やＴＦＴ３０への悪影響を低減できる。
【００７６】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、第１の蓄積容量７０ａの第１誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜等からなり、第１蓄積容量電極１ｆと画素スイッチング用ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の電気光学装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０ａの第１誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００７７】
本実施形態では特に、導電性遮光層８０ａは、導電性の遮光膜からなる。従って、導電性遮光層８０ａにより、各画素開口領域を少なくとも部分的に規定することが可能となる。また、導電性遮光層８０ａにより、あるいはデータ線６ａ等の遮光性を有する配線のＴＦＴ基板１０に形成された遮光性を有する膜との組み合わせで画素開口部を規定することにより、対向基板２０側の第２遮光膜を省略することも可能である。対向基板２０上の第２遮光膜２３ではなく、ＴＦＴアレイ基板１０上に遮光膜として導電性遮光層８０ａ設ける構成は、製造プロセスにおけるＴＦＴアレイ基板１０と対向基板２０との位置ずれによって画素開口率の低下を招かない点で極めて有利である。
【００７８】
尚、対向基板２０上の第２遮光膜２３は、主に入射光による液晶装置の温度上昇を抑える目的で、小さ目（幅狭）に形成して画素開口領域を規定しないように構成してもよい。このように第２遮光膜２３をＴＦＴアレイ基板における遮光領域よりも小さ目に形成しておけば、製造プロセスにおける両基板間の多少の位置ずれによっては画素開口領域が小さくならないで済む。
【００７９】
導電性遮光層８０ａ、８０ｂは、高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂなどの金属シリサイド等から構成される。このように構成すれば、導電性遮光層８０ａ形成工程の後に行われる高温処理により、導電性遮光層８０ａが破壊されたり溶融しないようにできる。
【００８０】
更に、これらの高融点金属のシリサイドと画素電極９ａを構成するＩＴＯ（Indium Tin Oxide）膜との相性はよいため、コンタクトホール８ｂを介して導電性遮光層８０ａ及び画素電極９ａ間で良好なコンタクトがとれる。
【００８１】
また本実施形態では特に、遮光膜からなる導電性遮光層８０ａは、図３に示すように、ＴＦＴアレイ基板１０上における平面形状が相隣接するデータ線６ａ間を走査線３ａ及び容量線３ｂに沿って伸びる画素の非開口領域に、島状に形成されている。従って、画素開口領域の走査線３ａに沿った辺のより多くの部分を規定することが可能となる。
【００８２】
尚、走査線３ａと画素電極９ａとが隣接する側（図２で下側）における画素開口領域の走査線３ａに沿った辺については、第１遮光膜１１ａや第２遮光膜２３により規定すればよい。また、画素開口領域のデータ線６ａに沿った辺については、Ａｌ等からなるデータ線６ａ或いは第１遮光膜１１ａや第２遮光膜２３により規定すればよい。
【００８３】
（電気光学装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図８から図１１を参照して説明する。尚、図８から図１１は各工程におけるＴＦＴアレイ基板側の各層を、図４と同様に図２のＢ−Ｂ’断面に対応させて示す工程図である。
【００８４】
先ず図８の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００８５】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００８６】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１２を形成する。この層間絶縁膜１２の層厚は、例えば、約５００〜２０００ｎｍとする。
【００８７】
次に工程（４）に示すように、層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００８８】
この際、図４に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００８９】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００９０】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜を形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２及び第1誘電体膜の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００９１】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０１２／ｃｍ２でドープして、第1蓄積容量電極１ｆを低抵抗化する。
【００９２】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン層３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン層膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン層３の層厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに体積する。
【００９３】
次に図９の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。これらの容量線３ｂ（走査線３ａ）の層厚は、例えば、約３５０ｎｍとされる。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００９４】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００９５】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００９６】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０は半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００９７】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びにゲート絶縁膜２（第１誘電体膜）上に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する。第１層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましい。第１層間絶縁膜４の層厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量カップリングは余り又は殆ど問題とならない。
【００９８】
次に工程（１４）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第１層間絶縁膜４に開孔する。
【００９９】
次に、工程（１５）に示すように、第１層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１００】
次に工程（１６）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１０１】
次に図１０の工程（１７）に示すように、第１層間絶縁膜４に、画素電極に対するコンタクトホール８ａを開孔する。
【０１０２】
次に工程（１８）に示すように、第１層間絶縁膜４及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、第１遮光膜１１ａと同じく、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属シリサイド等の膜をスパッタ処理により堆積して、５０〜５００ｎｍ程度の層厚の導電性遮光層８０を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電性遮光層８０上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【０１０３】
次に工程（１９）に示すように、該形成された導電性遮光層８０上にフォトリソグラフィにより導電性遮光層８０ａ及び導電性遮光層８０ｂのパターン（図３参照）に対応するレジストマスクを形成し、該レジストマスクを介して導電性遮光層８０に対しエッチングを行うことにより、第３蓄積容量電極を含む導電性遮光層８０ａ、及び導電性遮光層８０ｂを形成する。
【０１０４】
次に工程（２０）に示すように、導電性遮光層８０ａ及び８０ｂ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましい。
【０１０５】
次に図１１の工程（２１）に示すように、画素電極９ａと導電性遮光層８０ａとを電気的接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパー状にするためにウェットエッチングを用いても良い。
【０１０６】
次に工程（２２）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１０７】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図４参照）が形成される。
【０１０８】
他方、図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び額縁としての第３遮光膜５３（図１３及び図１４参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、導電性遮光層８０ａ及び８０ｂ、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３や第３遮光膜を省くことができる。
【０１０９】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図４参照）が形成される。
【０１１０】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図１３及び図１４参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１１１】
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態である液晶装置の構成について、図１２を参照して説明する。図１２は、第１実施形態における図２の平面図のＢ−Ｂ’断面に対応する第２実施形態の断面図である。尚、図１２に示した第２実施形態において図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１１２】
図１２において、第２実施形態では第１実施形態とは異なり、導電性遮光層８０ａの下に、データ線と同じ材料からなり、データ線形成時に同時に形成された層が形成されている。この層の平面形状は、島状の導電性遮光層８０ａの形状と同じである。その他の構成については第１実施形態の場合と同様である。
【０１１３】
第２実施形態によれば、データ線の形成材料であるアルミニウム等は抵抗が低いのでコンタクト抵抗を下げることが可能となる。
【０１１４】
尚、第１及び第２実施形態では、第２層間絶縁膜７の平坦化により画素電極９ａが平坦化されている。第２層間絶縁膜７の平坦化は、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass)膜、無機ＳＯＧ膜、ポリイミド膜等を利用して行えばよい。
【０１１５】
（電気光学装置の全体構成）
以上のように構成された各実施形態における液晶装置の全体構成を図１３及び図１４を参照して説明する。尚、図１３は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１４は、図１２のＨ−Ｈ’断面図である。
【０１１６】
図１３において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１４に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路１０３、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０の遮光領域よりも小さく形成すれば良い。また、液晶装置の用途により、第２遮光膜２３は容易に取り除くことができる。
【０１１７】
以上図１から図１４を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bondingテープオートメイテッドボンディング)基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematicツイステッドネマティック）モード、ＶＡ(Vertically Aligned)ＳＴＮ（スーパーＴＮ）モード、ＰＢＬＣ(Polymer Dispersed Liquid Crystal)モードＤ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１１８】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１１９】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１２０】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【図面の簡単な説明】
【図１】電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２の部分平面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】導電性の遮光層と画素電極及び半導体層とのコンタクトの態様を説明するための部分断面図である。
【図６】データ線上に形成する遮光層の態様を説明するための部分断面図である。
【図７】所定の島状領域に形成する遮光層の態様を説明するための部分断面図である。
【図８】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図９】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図１０】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図１１】第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図１２】電気光学装置の第２実施形態である液晶装置の断面図である。
【図１３】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１４】図１２のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第１層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第２層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ、１１ｂ…第１遮光膜
１２…層間絶縁膜
１５…コンタクトホール
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０…遮光層
８０ａ…導電性遮光層
８０ｂ…導電性遮光層第２蓄積容量
８１…第２誘電体膜
１０１…データ線駆動回路
１０４…走査線駆動回路
Claims (15)
- 基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置であって、
前記薄膜トランジスタのソース領域及びドレイン領域を有する半導体層と、前記半導体層にゲート絶縁膜を介して対向配置されたゲート電極と、前記薄膜トランジスタ上に配置された第１絶縁膜と、前記第１絶縁膜上に配置された第２絶縁膜とを有し、
前記データ線は、前記第１絶縁膜に形成された第１コンタクトホールを介して前記半導体層のソース領域に接続されるように配置されてなり、
前記データ線上には前記データ線に接続されるように配置された第１導電層が配置されてなり、
前記第１導電層と同一層からなる第２導電層が、前記第１絶縁膜に形成された第２コンタクトホールを介して前記半導体層のドレイン領域に電気的に接続されるとともに、前記第２絶縁膜に形成された第３コンタクトホールを介して前記画素電極に電気的に接続されるように島状に配置されてなることを特徴とする電気光学装置。 - 前記第１導電層が前記データ線の上面だけを覆って形成されていることを特徴とする請求項１に記載の電気光学装置。
- 前記第１導電層が前記データ線の上面及び側面を覆って形成されていることを特徴とする請求項１に記載の電気光学装置。
- 隣接する前記データ線の間であって前記走査線に沿って伸びる画素の非開口領域に、前記データ線の形成材料と同じ材料からなる島状の第３の導電層が形成されていることを特徴とする請求項２又は３に記載の電気光学装置。
- 前記第２導電層は前記第３導電層の上面だけを覆って形成されていることを特徴とする請求項４に記載の電気光学装置。
- 前記第２導電層は前記第３導電層の上面及び側面を覆って形成されることを特徴とする請求項４に記載の電気光学装置。
- 前記第1導電層及び前記第２導電層の形成後、前記データ線が形成されていることを特徴とする請求項１に記載の電気光学装置。
- 前記第１導電層及び前記第２導電層は遮光性を有することを特徴とする請求項1から７のいずれか一項に記載の電気光学装置。
- 前記薄膜トランジスタに接続された蓄積容量を有し、
前記蓄積容量は、前記ドレイン領域を構成する半導体層から延設されてなる第１蓄積容量電極と前記ゲート電極と同一材料からなる容量線の一部からなる第２蓄積容量電極との間に前記ゲート絶縁膜と同一層からなる絶縁薄膜を有することにより構成される第１蓄積容量と、
前記第２蓄積容量電極と前記第２導電層との間に前記第１絶縁膜を有することにより構成される第２蓄積容量とを備えたことを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。 - 前記第１導電層及び前記第２導電層は、前記データ線とは異なる材料からなることを特徴とする請求項1から９のいずれか一項に記載の電気光学装置。
- 前記第１絶縁膜は、絶縁性の高誘電率材料からなることを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置。
- 前記第２コンタクトホールと前記第３コンタクトホールとは、前記一方の基板上における相異なった平面位置に開孔されていることを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置。
- 前記第２コンタクトホールと前記第３コンタクトホールとは前記一方の基板上における同一の平面位置に開孔されていることを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置。
- 前記第２導電層は、隣接する前記データ線の間であって前記走査線に沿って伸びる画素の非開口領域に形成されていることを特徴とする請求項１に記載の電気光学装置。
- 基板に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極とを有する電気光学装置の製造方法であって、
前記基板上に、ソース領域及びドレイン領域を有する半導体層を形成する工程と、
前記半導体層上に前記薄膜トランジスタのゲート絶縁膜を構成する絶縁薄膜を形成する工程と、
前記絶縁薄膜上に前記走査線を形成する工程と、
前記走査線の上方に第１絶縁膜を形成する工程と、
前記ソース領域上及び前記ドレイン領域上の前記第１絶縁膜に第１コンタクトホール及び第２コンタクトホールを形成する工程と、
前記第１コンタクトホールを介して前記ソース領域に接続されるように前記データ線を形成する工程と、
前記データ線上に前記データ線に接続されるように第１導電層を形成するとともに、前記ドレイン領域に電気的に接続されるように島状の第２導電層を形成する工程と、
前記第１導電層上及び前記第２導電層上に第２絶縁膜を形成する工程と、
前記第２導電層上の前記第２絶縁膜に第３コンタクトホールを形成する工程と、
前記第３コンタクトホールを介して前記第２導電層に電気的に接続されるように前記画素電極を形成する工程とを有することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7027399A JP3687399B2 (ja) | 1999-03-16 | 1999-03-16 | 電気光学装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7027399A JP3687399B2 (ja) | 1999-03-16 | 1999-03-16 | 電気光学装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000267596A JP2000267596A (ja) | 2000-09-29 |
| JP2000267596A5 JP2000267596A5 (ja) | 2004-09-30 |
| JP3687399B2 true JP3687399B2 (ja) | 2005-08-24 |
Family
ID=13426759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7027399A Expired - Fee Related JP3687399B2 (ja) | 1999-03-16 | 1999-03-16 | 電気光学装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687399B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3931547B2 (ja) * | 2000-10-18 | 2007-06-20 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| KR20030062156A (ko) * | 2002-01-16 | 2003-07-23 | 일진다이아몬드(주) | 보존용량 캐패시터를 갖는 액정디스플레이 패널 및 그제조공정 |
| JP3788387B2 (ja) * | 2002-05-10 | 2006-06-21 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
| KR20030096562A (ko) * | 2002-06-14 | 2003-12-31 | 일진다이아몬드(주) | 박막트랜지스터 액정 표시장치 및 제조 방법 |
| JP4506133B2 (ja) * | 2002-10-31 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4045226B2 (ja) * | 2002-10-31 | 2008-02-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4095518B2 (ja) | 2002-10-31 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100760939B1 (ko) | 2003-05-23 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 그의 제조방법 |
| JP2005222019A (ja) | 2004-01-07 | 2005-08-18 | Seiko Epson Corp | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
| JP4475238B2 (ja) | 2006-01-13 | 2010-06-09 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| JP5228397B2 (ja) * | 2007-04-10 | 2013-07-03 | 住友金属鉱山株式会社 | 耐熱遮光フィルムとその製造方法、及びそれを用いた絞り又は光量調整装置 |
| JP2009237558A (ja) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| JP2014106428A (ja) * | 2012-11-28 | 2014-06-09 | Japan Display Inc | 表示装置及び電子機器 |
| KR102028974B1 (ko) * | 2013-01-25 | 2019-10-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| JP6303748B2 (ja) * | 2014-04-14 | 2018-04-04 | セイコーエプソン株式会社 | 電気光学装置、光学ユニット、及び電子機器 |
| JP2019074553A (ja) * | 2017-10-12 | 2019-05-16 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1999
- 1999-03-16 JP JP7027399A patent/JP3687399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000267596A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3399432B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| KR100469109B1 (ko) | 전기 광학 장치 및 그 제조방법 및 전자기기 | |
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP4148239B2 (ja) | 液晶表示パネル | |
| JP2001265253A (ja) | 電気光学装置 | |
| JP3767221B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4434262B2 (ja) | 液晶表示パネル | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JPH11101989A (ja) | 液晶表示パネル | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20010627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030918 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |