JP2000267596A - 電気光学装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 十分な遮光性を有する遮光層を有し、画素ピ
ッチを微細化しても画素開口率を低下させず、また、高
品位の画像表示が可能な電気光学装置及びその製造方法
を提供する。 【解決手段】 液晶装置は、ＴＦＴアレイ基板（１０）
上にＴＦＴ（３０）、データ線（６ａ）、走査線（３
ａ）、容量線（３ｂ）及び画素電極（９ａ）を備える。
第１層間絶縁膜４上の相隣接するデータ線間であって前
記走査線及び容量線に沿って伸びる画素の非開口領域
に、データ線の形成材料とは異なる材料からなる遮光性
の導電層８０ａを島状に設ける。画素電極及びＴＦＴ間
は、導電層８０ａを中継して二つのコンタクトホール
（８ａ、８ｂ）により半導体層１ａの一部と電気的接続
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴと称す。）アクティブマトリクス駆動方
式の液晶装置等の電気光学装置及びその製造方法の技術
分野に属し、特にＴＦＴが形成されたＴＦＴ基板上に配
置された遮光膜や蓄積容量を付加するための容量線を備
える電気光学装置及びその製造方法の技術分野に属す
る。

【０００２】

【従来の技術】従来、ＴＦＴ駆動によるアクティブマト
リクス駆動方式の液晶パネルにおいては、縦横に夫々配
列された多数の走査線及びデータ線並びにこれらの各交
点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設け
られている。各ＴＦＴは、走査線にゲート電極が接続さ
れ、データ線にソース電極が接続され、画素電極にドレ
イン電極が接続されている。ここで特に画素電極は、Ｔ
ＦＴや配線を構成する各種の層や当該画素電極を相互に
絶縁するための層間絶縁膜層上に設けられているため、
層間絶縁膜に開孔されたコンタクトホールを介してＴＦ
Ｔのドレイン電極に接続されている。そして、ＴＦＴの
ゲート電極に走査線を介して走査信号が供給されると、
ＴＦＴはオン状態とされ、ＴＦＴのソース電極（或いは
ドレイン電極）にデータ線を介して供給される画像信号
が当該ＴＦＴのソース−ドレイン間を介して画素電極に
供給される。このような画像信号の供給は、各ＴＦＴを
介して画素電極毎に極めて短時間しか行われない。この
ため、極短時間だけオン状態とされたＴＦＴを介して供
給される画像信号の電圧を、このオン状態とされた時間
よりも遥かに長時間に亘って保持するために、各画素電
極には液晶容量と並列に蓄積容量が形成されるのが一般
的である。蓄積容量は、一般にＴＦＴにおいて画素電極
に接続された側のドレイン電極を構成する半導体層を延
設して第１蓄積容量電極とし、走査線に沿って形成され
た容量線の一部を第２蓄積容量電極とし、これら二つの
蓄積容量電極を絶縁膜（即ち、誘電体膜）を介して対向
配置させることにより、各画素電極に対して構築され
る。或いは、この構成において、容量線の代わりに前段
の走査線を第２蓄積容量電極とすることにより付加され
る。

【０００３】このような構成を持つ蓄積容量により、画
素スイッチング用のＴＦＴのオン時間よりも例えば３桁
程長い時間に亘って画素電極における画像信号の電圧を
維持することが可能となり、デューティー比が小さくて
も、コントラスト比の高い良好な画像表示を行える。

【０００４】他方、この種の電気光学装置においては、
ＴＦＴアレイ基板上に形成された半導体層から、画素ス
イッチング用のＴＦＴのソース電極及びドレイン電極並
びにこれらの間にあるチャネル領域が構成される。画素
電極は、積層構造をなす走査線、容量線、データ線等の
配線及びこれらを相互に電気的絶縁するための複数の層
間絶縁膜を介して、半導体層のドレイン電極（或いはソ
ース電極）と接続される必要がある。ここで、ＴＦＴア
レイ基板側から見て半導体層の上にゲート電極が設けら
れるトップゲート構造を有する正スタガ型又はコプラナ
ー型のポリシリコンＴＦＴの場合などには特に、積層構
造における半導体層から画素電極までの層間距離が例え
ば１０００ｎｍ程度又はそれ以上に長いため、両者を電
気的接続するためのコンタクトホールを開孔するのが困
難となる。より具体的には、エッチングを深く行うのに
つれてエッチング精度が低下して、目標とする半導体層
を突き抜けて開孔してしまう可能性が出て来るため、ド
ライエッチングのみで、このような深いコンタクトホー
ルを開孔することが極めて困難となる。このため、ドラ
イエッチングにウエットエッチングを組み合わせて行っ
たりするが、すると今度はウエットエッチングによりコ
ンタクトホールの径が大きくなってしまい、限られた基
板上領域において配線や電極を必要なだけレイアウトす
るのが困難となるのである。

【０００５】そこで最近では、走査線上に形成される層
間絶縁膜に対して、ソース領域に至るコンタクトホール
を開孔してデータ線とソース領域との電気的接続をとる
際に、ドレイン領域に至るコンタクトホールを開孔して
この層間絶縁膜上にデータ線と同一層及び同一材料（通
常アルミニウム）からなるバリアメタル或いはバリア層
と称される中継用の導電層を形成しておき、その後、デ
ータ線及びこのバリアメタル上に形成された層間絶縁膜
に対して、画素電極からこのバリアメタルに至るコンタ
クトホールを開孔する技術が開発されている。このよう
にデータ線と同一層からなるバリアメタルを中継して画
素電極からドレイン領域への電気的接続をとるように構
成すれば、画素電極から一挙に半導体層に至るコンタク
トホールを開孔するよりも、コンタクトホールの開孔工
程等が容易となり、各コンタクトホールの径も小さくて
済む。そこで最近では、バリアメタル或いはバリア層と
称される中継用導電層を、積層構造におけるＴＦＴを構
成する半導体層と画素電極を構成するＩＴＯ膜との間に
一つ又は複数介在させて、２個又はそれ以上のコンタク
トホールを層厚方向に直列に設ける技術が提案されてい
る。

【０００６】更に、通常データ線の材料として用いられ
るＡｌ（アルミニウム）と通常画素電極の材料として用
いられるＩＴＯ（Indium Tin Oxide）膜とは接合する上
での相性が悪く、両者を直接接合させると電蝕腐食が起
きてしまうため、Ａｌ膜からなる配線や電極とＩＴＯ膜
からなる配線や電極とを接触させることは避けねばなら
ない。そこで、このような相性の悪い２つの膜からなる
配線や電極等を接続する際に、上述した中継用導電層
（Ａｌ）上にチタン（Ｔｉ）等の層を積層する技術も提
案されている。

【０００７】最近では更に、データ線を構成するＡｌ等
の導電膜を半導体層と画素電極との間におけるバリア層
として用いると同時に、このバリア層の一部を層間絶縁
膜を介して、走査線と同一のポリシリコン等からなる容
量線に対向配置させて、蓄積容量を追加的に付加する技
術も提案されている。この技術によれば、同一バリア層
を中継配線用に用いると共に蓄積容量用の電極として用
いるので、同一工程で中継配線及び蓄積容量用の電極の
両者を形成できることになる。従って、この技術は、製
造プロセス上有利であると共に、限られた基板上領域の
有効利用を図る上でも有利である。

【０００８】

【発明が解決しようとする課題】この種の電気光学装置
においては、表示画像の高品位化という一般的な要請が
強く、このためには、画像表示領域の高精細度化或いは
画素ピッチ（即ち、走査線ピッチ及びデータ線ピッチ）
の微細化及び高画素開口率化（即ち、各画素において、
表示光が透過しない非画素開口領域に対する、表示光が
透過する画素開口領域の比率を高めること）が極めて重
要となる。

【０００９】しかしながら、画素ピッチの微細化が進む
と、通常ブラックマトリクス或いはブラックマスクと称
される他方の基板（通常は対向基板）に形成された遮光
膜と一方の基板（通常はＴＦＴアレイ基板）との位置合
わせ精度の余裕度（マージン）が小さくなり、対向基板
上のブラックマスクとの位置ずれによって、画素開口率
の低下が生じ、さらに、この位置ずれによって対向基板
側からＴＦＴ薄膜トランジスタに光が当たると光電流の
リークが生じ、これにより画面のちらつきや黒白のコン
トラストの乱れ、クロストークなどが生じる。

【００１０】通常アルミニウムで形成されるデータ線
は、ＴＦＴ基板側の遮光膜としても機能するが、アルミ
ニウムの遮光性は十分ではない。また、アルミニウムは
熱をかけると集まり突起を生じる現象であるヒロックに
より、絶縁膜を破ってショートを起こす場合がある。さ
らに、アルミニウムからなるデータ線とＩＴＯからなる
画素電極のエッチング液は同じであるので画素電極のエ
ッチングの際にデータ線がエッチングされる場合があ
る。

【００１１】上述した中継用導電層を遮光膜として用い
ることも可能であるが、中継用導電層の材料であるＡｌ
やＴｉ等は遮光性が十分ではない。

【００１２】更に、薄膜トランジスタを形成する透明基
板上であって薄膜トランジスタの下側に、タングステン
シリサイドなどの遮光膜を設けることにより、ＴＦＴ基
板側からの戻り光等が薄膜トランジスタのチャネル領域
やＬＤＤ（Lightly Doped Drain)領域に入射する事態を
未然に防ぐ技術があるが、この遮光膜による遮光性は十
分ではない。詳しくは、タングステンシリサイドからな
る遮光膜は、通常常温スパッタにより形成され、成膜時
においてはアモルファス状態の遮光性の高い膜である
が、ゲート酸化膜の形成工程など後に行われる工程で１
０００℃前後の熱がかかり、結晶化膜となる。この際、
Ｓｉ／Ｗ＝２であればＷＳｉ2は遮光性であるので問題
はないが、実際にはＳｉ／Ｗ＝２であると膜剥がれを起
こしやすいのでＳｉ／Ｗ＝２．７〜２．８としており、
遮光性のＷＳｉ2と透過性のＳｉが生じ、全体として若
干光を通すので、遮光性は十分ではない。

【００１３】また、画素ピッチの微細化が進むと、電極
サイズや配線幅、更にコンタクトホール径などには製造
技術により本質的な微細化の限界があるため、相対的に
これらの配線や電極等が画像表示領域を占有する比率が
高まるため、画素開口率が低くなってしまうという問題
点がある。

【００１４】更に、このように画素ピッチの微細化が進
むと、限られた基板上領域に作り込まねばならない前述
の蓄積容量を充分な大きさとすることが困難となる。こ
のため、投射の際に画面のちらつきや黒白のコントラス
トの乱れ、クロストークなどが生じる。

【００１５】本発明は上述の問題点に鑑みなされたもの
であり、第１層間絶縁膜上に十分な遮光性を有する遮光
層を有し、画素ピッチを微細化しても画素開口率を低下
させず、また、高品位の画像表示が可能な電気光学装置
及びその製造方法を提供することを課題とする。

【００１６】

【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、基板に複数の走査線及び複
数のデータ線と、前記走査線及び前記データ線に接続さ
れた薄膜トランジスタと、前記薄膜トランジスタに接続
された画素電極とを有する電気光学装置であって、前記
薄膜トランジスタのソース領域及びドレイン領域となる
半導体層と、前記半導体層上にゲート絶縁膜を介して配
置されたゲート電極と、前記ゲート電極上に形成された
第１層間絶縁膜と、前記第１層間絶縁膜上に配置された
第２層間絶縁膜とを有し、前記データ線は、前記第１層
間絶縁膜に形成された第１コンタクトホールを介して前
記半導体層のソース領域に接続されるように配置されて
なり、前記データ線上には前記データ線に接続されるよ
うに配置された第１導電層が配置されてなり、前記第１
導電層と同一層からなる第２導電層が、前記第１層間絶
縁膜に配置された第２コンタクトホールを介して前記半
導体層のドレイン領域に接続されるとともに、前記第２
層間絶縁膜に形成された第３コンタクトホールを介して
前記画素電極に接続されるように島状に配置されてなる
ことを特徴とする。

【００１７】本発明のこの態様によれば、前記第１導電
層と同一層からなる第２導電層が、前記第１層間絶縁膜
に形成された第２コンタクトホールを介して前記半導体
層のドレイン領域に接続されるとともに、前記第２層間
絶縁膜に形成された第３コンタクトホールを介して前記
画素電極に接続されるように島状に配置されてなるた
め、第２導電層を経由して半導体層と画素電極とを電気
的接続する構成が可能となる。

【００１８】本発明の電気光学装置の一の態様によれ
ば、第１及び第２導電層は遮光性を有することを特徴と
する。

【００１９】本発明のこの態様によれば、第１層間絶縁
膜上の所定位置に導電層を島状に設けているので、第１
層間絶縁膜上に十分な遮光性を有するため、対向基板側
のブラックマトリックス等の遮光膜を省略でき、あるい
は、対向基板側のブラックマトリックスを遮光層よりも
平面形状を小さく形成できるので、画素ピッチを微細化
した場合であっても画素開口率の低下を回避できる。特
に対向基板に遮光膜を形成しないで開口領域を規定すれ
ば、製造プロセスにおける工程を削減することが可能と
なると共に一対の基板間のアライメントずれによる画素
開口率の低下やばらつきを防ぐことも可能となり有利で
ある。

【００２０】なお、第１層間絶縁膜上であって、データ
線を形成していない画面周辺の額縁領域にデータ線の形
成材料とは異なる材料からなる遮光層を設けることもで
きる。

【００２１】本発明の電気光学装置の他の態様によれ
ば、前記薄膜トランジスタに接続された蓄積容量を有
し、前記蓄積容量は、前記ドレイン領域を構成する半導
体層から延設されてなる第１蓄積容量電極と、前記ゲー
ト電極と同一材料からなる容量線の一部からなる第２蓄
積容量電極との間に前記ゲート絶縁膜と同一層からなる
絶縁薄膜を有することにより構成される第１蓄積容量
と、前記第２蓄積容量電極と前記第２導電層との間に前
記第１層間絶縁膜を有することにより構成される第２蓄
積容量とを備えたことを特徴とする。

【００２２】この態様によれば、画素電極に対てして、
第１及び第２蓄積容量を付加することができるため、蓄
積容量の増加が可能となる。

【００２３】本発明の電気光学装置は、前記第１及び第
２導電層は、前記データ線とは異なる材料からなること
を特徴とする。

【００２４】このような構成によれば、データ線上に十
分な遮光性を有する遮光層を形成することができる。例
えば、Ａｌデータ線上に重ねて形成することで遮光性が
より完全となる。また、データ線上に導電性遮光層を形
成した場合には配線の信頼性が向上する。更に、例え
ば、Ａｌのデータ線上に硬い遮光層を重ねて形成するこ
とで、アルミのヒロックに起因したショートを防止で
き、また、ＩＴＯやＳｉＯ_２のエッチング液ではエッチ
ングされないので、これらのエッチング液を用いたエッ
チングの際にＡｌデータ線を保護できる。

【００２５】本発明の第１及び第２電気光学装置の一の
態様によれば、前記遮光層又は導電性遮光層は、主とし
て金属シリサイドからなる。

【００２６】この態様によれば、例えば、Ｗ（タングス
テン）、Ｍｏ（モリブデン）Ｔａ（タンタル）、Ｃｒ
（クロム）、Ｔｉ（チタン）、及びＰｂ（鉛）のうちの
少なくとも一つを含む金属シリサイドは、十分な遮光性
を有し、且つ、中継導電層や蓄積容量電極として十分な
導電性を有する。これらの金属シリサイドは、遮光性の
観点からは非単結晶状態（アモルファス状態）であるこ
とが好ましい。これらの金属シリサイドを形成後は、以
降のプロセスにおける上限温度が４００℃程度なので結
晶化による遮光性の低下も生じない。

【００２７】特にＷＳｉ_２（タングステンシリサイド）
は硬いので、Ａｌデータ線上に重ねて形成することで、
アルミのヒロックに起因したショートを防止できる。ま
た、タングステンシリサイドはＩＴＯからなる画素電極
のエッチング液ではエッチングされないので、画素電極
のエッチングの際にデータ線がエッチングされる恐れが
ない。

【００２８】本発明の電気光学装置の他の態様によれ
ば、前記第１層間絶縁膜は、絶縁性の高誘電率材料から
なる。

【００２９】この態様によれば、第１層間絶縁膜を絶縁
性の高誘電率材料とすることで、前記第２蓄積容量電極
と前記第３導電層からなる第３蓄積容量電極とで構成さ
れる第２蓄積容量における蓄積容量の増加が可能とな
る。第１層間絶縁膜は、ある程度の厚さを必要とするの
で、比誘電率の大きい高誘電率材料を用いることが、蓄
積容量の増加に有利である。前記絶縁性の高誘電率材料
としては、チタン酸バリウム、ＢＳＴ、ＲｕＯ_２、酸窒
化珪素、酸化タンタル、窒化珪素、酸化珪素などが挙げ
られ、これらは一種単独あるいは複合して用いてもよく
積層して用いてもよい。前記絶縁性の強誘電体材料層
は、ＣＶＤやＰＶＤなどの化学的又は物理的薄膜形成方
法によって形成できる。

【００３０】本発明の電気光学装置の他の態様によれ
ば、前記第２コンタクトホールと第３コンタクトホール
とは、前記一方の基板上における相異なった平面位置に
開孔されている。

【００３１】この態様によれば、画素電極からドレイン
領域まで同じ平面位置で一つのコンタクトホールを開孔
する場合と比較して、コンタクトホールの径を小さくで
きる。即ち、コンタクトホールを深く開孔する程エッチ
ング精度は落ちるため、薄い半導体層における突き抜け
を防止するために、コンタクトホールの径を小さくでき
るドライエッチングを途中で停止して、最終的にウエッ
トエッチングで半導体層まで開孔するように工程を組ま
ねばならない。このため、指向性のないウエットエッチ
ングによりコンタクトホールの径が広がらざるを得ない
のである。これに対して本態様では、画素電極及びドレ
イン電極間を２つの直列な第２及び第３コンタクトホー
ルにより接続すればよいので、各コンタクトホールをド
ライエッチングにより開孔することが可能となるか、或
いは少なくともウエットエッチングにより開孔する距離
を短くすることが可能となる。この結果、第２及び第３
コンタクトホールの径を夫々小さくでき、第２コンタク
トホールにおける導電性の遮光層の表面に形成される窪
みや凹凸も小さくて済むので、その上方に位置する画素
電極部分における平坦化が促進される。更に、第３コン
タクトホールにおける画素電極の表面に形成される窪み
や凹凸も小さくて済むので、この画素電極部分における
平坦化が促進される。これらの結果、画素電極表面の窪
みや凹凸に起因する液晶等の電気光学物質におけるディ
スクリネーション等の不良が低減される。

【００３２】本発明の電気光学装置の他の態様によれ
ば、前記第２コンタクトホールと第３コンタクトホール
とは、前記一方の基板上における同一位置に開孔されて
いてもよい。

【００３３】この態様によれば、同一位置にコンタクト
ホールを開口しているため、コンタクトホールの形成に
よる開口領域の低減を防ぐことができる。

【００３４】尚、本発明の電気光学装置においては、図
５に示すように、第１層間絶縁層４上に形成された導電
性の遮光層８０ａと第２層間絶縁層７に形成された画素
電極９ａ及び半導体層１ａとのコンタクトは、コンタク
トホール８ａ及びコンタクトホール８ｂを介して、図５
（１）及び図５（２）に示すように同一の平面位置に形
成することができ、図５（３）に示すように異なる平面
位置に形成することもできる。尚、図５（２）に示す態
様では、（１）に示す態様に比べ、コンタクトホール８
ａ及び８ｂの幅を小さくできる。図５（３）に示す態様
では、コンタクトホール８ａ及び８ｂの穴径を小さくで
き、画素ピッチの微細化への対応性に優れると共に、製
造しやすい。

【００３５】本発明の電気光学装置の他の態様によれ
ば、前記基板と前記半導体層との間に、少なくとも前記
半導体層のチャネル領域を覆うように下地遮光膜を更に
備えたことを特徴とする。

【００３６】この態様によれば、下地遮光膜により、一
方の基板側からの戻り光等が薄膜トランジスタのチャネ
ル領域やＬＤＤ（Lightly Doped Drain)領域に入射する
事態を未然に防ぐことができ、これに起因した光電流の
発生により薄膜トランジスタの特性が劣化することを防
止できる。そして、この下地遮光膜により画素開口領域
の一部又は全部を規定することも可能となる。なお、こ
の下地遮光膜は以降のプロセスにおける加熱によって遮
光性が低下することがあるが、データ線上や走査線上及
び容量線上に島状に形成する本発明の遮光層と組み合わ
せることで、より十分な遮光性を確保できる。

【００３７】薄膜トランジスタの下側に下地遮光膜を備
えた態様では、前記下地遮光膜は、前記走査線の下に延
設されて定電位源に接続されてもよい。このように構成
すれば、下地遮光膜の電位が変動して、当該下地遮光膜
の上方に層間絶縁膜を介して設けられる薄膜トランジス
タにおける特性が劣化する事態を未然に防げる。或い
は、この下地遮光膜を備えた態様では、前記下地遮光膜
は、前記下地遮光膜と前記半導体膜との間に介在する他
の層間絶縁膜に開孔されたコンタクトホールを介して前
記容量線と電気的接続されてもよい。このように構成す
れば、容量線及び下地遮光膜の電位を同一にでき、容量
線及び下地遮光膜のいずれか一方を所定電位とする構成
を採れば、他方の電位も所定電位とできる。この結果、
容量線や下地遮光膜における電位揺れによる悪影響を低
減できる。また、下地遮光膜からなる配線と容量線とを
相互に冗長配線として機能させ得る。

【００３８】本発明の電気光学装置の製造方法は上記課
題を解決するために、基板に複数の走査線及び複数のデ
ータ線と、前記走査線及び前記データ線に接続された薄
膜トランジスタと、前記薄膜トランジスタに接続された
画素電極とを有する電気光学装置の製造方法であって、
前記基板上に、ソース・ドレイン領域並びに前記第１蓄
積容量電極となる半導体層を形成する工程と、前記半導
体層上に前記薄膜トランジスタのゲート絶縁膜及び前記
蓄積容量の誘電体膜を構成する絶縁薄膜を形成する工程
と、前記絶縁薄膜上に前記走査線及び前記容量線を夫々
形成する工程と、前記走査線及び前記容量線の上方に第
１層間絶縁膜を形成する工程と、前記ソース領域及び前
記ドレイン領域上の前記第１層間絶縁膜に第１及び第２
コンタクトホールを形成する工程と、前記第１コンタク
トホールを介して前記ソース領域に接続されるように前
記データ線を形成する工程と、前記データ線上に前記デ
ータ線に接続されるように第１導電層を形成するととも
に、前記ドレイン領域に接続されるように島状の第２導
電層を形成する工程と、第１及び第２導電層上に第２層
間絶縁膜を形成する工程と、前記第２導電層上の前記第
２層間絶縁膜に第３コンタクトホールを形成する工程
と、前記第３コンタクトホールを介して前記第２導電層
に接続されるように前記画素電極を形成する工程とを有
することを特徴とする。

【００３９】このような構成によれば、前述した本発明
の電気光学装置を比較的少ない工程数で且つ比較的簡単
な各工程を用いて製造できる。特に、第２導電層とデー
タ線とを形成するための第１及び第２コンタクトホール
を同時に形成することができ、少ない工程で電気光学装
置を製造することができる。

【００４０】本発明の電気光学装置の製造方法の一の態
様によれば、前記第１及び第２導電層は、データ線とは
異なる材料からなることを特徴とする。

【００４１】この態様によれば、データ線の形成材料と
は異なる材料を用いて、前記所定の領域に形成される島
状の第２導電層と同時に、前記データ線上に第１導電層
を形成でき、効率が良い。即ち、第１に、データ線を形
成するための膜を成膜後この膜をパターニングしてデー
タ線を形成し、次いで、導殿層を成膜後この膜をパター
ニングして第１及び第２導電層を形成する方法がある。
この場合、データ線の形成工程において、第１層間絶縁
膜上の相隣接するデータ線間であって走査線及び容量線
に沿って伸びる画素の非開口領域（以下、適宜島状領域
という）に、データ線の形成材料と同じ材料からなる島
状の第２導電層を残すことができる。

【００４２】第１の方法では、データ線に関しては、例
えば図６に示すように、データ線６ａだけの場合（図
（１））、データ線６ａの側面まで遮光層８０ｂが覆う
態様（同図（２））、データ線６ａの上面だけを遮光層
８０ｂが覆う態様（同図（３））がある。図６（２）及
び（３）の態様では、アルミニウムのヒロックに起因し
たショートを防止でき、また、ＩＴＯやＳｉＯ_２のエッ
チング液からＡｌデータ線を保護できる効果があり、こ
れらの効果は図６（３）の態様の方が高い。一方、島状
領域に関しては、図７に示すように、遮光層８０ａだけ
の場合（図７（１））、データ線の形成材料と同じ材料
からなる島状の遮光膜６ｃの側面まで遮光層８０ａが覆
う態様（同図（２））、データ線の形成材料と同じ材料
からなる島状の遮光膜６ｃの上面だけを遮光層８０ａが
覆う態様（同図（３））がある。図７（２）及び（３）
の態様では、アルミニウム等は抵抗が低いのでコンタク
ト抵抗を下げることが可能となる。

【００４３】第２に、データ線を形成するための膜及び
遮光層又は導電性の遮光層を形成するための膜を重ねて
成膜後、この積層膜をパターニングする方法がある。

【００４４】この場合、データ線に関しては図６（３）
の態様となり、島状領域に関しては図７（３）の態様と
なる。

【００４５】第３に、データ線を形成するための膜を成
膜後この膜をパターニングしてデータ線だけ形成し（島
状領域には形成しない）、次いで、導電性の遮光層と半
導体層とのコンタクトホールを形成し、その後、導電性
の遮光層形成するための膜を成膜後この膜をパターニン
グして導電性の遮光層を形成する方法がある。この場
合、データ線のコンタクトホールとは別に、導電性の遮
光層と半導体層とのコンタクトホールを形成しているの
で、半導体層とアルミニウムからＡｌＳｉが生じ悪影響
を及ぼすことを回避できる。

【００４６】尚、上記第１から第３の方法において、遮
光層又は導電性の遮光層を形成するための膜を先に成膜
し、データ線を形成するための膜を後から成膜すること
もできる。すなわち、上記第１から第３の方法におい
て、「データ線」と「遮光層又は導電性の遮光層」とを
入れ替えて読めば、前後又は上下関係を逆にした方法が
可能となる。

【００４７】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００４８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００４９】（電気光学装置の第１実施形態）本発明に
よる電気光学装置の第１実施形態である液晶装置の構成
について、図１から図４を参照して説明する。図１は、
液晶装置の画像表示領域を構成するマトリクス状に形成
された複数の画素における各種素子、配線等の等価回路
であり、図２は、データ線、走査線、画素電極、遮光膜
等が形成されたＴＦＴアレイ基板の相隣接する複数の画
素群の平面図であり、図３は、図２の部分平面図であ
り、図４は、図２のＢ−Ｂ’断面図である。尚、図１〜
図４においては、各層や各部材を図面上で認識可能な程
度の大きさとするため、各層や各部材毎に縮尺を異なら
しめてある。

【００５０】図１において、本実施形態における液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、画素電極９ａを制御するためのＴＦＴ３
０がマトリクス状に複数形成されており、画像信号が供
給されるデータ線６ａが当該ＴＦＴ３０のソースに電気
的に接続されている。データ線６ａに書き込む画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線６ａ同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ３０のゲートに走査線３ａが電気的に接続されてお
り、所定のタイミングで、走査線３ａにパルス的に走査
信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加す
るように構成されている。画素電極９ａは、ＴＦＴ３０
のドレインに電気的に接続されており、スイッチング素
子であるＴＦＴ３０を一定期間だけそのスイッチを閉じ
ることにより、データ線６ａから供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画
素電極９ａを介して液晶に書き込まれた所定レベルの画
像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）
に形成された対向電極（後述する）との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光を変調し、階
調表示を可能にする。ノーマリーホワイトモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過不可能とされ、ノーマリーブラックモードであれば、
印加された電圧に応じて入射光がこの液晶部分を通過可
能とされ、全体として液晶装置からは画像信号に応じた
コントラストを持つ光が出射する。ここで、保持された
画像信号がリークするのを防ぐために、画素電極９ａと
対向電極との間に形成される液晶容量と並列に蓄積容量
７０を付加する。例えば、画素電極９ａの電圧は、ソー
ス電圧が印加された時間よりも３桁も長い時間だけ蓄積
容量７０により保持される。これにより、保持特性は更
に改善され、コントラスト比の高い液晶装置が実現でき
る。

【００５１】図２において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的接続されている。

【００５２】本実施の形態では特に、図３に示すよう
に、データ線６ａ上には図中右下がりの斜線で示した導
電性の遮光層８０ｂ（以下、導電性遮光層と称す。）が
形成されており、また、図中右上がりの斜線で示した島
状領域には導電性遮光層８０ａが形成されている。

【００５３】図２において、画素電極９ａは、図３に示
した島状領域に夫々形成された導電性遮光層８０ａを中
継して、コンタクトホール８ａ及びコンタクトホール８
ｂを介して半導体層１ａのうち後述のドレイン領域に電
気的接続されている。また、半導体層１ａのうちチャネ
ル領域１ａ’（図中右下りの斜線の領域）に対向するよ
うに走査線３ａが配置されており、走査線３ａはゲート
電極として機能する。このように、走査線３ａとデータ
線６ａとの交差する個所には夫々、チャネル領域１ａ’
に走査線３ａがゲート電極として対向配置されたＴＦＴ
３０が設けられている。

【００５４】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って前段側（図中、上向き）に突出
した突出部とを有する。

【００５５】特に、矩形の導電性遮光層８０ａは夫々、
コンタクトホール８ａにより半導体層１ａのドレイン領
域に電気的接続されており、コンタクトホール８ｂによ
り画素電極９ａに電気的接続されており、ドレイン領域
と画素電極９ａとの間における中継用導電層或いはバッ
ファとして機能している。この導電性遮光層８０ａにつ
いては後に詳述する。

【００５６】また、図中右上がりの斜線で示した領域に
は夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側
を通るように、第１遮光膜１１ａが設けられている。よ
り具体的には図２において、第１遮光膜１１ａは夫々、
走査線３ａ及び容量線３ｂに沿って縞状に形成されてい
ると共に、データ線６ａに沿って形成されており、これ
らにより各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ
基板側から見て夫々覆う位置に設けられている。

【００５７】次に図４の断面図に示すように、液晶装置
は、透明な一方の基板の一例を構成するＴＦＴアレイ基
板１０と、これに対向配置される透明な他方の基板の一
例を構成する対向基板２０とを備えている。ＴＦＴアレ
イ基板１０は、例えば石英基板からなり、対向基板２０
は、例えばガラス基板や石英基板からなる。ＴＦＴアレ
イ基板１０には、画素電極９ａが設けられており、その
上側には、ラビング処理等の所定の配向処理が施された
配向膜１６が設けられている。画素電極９ａは例えば、
ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜か
らなる。また配向膜１６は例えば、ポリイミド薄膜など
の有機薄膜からなる。

【００５８】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００５９】ＴＦＴアレイ基板１０には、各画素電極９
ａに隣接する位置に、各画素電極９ａをスイッチング制
御する画素スイッチング用ＴＦＴ３０が設けられてい
る。

【００６０】対向基板２０には、更に図４に示すよう
に、各画素の非開口領域に、ブラックマスク或いはブラ
ックマトリクスと称される第２遮光膜２３が設けられて
いる。このため、対向基板２０の側から入射光が画素ス
イッチング用ＴＦＴ３０の半導体層１ａのチャネル領域
１ａ’やＬＤＤ領域１ｂ及び１ｃに侵入することはな
い。更に、第２遮光膜（下地遮光膜）２３は、コントラ
ストの向上、カラーフィルタを形成した場合における色
材の混色防止などの機能を有する。

【００６１】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
１３及び図１４参照）により囲まれた空間に電気光学物
質の一例である液晶が封入され、液晶層５０が形成され
る。液晶層５０は、画素電極９ａからの電界が印加され
ていない状態で配向膜１６及び２２により所定の配向状
態をとる。液晶層５０は、例えば一種又は数種類のネマ
ティック液晶を混合した液晶からなる。シール材は、二
つの基板１０及び２０をそれらの周辺で貼り合わせるた
めの、例えば光硬化性樹脂や熱硬化性樹脂からなる接着
剤であり、両基板間の距離を所定値とするためのグラス
ファイバー或いはガラスビーズ等のギャップ材（スペー
サ）が混入されている。

【００６２】更に図４に示すように、画素スイッチング
用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ
基板１０と各画素スイッチング用ＴＦＴ３０との間に
は、第１遮光膜１１ａが設けられている。第１遮光膜１
１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを
含む、金属単体、合金、金属シリサイド等から構成され
る。このような材料から構成すれば、ＴＦＴアレイ基板
１０上の第１遮光膜１１ａの形成工程の後に行われる画
素スイッチング用ＴＦＴ３０の形成工程における高温処
理により、第１遮光膜１１ａが破壊されたり溶融しない
ようにできる。第１遮光膜１１ａが形成されているの
で、ＴＦＴアレイ基板１０の側からの反射光（戻り光）
等が光に対して励起しやすい画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入
射する事態を未然に防ぐことができ、これに起因した光
電流の発生により画素スイッチング用ＴＦＴ３０の特性
が劣化することはない。

【００６３】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、層間絶縁膜１２が設
けられている。層間絶縁膜１２は、画素スイッチング用
ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａ
から電気的絶縁するために設けられるものである。更
に、層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に
形成されることにより、画素スイッチング用ＴＦＴ３０
のための下地膜としての機能をも有する。即ち、ＴＦＴ
アレイ基板１０の表面の研磨時における荒れや、洗浄後
に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の
劣化を防止する機能を有する。層間絶縁膜１２は、例え
ば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシ
リケートガラス）、ＢＳＧ（ボロンシリケートガラ
ス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの
高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜
等からなる。層間絶縁膜１２により、第１遮光膜１１ａ
が画素スイッチング用ＴＦＴ３０等を汚染する事態を未
然に防ぐこともできる。

【００６４】本実施形態では、半導体膜１ａを高濃度ド
レイン領域１ｅから延設して第１蓄積容量電極１ｆと
し、これに対向する容量線３ｂの一部を第２蓄積容量電
極とし、ゲート絶縁膜２を走査線３ａに対向する位置か
ら延設してこれらの電極間に挟持された第１誘電体膜と
することにより、第１蓄積容量７０ａが構成されてい
る。更に、この第２蓄積容量電極と対向する導電性遮光
層８０ａの一部を第３蓄積容量電極とし、これらの電極
間に第１層間絶縁膜４を介在させることにより、第２蓄
積容量７０ｂが形成されている。そして、これら第１及
び第２蓄積容量７０ａ及び７０ｂがコンタクトホール８
ａを介して並列接続されて蓄積容量７０が構成されてい
る。すなわち、導電性遮光層８０ａによる蓄積容量の増
加が可能となる。

【００６５】より詳細には、半導体層１ａの高濃度ドレ
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて画素スイッチング用ＴＦＴ３０を形成し、同じ
くデータ線６ａ及び走査線３ａに沿って伸びる容量線３
ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容
量電極１ｆとされ、絶縁膜２は誘電体膜として機能して
いる。特に第１蓄積容量７０ａの第１誘電体膜としての
絶縁膜２は、高温酸化によりポリシリコン膜上に形成さ
れるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄
く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量
７０ａは比較的小面積で大容量の蓄積容量として構成で
きる。また、図３に示したように相隣接するデータ線間
の領域を利用して、第２蓄積容量７０ｂは比較的小面積
の蓄積容量として構成できる。従って、これら第１及び
第２蓄積容量７０ａ及び７０ｂから立体的に構成される
蓄積容量７０は、データ線６ａ下の領域及び走査線３ａ
に沿って液晶のディスクリネーションが発生する領域
（即ち、容量線３ｂが形成された領域）という画素開口
領域を外れたスペースを有効に利用して、小面積で大容
量の蓄積容量とされる。

【００６６】図４において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ’、走査線３ａと半導体層１
ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体
層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ
及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１
ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度
ドレイン領域１ｅを備えている。高濃度ドレイン領域１
ｅには、複数の画素電極９ａのうちの対応する一つが導
電性遮光層８０ａを中継して接続されている。ソース領
域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述
のように、半導体層１ａに対し、ｎ型又はｐ型のチャネ
ルを形成するかに応じて所定濃度のｎ型用又はｐ型用の
ドーパントをドープすることにより形成されている。ｎ
型チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ３０として用いられることが多い。本実施形態で
は特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属
シリサイド等の合金膜などの遮光性且つ導電性の薄膜か
ら構成されている。また、第１層間絶縁膜４には、高濃
度ソース領域１ｄへ通じるコンタクトホール５及び高濃
度ドレイン領域１ｅへ通じるコンタクトホール８ａが各
々形成されている。この高濃度ソース領域１ｄへのコン
タクトホール５を介して、データ線６ａは高濃度ソース
領域１ｄに電気的接続されている。更に、第２層間絶縁
膜７には、導電性遮光層８０ａへ通じるコンタクトホー
ル８ｂが形成されている。このコンタクトホール８ｂを
介して、画素電極９ａは導電性遮光層８０ａに電気的接
続されており、更に導電性遮光層８０ａを中継してコン
タクトホール８ａを介して高濃度ドレイン領域１ｅに電
気的接続されている。前述の画素電極９ａは、このよう
に構成された第２層間絶縁膜７の上面に設けられてい
る。

【００６７】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００６８】また本実施形態では、画素スイッチング用
ＴＦＴ３０のゲート電極３ａを高濃度ソース領域１ｄ及
び高濃度ドレイン領域１ｅ間に１個のみ配置したシング
ルゲート構造としたが、これらの間に２個以上のゲート
電極を配置してもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート或いはトリプルゲート以上でＴＦＴを構成すれ
ば、チャネルとソース−ドレイン領域接合部のリーク電
流を防止でき、オフ時の電流を低減することができる。
これらのゲート電極の少なくとも１個をＬＤＤ構造或い
はオフセット構造にすれば、更にオフ電流を低減でき、
安定したスイッチング素子を得ることができる。

【００６９】図２及び図４に示すように、本実施形態の
液晶装置では、ＴＦＴアレイ基板１０上には、データ線
６ａ及び走査線３ｂが第１層間絶縁膜４を介して立体的
に相交差するように設けられている。そして、導電性遮
光層８０ａは、半導体層１ａと画素電極９ａとの間に介
在しており、高濃度ドレイン領域１ｅと画素電極９ａと
をコンタクトホール８ａ及び８ｂを経由して電気的接続
する。

【００７０】このため、画素電極９ａからドレイン領域
まで一つのコンタクトホールを開孔する場合と比較し
て、コンタクトホール８ａ及び８ｂの径を夫々小さくで
きる。即ち、一つのコンタクトホールを開孔する場合に
は、エッチング時の選択比が低いとコンタクトホールを
深く開孔する程エッチング精度は落ちるため、例えば５
０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜け
を防止するためには、コンタクトホールの径を小さくで
きるドライエッチングを途中で停止して、最終的にウエ
ットエッチングで半導体層まで開孔するように工程を組
まねばならない。或いは、ドライエッチングによる突き
抜け防止用のポリシリコン膜を別途設けたりする必要が
生じてしまうのである。

【００７１】これに対して本実施形態では、画素電極９
ａ及び高濃度ドレイン領域１ｅを２つの直列なコンタク
トホール８ａ及び８ｂにより接続すればよいので、これ
らコンタクトホール８ａ及び８ｂを夫々、ドライエッチ
ングにより開孔することが可能となるのである。或い
は、少なくともウエットエッチングにより開孔する距離
を短くすることが可能となるのである。但し、コンタク
トホール８ａを最後までドライエッチングで開孔すると
半導体層にプラズマによる電荷が流れＴＦＴの静電破壊
が起こるので、半導体層に達する前にドライエッチング
を止め、その後ウエットエッチングを行うことが好まし
い。また、コンタクトホール８ａ及び８ｂに夫々、若干
のテーパを付けるために、ドライエッチング後に敢えて
比較的短時間のウエットエッチングを行うようにしても
よい。ウエットエッチングの場合は、レジストとの界面
へのエッチング液のしみ込みや等方性エッチングにより
コンタクトホールに若干のテーパが付く。

【００７２】以上のように本実施形態によれば、コンタ
クトホール８ａ及び８ｂの径を夫々小さくでき、コンタ
クトホール８ａの上方に形成される窪みや凹凸も小さく
て済むので、その上方に位置する画素電極９ａの部分に
おける平坦化が促進される。更に、コンタクトホール８
ｂにおける画素電極９ａの表面に形成される窪みや凹凸
も小さくて済むので、この画素電極９ａの部分における
平坦化が促進される。これらの結果、画素電極９ａの表
面の窪みや凹凸に起因する液晶層５０におけるディスク
リネーション（配向不良）が低減され、最終的には当該
液晶装置により高品位の画像表示が可能となる。例え
ば、導電性遮光層８０ａと画素電極９ａとの間に介在す
る第２層間絶縁膜７の層厚を数千オングストローム程度
にしておけば、上述した画素電極９ａの表面における窪
みや凹凸に、より直接的に影響するコンタクトホール８
ｂの径を非常に小さくできる。また、これらコンタクト
ホール８ａ及び８ｂが開孔された平面位置に発生する凹
凸が、相重なって凹凸が増幅する事態を回避できる。よ
って、これらのコンタクトホールにおける良好なコンタ
クトが期待できる。

【００７３】尚、本実施形態では、導電性遮光層８０ａ
は、主として高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、
Ｍｏ及びＰｂなどの金属シリサイド等から構成される。
このため金属シリサイド膜と層間絶縁膜（即ち、ガラス
膜やシリコン膜）とのエッチングにおける選択比が大き
く異なるため、前述の如きドライエッチングによる導電
性遮光層８０ａの突き抜けの可能性は殆ど無い。

【００７４】導電性遮光層８０ａの層厚は、例えば５０
ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０
ｎｍ程度の厚みがあれば、製造プロセスにおけるコンタ
クトホール８ｂの開孔時に突き抜ける可能性は低くな
り、また５００ｎｍ程度であれば画素電極９ａの表面の
凹凸は問題とならないか或いは比較的容易に平坦化可能
だからである。

【００７５】本実施形態では、第１遮光膜１１ａがＴＦ
Ｔアレイ基板１０側から見て走査線３ａ、容量線３ｂ及
びデータ線６ａを覆うように即ち、各画素を囲む格子状
の非開口領域の全域に設けられている。更に、層間絶縁
膜１２には、容量線３ｂと第１遮光膜１１ａとを電気的
接続するコンタクトホール１５が設けられている。容量
線３ｂ及び第１遮光膜１１ａは、基板周辺領域におい
て、定電位配線に接続されている。従って、第１遮光膜
１１ａは、画素開口領域を規定する機能と共に容量線３
ｂの定電位配線又は冗長配線としての機能を有する。こ
のように構成すれば、第１遮光膜１１ａ単独で画素開孔
領域を規定することが可能となる。更に、容量線３ｂ及
び第１遮光膜１１ａの電位を同一の一定電位にでき、容
量線３ｂや第１遮光膜１１ａにおける電位揺れによる画
像信号やＴＦＴ３０への悪影響を低減できる。

【００７６】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、第１の蓄積容量７０ａの第
１誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶
縁膜２とは、同一の高温酸化膜等からなり、第１蓄積容
量電極１ｆと画素スイッチング用ＴＦＴ３０のチャネル
形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ等
とは、同一の半導体層１ａからなる。このため、ＴＦＴ
アレイ基板１０上に形成される積層構造を単純化でき、
更に、後述の電気光学装置の製造方法において、同一の
薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成
でき、蓄積容量７０ａの第１誘電体膜及びゲート絶縁膜
２を同時に形成できる。

【００７７】本実施形態では特に、導電性遮光層８０ａ
は、導電性の遮光膜からなる。従って、導電性遮光層８
０ａにより、各画素開口領域を少なくとも部分的に規定
することが可能となる。また、導電性遮光層８０ａによ
り、あるいはデータ線６ａ等の遮光性を有する配線のＴ
ＦＴ基板１０に形成された遮光性を有する膜との組み合
わせで画素開口部を規定することにより、対向基板２０
側の第２遮光膜を省略することも可能である。対向基板
２０上の第２遮光膜２３ではなく、ＴＦＴアレイ基板１
０上に遮光膜として導電性遮光層８０ａ設ける構成は、
製造プロセスにおけるＴＦＴアレイ基板１０と対向基板
２０との位置ずれによって画素開口率の低下を招かない
点で極めて有利である。

【００７８】尚、対向基板２０上の第２遮光膜２３は、
主に入射光による液晶装置の温度上昇を抑える目的で、
小さ目（幅狭）に形成して画素開口領域を規定しないよ
うに構成してもよい。このように第２遮光膜２３をＴＦ
Ｔアレイ基板における遮光領域よりも小さ目に形成して
おけば、製造プロセスにおける両基板間の多少の位置ず
れによっては画素開口領域が小さくならないで済む。

【００７９】導電性遮光層８０ａ、８０ｂは、高融点金
属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂなどの金
属シリサイド等から構成される。このように構成すれ
ば、導電性遮光層８０ａ形成工程の後に行われる高温処
理により、導電性遮光層８０ａが破壊されたり溶融しな
いようにできる。

【００８０】更に、これらの高融点金属のシリサイドと
画素電極９ａを構成するＩＴＯ（Indium Tin Oxide）膜
との相性はよいため、コンタクトホール８ｂを介して導
電性遮光層８０ａ及び画素電極９ａ間で良好なコンタク
トがとれる。

【００８１】また本実施形態では特に、遮光膜からなる
導電性遮光層８０ａは、図３に示すように、ＴＦＴアレ
イ基板１０上における平面形状が相隣接するデータ線６
ａ間を走査線３ａ及び容量線３ｂに沿って伸びる画素の
非開口領域に、島状に形成されている。従って、画素開
口領域の走査線３ａに沿った辺のより多くの部分を規定
することが可能となる。

【００８２】尚、走査線３ａと画素電極９ａとが隣接す
る側（図２で下側）における画素開口領域の走査線３ａ
に沿った辺については、第１遮光膜１１ａや第２遮光膜
２３により規定すればよい。また、画素開口領域のデー
タ線６ａに沿った辺については、Ａｌ等からなるデータ
線６ａ或いは第１遮光膜１１ａや第２遮光膜２３により
規定すればよい。

【００８３】（電気光学装置の第１実施形態における製
造プロセス）次に、以上のような構成を持つ実施形態に
おける液晶装置の製造プロセスについて、図８から図１
１を参照して説明する。尚、図８から図１１は各工程に
おけるＴＦＴアレイ基板側の各層を、図４と同様に図２
のＢ−Ｂ’断面に対応させて示す工程図である。

【００８４】先ず図８の工程（１）に示すように、石英
基板、ハードガラス等のＴＦＴアレイ基板１０を用意す
る。ここで、好ましくはＮ２（窒素）等の不活性ガス雰
囲気且つ約９００〜１３００℃の高温でアニール処理
し、後に実施される高温プロセスにおけるＴＦＴアレイ
基板１０に生じる歪みが少なくなるように前処理してお
く。即ち、製造プロセスにおける最高温で高温処理され
る温度に合わせて、事前にＴＦＴアレイ基板１０を同じ
温度かそれ以上の温度で熱処理しておく。そして、この
ように処理されたＴＦＴアレイ基板１０の全面に、Ｔ
ｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリ
サイド等の金属合金膜を、スパッタリングにより、１０
０〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの
層厚の遮光膜１１を形成する。尚、遮光膜１１上には、
表面反射を緩和するためにポリシリコン膜等の反射防止
膜を形成しても良い。

【００８５】次に工程（２）に示すように、該形成され
た遮光膜１１上にフォトリソグラフィにより第１遮光膜
１１ａのパターン（図２参照）に対応するレジストマス
クを形成し、該レジストマスクを介して遮光膜１１に対
しエッチングを行うことにより、第１遮光膜１１ａを形
成する。

【００８６】次に工程（３）に示すように、第１遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる層間絶縁膜１２を形成する。この層間絶縁膜
１２の層厚は、例えば、約５００〜２０００ｎｍとす
る。

【００８７】次に工程（４）に示すように、層間絶縁膜
１２の上に、約４５０〜５５０℃、好ましくは約５００
℃の比較的低温環境中で、流量約４００〜６００ｃｃ／
ｍｉｎのモノシランガス、ジシランガス等を用いた減圧
ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によ
り、アモルファスシリコン膜を形成する。その後、窒素
雰囲気中で、約６００〜７００℃にて約１〜１０時間、
好ましくは、４〜６時間のアニール処理を施することに
より、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、
好ましくは約１００ｎｍの厚さとなるまで固相成長させ
る。固相成長させる方法としては、ＲＴＡ（Rapid Ther
mal Anneal)を使ったアニール処理でも良いし、エキシ
マレーザー等を用いたレーザーアニールでも良い。

【００８８】この際、図４に示した画素スイッチング用
ＴＦＴ３０として、ｎチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル領域にＳ
ｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ
族元素のドーパントを僅かにイオン注入等によりドープ
しても良い。また、画素スイッチング用ＴＦＴ３０をｐ
チャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリ
ウム）、Ｉｎ（インジウム）などのIII族元素のドーパ
ントを僅かにイオン注入等によりドープしても良い。
尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法
等によりポリシリコン膜１を直接形成しても良い。或い
は、減圧ＣＶＤ法等により堆積したポリシリコン膜にシ
リコンイオンを打ち込んで一旦非晶質化（アモルファス
化）し、その後アニール処理等により再結晶化させてポ
リシリコン膜１を形成しても良い。

【００８９】次に工程（５）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図２に示した
如き第1蓄積容量電極１ｆを含む所定パターンを有する
半導体層１ａを形成する。

【００９０】次に工程（６）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａと共に第１
蓄積容量電極１ｆを約９００〜１３００℃の温度、好ま
しくは約１０００℃の温度により熱酸化することによ
り、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２
ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ
法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリ
コン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚
さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含
む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲー
ト絶縁膜２と共に蓄積容量形成用の第１誘電体膜を形成
する。この結果、第１蓄積容量電極１ｆの厚さは、約３
０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの
厚さとなり、ゲート絶縁膜２及び第1誘電体膜の厚さ
は、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１
００ｎｍの厚さとなる。このように高温熱酸化時間を短
くすることにより、特に８インチ程度の大型基板を使用
する場合に熱によるそりを防止することができる。但
し、ポリシリコン層１を熱酸化することのみにより、単
一層構造を持つゲート絶縁膜２を形成してもよい。

【００９１】次に工程（８）に示すように、フォトリソ
グラフィ工程、エッチング工程等によりレジスト層５０
０を第１蓄積容量電極１ｆとなる部分を除く半導体層１
ａ上に形成した後、例えばＰイオンをドーズ量約３×１
０^１２／ｃｍ^２でドープして、第1蓄積容量電極１ｆを
低抵抗化する。

【００９２】次に工程（９）に示すように、レジスト層
５００を除去した後、減圧ＣＶＤ法等によりポリシリコ
ン層３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリ
コン膜３を導電化する。又は、Ｐイオンをポリシリコン
層膜３の成膜と同時に導入したドープトシリコン膜を用
いてもよい。ポリシリコン層３の層厚は、約１００〜５
００ｎｍの厚さ、好ましくは約３００ｎｍに体積する。

【００９３】次に図９の工程（１０）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。これらの容量線
３ｂ（走査線３ａ）の層厚は、例えば、約３５０ｎｍと
される。走査線３ａ及び容量線３ｂは、高融点金属や金
属シリサイド等の金属合金膜で形成しても良いし、ポリ
シリコン膜等と組み合わせた多層配線としても良い。

【００９４】次に工程（１１）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａ（ゲート電極）を拡散マス
クとして、ＰなどのＶ族元素のドーパントを低濃度で
（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドー
ズ量にて）ドープする。これにより走査線３ａ下の半導
体層１ａはチャネル領域１ａ’となる。この不純物のド
ープにより容量線３ｂ及び走査線３ａも低抵抗化され
る。

【００９５】次に工程（１２）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、走査線
３ａよりも幅の広いマスクでレジスト層６００を走査線
３ａ上に形成した後、同じくＰなどのＶ族元素のドーパ
ントを高濃度で（例えば、Ｐイオンを１〜３×１０^１５
／ｃｍ^２のドーズ量にて）ドープする。また、画素スイ
ッチング用ＴＦＴ３０をｐチャネル型とする場合、半導
体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイ
ン領域１ｅを形成するために、ＢなどのIII族元素のド
ーパントを用いてドープする。尚、例えば、低濃度のド
ープを行わずに、オフセット構造のＴＦＴとしてもよ
く、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等
を用いたイオン注入技術によりセルフアライン型のＴＦ
Ｔとしてもよい。この不純物のドープにより容量線３ｂ
及び走査線３ａも更に低抵抗化される。

【００９６】尚、これらのＴＦＴ３０の素子形成工程と
並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ
から構成される相補型構造を持つデータ線駆動回路、走
査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の
周辺部に形成してもよい。このように、本実施形態にお
いて画素スイッチング用ＴＦＴ３０は半導体層をポリシ
リコンで形成するので、画素スイッチング用ＴＦＴ３０
の形成時にほぼ同一工程で、周辺回路を形成することが
でき、製造上有利である。

【００９７】次に工程（１３）に示すように、レジスト
層６００を除去した後、容量線３ｂ及び走査線３ａ並び
にゲート絶縁膜２（第１誘電体膜）上に、例えば、常圧
又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、
ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、
窒化シリコン膜や酸化シリコン膜等からなる第１層間絶
縁膜４を形成する。第１層間絶縁膜４の層厚は、約５０
０〜１５００ｎｍが好ましい。第１層間絶縁膜４の層厚
が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ
間における寄生容量カップリングは余り又は殆ど問題と
ならない。

【００９８】次に工程（１４）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃のアニール処理を２０分程度行った後、
データ線６ａに対するコンタクトホール５を開孔する。
また、走査線３ａや容量線３ｂを基板周辺領域において
図示しない配線と接続するためのコンタクトホールも、
コンタクトホール５と同一の工程により第１層間絶縁膜
４に開孔する。

【００９９】次に、工程（１５）に示すように、第１層
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜５００ｎｍの厚さ、好ましくは約３００
ｎｍに堆積する。

【０１００】次に工程（１６）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａを形成する。

【０１０１】次に図１０の工程（１７）に示すように、
第１層間絶縁膜４に、画素電極に対するコンタクトホー
ル８ａを開孔する。

【０１０２】次に工程（１８）に示すように、第１層間
絶縁膜４及びコンタクトホール８ａを介して覗く高濃度
ドレイン領域１ｅの全面に、第１遮光膜１１ａと同じ
く、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属シリ
サイド等の膜をスパッタ処理により堆積して、５０〜５
００ｎｍ程度の層厚の導電性遮光層８０を形成する。５
０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂ
を開孔する時に突き抜ける可能性は殆どない。尚、この
導電性遮光層８０上には、表面反射を緩和するためにポ
リシリコン膜等の反射防止膜を形成しても良い。

【０１０３】次に工程（１９）に示すように、該形成さ
れた導電性遮光層８０上にフォトリソグラフィにより導
電性遮光層８０ａ及び導電性遮光層８０ｂのパターン
（図３参照）に対応するレジストマスクを形成し、該レ
ジストマスクを介して導電性遮光層８０に対しエッチン
グを行うことにより、第３蓄積容量電極を含む導電性遮
光層８０ａ、及び導電性遮光層８０ｂを形成する。

【０１０４】次に工程（２０）に示すように、導電性遮
光層８０ａ及び８０ｂ上を覆うように、例えば、常圧又
は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第２層間絶縁
膜７を形成する。第２層間絶縁膜７の層厚は、約５００
〜１５００ｎｍが好ましい。

【０１０５】次に図１１の工程（２１）に示すように、
画素電極９ａと導電性遮光層８０ａとを電気的接続する
ためのコンタクトホール８ｂを、反応性イオンエッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより形成する。また、テーパー状にするためにウェ
ットエッチングを用いても良い。

【０１０６】次に工程（２２）に示すように、第２層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に工程（２３）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、当該液晶装置を反射型の液晶装置に用いる場
合には、Ａｌ等の反射率の高い不透明な材料から画素電
極９ａを形成してもよい。

【０１０７】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図４参照）が形成される。

【０１０８】他方、図４に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
額縁としての第３遮光膜５３（図１３及び図１４参照）
が、例えば金属クロムをスパッタした後、フォトリソグ
ラフィ工程、エッチング工程を経て形成される。尚、こ
れらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの
金属材料の他、カーボンやＴｉをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。尚、
ＴＦＴアレイ基板１０上で、データ線６ａ、導電性遮光
層８０ａ及び８０ｂ、第１遮光膜１１ａ等で遮光領域を
規定すれば、対向基板２０上の第２遮光膜２３や第３遮
光膜を省くことができる。

【０１０９】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図４参照）が形成される。

【０１１０】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材（図１３及び図１４参
照）により貼り合わされ、真空吸引等により、両基板間
の空間に、例えば複数種類のネマティック液晶を混合し
てなる液晶が吸引されて、所定層厚の液晶層５０が形成
される。

【０１１１】（電気光学装置の第２実施形態）本発明に
よる電気光学装置の第２実施形態である液晶装置の構成
について、図１２を参照して説明する。図１２は、第１
実施形態における図２の平面図のＢ−Ｂ’断面に対応す
る第２実施形態の断面図である。尚、図１２に示した第
２実施形態において図４に示した第１実施形態と同様の
構成要素については、同様の参照符号を付し、その説明
は省略する。また、図１２においては、各層や各部材を
図面上で認識可能な程度の大きさとするため、各層や各
部材毎に縮尺を異ならしめてある。

【０１１２】図１２において、第２実施形態では第１実
施形態とは異なり、導電性遮光層８０ａの下に、データ
線と同じ材料からなり、データ線形成時に同時に形成さ
れた層が形成されている。この層の平面形状は、島状の
導電性遮光層８０ａの形状と同じである。その他の構成
については第１実施形態の場合と同様である。

【０１１３】第２実施形態によれば、データ線の形成材
料であるアルミニウム等は抵抗が低いのでコンタクト抵
抗を下げることが可能となる。

【０１１４】尚、第１及び第２実施形態では、第２層間
絶縁膜７の平坦化により画素電極９ａが平坦化されてい
る。第２層間絶縁膜７の平坦化は、例えば、ＣＭＰ（Ch
emical Mechanical Polishing）処理、スピンコート処
理、リフロー法等により行ったり、有機ＳＯＧ（Spin O
n Glass)膜、無機ＳＯＧ膜、ポリイミド膜等を利用して
行えばよい。

【０１１５】（電気光学装置の全体構成）以上のように
構成された各実施形態における液晶装置の全体構成を図
１３及び図１４を参照して説明する。尚、図１３は、Ｔ
ＦＴアレイ基板１０をその上に形成された各構成要素と
共に対向基板２０の側から見た平面図であり、図１４
は、図１２のＨ−Ｈ’断面図である。

【０１１６】図１３において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る画像表示領域の周辺を規定す
る額縁としての第３遮光膜５３が設けられている。シー
ル材５２の外側の領域には、データ線６ａに画像信号を
所定タイミングで供給することによりデータ線６ａを駆
動するデータ線駆動回路１０１及び実装端子１０２がＴ
ＦＴアレイ基板１０の一辺に沿って設けられており、走
査線３ａに走査信号を所定タイミングで供給することに
より走査線３ａを駆動する走査線駆動回路１０４が、こ
の一辺に隣接する２辺に沿って設けられている。走査線
３ａに供給される走査信号遅延が問題にならないのなら
ば、走査線駆動回路１０４は片側だけでも良いことは言
うまでもない。また、データ線駆動回路１０１を画像表
示領域の辺に沿って両側に配列してもよい。例えば奇数
列のデータ線６ａは画像表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線は前記画像表示領域の反対側の辺に沿って
配設されたデータ線駆動回路から画像信号を供給するよ
うにしてもよい。この様にデータ線６ａを櫛歯状に駆動
するようにすれば、データ線駆動回路の占有面積を拡張
することができるため、複雑な回路を構成することが可
能となる。更にＴＦＴアレイ基板１０の残る一辺には、
画像表示領域の両側に設けられた走査線駆動回路１０４
間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部の少なくとも１箇所に
おいては、ＴＦＴアレイ基板１０と対向基板２０との間
で電気的導通をとるための導通材１０６が設けられてい
る。そして、図１４に示すように、図１３に示したシー
ル材５２とほぼ同じ輪郭を持つ対向基板２０が当該シー
ル材５２によりＴＦＴアレイ基板１０に固着されてい
る。尚、ＴＦＴアレイ基板１０上には、これらのデータ
線駆動回路１０１、走査線駆動回路１０４等に加えて、
複数のデータ線６ａに画像信号を所定のタイミングで印
加するサンプリング回路１０３、複数のデータ線６ａに
所定電圧レベルのプリチャージ信号を画像信号に先行し
て各々供給するプリチャージ回路、製造途中や出荷時の
当該液晶装置の品質、欠陥等を検査するための検査回路
等を形成してもよい。尚、本実施の形態によれば、対向
基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０の
遮光領域よりも小さく形成すれば良い。また、液晶装置
の用途により、第２遮光膜２３は容易に取り除くことが
できる。

【０１１７】以上図１から図１４を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated Bondingテープオー
トメイテッドボンディング)基板）上に実装された駆動
用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられ
た異方性導電フィルムを介して電気的及び機械的に接続
するようにしてもよい。また、対向基板２０の投射光が
入射する側及びＴＦＴアレイ基板１０の出射光が出射す
る側には各々、例えば、ＴＮ（Twisted Nematicツイス
テッドネマティック）モード、ＶＡ(Vertically Aligne
d)ＳＴＮ（スーパーＴＮ）モード、ＰＢＬＣ(Polymer D
ispersed Liquid Crystal)モードＤ−ＳＴＮ（ダブル−
ＳＴＮ）モード等の動作モードや、ノーマリーホワイト
モード／ノーマリーブラックモードの別に応じて、偏光
フィルム、位相差フィルム、偏光板などが所定の方向で
配置される。

【０１１８】以上説明した各実施形態における液晶装置
は、カラー液晶プロジェクタに適用されるため、３枚の
液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブ
として各々用いられ、各パネルには各々ＲＧＢ色分解用
のダイクロイックミラーを介して分解された各色の光が
投射光として各々入射されることになる。従って、各実
施形態では、対向基板２０に、カラーフィルタは設けら
れていない。しかしながら、第２遮光膜２３の形成され
ていない画素電極９ａに対向する所定領域にＲＧＢのカ
ラーフィルタをその保護膜と共に、対向基板２０上に形
成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲ
ＧＢに対向する画素電極９ａ下にカラーレジスト等でカ
ラーフィルタ層を形成することも可能である。このよう
にすれば、液晶プロジェクタ以外の直視型や反射型のカ
ラー液晶テレビなどのカラー液晶装置に各実施形態にお
ける液晶装置を適用できる。更に、対向基板２０上に１
画素1個対応するようにマイクロレンズを形成してもよ
い。このようにすれば、入射光の集光効率を向上するこ
とで、明るい液晶装置が実現できる。更にまた、対向基
板２０上に、何層もの屈折率の相違する干渉層を堆積す
ることで、光の干渉を利用して、ＲＧＢ色を作り出すダ
イクロイックフィルタを形成してもよい。このダイクロ
イックフィルタ付き対向基板によれば、より明るいカラ
ー液晶装置が実現できる。

【０１１９】以上説明した各実施形態における液晶装置
では、従来と同様に入射光を対向基板２０の側から入射
することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域
１ｂ、１ｃに光が入射することを防ぐことが出来、高画
質の画像を表示することが可能である。ここで、従来
は、ＴＦＴアレイ基板１０の裏面側での反射を防止する
ために、反射防止用のＡＲ（Anti Reflection)被膜され
た偏光板を別途配置したり、ＡＲフィルムを貼り付ける
必要があったが、各実施形態では、ＴＦＴアレイ基板１
０の表面と半導体層１ａの少なくともチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１
ａが形成されているため、このようなＡＲ被膜された偏
光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０
そのものをＡＲ処理した基板を使用する必要が無くな
る。従って、各実施形態によれば、材料コストを削減で
き、また偏光板貼り付け時に、ごみ、傷等により、歩留
まりを落とすことがなく大変有利である。また、耐光性
が優れているため、明るい光源を使用したり、偏光ビー
ムスプリッタにより偏光変換して、光利用効率を向上さ
せても、光によるクロストーク等の画質劣化を生じな
い。

【０１２０】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施形態は有効である。

【図面の簡単な説明】

【図１】電気光学装置の第１実施形態である液晶装置に
おける画像表示領域を構成するマトリクス状の複数の画
素に設けられた各種素子、配線等の等価回路である。

【図２】第１実施形態の液晶装置におけるデータ線、走
査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基
板の相隣接する複数の画素群の平面図である。

【図３】図２の部分平面図である。

【図４】図２のＢ−Ｂ’断面図である。

【図５】導電性の遮光層と画素電極及び半導体層とのコ
ンタクトの態様を説明するための部分断面図である。

【図６】データ線上に形成する遮光層の態様を説明する
ための部分断面図である。

【図７】所定の島状領域に形成する遮光層の態様を説明
するための部分断面図である。

【図８】第１実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その１）である。

【図９】第１実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その２）である。

【図１０】第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その３）である。

【図１１】第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その４）である。

【図１２】電気光学装置の第２実施形態である液晶装置
の断面図である。

【図１３】各実施形態の液晶装置におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。

【図１４】図１２のＨ−Ｈ’断面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…ゲート絶縁膜 ３ａ…走査線 ３ｂ…容量線（第２蓄積容量電極） ４…第１層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第２層間絶縁膜 ８ａ…コンタクトホール ８ｂ…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ、１１ｂ…第１遮光膜 １２…層間絶縁膜 １５…コンタクトホール １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ３０…画素スイッチング用ＴＦＴ ５０…液晶層 ５２…シール材 ５３…第３遮光膜 ７０…蓄積容量 ７０ａ…第１蓄積容量 ７０ｂ…第２蓄積容量 ８０…遮光層 ８０ａ…導電性遮光層 ８０ｂ…導電性遮光層第２蓄積容量 ８１…第２誘電体膜 １０１…データ線駆動回路 １０４…走査線駆動回路

フロントページの続き Ｆターム(参考） 2H092 GA51 JA25 JA33 JA35 JA46 JB51 JB64 JB69 KA04 KA05 KA10 KA22 KB25 MA05 MA07 MA08 MA13 MA18 MA19 MA27 MA29 MA30 MA37 NA01 NA04 NA07 NA16 PA02 PA04 PA06 PA08 PA09 5C058 AA06 AB01 AB02 BA25 BA35 5C094 AA05 AA07 BA03 BA43 CA19 DA13 DB04 EA03 EA04 EA07 ED15 FB12 FB15 FB19 GB01 5F110 AA21 BB01 BB02 BB04 CC02 DD02 DD03 DD12 DD13 DD14 DD25 EE04 EE05 EE09 FF02 FF03 FF09 FF23 FF32 GG02 GG13 GG15 GG25 GG32 GG47 GG52 GG53 HJ01 HJ04 HJ13 HJ23 HL02 HL03 HL04 HL05 HL07 HL14 HL23 HM14 HM15 HM18 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN44 NN46 NN54 PP03 PP10 PP33 QQ11

Claims (12)

【特許請求の範囲】
1. 【請求項１】 基板に複数の走査線及び複数のデータ線
   と、前記走査線及び前記データ線に接続された薄膜トラ
   ンジスタと、前記薄膜トランジスタに接続された画素電
   極とを有する電気光学装置であって、 前記薄膜トランジスタのソース領域及びドレイン領域と
   なる半導体層と、前記半導体層上にゲート絶縁膜を介し
   て配置されたゲート電極と、前記ゲート電極上に配置さ
   れた第１層間絶縁膜と、前記第１層間絶縁膜上に配置さ
   れた第２層間絶縁膜とを有し、 前記データ線は、前記第１層間絶縁膜に形成された第１
   コンタクトホールを介して前記半導体層のソース領域に
   接続されるように配置されてなり、 前記データ線上には前記データ線に接続されるように配
   置された第１導電層が配置されてなり、 前記第１導電層と同一層からなる第２導電層が、前記第
   １層間絶縁膜に形成された第２コンタクトホールを介し
   て前記半導体層のドレイン領域に接続されるとともに、
   前記第２層間絶縁膜に形成された第３コンタクトホール
   を介して前記画素電極に接続されるように島状に配置さ
   れてなることを特徴とする電気光学装置。
2. 【請求項２】 前記第1及び第２導電層は遮光性を有す
   ることを特徴とする請求項１に記載の電気光学装置。
3. 【請求項３】 前記薄膜トランジスタに接続された蓄積
   容量を有し、 前記蓄積容量は、前記ドレイン領域を構成する半導体層
   から延設されてなる第１蓄積容量電極と、前記ゲート電
   極と同一材料からなる容量線の一部からなる第２蓄積容
   量電極との間に前記ゲート絶縁膜と同一層からなる絶縁
   薄膜を有することにより構成される第１蓄積容量と、 前記第２蓄積容量電極と前記第２導電層との間に前記第
   １層間絶縁膜を有することにより構成される第２蓄積容
   量とを備えたことを特徴とする請求項１又は２に記載の
   電気光学装置。
4. 【請求項４】 前記第１及び第２導電層は、前記データ
   線とは異なる材料からなることを特徴とする請求項１か
   ら３のいずれか一項に記載の電気光学装置。
5. 【請求項５】 前記第１及び第２導電層は、主として金
   属シリサイドからなることを特徴とする請求項１から４
   のいずれか一項に記載の電気光学装置。
6. 【請求項６】 前記第１層間絶縁膜は、絶縁性の高誘電
   率材料からなることを特徴とする請求項１から５のいず
   れか一項に記載の電気光学装置。
7. 【請求項７】 前記絶縁性の高誘電率材料は、チタン酸
   バリウム、ＢＳＴ、ＲｕＯ２、酸窒化珪素、酸化タンタ
   ル、窒化珪素、酸化珪素から選ばれる一以上の材料から
   なることを特徴とする請求項６に記載の電気光学装置。
8. 【請求項８】 前記第２コンタクトホールと第３コンタ
   クトホールとは、前記一方の基板上における相異なった
   平面位置に開孔されていることを特徴とする請求項２か
   ら７のいずれか一項に記載の電気光学装置。
9. 【請求項９】 前記第２コンタクトホールと第３コンタ
   クトホールとは、前記一方の基板上における同一位置に
   開孔されていることを特徴とする請求項２から７のいず
   れか一項に記載の電気光学装置。
10. 【請求項１０】 前記基板と前記半導体層との間に、少
    なくとも前記半導体層のチャネル領域を覆うように下地
    遮光膜を更に備えたことを特徴とする請求項１から９の
    いずれか一項に記載の電気光学装置。
11. 【請求項１１】 基板に複数の走査線及び複数のデータ
    線と、前記走査線及び前記データ線に接続された薄膜ト
    ランジスタと、前記薄膜トランジスタに接続された画素
    電極とを有する電気光学装置の製造方法であって、 前記基板上に、ソース・ドレイン領域並びに前記第１蓄
    積容量電極となる半導体層を形成する工程と、 前記半導体層上に前記薄膜トランジスタのゲート絶縁膜
    及び前記蓄積容量の誘電体膜を構成する絶縁薄膜を形成
    する工程と、 前記絶縁薄膜上に前記走査線及び前記容量線を夫々形成
    する工程と、 前記走査線及び前記容量線の上方に第１層間絶縁膜を形
    成する工程と、 前記ソース領域及び前記ドレイン領域上の前記第１層間
    絶縁膜に第１及び第２コンタクトホールを形成する工程
    と、 前記第１コンタクトホールを介して前記ソース領域に接
    続されるように前記データ線を形成する工程と、 前記データ線上に前記データ線に接続されるように第１
    導電層を形成するとともに、前記ドレイン領域に接続さ
    れるように島状の第２導電層を形成する工程と、 第１及び第２導電層上に第２層間絶縁膜を形成する工程
    と、 前記第２導電層上の前記第２層間絶縁膜に第３コンタク
    トホールを形成する工程と、 前記第３コンタクトホールを介して前記第２導電層に接
    続されるように前記画素電極を形成する工程とを有する
    ことを特徴とする電気光学装置の製造方法。
12. 【請求項１２】 前記第１及び第２導電層は、前記デー
    タ線とは異なる材料からなることを特徴とする請求項１
    １に記載の電気光学装置の製造方法。