JP2870072B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2870072B2 JP2870072B2 JP33604989A JP33604989A JP2870072B2 JP 2870072 B2 JP2870072 B2 JP 2870072B2 JP 33604989 A JP33604989 A JP 33604989A JP 33604989 A JP33604989 A JP 33604989A JP 2870072 B2 JP2870072 B2 JP 2870072B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- storage capacitor
- pixel electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶テレビ等に組み込まれるアクテ
ィブマトリクス型の液晶表示装置に係り、特にはその表
示特性を向上させるために蓄積容量の付加された液晶表
示装置に関する。
ィブマトリクス型の液晶表示装置に係り、特にはその表
示特性を向上させるために蓄積容量の付加された液晶表
示装置に関する。
第９図は従来の液晶表示装置の平面図であり、第10図
は第９図におけるＡ−Ａ断面図である。
は第９図におけるＡ−Ａ断面図である。
従来の液晶表示装置は、第10図に示されるように、薄
膜トランジスタパネル１と、これに対向して配置された
対向パネル２と、これら２つのパネル間に封入された液
晶３とから構成されている。なお、第９図には、対向パ
ネル２と液晶３を省略して薄膜トランジスタパネル１の
みが示されている。
膜トランジスタパネル１と、これに対向して配置された
対向パネル２と、これら２つのパネル間に封入された液
晶３とから構成されている。なお、第９図には、対向パ
ネル２と液晶３を省略して薄膜トランジスタパネル１の
みが示されている。
薄膜トランジスタパネル１は、第９図に示されるよう
に、ガラス等でできた透明な絶縁基板11上に、透明な画
素電極12と、この画素電極12に接続されたスイッチング
素子としての薄膜トランジスタ13とが、マトリクス状に
複数配置されている。それと共に、絶縁基板11上には、
上記複数の画素電極12の間を縫って縦横にゲートライン
14及びドレインライン15を配設した構成となっている。
に、ガラス等でできた透明な絶縁基板11上に、透明な画
素電極12と、この画素電極12に接続されたスイッチング
素子としての薄膜トランジスタ13とが、マトリクス状に
複数配置されている。それと共に、絶縁基板11上には、
上記複数の画素電極12の間を縫って縦横にゲートライン
14及びドレインライン15を配設した構成となっている。
上記薄膜トランジスタ13の構成は、第10図に具体的に
示されている。すなわち、絶縁基板11上の所定箇所に、
ゲート電極13aが上記ゲートライン14の一部としてパタ
ーン形成され、その全面が窒化シリコン膜等からなるゲ
ート絶縁膜13bで覆われている。更にその上には、ゲー
ト電極13aとほぼ対向する箇所にａ−Si（アモルファス
シリコン）からなるａ−Si半導体層13cが形成され、そ
の上の両側には、ｎ型不純物が高濃度に導入されたコン
タクト用のn+−ａ−Si半導体層13d及びアルミニウム等
からなるコンタクト用の金属膜13eが積層されている。
そして、一方のコンタクト用金属膜13e上には、ドレイ
ン電極13fが上記ドレインライン15の一部として形成さ
れ、また、もう一方のコンタクト用金属膜13e上の端部
からゲート絶縁膜13b上にかけて上記の画素電極12が形
成されている。そして、これらの全面が保護絶縁膜16で
覆われている。なお、ドレインライン15上も保護絶縁膜
16で覆われ、またゲートライン14上はゲート絶縁膜13b
と保護絶縁膜16とにより２重に覆われている。
示されている。すなわち、絶縁基板11上の所定箇所に、
ゲート電極13aが上記ゲートライン14の一部としてパタ
ーン形成され、その全面が窒化シリコン膜等からなるゲ
ート絶縁膜13bで覆われている。更にその上には、ゲー
ト電極13aとほぼ対向する箇所にａ−Si（アモルファス
シリコン）からなるａ−Si半導体層13cが形成され、そ
の上の両側には、ｎ型不純物が高濃度に導入されたコン
タクト用のn+−ａ−Si半導体層13d及びアルミニウム等
からなるコンタクト用の金属膜13eが積層されている。
そして、一方のコンタクト用金属膜13e上には、ドレイ
ン電極13fが上記ドレインライン15の一部として形成さ
れ、また、もう一方のコンタクト用金属膜13e上の端部
からゲート絶縁膜13b上にかけて上記の画素電極12が形
成されている。そして、これらの全面が保護絶縁膜16で
覆われている。なお、ドレインライン15上も保護絶縁膜
16で覆われ、またゲートライン14上はゲート絶縁膜13b
と保護絶縁膜16とにより２重に覆われている。
更に、絶縁基板11上には、画素電極12の直下にゲート
絶縁膜13bを隔てて透明な導電膜17（第９図中では斜線
で示されている部分）が形成されている。そして、各画
素領域毎の導電膜17は全てドレインライン15の下方を横
切りながらゲートライン14の配線方向に沿って結線さ
れ、かつ、後述する共通電極22に基板外で電気的に接続
されている。
絶縁膜13bを隔てて透明な導電膜17（第９図中では斜線
で示されている部分）が形成されている。そして、各画
素領域毎の導電膜17は全てドレインライン15の下方を横
切りながらゲートライン14の配線方向に沿って結線さ
れ、かつ、後述する共通電極22に基板外で電気的に接続
されている。
一方、対向パネル２は、ガラス等でできた透明な絶縁
基板21上の全面に、透明な共通電極22が配設された構造
である。なお、上述したゲートライン14やドレインライ
ン15の周辺領域からの光漏れを防止するために、共通電
極22上には、上記薄膜トランジスタパネル１の全領域の
うち画素電極12を除いた領域とほぼ対向する箇所に、い
わゆるブラックマトリクスと称される遮光膜が配設され
る場合もあり、或いは更に、カラー表示を行うものにお
いては各画素電極12と対向する箇所に赤、緑、青等のカ
ラーフィルタが配設される場合もある。
基板21上の全面に、透明な共通電極22が配設された構造
である。なお、上述したゲートライン14やドレインライ
ン15の周辺領域からの光漏れを防止するために、共通電
極22上には、上記薄膜トランジスタパネル１の全領域の
うち画素電極12を除いた領域とほぼ対向する箇所に、い
わゆるブラックマトリクスと称される遮光膜が配設され
る場合もあり、或いは更に、カラー表示を行うものにお
いては各画素電極12と対向する箇所に赤、緑、青等のカ
ラーフィルタが配設される場合もある。
以上の構成において、画素電極12の直下に導電膜17を
設けたのは、以下の理由による。すなわち、画素電極12
と共通電極22とによって挟まれた液晶３の持つ容量は液
晶３の層厚（ギャップ長）や材質等で小さく制限されて
しまい、これによって表示特性も制限されてしまう。そ
こで、表示特性を向上させるためには、新たな容量（蓄
積容量）を液晶３の持つ容量と並列に付加して、実質的
に全体の容量を大きくしてやることが考えられる。そこ
で、上述したように画素電極12の直下にゲート絶縁膜13
bを隔てて導電膜17を配設し、この導電膜17を共通電極2
2に接続することにより、導電膜17が蓄積容量用の電極
として作用し、かつゲート絶縁膜13bが蓄積容量用の絶
縁膜として作用することになる。この場合における１つ
の画素の等価回路は、第11図のように示すことができ
る。同図において、CLCは液晶３の持つ容量、Cgsはゲー
ト電極13aと画素電極12との重なりによって生じる容
量、そしてCLCと並列に接続されたCSTは上記の導電膜17
と画素電極12との間で形成される蓄積容量である。
設けたのは、以下の理由による。すなわち、画素電極12
と共通電極22とによって挟まれた液晶３の持つ容量は液
晶３の層厚（ギャップ長）や材質等で小さく制限されて
しまい、これによって表示特性も制限されてしまう。そ
こで、表示特性を向上させるためには、新たな容量（蓄
積容量）を液晶３の持つ容量と並列に付加して、実質的
に全体の容量を大きくしてやることが考えられる。そこ
で、上述したように画素電極12の直下にゲート絶縁膜13
bを隔てて導電膜17を配設し、この導電膜17を共通電極2
2に接続することにより、導電膜17が蓄積容量用の電極
として作用し、かつゲート絶縁膜13bが蓄積容量用の絶
縁膜として作用することになる。この場合における１つ
の画素の等価回路は、第11図のように示すことができ
る。同図において、CLCは液晶３の持つ容量、Cgsはゲー
ト電極13aと画素電極12との重なりによって生じる容
量、そしてCLCと並列に接続されたCSTは上記の導電膜17
と画素電極12との間で形成される蓄積容量である。
従来の液晶表示装置における蓄積容量CSTは、上述し
たように画素電極12の直下に蓄積容量用電極としての導
電膜17を設けて形成され、その間のゲート絶縁膜13bを
蓄積容量用絶縁膜として利用しているので、次のような
問題点が生じていた。
たように画素電極12の直下に蓄積容量用電極としての導
電膜17を設けて形成され、その間のゲート絶縁膜13bを
蓄積容量用絶縁膜として利用しているので、次のような
問題点が生じていた。
第１に、上記構成の液晶表示装置を製造するには、最
初の工程で蓄積容量用電極としての導電膜17を形成する
必要があるため、その後続工程の熱処理やエッチング等
で導電膜17上のゲート絶縁膜13bにピンホール等が生じ
やすく、そのピンホール等を介して導電膜17と画素電極
12とが短絡してしまう場合があった。これが短絡する
と、画素電極12と共通電極22とが常に同電位になってし
まい、液晶３を駆動することができなくなる。
初の工程で蓄積容量用電極としての導電膜17を形成する
必要があるため、その後続工程の熱処理やエッチング等
で導電膜17上のゲート絶縁膜13bにピンホール等が生じ
やすく、そのピンホール等を介して導電膜17と画素電極
12とが短絡してしまう場合があった。これが短絡する
と、画素電極12と共通電極22とが常に同電位になってし
まい、液晶３を駆動することができなくなる。
第２に、蓄積容量用の絶縁膜はゲート絶縁膜13bを利
用しているので、その厚さはゲート絶縁膜13bに要求さ
れる絶縁性を確保できる程度に厚く設定せざるを得ず、
またその材質もゲート絶縁膜13bに要求される特性に応
じて限定されてしまう。そのため、蓄積容量の単位面積
当たりの容量がどうしても小さくなってしまい、所望の
大きさの容量を得るためには、大面積化せざるを得ない
という問題があった。例えば、ゲート絶縁膜13bの厚さ
は4000Å程度以上必要であり、またその材質もシリコン
窒化膜のような誘電率の小さいものが使用されるため、
どうしても単位面積当たりの容量が小さくなり、従って
蓄積容量用電極としての導電膜17は第９図に明らかなよ
うに画素電極12とほとんど同じ程度まで広く形成しなけ
ればならなかった。
用しているので、その厚さはゲート絶縁膜13bに要求さ
れる絶縁性を確保できる程度に厚く設定せざるを得ず、
またその材質もゲート絶縁膜13bに要求される特性に応
じて限定されてしまう。そのため、蓄積容量の単位面積
当たりの容量がどうしても小さくなってしまい、所望の
大きさの容量を得るためには、大面積化せざるを得ない
という問題があった。例えば、ゲート絶縁膜13bの厚さ
は4000Å程度以上必要であり、またその材質もシリコン
窒化膜のような誘電率の小さいものが使用されるため、
どうしても単位面積当たりの容量が小さくなり、従って
蓄積容量用電極としての導電膜17は第９図に明らかなよ
うに画素電極12とほとんど同じ程度まで広く形成しなけ
ればならなかった。
以上のことから、結果的に、製造上の歩留りが低く抑
えられていた。
えられていた。
本発明は、上記従来の問題点に鑑みてなされたもので
あり、その目的は、画素電極と蓄積容量用電極との間を
確実に絶縁でき、かつ単位面積当たりの蓄積容量を大き
くすることのできる液晶表示装置を提供することにあ
る。
あり、その目的は、画素電極と蓄積容量用電極との間を
確実に絶縁でき、かつ単位面積当たりの蓄積容量を大き
くすることのできる液晶表示装置を提供することにあ
る。
本発明の液晶表示装置は、絶縁基板上に、ゲートライ
ン及びドレインラインに接続されたスイッチング素子及
び該スイッチング素子に接続された画素電極をマトリク
ス状に形成した薄膜トランジスタパネルと、該薄膜トラ
ンジスタパネルと対向する透明な対向電極を形成した対
向パネルとの間に液晶か封入された液晶表示装置におい
て、 前記薄膜トランジスタパネルに設けられ、各画素電極
の全ての周辺部に絶縁膜を介し重合するとともに前記ゲ
ートライン及び前記ドレインラインに重合しない複数の
蓄積容量電極と、その幅が蓄積容量電極の幅より細く、
前記複数の蓄積容量電極間を接続する結線部と、を形成
したものである。
ン及びドレインラインに接続されたスイッチング素子及
び該スイッチング素子に接続された画素電極をマトリク
ス状に形成した薄膜トランジスタパネルと、該薄膜トラ
ンジスタパネルと対向する透明な対向電極を形成した対
向パネルとの間に液晶か封入された液晶表示装置におい
て、 前記薄膜トランジスタパネルに設けられ、各画素電極
の全ての周辺部に絶縁膜を介し重合するとともに前記ゲ
ートライン及び前記ドレインラインに重合しない複数の
蓄積容量電極と、その幅が蓄積容量電極の幅より細く、
前記複数の蓄積容量電極間を接続する結線部と、を形成
したものである。
画素電極上に形成される絶縁膜（例えば保護絶縁膜）
は、ゲート絶縁膜と違って厚さや材質を比較的自由に選
択できる。本発明では、このように厚さ及び材質を自由
に選択できる絶縁膜を蓄積容量用の絶縁膜として使用す
るので、この絶縁膜の厚さを薄く設定し、かつ材質も誘
電率の大きなものを選択することにより、単位面積当た
りの容量を従来よりも著しく大きくすることが可能にな
る。
は、ゲート絶縁膜と違って厚さや材質を比較的自由に選
択できる。本発明では、このように厚さ及び材質を自由
に選択できる絶縁膜を蓄積容量用の絶縁膜として使用す
るので、この絶縁膜の厚さを薄く設定し、かつ材質も誘
電率の大きなものを選択することにより、単位面積当た
りの容量を従来よりも著しく大きくすることが可能にな
る。
このように単位面積当たりの容量を大きくできるの
で、画素電極上の周辺部にのみ蓄積容量を形成しても、
従来よりも大きな蓄積容量が得られる。すなわち、小さ
な面積で、大きな蓄積容量が得られる。
で、画素電極上の周辺部にのみ蓄積容量を形成しても、
従来よりも大きな蓄積容量が得られる。すなわち、小さ
な面積で、大きな蓄積容量が得られる。
また、画素電極上の絶縁膜とその上の導電膜（蓄積容
量用電極）とは、ほとんど最終工程で形成されるので、
絶縁膜にピンホール等の欠陥ができることはなく、よっ
て画素電極と蓄積容量用電極との間が短絡するようなこ
とはなくなる。
量用電極）とは、ほとんど最終工程で形成されるので、
絶縁膜にピンホール等の欠陥ができることはなく、よっ
て画素電極と蓄積容量用電極との間が短絡するようなこ
とはなくなる。
更に、画素電極をゲートライン及びドレインラインの
近傍、或いはその上方まで延長して設け、その上の周辺
部に蓄積容量を形成した場合は、有効画素領域内に蓄積
容量を形成せずに済み、よって開口率を下げずに済む。
しかもこの場合は、蓄積容量用の電極として不透明な導
電膜を用いることにより、この導電膜を遮光膜として利
用することもできる。
近傍、或いはその上方まで延長して設け、その上の周辺
部に蓄積容量を形成した場合は、有効画素領域内に蓄積
容量を形成せずに済み、よって開口率を下げずに済む。
しかもこの場合は、蓄積容量用の電極として不透明な導
電膜を用いることにより、この導電膜を遮光膜として利
用することもできる。
以下、本発明の実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の液晶表示装置の一実施例の平面図で
あり、第２図、第３図及び第４図は第１図におけるＡ−
Ａ断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図である。な
お、第１図には、対向パネルと液晶を省略して薄膜トラ
ンジスタパネルのみを示した。
あり、第２図、第３図及び第４図は第１図におけるＡ−
Ａ断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図である。な
お、第１図には、対向パネルと液晶を省略して薄膜トラ
ンジスタパネルのみを示した。
本実施例の液晶表示装置は、第２図〜第４図に示され
るように、薄膜トランジスタパネル101と、これに対向
して配置された対向パネル102と、これら２つのパネル
間に封入された液晶103とから構成されている。
るように、薄膜トランジスタパネル101と、これに対向
して配置された対向パネル102と、これら２つのパネル
間に封入された液晶103とから構成されている。
薄膜トランジスタパネル101は、第１図に示されるよ
うに、ガラス等でできた透明な絶縁基板111上に、ITO膜
等からなる透明な画素電極112と、この画素電極112に接
続されたスイッチング素子としての薄膜トランジスタ11
3とが、マトリクス状に複数配設されている。それと共
に、絶縁基板111上には、上記複数の薄膜トランジスタ1
13からそれぞれ延びる、クロム等の金属でできたゲート
ライン114及びドレインライン115が、上記複数の画素電
極112の間を縫って縦横に配設されている。なお、画素
電極112は、第９図に示した従来のものよりも、よりゲ
ートライン114及びドレインライン115に近接した位置ま
で延長して設けられており、従来よりも大きな面積とな
っている。
うに、ガラス等でできた透明な絶縁基板111上に、ITO膜
等からなる透明な画素電極112と、この画素電極112に接
続されたスイッチング素子としての薄膜トランジスタ11
3とが、マトリクス状に複数配設されている。それと共
に、絶縁基板111上には、上記複数の薄膜トランジスタ1
13からそれぞれ延びる、クロム等の金属でできたゲート
ライン114及びドレインライン115が、上記複数の画素電
極112の間を縫って縦横に配設されている。なお、画素
電極112は、第９図に示した従来のものよりも、よりゲ
ートライン114及びドレインライン115に近接した位置ま
で延長して設けられており、従来よりも大きな面積とな
っている。
上記薄膜トランジスタ113の構成は従来と同様であ
り、第２図に具体的に示されている。すなわち、絶縁基
板111上の所定箇所に、ゲート電極113aが上記ゲートラ
イン14の一部としてパターン形成され、その全面が窒化
シリコン膜等からなるゲート絶縁膜113bで覆われてい
る。更にその上には、ゲート電極113aとほぼ対向する箇
所にａ−Si半導体層113cが形成され、その上の両側に
は、ｎ型不純物が高濃度に導入されたコンタクト用のn+
−ａ−Si半導体層113d及びアルミニウム等からなるコン
タクト用の金属膜113eが積層されている。そして、一方
のコンタクト用金属膜113e上には、クロム等からなるド
レイン電極113fが上記ドレインライン115の一部として
形成され、また、もう一方のコンタクト用金属膜113e上
からゲート絶縁膜113b上にかけて上記の画素電極112が
形成されている。そして、これらの全面が保護絶縁膜11
6で覆われている。なお、ドレインライン115上も、第３
図に示されるように保護絶縁膜116で覆われ、またゲー
トライン114上は、第４図に示されるようにゲート絶縁
膜113bと保護絶縁膜116とにより２重に覆われている。
り、第２図に具体的に示されている。すなわち、絶縁基
板111上の所定箇所に、ゲート電極113aが上記ゲートラ
イン14の一部としてパターン形成され、その全面が窒化
シリコン膜等からなるゲート絶縁膜113bで覆われてい
る。更にその上には、ゲート電極113aとほぼ対向する箇
所にａ−Si半導体層113cが形成され、その上の両側に
は、ｎ型不純物が高濃度に導入されたコンタクト用のn+
−ａ−Si半導体層113d及びアルミニウム等からなるコン
タクト用の金属膜113eが積層されている。そして、一方
のコンタクト用金属膜113e上には、クロム等からなるド
レイン電極113fが上記ドレインライン115の一部として
形成され、また、もう一方のコンタクト用金属膜113e上
からゲート絶縁膜113b上にかけて上記の画素電極112が
形成されている。そして、これらの全面が保護絶縁膜11
6で覆われている。なお、ドレインライン115上も、第３
図に示されるように保護絶縁膜116で覆われ、またゲー
トライン114上は、第４図に示されるようにゲート絶縁
膜113bと保護絶縁膜116とにより２重に覆われている。
更に、画素電極112上の周辺部、具体的には画素電極1
12の全領域から従来の画素電極12（第９図参照）に相当
する領域を除いた部分（第１図中に斜線で示す部分）
に、上記の保護絶縁膜116を介して不透明な導電膜117が
形成されている。詳しくは後述するが、この導電膜117
が蓄積容量用の電極となる。そして、各画素領域毎の導
電膜117の全てが、第１図に示されるようにドレインラ
イン115の配線方向に沿って、ゲートライン114の上方を
横切るように結線部117aを介して結線され、かつこれら
は、後述する対向パネル102の共通電極122に基板外で電
気的に接続されている。
12の全領域から従来の画素電極12（第９図参照）に相当
する領域を除いた部分（第１図中に斜線で示す部分）
に、上記の保護絶縁膜116を介して不透明な導電膜117が
形成されている。詳しくは後述するが、この導電膜117
が蓄積容量用の電極となる。そして、各画素領域毎の導
電膜117の全てが、第１図に示されるようにドレインラ
イン115の配線方向に沿って、ゲートライン114の上方を
横切るように結線部117aを介して結線され、かつこれら
は、後述する対向パネル102の共通電極122に基板外で電
気的に接続されている。
一方、対向パネル102は、ガラス等でできた透明な絶
縁基板121上の全面に、透明な共通電極122が配設された
構造である。なお、カラー表示を行う場合には、共通電
極122上における各画素電極112と対向する箇所に赤、
緑、青等のカラーフィルタを配設するようにしてもよ
い。
縁基板121上の全面に、透明な共通電極122が配設された
構造である。なお、カラー表示を行う場合には、共通電
極122上における各画素電極112と対向する箇所に赤、
緑、青等のカラーフィルタを配設するようにしてもよ
い。
本実施例では、上述したように画素電極112上の周辺
部に保護絶縁膜116を介して導電膜117を配設し、この導
電膜117を共通電極122に接続することにより、導電膜11
7が蓄積容量用の電極として作用し、かつ保護絶縁膜116
が蓄積容量用の絶縁膜として作用する。この場合におけ
る１つの画素の等価回路は従来と同様であり、第11図の
ように表すことができる。
部に保護絶縁膜116を介して導電膜117を配設し、この導
電膜117を共通電極122に接続することにより、導電膜11
7が蓄積容量用の電極として作用し、かつ保護絶縁膜116
が蓄積容量用の絶縁膜として作用する。この場合におけ
る１つの画素の等価回路は従来と同様であり、第11図の
ように表すことができる。
このように本実施例では画素電極112上の周辺部に蓄
積容量CSTを形成したことにより、次のような効果が得
られる。
積容量CSTを形成したことにより、次のような効果が得
られる。
第１に、蓄積容量用の絶縁膜として用いられる保護絶
縁膜116は、従来利用していたゲート絶縁膜113bと違っ
て厚さや材質を比較的自由に選択できるので、この保護
絶縁膜116の厚さを可能な範囲内で薄く設定し、かつ材
質も誘電率の大きなものを選択することにより、単位面
積当たりの容量を従来よりも著しく大きくすることがで
きる。例えば、絶縁膜の厚さだけを考えてみても、ゲー
ト絶縁膜113bに要求される厚さが4000Å以上であるのに
対し、保護絶縁膜116はその半分の2000Å以下に薄くす
ることが可能なので、単位面積当たりの容量を従来の２
倍以上に大きくすることができ、よって従来の半分以下
の面積で従来と同程度の蓄積容量を得ることができる。
従って、蓄積容量の形成される領域が画素電極116上の
周辺部という小面積領域であっても、十分に必要な容量
を確保することができる。
縁膜116は、従来利用していたゲート絶縁膜113bと違っ
て厚さや材質を比較的自由に選択できるので、この保護
絶縁膜116の厚さを可能な範囲内で薄く設定し、かつ材
質も誘電率の大きなものを選択することにより、単位面
積当たりの容量を従来よりも著しく大きくすることがで
きる。例えば、絶縁膜の厚さだけを考えてみても、ゲー
ト絶縁膜113bに要求される厚さが4000Å以上であるのに
対し、保護絶縁膜116はその半分の2000Å以下に薄くす
ることが可能なので、単位面積当たりの容量を従来の２
倍以上に大きくすることができ、よって従来の半分以下
の面積で従来と同程度の蓄積容量を得ることができる。
従って、蓄積容量の形成される領域が画素電極116上の
周辺部という小面積領域であっても、十分に必要な容量
を確保することができる。
第２に、保護絶縁膜116とその上の導電膜117とは、薄
膜トランジスタ113の形成が済んだ後の、ほとんど最終
工程で形成されるので、保護絶縁膜116にピンホール等
の欠陥ができることがなく、よって画素電極112と蓄積
容量用電極（導電膜117）との間の短絡を防止して、確
実に絶縁することができる。
膜トランジスタ113の形成が済んだ後の、ほとんど最終
工程で形成されるので、保護絶縁膜116にピンホール等
の欠陥ができることがなく、よって画素電極112と蓄積
容量用電極（導電膜117）との間の短絡を防止して、確
実に絶縁することができる。
第３に、画素電極112をゲートライン114及びドレイン
ライン115のごく近傍まで延長して設け、その上の周辺
部（画素電極112の全領域から従来の画素電極12に相当
する領域を除いた部分）に不透明な導電膜117を形成し
たので、この導電膜117がゲートライン114及びドレイン
ライン115の周辺からの漏れ光を遮断する遮光膜として
も作用する。このことから、対向パネル102に遮光膜を
形成する必要がなくなる。しかも、この導電膜117は上
記のように有効画素領域の外に形成されているので、開
口率を下げる心配もない。
ライン115のごく近傍まで延長して設け、その上の周辺
部（画素電極112の全領域から従来の画素電極12に相当
する領域を除いた部分）に不透明な導電膜117を形成し
たので、この導電膜117がゲートライン114及びドレイン
ライン115の周辺からの漏れ光を遮断する遮光膜として
も作用する。このことから、対向パネル102に遮光膜を
形成する必要がなくなる。しかも、この導電膜117は上
記のように有効画素領域の外に形成されているので、開
口率を下げる心配もない。
次に、第５図は本発明の液晶表示装置の他の実施例の
平面図であり、第６図、第７図及び第８図は第５図にお
けるＡ−Ａ断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図であ
る。なお、第５図には、対向パネルと液晶を省略して薄
膜トランジスタパネルのみを示した。
平面図であり、第６図、第７図及び第８図は第５図にお
けるＡ−Ａ断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図であ
る。なお、第５図には、対向パネルと液晶を省略して薄
膜トランジスタパネルのみを示した。
本実施例は、薄膜トランジスタパネル101において、
前記実施例と比べ画素電極112及びその上に形成される
蓄積容量の構造を変えたものであり、その他の構成は前
記実施例と同じである。
前記実施例と比べ画素電極112及びその上に形成される
蓄積容量の構造を変えたものであり、その他の構成は前
記実施例と同じである。
上記の第５図〜第８図に示されるように、薄膜トラン
ジスタパネル101では、前記実施例と同様に、絶縁基板1
11上に薄膜トランジスタ113がマトリクス状に複数配設
され、そこから縦横にゲートライン114及びドレインラ
イン115が延びている。上記薄膜トランジスタ113の構成
は前記実施例と全く同一であるが、薄膜トランジスタ11
3並びにゲートライン114及びドレインライン115上を含
む全面は保護絶縁膜116で覆われている。そして、この
保護絶縁膜116上に画素電極112が形成され、画素電極11
2と薄膜トランジスタ113のコンタクト用金属膜113eとの
接続は保護絶縁膜116に形成されたコンタクトホール116
aを介して行われている。しかも、画素電極112は、ゲー
トライン114及びドレインライン115上にオーバラップす
るまで延長して設けられており、前記実施例よりも更に
大きな面積となっている。
ジスタパネル101では、前記実施例と同様に、絶縁基板1
11上に薄膜トランジスタ113がマトリクス状に複数配設
され、そこから縦横にゲートライン114及びドレインラ
イン115が延びている。上記薄膜トランジスタ113の構成
は前記実施例と全く同一であるが、薄膜トランジスタ11
3並びにゲートライン114及びドレインライン115上を含
む全面は保護絶縁膜116で覆われている。そして、この
保護絶縁膜116上に画素電極112が形成され、画素電極11
2と薄膜トランジスタ113のコンタクト用金属膜113eとの
接続は保護絶縁膜116に形成されたコンタクトホール116
aを介して行われている。しかも、画素電極112は、ゲー
トライン114及びドレインライン115上にオーバラップす
るまで延長して設けられており、前記実施例よりも更に
大きな面積となっている。
また、画素電極112及び保護絶縁膜116上の全面を覆っ
て蓄積容量用の絶縁膜118が形成されている。そして、
画素電極112上の周辺部、具体的には画素電極112の全領
域から従来の画素電極12（第９図参照）に相当する領域
を除いた部分（第５図中に斜線で示す部分）に、上記の
絶縁膜118を介して不透明な蓄積容量用の導電膜119が形
成されている。そして、各画素領域毎の導電膜119の全
てが、第５図に示されるようにドレインライン115の配
線方向に沿って、ゲートライン114の上方を横切るよう
に結線部119aを介して結線され、かつこれらは、前記実
施例と同様な構成からなる対向パネル102の共通電極122
に基板外で電気的に接続されている。
て蓄積容量用の絶縁膜118が形成されている。そして、
画素電極112上の周辺部、具体的には画素電極112の全領
域から従来の画素電極12（第９図参照）に相当する領域
を除いた部分（第５図中に斜線で示す部分）に、上記の
絶縁膜118を介して不透明な蓄積容量用の導電膜119が形
成されている。そして、各画素領域毎の導電膜119の全
てが、第５図に示されるようにドレインライン115の配
線方向に沿って、ゲートライン114の上方を横切るよう
に結線部119aを介して結線され、かつこれらは、前記実
施例と同様な構成からなる対向パネル102の共通電極122
に基板外で電気的に接続されている。
本実施例では、上述したように画素電極112上の周辺
部に絶縁膜118を介して導電膜119を配設し、この導電膜
119を共通電極122に接続したことにより、導電膜119が
蓄積容量用の電極として作用し、かつ絶縁膜118が蓄積
容量用の絶縁膜として作用する。この場合における１つ
の画素の等価回路も従来と同様であり、第11図のように
表すことができる。
部に絶縁膜118を介して導電膜119を配設し、この導電膜
119を共通電極122に接続したことにより、導電膜119が
蓄積容量用の電極として作用し、かつ絶縁膜118が蓄積
容量用の絶縁膜として作用する。この場合における１つ
の画素の等価回路も従来と同様であり、第11図のように
表すことができる。
このように本実施例では、画素電極112上の周辺部
に、新たな絶縁膜118を用いて蓄積容量CSTを形成したこ
とにより、その単位面積当たりの容量を一層大きくする
ことができる。すなわち、上記絶縁膜118は、蓄積容量
専用の絶縁膜として、その厚さや材質を全く自由に設定
できるので、厚さを極力薄くし、かつ誘電率の非常に大
きな材質を選ぶことにより、その単位面積当たりの容量
を著しく大きくすることが可能になる。例えば、誘電率
ε≒30程度の高誘電率を持つタンタル酸化膜（Ta2O5）
を厚さ2000Å程度に薄く堆積させることにより上記の絶
縁膜118を形成した場合は、従来のゲート絶縁膜（誘電
率ε≒８、厚さ4000Å）を利用する場合と比較して、厚
さを２分の１、誘電率を約４倍にできるので、単位面積
当たりの容量は従来の約８倍にもすることができる。従
って、従来の８分の１の面積で従来と同程度の蓄積容量
を得ることができる。
に、新たな絶縁膜118を用いて蓄積容量CSTを形成したこ
とにより、その単位面積当たりの容量を一層大きくする
ことができる。すなわち、上記絶縁膜118は、蓄積容量
専用の絶縁膜として、その厚さや材質を全く自由に設定
できるので、厚さを極力薄くし、かつ誘電率の非常に大
きな材質を選ぶことにより、その単位面積当たりの容量
を著しく大きくすることが可能になる。例えば、誘電率
ε≒30程度の高誘電率を持つタンタル酸化膜（Ta2O5）
を厚さ2000Å程度に薄く堆積させることにより上記の絶
縁膜118を形成した場合は、従来のゲート絶縁膜（誘電
率ε≒８、厚さ4000Å）を利用する場合と比較して、厚
さを２分の１、誘電率を約４倍にできるので、単位面積
当たりの容量は従来の約８倍にもすることができる。従
って、従来の８分の１の面積で従来と同程度の蓄積容量
を得ることができる。
また、画素電極112の周辺部がゲートライン114及びド
レインライン115上まで拡張されたことに伴い、その上
に形成される不透明な導電膜119も同様な範囲まで拡張
されるので、ゲートライン114及びドレインライン115の
周辺から漏れようとする光を前記実施例よりも一層確実
に遮断することができる。
レインライン115上まで拡張されたことに伴い、その上
に形成される不透明な導電膜119も同様な範囲まで拡張
されるので、ゲートライン114及びドレインライン115の
周辺から漏れようとする光を前記実施例よりも一層確実
に遮断することができる。
なお、上記の各実施例では、蓄積容量用電極としての
導電膜117、119に不透明な材質のものを使用したが、遮
光膜としての働きが必要なければ、透明な材料を使用し
てもよい。
導電膜117、119に不透明な材質のものを使用したが、遮
光膜としての働きが必要なければ、透明な材料を使用し
てもよい。
また、開口率が低下してもよければ、画素電極をゲー
トライン及びドレインラインの近傍、或いはその上方ま
で延長して設ける必要もなく、従来と同様な大きさの画
素電極上の周辺部に蓄積容量を形成するようにしてもよ
い。
トライン及びドレインラインの近傍、或いはその上方ま
で延長して設ける必要もなく、従来と同様な大きさの画
素電極上の周辺部に蓄積容量を形成するようにしてもよ
い。
更に、本発明では、薄膜トランジスタの構造は上記実
施例のものに限定されることはなく、どのようなタイプ
のものであってもよい。
施例のものに限定されることはなく、どのようなタイプ
のものであってもよい。
本発明によれば、画素電極上の周辺部に蓄積容量を形
成するので、その蓄積容量用の絶縁膜及び電極の形成は
ほとんど最終工程で行われる。よって上記絶縁膜の受け
る損傷が少なく、ピンホール等もできないので、画素電
極と蓄積容量用電極との間を確実に絶縁することができ
る。また、ゲート絶縁膜とは別の絶縁膜を蓄積容量用絶
縁膜として使用するので、その膜厚や材質を自由に選択
でき、よって単位面積当たりの容量を大きくでき、小面
積で必要な容量を得ることができる。これらのことか
ら、結果的に、製造上の歩留りを大幅に向上させること
ができる。
成するので、その蓄積容量用の絶縁膜及び電極の形成は
ほとんど最終工程で行われる。よって上記絶縁膜の受け
る損傷が少なく、ピンホール等もできないので、画素電
極と蓄積容量用電極との間を確実に絶縁することができ
る。また、ゲート絶縁膜とは別の絶縁膜を蓄積容量用絶
縁膜として使用するので、その膜厚や材質を自由に選択
でき、よって単位面積当たりの容量を大きくでき、小面
積で必要な容量を得ることができる。これらのことか
ら、結果的に、製造上の歩留りを大幅に向上させること
ができる。
更に、画素電極をゲートライン及びドレインラインの
近傍、或いはその上方まで延長して設け、その上の周辺
部に蓄積容量を形成した場合は、有効画素領域内に蓄積
容量を形成せずに済み、よって蓄積容量用の導電膜を遮
光膜として使用した場合であっても、開口率を下げずに
済む。
近傍、或いはその上方まで延長して設け、その上の周辺
部に蓄積容量を形成した場合は、有効画素領域内に蓄積
容量を形成せずに済み、よって蓄積容量用の導電膜を遮
光膜として使用した場合であっても、開口率を下げずに
済む。
第１図は本発明の液晶表示装置の一実施例の平面図、 第２図、第３図及び第４図は第１図におけるＡ−Ａ断面
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、 第５図は本発明の液晶表示装置の他の実施例の平面図、 第６図、第７図及び第８図は第５図におけるＡ−Ａ断面
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、 第９図は従来の液晶表示装置の平面図、 第10図は第９図におけるＡ−Ａ断面図、 第11図は上記従来の液晶表示装置における１つの画素の
等価回路を示す回路図である。 101…薄膜トランジスタパネル、111…絶縁基板、112…
画素電極、113…薄膜トランジスタ、114…ゲートライ
ン、115…ドレインライン、116…保護絶縁膜、117…導
電膜、118…絶縁膜、119…導電膜、102…対向パネル、1
21…絶縁基板、122…共通電極、103…液晶．
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、 第５図は本発明の液晶表示装置の他の実施例の平面図、 第６図、第７図及び第８図は第５図におけるＡ−Ａ断面
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、 第９図は従来の液晶表示装置の平面図、 第10図は第９図におけるＡ−Ａ断面図、 第11図は上記従来の液晶表示装置における１つの画素の
等価回路を示す回路図である。 101…薄膜トランジスタパネル、111…絶縁基板、112…
画素電極、113…薄膜トランジスタ、114…ゲートライ
ン、115…ドレインライン、116…保護絶縁膜、117…導
電膜、118…絶縁膜、119…導電膜、102…対向パネル、1
21…絶縁基板、122…共通電極、103…液晶．
Claims (3)
- 【請求項１】絶縁基板上に、ゲートライン及びドレイン
ラインに接続されたスイッチング素子及び該スイッチン
グ素子に接続された画素電極をマトリクス状に形成した
薄膜トランジスタパネルと、該薄膜トランジスタパネル
と対向する透明な対向電極を形成した対向パネルとの間
に液晶が封入された液晶表示装置において、 前記薄膜トランジスタパネルに設けられ、各画素電極の
全ての周辺部に絶縁膜を介し重合するとともに前記ゲー
トライン及び前記ドレインラインに重合しない複数の蓄
積容量電極と、その幅が蓄積容量電極の幅より細く、前
記複数の蓄積容量電極間を接続する結線部と、を形成し
たことを特徴とする液晶表示装置。 - 【請求項２】前記複数の蓄積容量電極は不透明であるこ
とを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】前記絶縁膜及び前記複数の蓄積容量電極
は、前記画素電極上に設けられていることを特徴とする
請求項１または２に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33604989A JP2870072B2 (ja) | 1989-12-25 | 1989-12-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33604989A JP2870072B2 (ja) | 1989-12-25 | 1989-12-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196020A JPH03196020A (ja) | 1991-08-27 |
| JP2870072B2 true JP2870072B2 (ja) | 1999-03-10 |
Family
ID=18295172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33604989A Expired - Fee Related JP2870072B2 (ja) | 1989-12-25 | 1989-12-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870072B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731044B2 (ja) * | 1991-04-19 | 1998-03-25 | シャープ株式会社 | アクティブマトリクス液晶表示装置 |
| EP0660160B1 (en) * | 1993-07-13 | 2004-03-17 | Kabushiki Kaisha Toshiba | Active matrix type display device |
| JPH07230104A (ja) * | 1993-12-24 | 1995-08-29 | Toshiba Corp | アクティブマトリクス型表示素子及びその製造方法 |
| JP3014291B2 (ja) * | 1995-03-10 | 2000-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法 |
| JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
| JP3127894B2 (ja) | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR101235106B1 (ko) | 2006-06-30 | 2013-02-20 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| JP4832256B2 (ja) * | 2006-11-06 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1989
- 1989-12-25 JP JP33604989A patent/JP2870072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03196020A (ja) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US5923390A (en) | Liquid crystal display with high aperture ratio and method for manufacturing the same | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US5054887A (en) | Active matrix type liquid crystal display | |
| KR100494638B1 (ko) | 능동매트릭스형 액정표시장치 및 그 제조방법 | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| EP2477064A1 (en) | Liquid crystal display device and method for manufacturing same | |
| JPH0943639A (ja) | 透過型表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| KR20010039261A (ko) | 수직 배향형 액정 표시 장치 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPH0483232A (ja) | マトリクス形表示装置 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JPH06160901A (ja) | 液晶表示装置 | |
| JPH1010580A (ja) | 表示装置 | |
| JP4946250B2 (ja) | 液晶表示装置 | |
| JPH06148681A (ja) | 液晶表示装置 | |
| JPH06160900A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |