JP2000243862A - インターポーザ基板 - Google Patents
インターポーザ基板Info
- Publication number
- JP2000243862A JP2000243862A JP11038950A JP3895099A JP2000243862A JP 2000243862 A JP2000243862 A JP 2000243862A JP 11038950 A JP11038950 A JP 11038950A JP 3895099 A JP3895099 A JP 3895099A JP 2000243862 A JP2000243862 A JP 2000243862A
- Authority
- JP
- Japan
- Prior art keywords
- land
- semiconductor chip
- interposer substrate
- lands
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 回路基板との接合強度を向上させるインター
ポーザ基板を提供すること。 【解決手段】 一端面側１０ａに半導体チップ３０を実
装し、他端面側１０ｂに回路基板２０と接合するための
ランド１１が形成されているインターポーザ基板１０に
おいて、前記ランド１１は、回路基板と電気的に接続す
るための複数の電極ランド１１ａと、、前記電極ランド
１１ａより大きい面積で、実装されている前記半導体チ
ップ３０における四隅に当たる領域のみに形成されるダ
ミーランド１１ｂとを有する。
ポーザ基板を提供すること。 【解決手段】 一端面側１０ａに半導体チップ３０を実
装し、他端面側１０ｂに回路基板２０と接合するための
ランド１１が形成されているインターポーザ基板１０に
おいて、前記ランド１１は、回路基板と電気的に接続す
るための複数の電極ランド１１ａと、、前記電極ランド
１１ａより大きい面積で、実装されている前記半導体チ
ップ３０における四隅に当たる領域のみに形成されるダ
ミーランド１１ｂとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、インターポーザ基
板と回路基板の接合に関するものである。
板と回路基板の接合に関するものである。
【０００２】
【従来の技術】半導体装置のパッケージの一種にＬＧＡ
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）がある。このＬＧ
Ａは、半導体パッケージの周辺に端子を有するＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代表される
周辺端子型のパッケージに比べて小さい面積で実装する
ことができ、多ピン化が容易なものである。また、ＬＧ
Ａは、端子のはんだボールの表面張力によるセルファラ
イメント効果により一括リフロー表面実装を行うことが
できる。これらの点から高密度実装基板の部品としてＬ
ＧＡが近年採用されつつある。具体的な用途としては、
携帯電話、デジタルビデオカメラ、ミニディスク等の携
帯型記録装置、ノートパソコン等があり、さらに産業状
広い範囲で利用されている。
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）がある。このＬＧ
Ａは、半導体パッケージの周辺に端子を有するＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代表される
周辺端子型のパッケージに比べて小さい面積で実装する
ことができ、多ピン化が容易なものである。また、ＬＧ
Ａは、端子のはんだボールの表面張力によるセルファラ
イメント効果により一括リフロー表面実装を行うことが
できる。これらの点から高密度実装基板の部品としてＬ
ＧＡが近年採用されつつある。具体的な用途としては、
携帯電話、デジタルビデオカメラ、ミニディスク等の携
帯型記録装置、ノートパソコン等があり、さらに産業状
広い範囲で利用されている。
【０００３】図５にはいわゆるＬＧＡと呼ばれる半導体
装置の一例を示す構成図であり、図５を参照して従来の
半導体装置５について説明する。図５の半導体装置５
は、インターポーザ基板１、回路基板２、半導体チップ
３、配線４等を有している。インターポーザ基板１の一
端面側には半導体チップ３が実装されていて、他端面側
は回路基板１と電気的に接続されている。半導体チップ
３には集積回路が形成されていて、たとえば配線４によ
りインターポーザ基板１と電気的に接続されている。ま
た、半導体チップ３の上には封止樹脂６が充填されてい
る。
装置の一例を示す構成図であり、図５を参照して従来の
半導体装置５について説明する。図５の半導体装置５
は、インターポーザ基板１、回路基板２、半導体チップ
３、配線４等を有している。インターポーザ基板１の一
端面側には半導体チップ３が実装されていて、他端面側
は回路基板１と電気的に接続されている。半導体チップ
３には集積回路が形成されていて、たとえば配線４によ
りインターポーザ基板１と電気的に接続されている。ま
た、半導体チップ３の上には封止樹脂６が充填されてい
る。
【０００４】図６は従来のインターポーザ基板１の他端
面側を示す平面図であり、図６を用いてインターポーザ
基板１について説明する。図６のインターポーザ基板１
の他端面側には略円形状に形成された複数のランド７が
格子状に配列されている。ランド７は半田を介して回路
基板２と電気的接続をする機能を有している。ここで、
ランド７は回路基板２と電気的接続を行う電極ランド７
ａと、半田への応力を吸収して接合安定性を保持するダ
ミーランド７ｂからなっている。ここで、ダミーランド
７ｂを設けるのは以下の理由による。
面側を示す平面図であり、図６を用いてインターポーザ
基板１について説明する。図６のインターポーザ基板１
の他端面側には略円形状に形成された複数のランド７が
格子状に配列されている。ランド７は半田を介して回路
基板２と電気的接続をする機能を有している。ここで、
ランド７は回路基板２と電気的接続を行う電極ランド７
ａと、半田への応力を吸収して接合安定性を保持するダ
ミーランド７ｂからなっている。ここで、ダミーランド
７ｂを設けるのは以下の理由による。
【０００５】半導体チップ３が作動すると、熱膨張によ
り半導体チップ３の大きさが変化する。またインターポ
ーザ基板１も電流が流れると熱膨張によりその大きさが
変化する。すると、たとえば樹脂からなるインターポー
ザ基板１とシリコンからなる半導体チップ３では熱膨張
係数が違うため、インターポーザ基板１に反りが生じ
る。このため、インターポーザ基板１のランド７と半田
の接合部に応力が発生して、破断が生じることがある。
特に、この破断は半導体チップ３の四隅の領域で生じや
すく、また半田と電極ランド１ａの接合面積が小さけれ
ば小さいほど、その傾向は顕著になる。そこで、半導体
チップ３の四隅付近に当たるランド７をダミーランド７
ｂとして設定することにより、半田の破断によるインタ
ーポーザ基板１と回路基板２の電気的な接続不良を防止
するようにしている。
り半導体チップ３の大きさが変化する。またインターポ
ーザ基板１も電流が流れると熱膨張によりその大きさが
変化する。すると、たとえば樹脂からなるインターポー
ザ基板１とシリコンからなる半導体チップ３では熱膨張
係数が違うため、インターポーザ基板１に反りが生じ
る。このため、インターポーザ基板１のランド７と半田
の接合部に応力が発生して、破断が生じることがある。
特に、この破断は半導体チップ３の四隅の領域で生じや
すく、また半田と電極ランド１ａの接合面積が小さけれ
ば小さいほど、その傾向は顕著になる。そこで、半導体
チップ３の四隅付近に当たるランド７をダミーランド７
ｂとして設定することにより、半田の破断によるインタ
ーポーザ基板１と回路基板２の電気的な接続不良を防止
するようにしている。
【０００６】
【発明が解決しようとする課題】しかし、従来のダミー
ランド７ｂは、電極ランド７ａとほぼ同一の形状を有し
ているため、半田とダミーランド７ｂの接合面積は小さ
いものであり、半田への応力を吸収して接合信頼性を保
持することは困難であった。すなわち、ダミーランド７
ｂの半田との接合面積は、大きければ大きいほど応力に
よる接続不良を防止することができるのだが、図６にお
いては電極ランド７ａとダミーランド７ｂの接合面積が
ほぼ同一に形成されているため、半田が破断してしまう
恐れがあるという問題がある。
ランド７ｂは、電極ランド７ａとほぼ同一の形状を有し
ているため、半田とダミーランド７ｂの接合面積は小さ
いものであり、半田への応力を吸収して接合信頼性を保
持することは困難であった。すなわち、ダミーランド７
ｂの半田との接合面積は、大きければ大きいほど応力に
よる接続不良を防止することができるのだが、図６にお
いては電極ランド７ａとダミーランド７ｂの接合面積が
ほぼ同一に形成されているため、半田が破断してしまう
恐れがあるという問題がある。
【０００７】そこで本発明は上記課題を解消し、回路基
板との接合強度を向上させるインターポーザ基板を提供
することを目的としている。
板との接合強度を向上させるインターポーザ基板を提供
することを目的としている。
【０００８】
【課題を解決するための手段】上記目的は、請求項１の
発明によれば、一端面側に半導体チップを実装し、他端
面側に回路基板と接合するためのランドが形成されてい
るインターポーザ基板において、前記ランドは、回路基
板と電気的に接続するため、所定のピッチで形成されて
いる複数の電極ランドと、前記電極ランドより大きい面
積で、実装されている前記半導体チップにおける四隅に
当たる領域にのみ形成されるダミーランドとを有するイ
ンターポーザ基板により、達成される。
発明によれば、一端面側に半導体チップを実装し、他端
面側に回路基板と接合するためのランドが形成されてい
るインターポーザ基板において、前記ランドは、回路基
板と電気的に接続するため、所定のピッチで形成されて
いる複数の電極ランドと、前記電極ランドより大きい面
積で、実装されている前記半導体チップにおける四隅に
当たる領域にのみ形成されるダミーランドとを有するイ
ンターポーザ基板により、達成される。
【０００９】請求項１の構成によれば、まず、ダミーラ
ンドの大きさが電極ランドより大きく形成されている。
これにより、ダミーランドに接合されている半田に、半
導体チップとインターポーザ基板の熱膨張係数差による
応力が加わったとしても、半田が破断することがなくな
る。さらに、ダミーランドは半導体チップにおける四隅
の部位のみに形成されている。これにより、インターポ
ーザ基板におけるその他の領域には電極ランドを形成す
ることができる。
ンドの大きさが電極ランドより大きく形成されている。
これにより、ダミーランドに接合されている半田に、半
導体チップとインターポーザ基板の熱膨張係数差による
応力が加わったとしても、半田が破断することがなくな
る。さらに、ダミーランドは半導体チップにおける四隅
の部位のみに形成されている。これにより、インターポ
ーザ基板におけるその他の領域には電極ランドを形成す
ることができる。
【００１０】上記目的は、請求項２の発明によれば、請
求項１の構成において、前記ダミーランドは、略Ｌ字状
に形成されているインターポーザ基板により、達成され
る。請求項２の構成によれば、ダミーランドがＬ字状に
形成されている。このため、ダミーランドを半導体チッ
プの四隅であって辺方向に沿うように設けることで、熱
膨張係数差による応力が発生した場合、応力が働く方向
に沿ってダミーランドを設けるようにする事ができる。
求項１の構成において、前記ダミーランドは、略Ｌ字状
に形成されているインターポーザ基板により、達成され
る。請求項２の構成によれば、ダミーランドがＬ字状に
形成されている。このため、ダミーランドを半導体チッ
プの四隅であって辺方向に沿うように設けることで、熱
膨張係数差による応力が発生した場合、応力が働く方向
に沿ってダミーランドを設けるようにする事ができる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
【００１２】図１は本発明のインターポーザ基板を用い
た半導体装置の好ましい実施の形態を示す構成図であ
り、まず図１を参照して半導体装置５０について説明す
る。図１の半導体装置５０は、インターポーザ基板１
０、回路基板（マザーボード）２０、半導体チップ３０
等を有している。インターポーザ基板１０の一端面側１
０ａには半導体チップ３０が実装されていて、他端面側
１０ｂは半田により回路基板２０と接合されている。半
導体チップ３０には受動素子及び能動素子からなる集積
回路が形成されていて、配線１２によりインターポーザ
基板１０と電気的に接続されている。また、半導体チッ
プ３０はインターポーザ基板１０に対して封止樹脂４０
により封止されている。
た半導体装置の好ましい実施の形態を示す構成図であ
り、まず図１を参照して半導体装置５０について説明す
る。図１の半導体装置５０は、インターポーザ基板１
０、回路基板（マザーボード）２０、半導体チップ３０
等を有している。インターポーザ基板１０の一端面側１
０ａには半導体チップ３０が実装されていて、他端面側
１０ｂは半田により回路基板２０と接合されている。半
導体チップ３０には受動素子及び能動素子からなる集積
回路が形成されていて、配線１２によりインターポーザ
基板１０と電気的に接続されている。また、半導体チッ
プ３０はインターポーザ基板１０に対して封止樹脂４０
により封止されている。
【００１３】図２は図１のインターポーザ基板１０の他
端面側１０ｂを示す平面図であって、インターポーザ基
板１０の他端面側１０ｂに形成されているランド１１
は、電極ランド１１ａとダミーランド１１ｂからなって
いる。電極ランド１１ａはたとえば円形状に形成されて
いて、所定のピッチで複数形成されている。一方、ダミ
ーランド１１ｂは、半導体チップ３０における四隅に当
たる領域に形成されて、かつ、電極ランド１１ａより大
きい面積でたとえば略Ｌ字状に形成されている。すなわ
ち、ダミーランド１１ｂは電極ランド１１ａの複数のピ
ッチ間にまたがった長さＬを有しており、かつ、半導体
チップ３０の辺方向（矢印Ｘ方向及び矢印Ｙ方向）に沿
って形成されている。
端面側１０ｂを示す平面図であって、インターポーザ基
板１０の他端面側１０ｂに形成されているランド１１
は、電極ランド１１ａとダミーランド１１ｂからなって
いる。電極ランド１１ａはたとえば円形状に形成されて
いて、所定のピッチで複数形成されている。一方、ダミ
ーランド１１ｂは、半導体チップ３０における四隅に当
たる領域に形成されて、かつ、電極ランド１１ａより大
きい面積でたとえば略Ｌ字状に形成されている。すなわ
ち、ダミーランド１１ｂは電極ランド１１ａの複数のピ
ッチ間にまたがった長さＬを有しており、かつ、半導体
チップ３０の辺方向（矢印Ｘ方向及び矢印Ｙ方向）に沿
って形成されている。
【００１４】これにより、ダミーランド１１ｂと半田と
の接合面積が大きくなるため、熱膨張による半田の破断
を防止して、接合強度を向上させることができる。ま
た、ダミーランド１１ｂは半田にかかる応力方向、すな
わちインターポーザ基板１０及び半導体チップ３０の膨
張方向にそって形成されているため、ダミーランド１１
ｂと半田の接合強度をさらに高めて、半田の破断を防止
し接続信頼性を向上させることができる。すなわち、ダ
ミーランド１１ｂは、半田への応力を吸収する機能とメ
カ的な接合安定性を保持させる機能を発揮することにな
る。
の接合面積が大きくなるため、熱膨張による半田の破断
を防止して、接合強度を向上させることができる。ま
た、ダミーランド１１ｂは半田にかかる応力方向、すな
わちインターポーザ基板１０及び半導体チップ３０の膨
張方向にそって形成されているため、ダミーランド１１
ｂと半田の接合強度をさらに高めて、半田の破断を防止
し接続信頼性を向上させることができる。すなわち、ダ
ミーランド１１ｂは、半田への応力を吸収する機能とメ
カ的な接合安定性を保持させる機能を発揮することにな
る。
【００１５】上記実施の形態によれば、ダミーランド１
１ｂと半田の接合面積を広く取るとともに、熱膨張によ
る応力が働く方向に向かってダミーランド１１ｂを形成
することで、熱応力による疲労破壊を防止するととも
に、インターポーザ基板１０と回路基板２０の接合強度
を向上させることができる。これにより、インターポー
ザ基板１０及び回路基板２０の接続寿命が長くなり、電
気的な導通信頼性を向上させることができる。さらに、
ダミーランド１１ｂは半導体チップ３０における四隅の
部位のみに形成されているので、インターポーザ基板１
０におけるその他の領域には電極ランド１１ａを形成す
ることができ、半導体装置５０の高集積化を実現するこ
とができる。
１ｂと半田の接合面積を広く取るとともに、熱膨張によ
る応力が働く方向に向かってダミーランド１１ｂを形成
することで、熱応力による疲労破壊を防止するととも
に、インターポーザ基板１０と回路基板２０の接合強度
を向上させることができる。これにより、インターポー
ザ基板１０及び回路基板２０の接続寿命が長くなり、電
気的な導通信頼性を向上させることができる。さらに、
ダミーランド１１ｂは半導体チップ３０における四隅の
部位のみに形成されているので、インターポーザ基板１
０におけるその他の領域には電極ランド１１ａを形成す
ることができ、半導体装置５０の高集積化を実現するこ
とができる。
【００１６】本発明の実施の形態は、上記実施の形態に
限定されない。図２において、ダミーランド１１ｂはた
とえば半導体チップ３０の四隅に当たる部位に４つ形成
されているが、たとえば半導体チップ３０の対角線上に
２つだけ形成するようにしても良い。また、ダミーラン
ド１１ｂはたとえば略Ｌ字状に形成されているが、たと
えば略３角形状に形成されるようにしても良い。
限定されない。図２において、ダミーランド１１ｂはた
とえば半導体チップ３０の四隅に当たる部位に４つ形成
されているが、たとえば半導体チップ３０の対角線上に
２つだけ形成するようにしても良い。また、ダミーラン
ド１１ｂはたとえば略Ｌ字状に形成されているが、たと
えば略３角形状に形成されるようにしても良い。
【００１７】さらに、インターポーザ基板１０における
ダミーランド１１ｂの配置位置は、半導体チップ３０の
大きさによって変更することができる。たとえば、図３
と図４は、図１の半導体チップ３０より小さい場合の半
導体装置５０及びインターポーザ基板１０を例示してい
る。半導体チップ３０の大きさに対応して、図２のイン
ターポーザ基板１０においては外周側にダミーランド１
１ｂが形成されているが、図５においては、インターポ
ーザ基板１０の内周側にダミーランド１１ｂが配置され
ている。このように、ダミーランド１１ｂの配置位置
は、半導体チップ３０の大きさに合わせて適当に配置変
更してもよい。
ダミーランド１１ｂの配置位置は、半導体チップ３０の
大きさによって変更することができる。たとえば、図３
と図４は、図１の半導体チップ３０より小さい場合の半
導体装置５０及びインターポーザ基板１０を例示してい
る。半導体チップ３０の大きさに対応して、図２のイン
ターポーザ基板１０においては外周側にダミーランド１
１ｂが形成されているが、図５においては、インターポ
ーザ基板１０の内周側にダミーランド１１ｂが配置され
ている。このように、ダミーランド１１ｂの配置位置
は、半導体チップ３０の大きさに合わせて適当に配置変
更してもよい。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
インターポーザ基板にダミーランドを所定の大きさ及び
位置に形成することより、半田の破断を防止して回路基
板との接合強度を向上させることができる。
インターポーザ基板にダミーランドを所定の大きさ及び
位置に形成することより、半田の破断を防止して回路基
板との接合強度を向上させることができる。
【図１】本発明の半導体装置の好ましい実施の形態を示
す構成図。
す構成図。
【図２】本発明のインターポーザ基板の好ましい実施の
形態を示す平面図。
形態を示す平面図。
【図３】本発明の半導体装置の別の実施の形態を示す構
成図。
成図。
【図４】本発明のインターポーザ基板の別の実施の形態
を示す平面図。
を示す平面図。
【図５】従来の半導体装置の一例を示す構成図。
【図６】従来のインターポーザ基板の一例を示す平面
図。
図。
１０・・・インターポーザ基板、１１・・・ランド、１
１ａ・・・電極ランド、１１ｂ・・・ダミーランド、２
０・・・回路基板、３０・・・半導体チップ、４０・・
・配線、５０・・・半導体装置。
１ａ・・・電極ランド、１１ｂ・・・ダミーランド、２
０・・・回路基板、３０・・・半導体チップ、４０・・
・配線、５０・・・半導体装置。
Claims (2)
- 【請求項１】 一端面側に半導体チップを実装し、他端
面側に回路基板と接合するためのランドが形成されてい
るインターポーザ基板において、 前記ランドは、 回路基板と電気的に接続するため、所定のピッチで形成
されている複数の電極ランドと、 前記電極ランドより大きい面積で、実装されている前記
半導体チップにおける四隅に当たる領域にのみ形成され
るダミーランドとを有することを特徴とするインターポ
ーザ基板。 - 【請求項２】 前記ダミーランドは、略Ｌ字状に形成さ
れている請求項１に記載のインターポーザ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038950A JP2000243862A (ja) | 1999-02-17 | 1999-02-17 | インターポーザ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038950A JP2000243862A (ja) | 1999-02-17 | 1999-02-17 | インターポーザ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243862A true JP2000243862A (ja) | 2000-09-08 |
Family
ID=12539493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11038950A Pending JP2000243862A (ja) | 1999-02-17 | 1999-02-17 | インターポーザ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243862A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002049101A2 (de) * | 2000-12-14 | 2002-06-20 | Siemens Dematic Ag | Zwischenträger für ein halbleitermodul sowie anordnung eines mit einem solchen zwischenträger gebildeten moduls auf einem schaltungsträger |
| US6736306B2 (en) | 2001-02-05 | 2004-05-18 | Samsung Electronics Co., Ltd. | Semiconductor chip package comprising enhanced pads |
| US7001798B2 (en) | 2001-11-14 | 2006-02-21 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| US7126227B2 (en) | 2003-01-16 | 2006-10-24 | Seiko Epson Corporation | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module |
| JP2006303305A (ja) * | 2005-04-22 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置 |
| JP2007165420A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US20150355124A1 (en) * | 2014-06-10 | 2015-12-10 | Alps Electric Co., Ltd. | Humidity sensing apparatus |
| WO2023158970A1 (en) * | 2022-02-15 | 2023-08-24 | Skyworks Solutions, Inc. | Electrical packages with non-linear interconnect members |
-
1999
- 1999-02-17 JP JP11038950A patent/JP2000243862A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10062386A1 (de) * | 2000-12-14 | 2002-07-04 | Siemens Production & Logistics | Zwischenträger für ein Halbleitermodul sowie Anordnung eines mit einem solchen Zwischenträger gebildeten Moduls auf einem Schaltungsträger |
| WO2002049101A3 (de) * | 2000-12-14 | 2002-12-05 | Siemens Dematic Ag | Zwischenträger für ein halbleitermodul sowie anordnung eines mit einem solchen zwischenträger gebildeten moduls auf einem schaltungsträger |
| WO2002049101A2 (de) * | 2000-12-14 | 2002-06-20 | Siemens Dematic Ag | Zwischenträger für ein halbleitermodul sowie anordnung eines mit einem solchen zwischenträger gebildeten moduls auf einem schaltungsträger |
| US6736306B2 (en) | 2001-02-05 | 2004-05-18 | Samsung Electronics Co., Ltd. | Semiconductor chip package comprising enhanced pads |
| US7443012B2 (en) | 2001-11-14 | 2008-10-28 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US7001798B2 (en) | 2001-11-14 | 2006-02-21 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| US7126227B2 (en) | 2003-01-16 | 2006-10-24 | Seiko Epson Corporation | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module |
| JP2006303305A (ja) * | 2005-04-22 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置 |
| JP2007165420A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US20150355124A1 (en) * | 2014-06-10 | 2015-12-10 | Alps Electric Co., Ltd. | Humidity sensing apparatus |
| CN105277596A (zh) * | 2014-06-10 | 2016-01-27 | 阿尔卑斯电气株式会社 | 湿度检测装置 |
| US9612220B2 (en) | 2014-06-10 | 2017-04-04 | Alps Electric Co., Ltd. | Humidity sensing apparatus |
| WO2023158970A1 (en) * | 2022-02-15 | 2023-08-24 | Skyworks Solutions, Inc. | Electrical packages with non-linear interconnect members |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441474B2 (en) | Semiconductor device and liquid crystal module adopting the same | |
| US20080179739A1 (en) | Flip chip package with anti-floating structure | |
| US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| JP2005051240A (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
| JP2002124544A (ja) | Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 | |
| JPH09260436A (ja) | 半導体装置 | |
| JP2001077294A (ja) | 半導体装置 | |
| JPWO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| JP2007005452A (ja) | 半導体装置 | |
| JP2000243862A (ja) | インターポーザ基板 | |
| JPH0846079A (ja) | 半導体装置 | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JP2007027576A (ja) | 半導体装置 | |
| JP2006253519A (ja) | 半導体装置 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
| JP2004273617A (ja) | 半導体装置 | |
| JP2004253518A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4523425B2 (ja) | 半導体素子搭載用基板 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
| JP2001168227A (ja) | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 | |
| JP2004146851A (ja) | 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール |