JPS626652B2 - - Google Patents

Info

Publication number
JPS626652B2
JPS626652B2 JP59227510A JP22751084A JPS626652B2 JP S626652 B2 JPS626652 B2 JP S626652B2 JP 59227510 A JP59227510 A JP 59227510A JP 22751084 A JP22751084 A JP 22751084A JP S626652 B2 JPS626652 B2 JP S626652B2
Authority
JP
Japan
Prior art keywords
conductive
adhesive
pad
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59227510A
Other languages
English (en)
Other versions
JPS60180132A (ja
Inventor
Yoshio Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22751084A priority Critical patent/JPS60180132A/ja
Publication of JPS60180132A publication Critical patent/JPS60180132A/ja
Publication of JPS626652B2 publication Critical patent/JPS626652B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Conductive Materials (AREA)

Description

【発明の詳細な説明】 本発明は、導電性に異方性を持たせることので
きる接着剤を用いて、ダイオード・トランジスタ
等の半導体チツプを基板へ接着方式により電気的
に接続をする半導体チツプに関するものである。
さらに詳しくは、銅、ニツケル、銀、金などの
金属微粒子やカーボンフアイバーなどの導電性微
片を接着剤中に分散させ、該金属粒子等の含有
量、形状、大きさ、分布状態、さらには接着剤層
の厚みをコントロールし電気的接続をとろうとす
る部分に必要に応じて圧力を加えて接着剤層の厚
み方向には導電性を有し、面方向には絶縁性を保
持するようにした導電性が異方的である接着剤を
用いて電気的な接続をとる方式に関するものであ
る。
本発明の特徴は、１つは分散させる導電粒子や
接着剤を任意に選ぶことにより、接着導電層を薄
くすることも厚くすることも可能であり、この結
果、特に薄くすることにより導電異方性の効果は
著るしく顕著になる。即ち、IC等の細密半導体
パターンにおける電気的導通と絶縁の分離がきわ
めて効果的に行えるものである。また、本発明は
接着により導電異方性の効果が生じるものである
ため、導通をとつた後、他の押えなり、支持は必
要ない。したがつて、一度接着により固定された
導電異方性接着剤層は経時変化に対してきわめて
堅牢である。即ち、別な言い方をすれば、固定と
電気的接続の２工程を１工程に簡単化しているも
のである。さらに別に特徴は、基板上への接着剤
の形成が容易である。即ち、他点との電気点接続
をするには、本発明による導電異方性接着剤を印
刷や塗布して接着するだけ、又はシート状の接着
剤を置くだけで可能である。
また接着による導通であるため、被導電体の表
面の凹凸が多少存在しても、本質的には導電異方
性の機能を損うことはない。
従来の導電性を有する有機材料としては、導電
塗料、導電性エラストマーがあるが、いずれも電
気的な導電性は等方的であつた。これに対して、
本発明に係る導電異方性接着剤は、接着方式によ
り形成された接着剤層が導電性に関して異方的で
あることが特徴であり、前述したように、断面の
形状が凹凸があり、又その形状が複雑である品物
同志を電気的に結合させる場合にも都合がよい。
又、接着剤であるから、電気的に結合すると同時
に、合体させて有機結合体として、その機能を増
大させる箇所に用いると効果がある。またヤニ液
状の接着剤の場合は乾燥されない初期状態にあつ
ては液状であることから、この物体を例えば刷毛
のようなもので必要な部分に塗りつけたり、任意
形状の複雑なパターンマスクを用いて模様の通り
に転写させ、その模様に導電性の性質をもたせる
ことができる。
本発明を具体的に図面を用いて説明すると、即
ち、第１図に示すように、互いに電気的に導気的
に導通させる必要のある電気的部材１，２間に本
発明に係わる導電異方性を持ちうる接着剤を用い
て加圧接着方式により接着剤層３を形成し、基板
１，２のある部分Ａ，Ｂ，Ｃ，Ｄを想定すると、
Ａ→Ｂ、Ｃ→Ｄ、方向は導通するがＡ→Ｃ、Ｂ→
ＤおよびＡ→Ｄ、Ｃ→Ｂ方向は絶縁されるという
性質を持たせることが可能である。導電異方性を
持ちうる接着剤は、絶縁性を有するエポキシ系、
シリコン系等の各種接着剤に、導電性を有する貴
金属粒子、重金属粒子、軽金属粒子単体あるいは
合金、さらにはメツキ粒子へカーボンフアイバー
などを分散させ、含有量、形状、大きさ、分散状
態、厚み接着方法などを適当にコントロールする
ことにより得られる。
導電異方性接着剤の導電機構は、基本的には導
電粒子間の接触にあると解釈され、分散媒中に於
ける導電粒子はその分散の不均一性、クラスター
を形成する粒子の密集効果、さらには接着界面近
傍への凝集効果などにより導電領域の無数の島が
出来るものと推定される。
第２図の１および２は、本発明に係る導電異方
性接着剤の導通の原理を説明する簡単な模型図で
ある。４，５は、それぞれ導通をとるべき基板で
あり、６は接着方式により形成された接着剤層、
７，７′は導電性粒子を表わす。第２図２は、粒
子７′のサイズが接着剤層６の厚みにほぼ等しい
もので、導通接触のとり方としては単純である
が、点接触は接触抵抗が一般に大きいので、第２
図１のような複数個の導電粒子７による導通接触
をとる方が良い。このように絶縁性接着剤に導電
性粒子を分散させた組成物の導電特性を調べる
と、一般に第３図のようになる。即ち、横軸に導
電粒子と絶縁性接着剤との比率Vmをとり、縦軸
に導電率σをとると、導電粒子の比率がある値Ｋ
点以下になると導電性が著るしく低くなり、Ｋ点
以上では、良好な導電性が生じるようになる。こ
こで、Ｋ点近傍及びそれ以下の低い導電率を有す
る組成の接着剤を厚みのコントロール、粒子径お
よび接着方法を適当に選んでやることにより、厚
み方向には導電性を有しながら横方向には絶縁性
を持つ特性が得られる。
本発明は、このように接着方式によつて得られ
る導電異方性接着剤を用いて電気的に接続する単
純で確実かつ、きわめて安価な画期的な方法を提
供するものであり、トランジスタ、ダイオード、
ICチツプ等の半導体チツプを基板に接続するも
のであり、この場合前記半導体チツプは下面にパ
ツドを有し、基板上のリード層に導電異方性接着
剤を介して接合したものである。現在、ICを含
む半導体素子の製造数量は膨大なものであり、大
量生産によるコストダウンも著るしいものである
が、例えば、IC製品コスト構成を見るとIC等の
半導体チツプ価格に対して、チツプのパツドから
ワイヤボンデイング等でリード端子をとり出す作
業に相当のコストがかかつている。そのため、
IC関係の分野では、ICのコストを下げるため
に、このワイヤボンデイング方式を他の効率的な
方式に切換えることが真剣に検討されている。そ
の結果、一部ではICチツプパツドからのリード
の取出しを全パツド同時に行なおうとするフエー
スボンデイング方式等が採用されている。しかし
現実にはハンダバンプの量や加熱温度、圧力等の
コントロールが難しく、信頼性が確立していず、
まだ高価になつている。したがつてパツド数の少
ないチツプに一部利用されているにすぎない。
本発明による方式では、上記問題を一掃し、大
幅なコストダウンが可能である。
第４図は、本発明によるICのボンデイング説
明図である。第４図ａのようにICチツプ８と、
あらかじめリジツト又はフレキシブルな基板１１
上にエツチング等でICチツプ８のパツド１２に
対応した導電リード層１０、およびこの間に本発
明に係わる導電異方性を持ちうる接着剤層９を配
置し、次いでｂ図のように例えばシート状の接着
剤層９を介して圧接続し、ICチツプ８のパツド
１２により必要部分の導通を導電リード層１０に
とることができる。この時、同時に接着層９によ
りICチツプ８は基板１１に固着される。この場
合、パツド１２の周辺において接着剤層９はパツ
ド１２に対しICチツプ８の中心側下面８ａ及び
外周側下面８ｂでICチツプ８の下面に接してお
り、第４図ｂの如く前記パツド１２が接着剤層９
に覆れている。従つて、パツド１２により接着剤
層９が確実に押圧されパツド１２と導電リード層
１０との導通も確実にはかられる。又、前述の如
くパツド１２がその中心側でも外周側でもICチ
ツプ８下面に接してパツド１２を覆つており、こ
の場合、パツド１２の周囲においては接着剤層９
はその性質上横方向に絶縁性を有することから、
外部からの湿気、ホコリの侵入を防ぎ、パツド１
２と他の（隣接の）導電リード層１０の誤導通等
の危険性がなく、所定導通箇所のみを良好に導通
することができるものである。又、ICチツプ８
の下面には前述の接着剤９が全面に存在してお
り、ICチツプ８下面にはパッド１２下面にもパ
ツド１２が形成されていない下面にも全域にわた
つて前述の接着剤層９が介在しているので、接着
面積が広くなり基板への接合強度が高まり微少面
積のICチツプ８の接合の信頼性が極しく上昇す
るとともに、前記接着剤層９がICチツプ８下面
全体を覆うこととなり、外部より湿気、光等の
IC能動面への侵入を防止し、ICチツプ８の誤動
作や劣化を防止することもできる。また、ICチ
ツプ８のパツド部分１２を凸状に形成した場合、
本発明の導電異方性効果はさらに増大し、信頼性
も著るしく高まる。
第５図は、第４図の立体斜視図である。基板１
５の上に所定パターンの導電リード層１４を形成
し、本発明に係わる導電異方性接着剤層１３を介
してICチツプ１６を接着する。この場合におい
ても、ICチツプのパツド１７を下部の導電リー
ド層の位置合わせのみを行なうだけで所定の電気
的接続をとることが可能である。
第６図は、液晶表示パネル上に該表示パネル駆
動用のICチツプを一体化した時計用モジユール
の例である。液晶表示用上下電極基板ガラス２
０，２１のどちらか一方の基板上に必要なセグメ
ントパターン２２よりリード線２３を該当する
ICチツプ２４のパツド間隔に合わせて配置すれ
ば、個々のパツドから１本ずつワイヤボンデイン
グするわずらわしさがなく、本発明による導電異
方性接着方式により、容易に接着導通をとること
ができる。
第７図は、液晶表示パネルに回路部分をすべて
取り付けた電子式卓上計算機のモジユールであ
る。即ち、液晶表示用電極ガラス基板３５上に該
電子式卓上計算機の駆動に必要なすべての回路素
子３８を本発明による導電異方性接着剤を用いて
導通取付けしたものである。いずれの場合も、基
板上の配線３９を厚膜、薄膜等で形成した後、回
路素子のチツプを位置合わせして、本発明による
接着により容易に作成できる。
なお、本発明による方式の実際の適用に当つて
は、接着剤の硬化過程に圧力を加えたり、また超
音波を併用したりすることが重要な特性改良につ
ながるものである。
以上の如く本発明は導電異方性接着剤を介して
下面にパツドを有する半導体チツプを基板上に直
接に取り付けたから、次のような著るしい効果を
有する。
接着剤を導電異方性とし導通が厚み方向に確
保され面方向に絶対的な絶縁性が確保されるか
ら、半導体チツプのパツドの如く、細密部の導
通は極めて安定化し、その信頼性が飛躍的に向
上する。即ち、半導体チツプのパツドと基板の
導電リード層の接続は導通の確実性の観点から
ワイヤーボンデイングやハンダバンプによるフ
エースダウンボンデイングが知られているが、
それらはいずれも各パツド毎にボンデイングす
るものであり、加熱温度や時間、圧力、ハンダ
バンプの量などが個々にバラツキ導通の信頼性
が乏しいものである。これに比べ本発明は前述
の導電異方偏接着剤上に半導本チツプを単に載
置し、各パツドは同一条件にて加圧されるため
それぞれの導通は極めて安定する。この場合、
半導体チツプの各パツドが細密化されていても
本発明の接着剤の厚さを適切にコントロールす
ることにより接着剤中の導電性微片がパツドと
導電リード層のみを導通させることができ、細
密パツド部の導通の信頼性を著しく高めるもの
である。
半導体チツプを本発明の接着剤の上に載置、
押圧する（必要により加熱する）のみでよいた
め、その作業性が向上する、半導体チツプのパ
ツドが多数化する最近にあつては、半導体チツ
プの言わばワンタツチ取り付けでよい効率的な
作業性は実用的に極めてメツトが高い。
本発明は、導通と接着が同じ箇所で同時に行
なわれるものであるから、半導体チツプを基板
に接合する手段とは別にワイヤーにより導通を
必要とするワイヤーボンデイング方式に対し、
薄型、小型化する。
半導体チツプの下面のパツド周辺において、
導電異方性接着剤はパツドに対し半導体チツプ
の中心側及び外周側で半導体チツプの下面に接
し前記パツドを覆うことになり前記接着剤は半
導体チツプ下面の中心側からも外周側からもパ
ツドに湿気やホコリの侵入を防止することがで
き、且つ前記接着剤が横方向には絶縁性を有す
ることから、パツドと他の導電リード層（例え
ば隣接のリード層）との誤動作を確実に防止
し、所定箇所の導電信頼性を著しく高めること
ができる。
半導体チツプの下面において、前記パッドが
形成されていない下面全域にも導電異方性接着
剤が介在しているので、単にパツド部にこの接
着剤が存在し基板に接合される場合に対し著し
く接合力が向上する。つまりこのバツドの面積
は小さくパツド部のみによる接合では著しく弱
いものであるが、半導体チツプ下面全域が前述
の接着剤により接合されることにより接合面が
著しく広くなり、よつてその接合力も飛躍的に
高まる。又、前記接着剤が半導体チツプ下面全
体を覆うこととなり、外部より湿気、光等の半
導体チツプ能動面への侵入を防止し、半導体チ
ツプの誤動作や劣化を防止する。
【図面の簡単な説明】
第１図は、本発明に係わる現象説明図である。
１，２…導通させる必要のある電気的部材、３…
本発明に係わる導電異方性接着剤。 第２図１，２は、本発明に係わる導電異方性接
着の原理図である。４，５…導通をとるべき基
板、６…接着剤層、７，７′…導電性粒子群と粒
子。 第３図は、導電性粒子と母体接着剤の比率対導
電率の関係を示したグラフである。第４図ａ，ｂ
は、本発明による応用例の模型図である。８…半
導体チツプ、８ａ…半導体チツプの中心側下面、
８ｂ…半導体チツプの外周側下面、９…本発明に
係わる接着剤、１０…導通をとるべきリード端
子、１１…回路基板、１２…半導体チツプ上のパ
ツド、ｂ図は接着した状態の図であり、９は圧接
された導電異方性接着剤層を示す。 第５図は、本発明による接着方式をICチツプ
のボンデイングに応用した説明図である。１６…
ICチツプ、１３…本発明に係わる導電異方性接
着剤層、１４…エツチング等で形成したリード
線、１５…回路基板、１７…ICチツプ上のパツ
ド。 第６図は液晶表示パネルと半導体チツプとを一
体化した時計の例の平面図である。２０，２１…
液晶表示パネル用上下電極基板ガラス、２２…セ
グメントパターン、２３…リード線、２４…IC
チツプ。 第７図は、液晶表示パネルに回路素子をすべて
取付けた電子式卓上計算機の例の斜視図である。
３５，３６…液晶表示パネル用上下電極基板ガラ
ス、３７…表示セグメント、３８…回路素子群、
３９…配線。

Claims (1)

    【特許請求の範囲】
  1. １ 上面に導電リード層を有する基板と、前記基
    板のリード層上に配置され絶縁性を有する接着剤
    中に導電性微片が混入・分散され厚み方向に導電
    性を有し面方向に絶縁性を有する導電異方性接着
    剤と、前記接着剤上に配置・固定され下面のパツ
    ドが前記導電リード層に接続される半導体チツプ
    とを有し、前記パツド周辺の前記接着剤は前記パ
    ツドに対し前記半導体チツプの中心側及び外周側
    で前記半導体チツプ下面に接して前記パツドが前
    記接着剤に覆れており、前記半導体チツプの下面
    において前記パツドが形成されていない下面全域
    に前記導電異方性接着剤が介在していることを特
    徴とする半導体チツプの接続構造。
JP22751084A 1984-10-29 1984-10-29 半導体チツプの接続構造 Granted JPS60180132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22751084A JPS60180132A (ja) 1984-10-29 1984-10-29 半導体チツプの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22751084A JPS60180132A (ja) 1984-10-29 1984-10-29 半導体チツプの接続構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50026333A Division JPS592179B2 (ja) 1975-03-03 1975-03-03 電気的部材の製造方法

Publications (2)

Publication Number Publication Date
JPS60180132A JPS60180132A (ja) 1985-09-13
JPS626652B2 true JPS626652B2 (ja) 1987-02-12

Family

ID=16862028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22751084A Granted JPS60180132A (ja) 1984-10-29 1984-10-29 半導体チツプの接続構造

Country Status (1)

Country Link
JP (1) JPS60180132A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
JPH11167154A (ja) 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板
JPH11167151A (ja) 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板を備えるカメラ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120941A (ja) * 1974-08-14 1976-02-19 Seikosha Kk Dodenseisetsuchakuzai

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120941A (ja) * 1974-08-14 1976-02-19 Seikosha Kk Dodenseisetsuchakuzai

Also Published As

Publication number Publication date
JPS60180132A (ja) 1985-09-13

Similar Documents

Publication Publication Date Title
US20100151624A1 (en) Fabricating process of a chip package structure
KR20030004741A (ko) 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 및 그제조방법
JPS592179B2 (ja) 電気的部材の製造方法
JPH0454931B2 (ja)
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2002270717A (ja) 半導体装置
JPS63160352A (ja) 半導体装置の実装方法
JPS626652B2 (ja)
JPH0750726B2 (ja) 半導体チップの実装体
JPS63122133A (ja) 半導体チツプの電気的接続方法
JPH10199930A (ja) 電子部品の接続構造および接続方法
JPH046841A (ja) 半導体装置の実装構造
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH05290946A (ja) 電子部品実装方法
JPS6127902B2 (ja)
JP4030220B2 (ja) 半導体チップの実装構造
KR100833937B1 (ko) 이방성 도전 접착제
JP2000252320A (ja) 半導体装置およびその製造方法
JPH0440277Y2 (ja)
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
TWI314030B (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP3328965B2 (ja) 回路部品の実装構造、液晶パネル、テレビ、ラップトップパソコン及びゲーム機、並びに回路部品の接続方法及び液晶パネルの製造方法
JPH07254632A (ja) 半導体装置及びその製造方法
JP2000208907A (ja) 電子部品の実装方法
JPH03114152A (ja) 電気素子の接続構造