JPH08111437A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH08111437A
JPH08111437A JP6246005A JP24600594A JPH08111437A JP H08111437 A JPH08111437 A JP H08111437A JP 6246005 A JP6246005 A JP 6246005A JP 24600594 A JP24600594 A JP 24600594A JP H08111437 A JPH08111437 A JP H08111437A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive adhesive
substrate
electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6246005A
Other languages
English (en)
Inventor
Toshio Tsuda
俊雄 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP6246005A priority Critical patent/JPH08111437A/ja
Publication of JPH08111437A publication Critical patent/JPH08111437A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置を導体パターンが形成された基板
に信頼性良く電気的な接合を行うことのできる半導体装
置の実装方法を提供する。 【構成】 半導体装置７の電極パッド８上に２段突起状
電極１５を形成した後、前記２段突起状電極１５上に導
電性接着剤１６を転写形成する。そして前記導電性接着
剤１６を形成した半導体装置７を基板１９に向けて押圧
して、２段突起状電極１５の頭頂部を基板１９の面に固
着することによって、表面がうねり、反りをもった基板
への半導体装置の確実な電気的な接合が可能になり、特
に熱的、機械的な応力に対して極めて安定に接合できる
実装方法を実現できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣチップに代表される
半導体装置と基板上の導体パターンとの電気的接続に関
するものであり、特に、導電性接着剤を用いたフェース
ダウンボンディング法に係る半導体装置の実装方法に関
するものである。
【０００２】
【従来の技術】従来、半導体装置と導体配線パターンで
構成した回路基板との接続には、メッキ技術により半導
体装置の入出力電極パッド上に形成した突起状電極（バ
ンプ）を用いたものが知られている。
【０００３】また最近の電卓、電子時計あるいは、液晶
ディスプレイ等においては、裸のＩＣチップ（半導体装
置）をガラス基板上の導体配線パターンに直付けして実
装面積の効率的使用を図ろうとする動きがあり、ハンダ
付けに代わる有効かつ微細な電気的接合手段として、ボ
ールボンディング法により半導体装置の入出力電極パッ
ド上に突起状電極を形成し、突起状電極と回路基板上の
導体配線パターンとの電気的接続を導電性接着剤を用い
て行う実装方法が知られている。
【０００４】従来の半導体装置の実装方法は、特開平２
−３４９４９号公報に示されているように、ボールボン
ディング法を用い、金属ワイヤの先端に形成したボール
を半導体装置の入出力電極パッド上に固着して、前記固
着したボールを台座として、その台座の上にさらにワイ
ヤをルーピングしてその端部を切断して台座に固着し
て、半導体装置の２段突起状電極を形成する工程と、前
記半導体装置の突起状電極の高さを揃えるために、平坦
面が形成された基材に押し当てた後、平坦化した２段突
起状電極の上層のみに導電性接着剤を転写して、導体パ
ターンが形成された基板と位置合わせして、平坦化した
突起状電極上の導電性接着剤によって固着して電気的な
接続を行なう工程よりなるものであった。
【０００５】
【発明が解決しようとする課題】しかしながら前記のよ
うな半導体装置の実装方法では、半導体装置を実装する
導体パターンが形成された基板が、液晶表示パネルのガ
ラス基板のような基板自身の表面平坦性の優れたものに
は充分な効果を発揮するが、セラミックやガラスエポキ
シを基材とした導体パターンが形成された基板に代表さ
れるような、表面の平坦性やそれの基板間の均一性が確
保できない基板に実装する場合には、接合面で問題があ
った。
【０００６】セラミックやガラスエポキシを基材とした
導体パターンが形成された基板に代表されるような、表
面の平坦性やそれの基板間の均一性が確保できない基板
に実装する場合には、従来は、まず別に準備した平坦性
の高い基材で突起状電極を半導体装置を面として平坦化
する。そして突起状電極上に導電性接着剤を転写し、基
板の導体パターン電極に固着する。しかしその際、図４
に示すように、電気的接合する半導体装置１の電極パッ
ド２上の個々の突起状電極３先端の平坦化面と基板側と
の間に隙間がバラツキとして存在して、接合を実現する
導電性接着剤４の基板５側の導体パターン６との接着
（固着）において接着面積、接合部の導電性接着剤の充
填保持量等のバラツキとなり、接着の保持により電気的
接合を得る実装方法として、耐環境信頼性の熱や機械的
応力に脆いという課題を有していた。なお、図４におい
て、１は半導体装置であり、２は電極パッドである。３
は平坦面が形成された基材に半導体装置を面として押し
当て頭頂が平坦化された突起状電極である。４は導電性
接着剤である。５は基板である。６は基板５上の導体パ
ターンである。
【０００７】本発明は上記課題に鑑みてなされたもので
あり、その目的とする所は、半導体装置を導体パターン
が形成された基板に信頼性良く電気的な接合を行なうこ
とのできる半導体装置の実装方法を提供するものであ
る。
【０００８】
【課題を解決するための手段】本発明は上記の課題を解
決するため、半導体装置の導体パターンが形成された基
板への実装方法において、金属ワイヤの先端に熱エネル
ギーによってボールを形成する工程と、該ボールをキャ
ピラリにより半導体装置の電極パッド上に圧着した後、
キャピラリをループ状軌道をもって移動し、金属ワイヤ
の先端を切断して電極パッド上に圧着したボールに固着
することにより２段突起状電極を形成する工程と、２段
突起状電極を別に用意した支持基材上に塗工した導電性
接着剤面に合わせて導電性接着剤を半導体装置の電極に
固着したボールの上の金属ワイヤがルーピングした突起
部分にのみ転写する工程と、半導体装置を導体パターン
が形成された基板へ位置合わせを行った後、２段突起状
電極上の導電性接着剤によって半導体装置を導体パター
ンの形成された基板に固着するとき、同時に圧力を加え
て２段突起状電極の突起頂部の高さを対向する基板の表
面うねりに合わせてレベリングしながら導電性接着剤に
よって固着する工程とを有することを特徴として、半導
体装置の実装方法を実現しようとするものである。
【０００９】
【作用】本発明は前記手段によって、半導体装置と導体
パターンが形成された基板との突起状電極と導電性接着
剤を介した接合間隔のうねりを、導電性接着剤を転写し
た２段突起状電極を接合する基板の導体パターンに押圧
し、基板のうねりに合わせて２段突起状電極の頂部をレ
ベリングさせ、同時に導電性接着剤により固着させるこ
とにより、個々の基板のもつ表面状態に合わせた接合間
隔を確保し、導電性接着剤での接着面積と保持を形成す
る導電性接着剤の質量を均一にして、応力に対して安定
で、信頼性の高い半導体装置の実装方法が実現できるも
のである。
【００１０】
【実施例】以下本発明の一実施例である半導体装置の実
装方法について図面を参照しながら説明する。
【００１１】図１（ａ）〜（ｅ）は、本発明の半導体装
置の実装方法の一実施例における２段突起状電極を形成
する工程を示す図であり、図２は本発明の半導体装置の
実装方法の一実施例における２段突起状電極に可撓性を
有する導電性接着剤を転写すう工程を示す図である。図
３は本発明の半導体装置の実装方法における基板へ半導
体装置を接続する工程を示す図である。
【００１２】図１において、７は半導体装置であり、８
は電極パッドである。９はキャピラリであり、１０は孔
である。１１は金ワイヤであり、１２はボールである。
１３は電極パッドに固着した第１突起部であり、１４は
突起状電極の頂部（第２突起部）である。図２におい
て、１５は前記図１に示した形成方法により形成された
２段突起状電極であり、１６は導電性接着剤であり、１
７は支持基材である。図３において、１８は導体パター
ンであり、１９は基板である。
【００１３】以上のように構成された半導体装置の実装
方法について、以下、その動作を説明する。
【００１４】まず図１（ａ）に示すように、セラミック
材料や人工ルビー等により作られたキャピラリ９の孔１
０に通した金ワイヤ１１の先端に熱エネルギーを加え
て、前記金ワイヤ１１を溶融させてボール１２を形成す
る。前記ボール１２は公知のようにガス炎や電気的放電
等によって形成される。前記金ワイヤ１１の材質として
は金の他、アルミや、銅の材料を用いることも可能であ
る。このようにして形成したボール１２を、図１（ｂ）
に示すように、半導体装置７の電極パッド８にキャピラ
リ９を介して熱圧着や超音波振動によって固着させ、第
１突起部１３を形成する。次に、図１（ｃ）に示すよう
に、金ワイヤ１１をキャピラリ９の孔１０に通した状態
でキャピラリ９を図１（ｄ）に示すようにループ状軌道
に移動させ、次いで図１（ｅ）に示すように電極パッド
８に固着した第１突起部１３の上部に逆Ｕ字状に金ワイ
ヤ１１を残存させて突起状電極の頂部１４（第２突起
部）を形成して、キャピラリ９を降下して金ワイヤ１１
を切断する。以上の工程により、半導体装置７の電極パ
ッド８上に２段突起状電極１５が形成される。
【００１５】半導体装置７の全ての電極パッド８上に２
段突起状電極１５を形成した後、図２に示すように、２
段突起状電極１５を有する半導体装置７を、支持基材１
７上に形成したフェノキシレジンをバインダーとする導
電性接着剤１６に当てることにより、２段突起状電極１
５上のみに導電性接着剤１６を転写する。このとき導電
性接着剤１６の膜厚は、２段突起状電極１５の突出部分
の２段目程度であることが望ましい。また従来のよう
に、２段突起状電極１５を平坦化した後に導電性接着剤
１６を転写するよりも、本実施例のように、平坦化しな
い形成当初の２段突起状電極形状の状態で導電性接着剤
１６を転写した方が導電性接着剤１６の保持力・量の面
で適している。
【００１６】以上のようにして、電極パッド８上の２段
突起状電極１５上に導電性接着剤１６を形成した半導体
装置７を、図３に示すように、基板１９の導体パターン
１８に位置合わせして後、半導体装置７を基板１９に向
けて押圧して、２段突起状電極１５の頭頂部が基板１９
の導体パターン１８の面との対向間隔において均等にし
て、導電性接着剤１６を熱硬化等により固着することに
よって、表面がうねり、反りをもった基板への半導体装
置の確実な電気的な接続を、特に熱的、機械的な応力に
対して極めて安定に形成することが可能となる。
【００１７】
【発明の効果】以上のように本発明の半導体装置の実装
方法によれば、半導体装置と回路基板との接合で最大の
課題となる基板の表面性、うねりに対する接合形成のあ
り方が、導電性接着剤を転写形成した後、実装する基板
に押圧して突起状電極の頭頂部を基板の表面状態に合わ
せた変形と、導電性接着剤での接合とを同時に行なうこ
とにより、対向する電極部の間隔に合わせて電気的な接
合の繋ぎとなる突起状電極の高さを接合形成として均一
化して、安定した接合に必要な、導電性接着剤の基板の
導体パターン電極との接着面積の増大、接着部の導電性
接着剤の量の確保と均一化が可能となり、可撓性をもつ
導電性接着剤の性能の発揮を飛躍的に向上させ信頼性の
高い半導体装置の実装が実現でき、極めて実用価値が高
いものである。
【図面の簡単な説明】
【図１】本発明の一実施例における２段突起状電極を形
成する工程を示す図
【図２】本発明の一実施例における２段突起状電極に可
撓性を有する導電性接着剤を転写する工程を示す図
【図３】本発明の一実施例の基板へ半導体装置を接合す
る工程を示す図
【図４】従来の半導体装置の実装方法において、基板に
半導体装置を接合した状態を示す図
【符号の説明】
１ 半導体装置 ２ 電極パッド ３ 頭頂が平坦化された突起状電極 ４ 導電性接着剤 ５ 基板 ６ 導体パターン ７ 半導体装置 ８ 電極パッド ９ キャピラリ １０ 孔 １１ 金ワイヤ １２ ボール １３ 第１突起部 １４ 突起状電極の頂部 １５ ２段突起状電極 １６ 導電性接着剤 １７ 支持基材 １８ 導体パターン １９ 基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の導体配線パターンが形成さ
    れた基板への実装方法において、半導体装置に設けた電
    極パッド上に金属ワイヤの先端に形成したボールを前記
    電極パッド上に固着して第１突起部を形成した後、前記
    金属ワイヤを前記第１突起部の上方でルーピングして前
    記金属ワイヤ端部を切断し前記第１の突起部に固着させ
    ることにより第２の突起部を形成して２段突起状の電極
    を形成する工程と、 前記半導体装置上の２段突起状電極を形成した面を別に
    用意した支持基材上に塗工した導電性接着剤の面とを合
    わせて導電性接着剤を前記２段突起状電極上の第２の突
    起部にのみ転写する工程と、 前記導電性接着剤が転写された半導体装置の２段突起状
    電極を導体配線パターンが形成された基板へ位置合わせ
    を行なった後、前記２段突起状電極上の導電性接着剤に
    より半導体装置を導体配線パターンが形成された基板に
    接着する際に同時に圧力を加えて、前記２段突起状電極
    の突起部の頂部高さを対向する基板の表面のうねりに合
    わせてレベリングしながら前記導電性接着剤によって固
    着する工程とよりなることを特徴とする半導体装置の実
    装方法。
  2. 【請求項２】 ２段突起状電極を形成するための金属ワ
    イヤが、金からなることを特徴とする請求項１記載の半
    導体装置の実装方法。
  3. 【請求項３】 導電性接着剤が、フェノキシレジン等の
    可撓性を有する樹脂をバインダーとするものからなるこ
    とを特徴とする請求項１記載の半導体装置の実装方法。
JP6246005A 1994-10-12 1994-10-12 半導体装置の実装方法 Pending JPH08111437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6246005A JPH08111437A (ja) 1994-10-12 1994-10-12 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6246005A JPH08111437A (ja) 1994-10-12 1994-10-12 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH08111437A true JPH08111437A (ja) 1996-04-30

Family

ID=17142053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6246005A Pending JPH08111437A (ja) 1994-10-12 1994-10-12 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH08111437A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153938A (en) * 1997-07-28 2000-11-28 Hitachi, Ltd. Flip-chip connecting method, flip-chip connected structure and electronic device using the same
US6476503B1 (en) 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
JP2003008178A (ja) * 2001-06-25 2003-01-10 Sony Corp 印刷配線板の製造方法
JP2008021902A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置およびその製造方法
US9793627B2 (en) 2014-10-17 2017-10-17 Autonetworks Technologies, Ltd. Ground terminal fitting

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153938A (en) * 1997-07-28 2000-11-28 Hitachi, Ltd. Flip-chip connecting method, flip-chip connected structure and electronic device using the same
US6476503B1 (en) 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
JP2003008178A (ja) * 2001-06-25 2003-01-10 Sony Corp 印刷配線板の製造方法
JP2008021902A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置およびその製造方法
US9793627B2 (en) 2014-10-17 2017-10-17 Autonetworks Technologies, Ltd. Ground terminal fitting

Similar Documents

Publication Publication Date Title
US5090119A (en) Method of forming an electrical contact bump
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JP3819851B2 (ja) 半導体装置およびその製造方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH063820B2 (ja) 半導体装置の実装方法
JP2002270647A (ja) 半導体チップ実装基板およびその製造方法
JPH0521523A (ja) 半導体装置実装用基板
US5306664A (en) Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device
JPH08111437A (ja) 半導体装置の実装方法
US6881612B2 (en) Method of bonding a semiconductor element to a substrate
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH04264731A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2833272B2 (ja) Ｉｃ実装方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JP3644189B2 (ja) バンプ構造及びその製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JPH05235103A (ja) Ｉｃ実装方法
JPS60180132A (ja) 半導体チツプの接続構造
JP2000252323A (ja) 半導体装置及びその製造方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP3914332B2 (ja) 半導体装置の製造方法
JPH05166879A (ja) Ｉｃ実装方法