JP3914332B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3914332B2 JP3914332B2 JP13560898A JP13560898A JP3914332B2 JP 3914332 B2 JP3914332 B2 JP 3914332B2 JP 13560898 A JP13560898 A JP 13560898A JP 13560898 A JP13560898 A JP 13560898A JP 3914332 B2 JP3914332 B2 JP 3914332B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- resin sheet
- thermal expansion
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、主として半導体ベアチップからなる半導体素子を回路基板に実装してなる半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器においては小型化および軽量化が求められており、それに伴って、回路基板上に半導体素子を実装してなる半導体装置では、電子回路の実装密度を高めることを目的として、ウェハを個片に分割した半導体ベアチップを裏返して回路基板上に直接実装する工法が多用されている。特に、サーマルヘッドドライバ、液晶ディスプレイドライバおよびゲートアレイなどの超多ピン素子の組立および実装技術として、半導体ベアチップの素子電極部上にワイヤボンダによるボールボンディング工法により突起電極を形成し、この突起電極を回路基板の基板電極部に電気的接続状態に接合することにより、回路基板に半導体ベアチップを実装する方法が知られている。
【0003】
つぎに、従来の半導体装置の製造方法の一列として、液晶ディスプレイドライバの製造工程について説明する。先ず、図4(a)に示すように、例えばニッケル金属の微粉などの導電性粒子2を分散して含有させた導電性樹脂シート1を、回路基板3における基板電極部4の形成面上に貼り付ける。この樹脂シート1は加圧箇所のみが導電性を有するようになる。続いて、同図(b)に示すように、ヘッドヒータ11を内蔵した実装ヘッド10は、ボールボンディング工法により素子電極部8上に2段形状の突起電極(スタッドバンプ)9を予め形成した半導体ベアチップからなる半導体素子7を吸着する。ここで、半導体素子7は,その突起電極9の非形成面に実装ヘッド10の吸着面を押し付けられるとともに、真空ポンプ(図示せず)などの空気吸引力が実装ヘッド10の空気吸引通路12を介して作用することにより、実装ヘッド10に吸着される。
【0004】
半導体素子7を吸着した実装ヘッド10は、素子電極部8つまり突起電極9が基板電極部4に対向するように半導体素子7を回路基板3に対し位置決めしたのちに、同図(c)に示すように、下降して半導体素子7を樹脂シート1上に載置する。つぎに、実装ヘッド10は半導体素子7を加圧して樹脂シート1に押し付ける。それにより、同図(c)に示すように、突起電極9は、樹脂シート1内に埋入していき、導電性粒子2を介して回路基板3の基板電極部4に電気的接続状態に接触する。また、実装ヘッド10は、ヘッドヒータ11を駆動して200℃の加熱温度に昇温させる。樹脂シート1は、ヘッドヒータ11の発生熱が素子電極部8および突起電極9を通じて伝熱されることにより溶融硬化する。この溶融硬化した樹脂シート1は、突起電極9と基板電極部4との接合部を強固に保持するとともに、半導体素子7と回路基板3との間隙を封止する。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、導電性粒子2による突起電極9と基板電極部4との電気的接続と、半導体素子7と回路基板3の間隙の樹脂による封止とを単一の工程で行うことを目的として、導電性粒子2を混入した樹脂シート1を用いているため、実装状態時に突起電極9と基板電極部4との間に介在する導電性粒子2は、少数であって、その数にもばらつきが生じる。それにより、突起電極9と基板電極部4との接続抵抗値は半導体装置毎に変動して一定とならず、製造された半導体装置の電気特性が変化してしまう問題がある。
【0006】
さらに、この製造方法では、突起電極9と基板電極部4との間に介在する導電性粒子2の数を可及的に一定とするために、回路基板3と半導体素子7とを正確な平行度で対向させる必要がある。そのため、一つの半導体素子7に形成した複数の2段突起電極9は、各々の先端部をレベルリングステージに押し付けるなどの手段により平坦面に整形し、且つそれぞれの高さを正確な一定値に揃える必要があり、さらに、突起電極9を形成した半導体素子7は、回路基板3に対し正確な平行度を保って押し付ける必要がある。したがって、従来の製造方法では、半導体製造装置に対し煩雑で困難な調整を必要とする。
【0007】
そこで、本発明は、上記従来の問題点に鑑みなされたもので、半導体素子の突起電極と回路基板の基板電極部とを常にほぼ一定した接続抵抗値で安定に接続できるとともに、煩雑な調整を要することなく半導体素子を回路基板に容易に実装することのできる半導体装置の製造方法を提供することを目的としている。
【0008】
【課題を解決するための手段】
上記目的を達成するために、第1の発明は、半導体素子の素子電極部に形成した突起電極を回路基板の基板電極部に電気的接続状態に接合することにより、前記半導体素子を前記回路基板に実装してなる半導体装置を製造する方法において、前記回路基板における前記半導体素子を実装すべき箇所に、前記回路基板と半導体素子との間隙を封止するための樹脂シートを貼り付ける工程と、前記樹脂シートにおける前記突起電極を対向させる位置に導電性材料を付着する工程と、前記突起電極を前記導電性材料に対向させて前記半導体素子を前記回路基板に対し位置決めしたのちに、加熱および加圧して、前記半導体素子と前記回路基板とを接合、封止する工程とを備えている。
【0009】
この半導体装置の製造方法では、複数の突起電極と基板電極部との各間に、樹脂シートとは別個に設けた導電性材料が確実に一定量ずつ介在するので、突起電極と基板電極部との接合部は確実に電気的接続される上に、その接続抵抗値が常に一定値に安定する。しかも、樹脂シートとは別個に設けた導電性材料を突起電極と基板電極部との間に介在させるので、半導体素子を回路基板に対し正確な平行度に対向するよう調整する必要がなく、容易に製造することができる。
【0014】
上記発明において、導電性材料として、はんだ金属または導電フィラーを含有する接着剤を用いることにより、前記突起電極と前記基板電極部との接合を強固なものとすることができる。
【0015】
また、上記発明における樹脂シートとして、半導体素子の熱膨張係数よりも大きく、且つ回路基板の熱膨張係数よりも小さな熱膨張係数を有するものを用いることが好ましい。これにより、半導体素子と回路基板との熱膨張係数の差による熱ストレスに起因して樹脂シートに加わろうとする熱膨張による応力を緩和することができる。そのため、導電性材料を介在しての半導体素子の突起電極と基板電極部との接合に高い信頼性を得ることができる。
【0016】
さらに、上記発明の樹脂シートとして、半導体素子との対面側部位から回路基板との対面側部位に向けて徐々に大きくなるよう変化する熱膨張係数を有するものを用いれば、より好ましい。これにより、半導体素子と回路基板との熱膨張係数の差による熱ストレスに起因して導電性材料に加わろうとする熱膨張による応力を極めて効果的に緩和することができるから、半導体素子の突起電極と基板電極部との導電性材料を介しての接合により一層高い信頼性を得ることができる。
【0017】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【0018】
図1は本発明の実施の形態に係る半導体装置の製造方法を工程順に示した概略縦断面図であり、図4と同一若しくは同等のものには同一の符号を付してその説明を省略する。この実施の形態では、同図(a)に示すように、導電性粒子を含まない単なる樹脂シート13を設けて、この樹脂シート13を、2点鎖線で示すように、回路基板3における半導体素子7を実装すべき箇所に貼り付ける。この樹脂シート13は、熱硬化性樹脂、例えばエポキシ系樹脂を用いたものが適しており、半導体素子7に設ける2段形状の突起電極9の高さよりも僅かに大きい厚み、すなわち50〜100μmの厚みに形成されている。
【0019】
つぎに、同図(b)に示すように、樹脂シート13上における所定の各位置には、導電性材料14をスクリーン印刷法により同時に、またはディスペンス法により個々に供給する。ここで、樹脂シート13の所定の位置は、半導体素子7の各突起電極9を回路基板3の対応する基板電極部4にそれぞれ接触させるために対向させる位置である。また、導電性材料14としては、この実施の形態では金または銀あるいは銀−パラジウム合金などの導電性金属材料の微粉末を導電フィラーとして、この導電フィラーを熱硬化性樹脂、例えばエポキシ系樹脂と溶剤とを混合してなる導電性接着剤を用いる。なお、導電性材料14としては錫−鉛系などのはんだ金属を使用することもでき、はんだ金属の場合にはディスペンス法により各所定位置に個々に供給して付着させる。
【0020】
続いて、同図(c)に示すように、ヘッドヒータ11を内蔵した実装ヘッド10は、ボールボンディング工法またはめっき法などにより素子電極部8上に2段形状の突起電極9が予め形成された半導体ベアチップからなる半導体素子7を吸着する。ここで、半導体素子7は,その突起電極9の非形成面に実装ヘッド10の吸着面が押し付けられるとともに、真空ポンプなどの空気吸引力が実装ヘッド10の空気吸引通路12を介して作用することにより、実装ヘッド10に吸着されている。このように半導体素子7を吸着した実装ヘッド10は、素子電極部8つまり突起電極9が導電性材料14に正確に対向するように半導体素子7を回路基板3に対し位置決めしたのちに、加熱状態下においてその位置決め状態を保持したまま下降して、半導体素子7を回路基板3に対し加圧する。
【0021】
それにより、突起電極9は、同図(d)に示すように、対応する導電性材料14をそれぞれ押し下げながら樹脂シート13中に埋入していき、この樹脂シート13を突き破るようにして導電性材料14を介し基板電極部4に電気的接続状態に接触する。なお、実装ヘッド10は、ヘッドヒータ11による加熱温度が200℃に昇温するよう制御する。それにより、樹脂シート13は、ヘッドヒータ11の発生熱を素子電極部8および突起電極9を通じて伝熱されることにより溶融し、且つ半導体素子7を介して加圧されることにより、突起電極9の高さよりも僅かに大きな厚みを有していることから回路基板3と半導体素子7との間隙を隙間無く埋めつくすように変形する。また導電性材料14および樹脂シート13は、溶融硬化することによって突起電極9と基板電極部4との接合状態を強固なものとするとともに、半導体素子7と回路基板3とを互いに強固に接合する。
【0022】
一方、はんだ金属を導電性材料14として用いた場合には、この導電性材料14がヘッドヒータ11の発生熱で加熱されて溶融硬化することによって突起電極9と基板電極部4とを電気的かつ機械的に強固に接続するとともに、導電性材料14が溶融硬化することによって突起電極9と基板電極部4とを強固に接合する。
【0023】
図2は本発明に関する第 1 の参考例としての半導体装置の製造方法を工程順に示した概略縦断面図を示し、この参考例では、上記実施の形態に対しそれらの工程のうちの一部の順次が異なるのみである。すなわち、同図(a)に示すように、回路基板3の各基板電極部4における突起電極9を接合すべき箇所に、導電性材料14をスクリーン印刷法により同時に、またはディスペンス法により個々に供給する。つぎに、ヘッドヒータ11を内蔵した実装ヘッド10は、素子電極部8上に突起電極9が予め形成された半導体ベアチップからなる半導体素子7を吸着して、素子電極部8つまり突起電極9が導電性材料14に正確に対向するように半導体素子7を回路基板3に対し位置決めしたのちに、その位置決め状態を保持したまま下降して、半導体素子7を回路基板3に対し加圧する。それにより、突起電極9は、同図(d)に示すように、対応する導電性材料14を押し下げながら樹脂シート13中に埋入していき、この樹脂シート13を突き破るようにして導電性材料14を介し基板電極部4に電気的接続状態に接触する。
【0024】
このとき、この参考例では、実装ヘッド10がヘッドヒータ11を駆動して200℃の加熱温度まで昇温させている。そのため、樹脂シート13は、ヘッドヒータ11の発生熱を素子電極部8および突起電極9を通じて伝熱されることにより溶融するので、突起電極9は、溶融した樹脂シート13内にスムーズに埋入していき、同図(d)に示すように、対応する導電性材料14を介し基板電極部4に電気的接続状態に接触する。
【0025】
なお、樹脂シート13は、上記実施の形態と同様に、半導体素子7を介して加圧および加熱されて、回路基板3と半導体素子7との間隙を隙間無く埋めつくすように変形したのちに硬化し、突起電極9と基板電極部4との導電性材料14を介在しての接合部を内部に封入して、その接合状態を強固に保持するとともに、半導体素子7と回路基板3とを互いに強固に接合する。
【0026】
図3は本発明に関する第 2 の参考例としての半導体装置の製造方法を工程順に示した概略縦断面図を示し、この参考例では、上記実施の形態に対しその工程の一部の順序が異なるのみである。すなわち、同図(a)に示すように、樹脂シート13の一面には、回路基板3への貼着に先立って、突起電極9と基板電極部4との接合箇所にそれぞれ対応する部位に導電性材料14をスクリーン印刷法により同時に、またはディスペンス法により個々に供給しておく。このように、導電性材料14を予め付着した樹脂シート13は、同図(b)に示すように、導電性材料14を上方に位置させた状態で、その導電性材料14が基板電極部4における突起電極9の接合箇所に対応するよう位置決めして、回路基板3上に貼り付ける。そののちは、同図(c)および同図(d)に示すように、上記実施の形態と同様の工程を経て半導体素子7を回路基板3に実装して半導体装置17を製造する。すなわち、同図(c),(d)は図1(c),(d)と同一工程である。
【0027】
したがって、この製造方法により得られた半導体装置17は上記実施の形態と全く同じ効果を得られる。それに加えて、この製造方法では、導電性材料を予め付着させた樹脂シートを回路基板に貼着するので、工程を簡略化できる利点がある。
【0028】
一方、図3(a)に示すように導電性材料14を予め一面に付着した樹脂シート13を、同図(b)とは逆に導電性材料14が下方に位置する配置として、その導電性材料14が基板電極部4における突起電極9の接合箇所に対応するよう位置決めして、回路基板3上に貼り付けるようにしてもよい。そののちは、図2(c),(d)に示すように、第 1 の参考例と同様の工程を経て半導体素子7を回路基板3に実装して半導体装置17を製造する。この製造方法により得られた半導体装置17は第 1 の参考例と全く同様の効果を得られる。
【0029】
また、上述の実施の形態及び、第1、第 2 の参考例において、樹脂シート13の熱膨張係数は、半導体素子7の熱膨張係数よりも大きく、且つ回路基板3の熱膨張係数よりも小さく設定されている。具体的には、一般的な半導体素子7の熱膨張係数が3ppm /K、回路基板3の熱膨張係数がセラミック基板の場合に6ppm /Kで、樹脂基板の場合に14ppm /Kであるから、樹脂シート13の熱膨張係数は3ppm /K〜6ppm /Kの間の値、または3ppm /K〜14ppm /Kの間に設定する。
【0030】
これにより、半導体素子7と回路基板3との熱膨張係数の差による熱ストレスに起因して樹脂シート13に加わろうとする熱膨張による応力を緩和することができる。そのため、導電性材料14を介在しての半導体素子7の突起電極9と基板電極部4との接合に高い信頼性を得ることができる。
【0031】
一方、上述の実施の形態及び、第1、第 2 の参考例において、樹脂シート13の熱膨張係数は、半導体素子7との対面側から回路基板3との対面側に向けて徐々に大きくなる状態に変化するよう設定することもできる。この場合の樹脂シート13の熱膨張係数の設定に際しては、特に半導体素子7および回路基板3に各々固有の熱膨張係数に制約を受けることはないが、好ましくは、半導体素子7の熱膨張係数の3ppm /Kから回路基板3の熱膨張係数の6ppm /Kまたは14ppm /Kまで熱膨張係数が連続的に徐々に変化する樹脂シート13を用いる。このような樹脂シート13を用いることにより、半導体素子7と回路基板3との熱膨張係数の差による熱ストレスに起因して導電性材料14に加わろうとする熱膨張による応力を極めて効果的に緩和することができるから、半導体素子7の突起電極9と基板電極部4とを導電性材料14を介しての接合に一層高い信頼性を得ることができる。
【0032】
【発明の効果】
以上のように本発明の半導体装置の製造方法によれば、複数の突起電極と基板電極部との各間に、樹脂シートとは別個に設けた導電性材料を確実に一定量ずつ介在させることができるので、突起電極と基板電極部との接合部を確実に電気的接続できるとともに、その接続抵抗値を一定値に安定できる。また、樹脂シートとは別個に設けた導電性材料を突起電極と基板電極部4との間に介在させるので、半導体素子を回路基板に対し正確な平行度に対向するよう調整する必要がなく、容易に製造することができる。
【図面の簡単な説明】
【図1】 (a)〜(d)は本発明の実施の形態に係る半導体装置の製造方法の工程を順に示した概略縦断面図。
【図2】 (a)〜(d)は本発明に関する第 1 の参考例としての半導体装置の製造方法の工程を順に示した概略縦断面図。
【図3】 (a)〜(d)は本発明に関する第 2 の参考例としての半導体装置の製造方法の工程を順に示した概略縦断面図。
【図4】 (a)〜(c)は従来の半導体装置の製造方法の工程を順に示した概略縦断面図。
Claims (5)
- 半導体素子の素子電極部に形成した突起電極を回路基板の基板電極部に電気的接続状態に接合することにより、前記半導体素子を前記回路基板に実装してなる半導体装置を製造する方法において、前記回路基板における前記半導体素子を実装すべき箇所に、前記回路基板と半導体素子との間隙を封止するための樹脂シートを貼り付ける工程と、前記樹脂シートにおける前記突起電極を対向させる位置に導電性材料を付着する工程と、前記突起電極を前記導電性材料に対向させて前記半導体素子を前記回路基板に対し位置決めしたのちに、加熱および加圧して、前記半導体素子と前記回路基板とを接合封止する工程とを備えていることを特徴とする半導体装置の製造方法。
- 導電性材料がはんだ金属である請求項1記載の半導体装置の製造方法。
- 導電性材料が導電フィラーを含有する接着剤である請求項1記載の半導体装置の製造方法。
- 樹脂シートとして、半導体素子の熱膨張係数よりも大きく、且つ回路基板の熱膨張係数よりも小さな熱膨張係数を有するものを用いた請求項1記載の半導体装置の製造方法。
- 樹脂シートとして、半導体素子との対面側部位から回路基板との対面側部位に向けて徐々に大きくなるよう変化する熱膨張係数を有するものを用いた請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13560898A JP3914332B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13560898A JP3914332B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330161A JPH11330161A (ja) | 1999-11-30 |
JP3914332B2 true JP3914332B2 (ja) | 2007-05-16 |
Family
ID=15155801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13560898A Expired - Fee Related JP3914332B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3914332B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4873901B2 (ja) * | 2004-09-21 | 2012-02-08 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3454977B2 (ja) * | 1995-07-17 | 2003-10-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH08250549A (ja) * | 1995-03-13 | 1996-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JPH0927516A (ja) * | 1995-07-12 | 1997-01-28 | Nippondenso Co Ltd | 電子部品の接続構造 |
JPH1012673A (ja) * | 1996-06-27 | 1998-01-16 | Japan Synthetic Rubber Co Ltd | 半導体素子実装用シートおよび半導体装置 |
JP2830853B2 (ja) * | 1996-08-08 | 1998-12-02 | 松下電器産業株式会社 | バンプ付電子部品の実装方法 |
JPH11150150A (ja) * | 1997-11-18 | 1999-06-02 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 |
-
1998
- 1998-05-18 JP JP13560898A patent/JP3914332B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11330161A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
JP3625646B2 (ja) | フリップチップ実装方法 | |
JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
JP4097378B2 (ja) | 電子部品の実装方法及びその装置 | |
JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
KR20010083235A (ko) | 베어칩의 장착 방법 및 장치 | |
JPH1126631A (ja) | 半導体装置とその製造方法 | |
JPH0521523A (ja) | 半導体装置実装用基板 | |
JP4097379B2 (ja) | 電子部品の実装方法及びその装置 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP3914332B2 (ja) | 半導体装置の製造方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
JP4977194B2 (ja) | 電子部品の実装方法 | |
JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
JP4459258B2 (ja) | 電子部品の実装方法 | |
JP4070658B2 (ja) | 半導体装置の製造方法 | |
JPH08111437A (ja) | 半導体装置の実装方法 | |
JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
JP2003031617A (ja) | 半導体装置の実装構造とその製造方法 | |
JP2000012616A (ja) | 半導体装置の実装方法 | |
JPH05152303A (ja) | 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体 | |
JPH10256306A (ja) | 回路板の製造法 | |
JP3494048B2 (ja) | バンプ付電子部品の実装構造および実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
A977 | Report on retrieval |
Effective date: 20061011 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070202 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120209 |
|
LAPS | Cancellation because of no payment of annual fees |