JP2000165049A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JP2000165049A JP2000165049A JP10337682A JP33768298A JP2000165049A JP 2000165049 A JP2000165049 A JP 2000165049A JP 10337682 A JP10337682 A JP 10337682A JP 33768298 A JP33768298 A JP 33768298A JP 2000165049 A JP2000165049 A JP 2000165049A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- via hole
- wiring pattern
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
能とし、かつ高密度配線を可能とする。 【解決手段】 配線パターン14aが設けられた回路基
板10の表面に電気的絶縁性を有する絶縁層16aを形
成し、前記配線パターン14aが底面に露出するビア穴
30を絶縁層16aに形成すると共に、絶縁層16aの
表面に当該絶縁層に形成する配線パターンと同一のパタ
ーンに前記ビア穴30の開口縁から延出する凹部32を
形成し、絶縁層16aにめっきを施して前記ビア穴30
及び前記凹部32をめっき金属34からなる導体により
充填し、絶縁層16aの表面に被着しためっき金属34
を研磨して、絶縁層16aの表面と同一平面に前記ビア
穴30及び凹部32に充填された導体の表面を露出させ
る。
Description
方法に関するものである。
基板を製造する従来方法を示す。図6(a) は多層回路基
板の基材となる回路基板10であり、基板の両面に配線
パターン14aを設けるとともにスルーホール12を介
して基板の両面の配線パターン14aを電気的に接続し
たものである。図6(b) は回路基板10の表面にポリイ
ミド等の電気的絶縁性樹脂をコーティングして第1層目
の絶縁層16aを形成した状態である。図6(c) は、第
1層目の絶縁層16aの表面に形成する配線パターンと
回路基板10の表面に設けた配線パターン14aとを電
気的に接続するビアを形成するため、絶縁層16aにビ
ア穴18を形成した状態を示す。ビア穴18は絶縁層1
6aにレーザ光を照射して形成することができる。
ーン14bを設け、回路基板10の表面に設けた配線パ
ターン14aと配線パターン14bとをビア20によっ
て電気的に接続した状態である。ビア20及び配線14
bは、図6(c) の状態で絶縁層16aの表面及びビア穴
18の内壁面に無電解銅めっき、次いで電解銅めっきを
施してめっき膜(導体層)を形成し、次に、ビア20と
配線パターン14bとなる部位を除いて導体層をエッチ
ングすることによって形成することができる。無電解銅
めっき及び電解銅めっきによりビア穴18の内底面及び
内壁面に導体層が形成され、回路基板10に設けた配線
パターン14aと絶縁層16aに設けた配線パターン1
4bとがビア20を介して電気的に接続される。
に第2層目の絶縁層16bを設け、第2層目の絶縁層1
6bの表面に設けた配線パターン14cと第1層目の絶
縁層16aに設けた配線パターン14bとをビア20を
介して電気的に接続した状態を示す。第2層目の絶縁層
16bは第1層目を形成した後、絶縁層16aを形成し
たときと同様に電気的絶縁性を有する樹脂をコーティン
グして形成する。絶縁層16bにビア穴18を形成した
後、無電解銅めっき及び電解銅めっきを施してビア穴1
8の内壁面及び絶縁層16bの表面に導体層を形成し、
絶縁層16bの表面の導体層を配線パターン14cとな
る部位を残してエッチングすることにより、第2層目の
絶縁層16bに設けた配線パターン14cと第1層目の
絶縁層16aに設けた配線パターン14bとがビア20
を介して電気的に接続される。
を形成するビルドアップ法は、配線パターンを多層に形
成する方法として一般的に行われている方法であるが、
半導体素子の高集積化とともに配線をより高密度に配置
する目的からみると、その製造上、以下のような問題点
がある。すなわち、層間で配線を電気的に接続するビア
20はビア穴18の内壁面にめっきを施して形成するた
め、ビア20の直上あるいは直下にビア20を形成する
ことができない。このため積層された隣接層のビア20
はビア穴18の位置を下層のビア穴18の位置に対して
変位させた配置とならざるを得ない。このようにビア2
0の位置を変位させることは、配線を高密度に配置する
ことを規制することになる。
て、ビア穴18をできるだけ小径にして高密度に配置す
ることも考えられるが、ビア穴18を単に小径にしただ
けでは、めっきを施した際にビア穴18の内壁面にめっ
きが確実に被着されず、ビア20部分での電気的接続が
確実になされないという問題が生じる。これは、電解め
っきの際にはビア穴18の開口縁のように鋭角に形成さ
れる部位に電界が集中するから、開口縁に沿ってめっき
膜がより厚く付着して、ビア穴18の内壁面にめっきが
つきにくくなるからである。図6に示すようにビア穴1
8の断面形状を開口側が開いたテーパ状に形成するのは
ビア穴18の内壁面全体にめっき膜が付着するようにす
るという理由もある。しかし、このようにビア穴18を
テーパ状に形成するとビア20を高密度に配置すること
ができにくくなる。
されたものであり、多層回路基板を形成する際に高密度
にビアを配置できるようにして高密度配線を可能とし、
また、ビアにより層間の配線パターンを確実に電気的に
接続することができる多層回路基板の好適な製造方法を
提供することを目的としている。
め、本発明は次の構成を備える。すなわち、電気的絶縁
性を有する絶縁層を介して配線パターンを多層に形成す
るとともに、絶縁層に形成したビアにより配線パターン
を層間で電気的に接続した多層回路基板の製造方法にお
いて、所定の配線パターンが設けられた回路基板の表面
に電気的絶縁性を有する絶縁層を形成し、前記配線パタ
ーンが底面に露出するビア穴を絶縁層に形成すると共
に、絶縁層の表面に当該絶縁層に形成する配線パターン
と同一のパターンに前記ビア穴の開口縁から延出する凹
部を形成し、絶縁層にめっきを施して前記ビア穴及び前
記凹部をめっき金属からなる導体により充填し、絶縁層
の表面に被着しためっき金属を研磨して、絶縁層の表面
と同一平面に前記ビア穴及び凹部に充填された導体の表
面を露出することを特徴とする。また、前記ビア穴を、
内壁面が開口側で拡径する段差形状に形成することは、
ビア穴内に確実にめっき金属からなる導体によって充填
することができる点で有効である。また、前記絶縁層に
レーザ光を照射して絶縁層にビア穴及び凹部を形成する
ことは、使用形状のビア穴、凹部を容易に形成できる点
で有効である。
ついて詳細に説明する。図1は本発明に係る多層回路基
板の製造方法を示す説明図である。図1(a) は配線パタ
ーン14aを形成した回路基板10の断面図を示す。回
路基板10は電気的絶縁性を有する樹脂基板を基材とす
る。配線パターン14aは両面に銅箔を被着した樹脂基
板の表面に感光性レジストを塗布し、配線パターン14
aを形成するパターンにしたがって露光、現像してレジ
ストパターンを形成し、レジストパターンをマスクとし
て銅箔が露出する部位をエッチングにより除去して形成
することができる。
パターン14aを電気的に接続するスルーホールであ
る。スルーホール12は回路基板10にドリル等で貫通
孔を形成し、銅等の無電解めっき、次いで電解めっきを
施して貫通孔の内壁面に導体層を形成することによって
形成することができる。
縁性を有するポリイミド系樹脂あるいはエポキシ系樹脂
等の樹脂をコーティングして第1層目の絶縁層16aを
形成した状態を示す。図1(c) は本発明方法で特徴的な
加工工程で、CO2 レーザあるいはエキシマレーザ等に
よるレーザ光を絶縁層16aに照射して、ビア穴30と
第2層目の配線パターンを形成するための凹部32を形
成した状態である。
ビア穴30を形成してから凹部32を形成する方法と、
凹部32を形成してからビア穴30を形成する方法があ
る。ビア穴30を形成する場合は、ビア穴30を形成す
る位置に孔をあけたマスクを絶縁層16aの上に配置
し、各々の孔からレーザ光を絶縁層16aに照射するこ
とにより、回路基板10に設けた配線パターン14aに
まで通じる孔を形成することができる。
層16aに形成する配線パターンと同一のパターンで絶
縁層16aを彫り込んで形成するもので、配線パターン
のパターン形状に孔あけしたマスクを絶縁層16aの上
に配置し、絶縁層16aにレーザ光を照射することによ
り絶縁層16aをエッチングして所定の深さの凹部32
を形成することができる。なお、配線パターンの形状で
孔あけしたマスクを使用するかわりに、配線パターンに
したがってレーザ光の照射位置を移動させて配線パター
ンと同一形状に凹部32を形成することもできる。
ターン14aと絶縁層16aに設ける配線パターンとを
電気的に接続するビアを形成するためのものであり、回
路基板10に設けた配線パターン14aと絶縁層16a
に設ける配線パターンとを接続する位置に設けられる。
ここで、ビア穴30と凹部32はめっきによって導体を
形成する部位であり、めっきにより銅等の金属をビア穴
30内及び凹部32内に充填させて導体を形成する。め
っきによりビア穴30にめっき金属を充填させる場合、
ビア穴30の径寸法をある程度小さくしても、ビア穴3
0の高さを高くしすぎないようにすればめっきによりビ
ア穴30内にめっき金属を充填させることは困難ではな
い。たとえば、ビア穴の径寸法を50μm程度、高さを
50μm程度とすることでビア穴30の内部をめっき金
属からなる導体で充填することができる。
れやすくするため、ビア穴30の内壁面をビア穴30の
開口側が拡径する段差形状に形成した例である。ビア穴
30の開口側に向けて穴径が順次拡径するようにビア穴
30を形成しておけば、めっきによりビア穴30内にめ
っき金属を充填していった際に、底面側からめっき金属
が充填されて確実にビア穴30の内部全体を導体で充填
することができる。なお、ビア穴30の内壁面を段差状
に形成するかわりに、開口側が拡径する形状にビア穴3
0の内壁面を傾斜させて形成することも可能である。
は、まず、ビア穴30でもっとも細径となる底部の径寸
法に合わせて絶縁層16aにレーザ光を照射して底面ま
で開口させた後、底面の径寸法よりも大きな径で円を描
くようにレーザ光を移動させて次の段を形成し、さらに
大きな径で円を描くようにレーザ光を移動させることに
よってさらに次の段を形成していくようにすればよい。
形状としては、図3(a) に示すように、ビア穴30の上
部の径寸法よりも凹部32を細幅に形成してビア穴30
の開口縁から凹部32を延出させるようにする場合と、
図3(b) に示すように、ビア穴30の上部の開口寸法と
凹部32を略同幅に形成してビア穴30の開口縁に接続
するようにする場合等がある。
ザ光を照射してビア穴30と配線パターンを形成するた
めの凹部32を形成したが、ビア穴30と凹部32を形
成する方法としてレーザ光照射以外の方法によることも
もちろん可能である。たとえば、絶縁層16aを化学的
にエッチングする方法、イオンミリングによる方法等が
ある。
にビア穴30と凹部32を形成した後、ビア穴30、凹
部32、絶縁層16aの表面に無電解銅めっき及び電解
銅めっきを施して、ビア穴30と凹部32内をめっき金
属34による導体により充填し、絶縁層16aの表面を
めっき金属34によって被覆した状態である。無電解銅
めっきはビア穴30と凹部32の内面及び絶縁層16a
の表面にめっき給電層を設けるためのものであり、この
めっき給電層により電解銅めっきを施して、ビア穴30
と凹部32内にめっき金属34を充填することができ
る。同時に絶縁層16aの表面にめっき金属34が被着
する。図4は内壁面を段差状に形成したビア穴30に無
電解銅めっきと電解銅めっきを施してビア穴30と凹部
32をめっき金属34によって充填し、絶縁層16aの
表面がめっき金属34によって被覆された状態を示す。
後、絶縁層16aの表面を被覆しているめっき金属34
を研磨して除去し、絶縁層16aの表面を露出させる
(図1(e))。このめっき金属34を研磨して絶縁層16
aの表面を露出させる操作によってビア穴30に充填さ
れためっき金属34と凹部32に充填されためっき金属
34からなる導体が露出し、絶縁層16aの表面に配線
パターン15aが形成される。めっき金属34を研磨し
て絶縁層16aを露出させる際には、いくぶん絶縁層1
6aの表面を研磨し、配線パターン15aがめっき金属
34によって電気的に短絡しないようにする。このめっ
き金属34と絶縁層16aを研磨する操作によって、絶
縁層16aの表面とビア穴30と凹部32に充填された
導体の表面が同一平面となり、導体部分を含めて絶縁層
16aの表面が平坦面になる。
す基板は、回路基板10の配線パターン14aと絶縁層
16aの表面に形成した配線パターン15aとがビア穴
30にめっき金属34が充填されて形成されたビア20
を介して電気的に接続された2層の配線層からなる多層
回路基板の構造を有するものとなる。この多層回路基板
の上にさらに配線層を形成する場合には、図5に示すよ
うに、第1層目の絶縁層16aの表面に第2層目の絶縁
層16bを形成し、第1層目と同様な加工処理を施せば
よい。
ザ光を照射してビア穴30と配線パターンを形成するた
めの凹部32を形成した状態である。第2層目の絶縁層
16bにビア穴30と配線パターンを形成するための凹
部32を形成する場合も、第1層目の絶縁層16aにビ
ア穴30と凹部32を形成する場合と同様な方法によ
る。すなわち、ビア穴30については、図2に示すよう
に、ビア穴30の開口側が拡径する形状にビア穴30の
内壁面を形成して無電解銅めっきおよび電解銅めっきを
施した際にビア穴30の底面側からめっき金属が充填さ
れるようにする。
2の内面及び絶縁層16bの表面に無電解銅めっきと電
解銅めっきを施した状態である。めっきを施したことに
より、ビア穴30、凹部32の内部にめっき金属34に
よる導体が充填され、絶縁層16bの表面がめっき金属
34によって被覆される。
後、絶縁層16bの表面を被覆しているめっき金属34
を研磨して除去し、絶縁層16bの表面を露出させる
(図5(c))。これによって、凹部32にめっき金属34
が充填されて形成された導体による配線パターン15b
が絶縁層16bの表面に形成され、ビア穴30にめっき
金属34が充填されてなるビア20を介して、第1層目
の絶縁層16aに形成した配線パターン15aと第2層
目の絶縁層16bに形成した配線パターン15bとが電
気的に接続される。
パターン14a、第1層目の絶縁層16aに設けた配線
パターン15a、第2層目の絶縁層16bに設けた配線
パターン15bが各々ビア20を介して電気的に接続さ
れた多層回路基板が得られる。配線層をさらに多層に形
成する場合は、上記の加工工程を繰り返していけばよ
い。配線層を多層に形成する場合、本実施形態のように
絶縁層の表面を被覆するめっき金属を研磨して除去する
とともに、絶縁層の表面も僅かに研磨して絶縁層の表面
を平坦化することは、絶縁層の表面のうねりを解消し、
層間で配線パターンを確実に電気的に接続することを可
能とし、半導体装置の信頼性を向上させることができる
という利点がある。なお、上記実施形態では回路基板1
0の両面に複数層で配線層を設けたが、回路基板10の
一方の面にのみ配線層を積層した多層回路基板もまった
く同様にして製造することができる。
線パターンを形成するための凹部32に確実にめっき金
属を充填することによってビアおよび配線パターンの導
体を形成することができ、これによって層間で配線パタ
ーンを確実に電気的に接続することができる。また、絶
縁層に対してビア穴30と配線パターンを形成するため
の凹部32を形成してめっきを施すことにより、ビアと
配線パターンを同時に形成することができ効率的に製造
することが可能となる。また、ビア穴30の形状を底部
から開口側に向けて徐々に拡径する形状とすることで、
拡径した部位であってもビアの径寸法を従来よりも細径
に形成でき、かつめっき金属を確実に充填可能にして、
高密度配線を可能にする。また、ビア穴30にめっき金
属からなる導体が充填されていることから、層間でビア
を重ねて配置することが可能になり、ビアの配置につい
ての制約を緩和することによっても高密度配線を可能に
する。
よれば、絶縁層に形成したビア穴と絶縁層の表面に形成
した配線パターンを形成するための凹部にめっき金属が
充填されてビアと配線パターンが形成されることによっ
て、層間で確実に配線パターンを電気的に接続すること
が可能となる。また、ビア穴の形状をめっき金属が確実
に充填される形状とすることによって、ビア径を細く形
成して、かつ層間で配線パターンを確実に電気的に接続
することが可能になる。また、絶縁層の表面に被着され
るめっき金属を研磨して絶縁層の表面を露出させるよう
にすることにより、絶縁層の表面が平坦化され、多層に
配線層を形成する場合の信頼性を向上させることができ
る。
明図である。
る。
である。
ある。
程を示す説明図である。
ある。
Claims (3)
- 【請求項1】 電気的絶縁性を有する絶縁層を介して配
線パターンを多層に形成するとともに、絶縁層に形成し
たビアにより配線パターンを層間で電気的に接続した多
層回路基板の製造方法において、 所定の配線パターンが設けられた回路基板の表面に電気
的絶縁性を有する絶縁層を形成し、 前記配線パターンが底面に露出するビア穴を絶縁層に形
成すると共に、絶縁層の表面に当該絶縁層に形成する配
線パターンと同一のパターンに前記ビア穴の開口縁から
延出する凹部を形成し、 絶縁層にめっきを施して前記ビア穴及び前記凹部をめっ
き金属からなる導体により充填し、 絶縁層の表面に被着しためっき金属を研磨して、絶縁層
の表面と同一平面に前記ビア穴及び凹部に充填された導
体の表面を露出することを特徴とする多層回路基板の製
造方法。 - 【請求項2】 前記ビア穴を、内壁面が開口側で拡径す
る段差形状に形成することを特徴とする請求項1記載の
多層回路基板の製造方法。 - 【請求項3】 前記絶縁層にレーザ光を照射して絶縁層
にビア穴及び凹部を形成することを特徴とする請求項1
または2記載の多層回路基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33768298A JP3629375B2 (ja) | 1998-11-27 | 1998-11-27 | 多層回路基板の製造方法 |
US09/443,369 US6434819B1 (en) | 1998-11-27 | 1999-11-19 | Production of multilayer circuit board |
KR1019990052630A KR100682808B1 (ko) | 1998-11-27 | 1999-11-25 | 다층 회로 기판의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33768298A JP3629375B2 (ja) | 1998-11-27 | 1998-11-27 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165049A true JP2000165049A (ja) | 2000-06-16 |
JP3629375B2 JP3629375B2 (ja) | 2005-03-16 |
Family
ID=18310980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33768298A Expired - Fee Related JP3629375B2 (ja) | 1998-11-27 | 1998-11-27 | 多層回路基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6434819B1 (ja) |
JP (1) | JP3629375B2 (ja) |
KR (1) | KR100682808B1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020004372A (ko) * | 2000-07-05 | 2002-01-16 | 오정규 | 회로가 도금된 기판 컨넥터의 이바리 제거방법 및 그 장치 |
WO2002071818A1 (fr) * | 2001-02-23 | 2002-09-12 | Sony Chemicals Corp. | Procede de production de tableau de connexions flexible |
JP2007036063A (ja) * | 2005-07-28 | 2007-02-08 | Hitachi Via Mechanics Ltd | 多層基板の製造方法 |
JP2008085373A (ja) * | 2007-12-19 | 2008-04-10 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
WO2010004841A1 (ja) * | 2008-07-07 | 2010-01-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
WO2010064467A1 (ja) * | 2008-12-05 | 2010-06-10 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
JP2011222948A (ja) * | 2010-03-24 | 2011-11-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2012038989A (ja) * | 2010-08-10 | 2012-02-23 | Nippon Mektron Ltd | プリント配線板及びその製造方法 |
JP2013051251A (ja) * | 2011-08-30 | 2013-03-14 | Fujikura Ltd | プリント配線板、プリント配線板の製造方法、及びインプリントモールド |
TWI401006B (zh) * | 2008-06-18 | 2013-07-01 | Unimicron Technology Corp | 電路板及其製法 |
JP2015531998A (ja) * | 2012-07-30 | 2015-11-05 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 特別なビア実装形態を有する複雑な受動設計 |
JP2021119590A (ja) * | 2020-01-30 | 2021-08-12 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284813A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | 多層配線板の製造方法 |
DE10023736A1 (de) * | 2000-05-15 | 2001-11-22 | Harting Elektrooptische Bauteile Gmbh & Co Kg | Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte |
US6671950B2 (en) * | 2001-03-08 | 2004-01-06 | Ppg Industries Ohio, Inc. | Multi-layer circuit assembly and process for preparing the same |
US7228623B2 (en) * | 2001-03-08 | 2007-06-12 | Ppg Industries Ohio, Inc. | Process for fabricating a multi layer circuit assembly |
US8065795B2 (en) | 2001-03-08 | 2011-11-29 | Ppg Industries Ohio, Inc | Multi-layer circuit assembly and process for preparing the same |
JP4558413B2 (ja) * | 2004-08-25 | 2010-10-06 | 新光電気工業株式会社 | 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 |
TWI278263B (en) * | 2006-02-15 | 2007-04-01 | Phoenix Prec Technology Corp | Circuit board structure and method for fabricating the same |
JP5138248B2 (ja) * | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5192171B2 (ja) * | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
TW201110839A (en) * | 2009-09-04 | 2011-03-16 | Advanced Semiconductor Eng | Substrate structure and method for manufacturing the same |
KR20110113980A (ko) * | 2010-04-12 | 2011-10-19 | 삼성전자주식회사 | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 |
CN102625603A (zh) * | 2011-01-13 | 2012-08-01 | 讯忆科技股份有限公司 | 多层电路板的线路层增层方法及其结构 |
DE102012200343A1 (de) * | 2012-01-11 | 2013-07-11 | E.G.O. Elektro-Gerätebau GmbH | Bauteilträger, elektrischer Leiter und Verfahren zur Herstellung eines Bauteilträgers sowie eines elektrischen Leiters |
DE102018127631A1 (de) * | 2018-11-06 | 2020-05-07 | Bundesdruckerei Gmbh | Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04116893A (ja) | 1990-09-06 | 1992-04-17 | Mitsubishi Heavy Ind Ltd | 導体埋め込み型基板の製造方法 |
JP2551224B2 (ja) * | 1990-10-17 | 1996-11-06 | 日本電気株式会社 | 多層配線基板および多層配線基板の製造方法 |
US5517758A (en) * | 1992-05-29 | 1996-05-21 | Matsushita Electric Industrial Co., Ltd. | Plating method and method for producing a multi-layered printed wiring board using the same |
US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
FI982568A (fi) * | 1997-12-02 | 1999-06-03 | Samsung Electro Mech | Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi |
US6119338A (en) * | 1998-03-19 | 2000-09-19 | Industrial Technology Research Institute | Method for manufacturing high-density multilayer printed circuit boards |
-
1998
- 1998-11-27 JP JP33768298A patent/JP3629375B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-19 US US09/443,369 patent/US6434819B1/en not_active Expired - Fee Related
- 1999-11-25 KR KR1019990052630A patent/KR100682808B1/ko not_active IP Right Cessation
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020004372A (ko) * | 2000-07-05 | 2002-01-16 | 오정규 | 회로가 도금된 기판 컨넥터의 이바리 제거방법 및 그 장치 |
WO2002071818A1 (fr) * | 2001-02-23 | 2002-09-12 | Sony Chemicals Corp. | Procede de production de tableau de connexions flexible |
US6912779B2 (en) | 2001-02-23 | 2005-07-05 | Sony Chemicals Corp. | Method of manufacturing flexible wiring board |
JP2007036063A (ja) * | 2005-07-28 | 2007-02-08 | Hitachi Via Mechanics Ltd | 多層基板の製造方法 |
JP2008085373A (ja) * | 2007-12-19 | 2008-04-10 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
TWI401006B (zh) * | 2008-06-18 | 2013-07-01 | Unimicron Technology Corp | 電路板及其製法 |
WO2010004841A1 (ja) * | 2008-07-07 | 2010-01-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
WO2010064467A1 (ja) * | 2008-12-05 | 2010-06-10 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
US8156647B2 (en) | 2008-12-05 | 2012-04-17 | Ibiden Co., Ltd. | Method for manufacturing a multilayer printed wiring board |
JPWO2010064467A1 (ja) * | 2008-12-05 | 2012-05-10 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
US8853552B2 (en) | 2008-12-05 | 2014-10-07 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
JP2011222948A (ja) * | 2010-03-24 | 2011-11-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2012038989A (ja) * | 2010-08-10 | 2012-02-23 | Nippon Mektron Ltd | プリント配線板及びその製造方法 |
JP2013051251A (ja) * | 2011-08-30 | 2013-03-14 | Fujikura Ltd | プリント配線板、プリント配線板の製造方法、及びインプリントモールド |
JP2015531998A (ja) * | 2012-07-30 | 2015-11-05 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 特別なビア実装形態を有する複雑な受動設計 |
JP2021119590A (ja) * | 2020-01-30 | 2021-08-12 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
JP7423326B2 (ja) | 2020-01-30 | 2024-01-29 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20000047719A (ko) | 2000-07-25 |
US6434819B1 (en) | 2002-08-20 |
JP3629375B2 (ja) | 2005-03-16 |
KR100682808B1 (ko) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3629375B2 (ja) | 多層回路基板の製造方法 | |
KR100304317B1 (ko) | 전기회로상에영구결속을위한융기된금속접촉부형성방법 | |
US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
US20010035570A1 (en) | Package for semiconductor devices | |
JP2001053188A (ja) | 多層配線基板の製造方法 | |
US6730859B2 (en) | Substrate for mounting electronic parts thereon and method of manufacturing same | |
JP2003198085A (ja) | 回路基板およびその製造方法 | |
US7290333B2 (en) | Manufacturing method of a multilayer printed wiring board | |
JP2004146742A (ja) | 配線基板の製造方法 | |
US8105938B2 (en) | Semiconductor substrate and method of manufacturing the same | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
JP2000323841A (ja) | 多層回路基板とその製造方法 | |
JP2009289869A5 (ja) | ||
KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2016127248A (ja) | 多層配線基板 | |
JP7397718B2 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
JP7423326B2 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP7129476B2 (ja) | 積層体及びその製造方法 | |
JP3991198B2 (ja) | 多層プリント基板およびその製造方法 | |
JP7336845B2 (ja) | 印刷配線板の製造方法 | |
JP2000151107A (ja) | 多層プリント配線板及びその製造方法 | |
JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
JP3994952B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |