TWI401006B - 電路板及其製法 - Google Patents

Description

電路板及其製法

本發明係有關於一種電路板及其製法，尤指一種電路板之層間線路層的電性連接結構及其製法。

隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(Integration)以及微型化(Miniaturization)的封裝需求，承載半導體晶片之封裝基板，逐漸由雙層板演變成多層板(Multi-layer Board)，俾於有限的空間下，藉由層間連接技術(Interlayer Connection)以擴大封裝基板上可利用的線路面積，以因應高電子密度之積體電路(Integrated Circuit)的使用需求；為此，遂發展出一種增層技術(build-up)，亦即在一核心電路板(core circuit board)表面利用線路增層技術交互堆疊多層介電層及線路層，並於該介電層中開設導電盲孔(conductive via)以供上、下層線路之間電性連接。

為因應微處理器、晶片組、繪圖晶片與特殊應用積體電路(ASIC)等高效能晶片之運算需要，佈有線路之半導體封裝基板亦需提昇其傳遞晶片訊號、改善頻寬、控制阻抗等功能，以因應高I/O數封裝件的發展；且為符合半導體封裝件輕薄短小、多功能、高速度、高線路密度及高頻化的開發方向，封裝基板已朝向細線路及小孔徑發展；現有半導體封裝基板製程從傳統100微米之線路尺寸，已縮減 至現在的30微米以下，其中，包括導線寬度(line width)及線路間距(space)等持續朝向更小的線路精度進行研發。

請參閱第1A至1G圖所示，係顯示習知封裝基板之製法，如第1A圖所示，提供一核心板10，該核心板10具有兩相對之表面10a，於該表面10a上形成有核心線路層101，並於該核心板10中形成有導電通孔102，以電性連接該核心板10表面10a之核心線路層101；如第1B圖所示，於該核心板10之表面10a及其上之核心線路層101上形成有第一介電層12a，且該第一介電層12a中形成有複數介電層開孔120a，以顯露部份之核心線路層101；如第1C圖所示，於該第一介電層12a上及其介電層開孔120a表面上形成有導電層13，且於該導電層13上形成有阻層14，並使該阻層14中形成有開口區140，以露出該導電層13之部份表面，且部份之開口區140對應各該介電層開孔120a；如第1D圖所示，於該阻層14之開口區140中的導電層13上電鍍形成有第一線路層15a，且於該第一介電層12a之介電層開孔120a中形成有第一導電盲孔151a，以電性連接至該核心線路層101；如第1E圖所示，移除該阻層14及其所覆蓋之導電層13，以露出該第一線路層15a；如第1F圖所示，於該第一線路層15a及第一介電層12a上形成有增層結構16，該增層結構16係包括有至少一第二介電層12b、形成於該第二介電層上之第二線路層15b、以及複數形成於該第三介電層之中並電 性連接該第二線路層之第二導電盲孔151b，其中部份之第二導電盲孔151b電性連接該第一線路層15a；如第1G圖所示，於該增層結構16最外層之第二線路層15b形成有複數電性接觸墊164，且於該增層結構16之最外層上形成有防焊層17，並於該防焊層17中形成有複數個防焊層開孔170以對應露出各該電性接觸墊164。

又該雷射鑽孔形成之介電層開孔120a係為外大內小之錐形孔，且於該錐形孔之底部因雷射形成有膠渣，使得該介電層開孔120a之孔壁、介電層開孔120a中之核心線路層101等表面與導電層13之間的結合性不佳，必須先進行去膠渣(Desmear)之製程，然後再形成線路；惟去膠渣製程未必能將膠渣完全去除，且當錐形孔之孔徑越小，則膠渣對後續再形成線路之結合性的影響越大；再者，該介電層開孔120a顯露該核心線路層101之底部的口徑較小，因而降低該第一導電盲孔151a與核心線路層101之接觸面積，使得該第一導電盲孔151a與核心線路層101之間的結合性降低，進而影響電性連接的可靠度。

且各該雷射鑽孔之精度及開孔的孔徑有其限制，並無法持續縮小，因而影響高密度佈線之使用需求，有礙於細線路製程能力之提升。

因此，如何提高形成於該介電層開孔中之導電盲孔與其電性連接之線路之間的結合強度、及縮小介電層開孔之孔徑以提高佈線密度，仍存在其技術瓶頸而有待克服。

鑑於以上所述習知技術之缺點，本發明之主要目的係提供一種電路板及其製法，能提高形成開孔之速度。

本發明之又一目的係提供一種電路板及其製法，能提高形成於該介電層開孔中之導電柱與其電性連接之線路之間的結合強度。

本發明之再一目的係提供一種電路板及其製法，能縮小介電層開孔之孔徑以提高佈線密度。

為達上述及其他目的，本發明揭露一種電路板，係包括：核心板，其具有相對之二表面，於該表面具有核心線路層；第一介電層，係設於該核心板上；第一線路層，係設於該第一介電層上，且於該第一介電層中設有導電盲孔，以電性連接該核心線路層；第二介電層，係設於該第一介電層及第一線路層上；複數第一導電柱，係設於該第二介電層中，並電性連接該第一線路層，且該第一導電柱之端面與第二介電層之表面齊平；以及第二線路層，係設於該第二介電層上，並具有複數電性連接墊以對應電性連接至各該第一導電柱上。

依上述之電路板，該核心板中具有導電通孔以電性連接該核心板之兩表面上的核心線路層；該電性連接墊係大於、等於或小於該第一導電柱。

依上述之結構，復包括增層結構，係設於該第二介電層及第二線路層上，該增層結構係包括有至少一第三介電層、設於該第三介電層上之第三線路層、以及複數設於該第三介電層之中並電性連接該第二及第三線路層之第二 導電柱，該第三線路層復包括有複數電性連接墊，且該電性連接墊係形成於該第二導電柱上，又該電性連接墊係大於、等於或小於該第二導電柱。

依上所述，復包括複數電性接觸墊，係設於該增層結構最外層之第三線路層，於該增層結構之最外層上設有防焊層，並於該防焊層中設有複數個防焊層開孔，以對應露出各該電性接觸墊。

本發明復一種電路板，係包括：核心板，係具有相對之二表面，於該表面具有核心線路層；第一介電層，係設於該核心板上；第一線路層，係設於該第一介電層中並與該第一介電層齊平，且該第一線路層具有複數第一導電孔，以電性連接至該核心線路層；複數第一導電柱，係設於該第一線路層上；以及增層結構，係設於該第一介電層、第一線路層、及第一導電柱上，該增層結構並具有第二線路層，且該第二線路層具有複數電性連接墊，以對應設於各該第一導電柱上。

依上述之電路板，該核心板中設有導電通孔以電性連接該核心板之兩表面上的核心線路層；該第一介電層設有複數第一開孔及第一開槽，且該第一開孔露出部份之核心線路層，該第一線路層係設於該第一開槽中，並具有設於各該第一開孔中之第一導電孔，以電性連接至該核心線路層，且該電性連接墊係大於、等於或小於該第一導電柱。

依上述之結構，該增層結構係包括有至少一具有第二開槽之第二介電層、設於該第二介電層之第二開槽中之第 二線路層、以及複數設於該第二介電層中並電性連接該第二線路層之第二導電柱，又該第二線路層之表面與第二介電層之表面齊平，該第二線路層復包括有複數電性連接墊，且該些電性連接墊係對應設於各該第二導電柱上，且該電性連接墊係大於、等於或小於該第二導電柱。

依上所述，復包括電性接觸墊，係設於該增層結構最外層之第二線路層，於該增層結構之最外層上設有防焊層，並設有複數防焊層開孔，以對應露出各該電性接觸墊。

本發明復提供一種電路板之製法，係包括：提供一核心板，係具有相對之二表面，於該表面上具有核心線路層；於該核心板上形成有第一介電層；於該第一介電層上形成有第一線路層，並於該第一介電層中形成有導電盲孔，以電性連接該核心線路層；於部份之第一線路層上電鍍形成有第一導電柱；於該第一介電層、第一線路層及第一導電柱上形成有第二介電層；移除部份之第二介電層，以露出該第一導電柱之端面；於該第二介電層及導電柱之端面上形成有第二導電層；於該第二導電層上形成有第三阻層，且於該第三阻層中形成有複數第三開口區，以露出部份之第二導電層，且部份之第三開口區對應該第一導電柱之端面上的第二導電層；於該第三開口區中形成有具有複數電性連接墊之第二線路層，使該些電性連接墊對應電性連接至各該第一導電柱；以及移除該第三阻層及其所覆蓋之第二導電層。

依上述電路板之製法，該核心板中形成有導電通孔以 電性連接該核心板之兩表面上的核心線路層。

又依上述之製法，該第一線路層及第一導電柱之製法，係包括：於該第一介電層中形成有複數盲孔，以露出部份之核心線路層；於該第一介電層、盲孔之孔壁、及部份之核心線路層上形成有第一導電層；於該第一導電層上形成有第一阻層，且該第一阻層中形成有第一開口區以露出部份之第一導電層，且部份第一開口區對應該盲孔及其孔端周圍之第一導電層；於該第一開口區中形成有第一線路層，並於該盲孔中形成有導電盲孔，以電性連接該核心線路層；於該第一阻層及第一線路層上形成有第二阻層，且該第二阻層中形成有第二開口區，以露出部份之第一線路層；於該第二開口區中電鍍形成有第一導電柱；以及移除該第二阻層、第一阻層及其所覆蓋之第一導電層。

復包括於該第二介電層及第二線路層上形成有增層結構，該增層結構係包括有至少一第三介電層、形成於該第三介電層上之第三線路層、以及複數形成於該第三介電層之中並電性連接該第二及第三線路層之第二導電柱，又該第三線路層復包括有複數電性連接墊，且該些電性連接墊係對應形成於各該第二導電柱上，且該電性連接墊係大於、等於或小於該第二導電柱。

復包括於該增層結構最外層之第三線路層形成有複數電性接觸墊，於該增層結構之最外層上形成有防焊層，並於該防焊層中形成有複數個防焊層開孔，以對應露出各 該電性接觸墊。

本發明復提供一種電路板之製法，係包括：提供一核心板，係具有相對之二表面，於該表面上具有核心線路層；於該核心板上形成有第一介電層；於該第一介電層中形成有第一線路層，且該第一線路層與第一介電層表面齊平，並於該第一介電層中形成有第一導電孔，以電性連接至該核心線路層；於部份之第一線路層上電鍍形成有第一導電柱；以及於該第一介電層、第一線路層、及第一導電柱上形成有增層結構，該增層結構中並形成有第二線路層，且該第二線路層具有複數電性連接墊，以對應形成於各該第一導電柱上。

依上述電路板之製法，該核心板中形成有導電通孔以電性連接該核心板之兩表面上的核心線路層。

依上述之製法，該增層結構係包括有至少一具有第二開槽之第二介電層、形成於該第二介電層之第二開槽中之第二線路層、以及複數設於該第二介電層中並電性連接該第二線路層之第二導電柱，又該第二線路層之表面與第二介電層之表面齊平，該第二線路層復包括有複數電性連接墊，且該些電性連接墊係對應形成於各該第二導電柱上，且該電性連接墊係大於、等於或小於該第二導電柱。

復包括於該增層結構最外層之第二線路層形成有複數電性接觸墊，於該增層結構之最外層上形成有防焊層，並於該防焊層中形成有複數個防焊層開孔以對應露出各該電性接觸墊。

本發明之電路板及其製法，能形成導電柱作為層間線路層之電性連接，而可突破習知藉由雷射於介電層進行開孔之孔徑限制及避免產生膠渣的問題，以提高佈線密度及可靠度。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

[第一實施例]

請參閱第2A至2M圖，係顯示本發明之電路板之製法第一實施例之剖面示意圖。

如第2A圖所示，首先提供一核心板20，其具有相對之二表面20a，於該表面20a具有核心線路層201，且該核心板20中具有導電通孔202，以電性連接該核心板20之兩表面20a上的核心線路層201。

如第2B圖所示，於該核心板20上形成有第一介電層21a，且該第一介電層21a中形成有複數盲孔210a，以露出部份之核心線路層201。

如第2C圖所示，於該第一介電層21a、盲孔210a之孔壁、及部份之核心線路層201上形成有第一導電層22a；之後，於該第一導電層22a上形成有第一阻層23a，且該第一阻層23a中形成有第一開口區230a以露出部份之第一導電層22a，且部份之第一開口區230a對應該盲孔210a及其孔端周圍之第一導電層22a。

如第2D圖所示，於該第一開口區230a中形成有第一線路層24a，並於該盲孔210a中形成有導電盲孔241a，以電性連接至該核心線路層201。

如第2E圖所示，於該第一阻層23a上形成有第二阻層23b，且該第二阻層23b中以曝光顯影方式快速形成有複數第二開口區230b，以露出部份之第一線路層24a。

如第2F圖所示，藉由該第一導電層22a及第一線路層24a作為電流傳導路徑，以於該第二開口區230b中電鍍形成有第一導電柱25a，使該第一導電柱25a形成於該第一線路層24a上。

如第2G圖所示，移除該第二阻層23b、第一阻層23a及其所覆蓋之第一導電層22a，以露出該第一線路層24a及第一導電柱25a。

如第2H圖所示，於該第一介電層21a、第一線路層24a及第一導電柱25a上形成有第二介電層21b。

如第2I圖所示，以係如刷磨方式移除部份之第二介電層21b，以露出該第一導電柱25a之端面251a。

如第2J圖所示，於該第二介電層21b及第一導電柱25a之端面251a上形成有第二導電層22b；接著，於該第二導電層22b上形成有第三阻層23c，且於該第三阻層23c中形成有複數第三開口區230c，以露出部份之第二導電層22b，且部份之第三開口區230c對應該第一導電柱25a之端面251a上的第二導電層22b。

如第2K圖所示，於該第三開口區230c中形成具有複 數電性連接墊242b、242b’、242b”之第二線路層24b，且該電性連接墊242b、242b’、242b”位於該第一導電柱25a上，該電性連接墊242b、242b’、242b”並大於、等於或小於該第一導電柱25a。

如第2L圖所示，移除該第三阻層23c及其所覆蓋之第二導電層22b，以露出該第二線路層24b。

如第2M圖所示，於該第二介電層21b及第二線路層24b上形成有增層結構26，該增層結構26係包括有至少一第三介電層21c、形成於該第三介電層上之第三線路層24c、以及複數形成於該第三介電層之中並電性連接該第三線路層之第二導電柱25b，其中部份之第二導電柱25b電性連接該第二線路層24b，該第三線路層24c復包括複數電性連接墊242c，且該電性連接墊242c係形成於該第二導電柱25b上，該電性連接墊242c係大於、等於或小於該第二導電柱25b，又於該增層結構26最外層之第三線路層24c形成有複數電性接觸墊264，且於該增層結構26之最外層上形成有防焊層27，並於該防焊層27中形成有複數個防焊層開孔270以對應露出各該電性接觸墊264。

本發明復提供一種電路板，係包括：核心板20，係具有相對之二表面20a，於該表面20a具有核心線路層201；第一介電層21a，係設於該核心板20上；第一線路層24a，係設於該第一介電層21a上，且於該第一介電層21a中設有導電盲孔241a，以電性連接該核心線路層 201；第二介電層21b，係設於該第一介電層21a及第一線路層24a上；複數第一導電柱25a，係設於該第二介電層21b中，並電性連接該第一線路層24a，且該第一導電柱25a之端面251a與第二介電層21b之表面齊平；第二線路層24b，係設於該第二介電層21b上，並具有複數電性連接墊242b、242b’、242b”，以對應電性連接至各該第一導電柱25a上。

依上述之電路板，該核心板20中具有導電通孔202以電性連接該核心板20之兩表面20a上的核心線路層201；復包括增層結構26，係設於該第二介電層21b及第二線路層24b上，該增層結構26係包括有至少一第三介電層21c、形成於該第三介電層上之第三線路層24c、以及複數形成於該第三介電層之中並電性連接該第三線路層之第二導電柱25b，其中部份之第二導電柱25b電性連接該第二線路層24b，該第三線路層24c復包括複數電性連接墊242c，且該電性連接墊242c係形成於該第二導電柱25b上，該電性連接墊242c係大於、等於或小於該第二導電柱25b，又於該增層結構26最外層之第三線路層24c形成有複數電性接觸墊264，且於該增層結構26之最外層上形成有防焊層27，並於該防焊層27中形成有複數個防焊層開孔270以對應露出各該電性接觸墊264。

[第二實施例]

請參閱第3A至3P圖，係顯示本發明之電路板之製法第二實施例之剖面示意圖。

如第3A圖所示，提供一係如第2A圖所示之結構。

如第3B圖所示，於該核心板20上形成有第一介電層21a，且於該第一介電層21a中形成有複數第一開孔211a及第一開槽212a，且該第一開孔211a露出部份之核心線路層201。

如第3C圖所示，於該第一介電層21a、第一開孔211a及第一開槽212a之孔壁、及部份之核心線路層201上形成有第一導電層22a。

如第3D圖所示，於該第一導電層22a上形成有第一金屬層241，且於該第一開槽212a中形成有第一線路層24a，並於該第一開孔211a中形成有第一導電孔241b。

如第3E及3E’圖所示，薄化該第一金屬層241，以成為第一薄化金屬層241’，如第3E圖所示；或完全移除未形成該第一線路層24a及第一導電孔241b之第一金屬層241及為該第一金屬層所覆蓋之第一導電層22a，以露出該第一線路層24a及第一導電孔241b，再於該第一介電層21a、第一線路層24a及第一導電孔241b上形成有另一導電層22a’，如第3E’圖所示；之後以第3E圖所示之結構作說明。

如第3F圖所示，於該第一薄化金屬層241’上形成有第一阻層23a，且於該第一阻層23a中形成有複數第一開口區230a，以對應露出部份之第一薄化金屬層241’。

如第3G圖所示，於該第一開口區230a中之第一薄化金屬層241’上電鍍形成有第一導電柱25a。

如第3H圖所示，移除該第一阻層23a及其所覆蓋之第一薄化金屬層241’及第一導電層22a，以露出該第一線路層24a，並於該第一線路層24a上形成凸出該第一介電層21a表面之凸部240，且該第一導電柱25a係設於該凸部240上；若以第3E’圖進行後續製程，將使該第一線路層24a與第一介電層21a之表面齊平。

如第3I圖所示，於該第一介電層21a、第一線路層24a、及第一導電柱25a上形成有第二介電層21b，且於該第二介電層21b中形成有複數第二開槽211b，且該第二開槽211b露出該些第一導電柱25a之端面251a。

如第3J圖所示，於該第二介電層21b、第二開槽211b之孔壁、及第一導電柱25a之端面251a上形成有第二導電層22b。

如第3K圖所示，於該第二導電層22b上形成有第二金屬層242，且於該第二開槽211b中形成具有複數電性連接墊242b、242b’、242b”之第二線路層24b，且該電性連接墊242b、242b’、242b”位於該第一導電柱25a上，該電性連接墊242b、242b’、242b”並大於、等於或小於該第一導電柱25a。

如第3L及3L’圖所示，薄化該第二金屬層242，以成為第二薄化金屬層242’，如第3L圖所示；或移除未形成該第二線路層24b及電性連接墊242b、242b’、242b”之第二金屬層242及第二導電層22b後，再於該第二介電層21b、該第二線路層24b及電性連接墊242b、242b’、242b” 上形成有另一導電層22b’，如第3L’圖所示；之後以第3L圖所示之結構作說明。

如第3M圖所示，於該第二薄化金屬層242’上形成有第二阻層23b，且於該第二阻層23b中形成有複數第二開口區230b，以露出部份之第二薄化金屬層242’。

如第3N圖所示，於該第二開口區230b中形成有第二導電柱25b。

如第30圖所示，移除該第二阻層23b及其所覆蓋之第二薄化金屬層242’及第二導電層22b，以露出該第二線路層24b及第二導電柱25b。

如第3P圖所示，重覆前述之第3I至30圖之製程，以形成增層結構26，該增層結構26係包括有至少一具有第二開槽211b之第二介電層21b、形成於該第二介電層之第二開槽211b中之第二線路層24b、以及複數形成於該第二介電層中並電性連接該第二線路層24b之第二導電柱25b，又該第二線路層24b之表面與第二介電層21b之表面齊平；於該增層結構26最外層之第二線路層24b形成有複數電性接觸墊264，且於該增層結構26之最外層上形成有防焊層27，並於該防焊層27中形成有複數個防焊層開孔270以對應露出各該電性接觸墊264。

本發明復提供一種電路板，係包括：核心板20，係具有相對之二表面20a，於該表面20a具有核心線路層201；第一介電層21a，係設於該核心板20上，並設有複數第一開孔211a及第一開槽212a，且該第一開孔211a 露出部份之核心線路層201；第一線路層24a，係設於該第一開槽212a中，並具有複數第一導電孔241b，且對應設於各該第一開孔211a中，以電性連接至該核心線路層201，又該第一線路層24a之表面與第一介電層21a之表面齊平、或該第一線路層24a具有凸出該第一介電層21a表面之凸部240；複數第一導電柱25a，係設於該第一線路層24a或凸部240上；以及增層結構26，係設於該第一介電層21a、第一線路層24a、及第一導電柱25a上，該增層結構26並具有第二線路層24b，且該第二線路層24b具有複數電性連接墊242b、242b’、242b”，以對應設於各該第一導電柱25a上。

依上述之電路板，該核心板20中設有導電通孔202以電性連接該核心板20之兩表面20a上的核心線路層201。

依上述之結構，該電性連接墊242b係大於、等於或小於該第一導電柱25a。

又依上所述，該增層結構26係包括有至少一具有第二開槽211b之第二介電層21b、設於該第二介電層21b之第二開槽211b中之第二線路層24b、以及複數設於該第二介電層21b中並電性連接該第二線路層24b之第二導電柱25b，又該第二線路層24b之表面與第二介電層21b之表面齊平；該第二線路層24b復包括有複數電性連接墊242b，且該些電性連接墊242b係對應設於各該第二導電柱25b上；又該電性連接墊242b係大於、等於或小於 該第二導電柱25b；復於該增層結構26最外層之第二線路層24b設有電性接觸墊264，於該增層結構26之最外層上並設有防焊層27，且該防焊層27並設有複數防焊層開孔270，以對應露出各該電性接觸墊264。

本發明之電路板及其製法，能形成導電柱作為層間線路層之電性連接，而可突破習知藉由雷射於介電層進行開孔之孔徑限制及避免產生膠渣的問題，以提高佈線密度及可靠度。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10、20‧‧‧核心板

10a、20a‧‧‧表面

101、201‧‧‧核心線路層

102、202‧‧‧導電通孔

12a、21a‧‧‧第一介電層

12b、21b‧‧‧第二介電層

120a‧‧‧介電層開孔

13‧‧‧導電層

14‧‧‧阻層

140‧‧‧開口區

15a、24a‧‧‧第一線路層

151a‧‧‧第一導電盲孔

15b、24b‧‧‧第二線路層

151b‧‧‧第二導電盲孔

16、26‧‧‧增層結構

164、264‧‧‧電性接觸墊

17、27‧‧‧防焊層

170、270‧‧‧防焊層開孔

210a‧‧‧盲孔

211a‧‧‧第一開孔

212a‧‧‧第一開槽

211b‧‧‧第二開槽

21c‧‧‧第三介電層

22a‧‧‧第一導電層

22b‧‧‧第二導電層

22c‧‧‧第三導電層

22a’,22b’‧‧‧另一導電層

23a‧‧‧第一阻層

230a‧‧‧第一開口區

23b‧‧‧第二阻層

230b‧‧‧第二開口區

23c‧‧‧第三阻層

230c‧‧‧第三開口區

240‧‧‧凸部

241‧‧‧第一金屬層

241’‧‧‧第一薄化金屬層

242‧‧‧第二金屬層

241a‧‧‧導電盲孔

241b‧‧‧第一導電孔

242’‧‧‧第二薄化金屬層

242b、242c‧‧‧電性連接墊

242b’、242b”‧‧‧電性連接墊

24c‧‧‧第三線路層

25a‧‧‧第一導電柱

251a‧‧‧端面

25b‧‧‧第二導電柱

第1A至1G圖係為習知電路板及其製法之剖視示意圖；第2A至2M圖係為本發明電路板及其製法第一實施例剖視圖；第3A至3P圖係為本發明電路板及其製法第二實施例剖視圖；第3E’圖係為第3E圖之另一實施例剖視圖；以及第3L’圖係為第3L圖之另一實施例剖視圖。

20‧‧‧核心板

201‧‧‧核心線路層

21a‧‧‧第一介電層

21b‧‧‧第二介電層

24a‧‧‧第一線路層

24b‧‧‧第二線路層

242b‧‧‧電性連接墊

25a‧‧‧第一導電柱

Claims (35)

1. 一種電路板，係包括：核心板，其具有相對之二表面，於該表面具有核心線路層；第一介電層，係設於該核心板上；第一線路層，係設於該第一介電層上，且於該第一介電層中設有導電盲孔，以電性連接該核心線路層；第二介電層，係設於該第一介電層及第一線路層上；複數第一導電柱，係設於該第二介電層中，並電性連接該第一線路層，且該第一導電柱之端面與第二介電層之表面齊平；以及第二線路層，係設於該第二介電層上，並具有複數電性連接墊以對應電性連接至各該第一導電柱上，且該電性連接墊之寬度係等於或小於該第一導電柱之寬度。
2. 如申請專利範圍第1項之電路板，其中，該核心板中具有導電通孔以電性連接該核心板之兩表面上的核心線路層。
3. 如申請專利範圍第1項之電路板，復包括增層結構，係設於該第二介電層及第二線路層上。
4. 如申請專利範圍第3項之電路板，其中，該增層結構係包括有至少一第三介電層、設於該第三介電層上之 第三線路層、以及複數設於該第三介電層之中並電性連接該第二及第三線路層之第二導電柱。
5. 如申請專利範圍第4項之電路板，其中，該第三線路層復包括有複數另一電性連接墊，且該另一電性連接墊係形成於該第二導電柱上。
6. 如申請專利範圍第5項之電路板，其中，該另一電性連接墊之寬度係大於、等於或小於該第二導電柱之寬度。
7. 如申請專利範圍第4項之電路板，其中，該增層結構最外層之第三線路層復具有複數電性接觸墊。
8. 如申請專利範圍第7項之電路板，復包括防焊層，係設於該增層結構之最外層第三介電層與第三線路層上，並於該防焊層中設有複數個防焊層開孔，以對應露出各該電性接觸墊。
9. 一種電路板，係包括：核心板，係具有相對之二表面，於該表面具有核心線路層；第一介電層，係設於該核心板上；第一線路層，係設於該第一介電層中並與該第一介電層齊平，且該第一線路層具有複數第一導電孔，以電性連接至該核心線路層；複數第一導電柱，係設於該第一線路層上；以及增層結構，係設於該第一介電層、第一線路層、及第一導電柱上，該增層結構並包括至少一第二介電 層、設於該第二介電層上之第二線路層，且該最內層之第二線路層具有複數電性連接墊，以對應設於各該第一導電柱上，該電性連接墊之寬度係等於或小於該第一導電柱之寬度。
10. 如申請專利範圍第9項之電路板，其中，該核心板中設有導電通孔以電性連接該核心板之兩表面上的核心線路層。
11. 如申請專利範圍第9項之電路板，其中，該第一介電層設有複數第一開孔及第一開槽，且該第一開孔露出部份之核心線路層，該第一線路層係設於該第一開槽中，該第一導電孔並設於各該第一開孔中，以電性連接至該核心線路層。
12. 如申請專利範圍第9項之電路板，其中，該第二介電層係具有第二開槽，該第二線路層設於該第二介電層之第二開槽中，該增層結構復包括複數設於該第二介電層中並電性連接該第二線路層之第二導電柱，又該第二線路層之表面與第二介電層之表面齊平。
13. 如申請專利範圍第12項之電路板，其中，該第二線路層復包括有複數另一電性連接墊，且該些另一電性連接墊係對應設於各該第二導電柱上。
14. 如申請專利範圍第13項之電路板，其中，該另一電性連接墊之寬度係大於、等於或小於該第二導電柱之寬度。
15. 如申請專利範圍第9項之電路板，復包括電性接觸 墊，係設於該增層結構最外層之第二線路層。
16. 如申請專利範圍第15項之電路板，復包括防焊層，係設於該增層結構之最外層第二介電層與最外層第二線路層上，並設有複數防焊層開孔，以對應露出各該電性接觸墊。
17. 如申請專利範圍第9項之電路板，復包括凸部，係設於該第一線路層上以凸出該第一介電層表面，使該第一導電柱設於該凸部上。
18. 一種電路板，係包括：核心板，係具有相對之二表面，於該表面具有核心線路層；第一介電層，係設於該核心板上；第一線路層，係嵌設於該第一介電層中，並具有凸出該第一介電層表面之凸部，且該第一線路層具有複數第一導電孔，以電性連接至該核心線路層；複數第一導電柱，係設於該第一線路層之凸部上；以及增層結構，係設於該第一介電層、第一線路層、及第一導電柱上，該增層結構係包括有至少一第二介電層、形成於該第二介電層上之第二線路層，複數設於該第二介電層中並電性連接該第二線路層之第二導電柱，且該最內層第二線路層具有複數電性連接墊以對應形成於各該第一導電柱上，令該電性連接墊之寬度係大於該第一導電柱之寬度，又該第二線路層之 表面與第二介電層之表面齊平。
19. 一種電路板之製法，係包括：提供一核心板，係具有相對之二表面，於該表面上具有核心線路層；於該核心板上形成有第一介電層，於該第一介電層中形成有複數盲孔，以露出部份之核心線路層；於該第一介電層、盲孔之孔壁、及部份之核心線路層上形成有第一導電層；於該第一導電層上形成有第一阻層，且該第一阻層中形成有第一開口區以露出部份之第一導電層，且部份第一開口區對應該盲孔及其孔端周圍之第一導電層；於該第一開口區中之第一介電層上形成有第一線路層，並於該第一介電層之盲孔中形成有導電盲孔，以電性連接該核心線路層；於該第一阻層及第一線路層上形成有第二阻層，且該第二阻層中形成有第二開口區，以露出部份之第一線路層；於該第二開口區中之第一線路層上電鍍形成有第一導電柱；移除該第二阻層、第一阻層及其所覆蓋之第一導電層；於該第一介電層、第一線路層及第一導電柱上形成有第二介電層； 移除部份之第二介電層，以露出該第一導電柱之端面；於該第二介電層及導電柱之端面上形成有第二導電層；於該第二導電層上形成有第三阻層，且於該第三阻層中形成有複數第三開口區，以露出部份之第二導電層，且部份之第三開口區對應該第一導電柱之端面上的第二導電層；於該第三開口區中形成有具有複數電性連接墊之第二線路層，使該些電性連接墊對應電性連接至各該第一導電柱；以及移除該第三阻層及其所覆蓋之第二導電層。
20. 如申請專利範圍第19項之電路板之製法，其中，該核心板中形成有導電通孔以電性連接該核心板之兩表面上的核心線路層。
21. 如申請專利範圍第19項之電路板之製法，復包括於該第二介電層及第二線路層上形成有增層結構。
22. 如申請專利範圍第21項之電路板之製法，其中，該增層結構係包括有至少一第三介電層、形成於該第三介電層上之第三線路層、以及複數形成於該第三介電層之中並電性連接該第二及第三線路層之第二導電柱。
23. 如申請專利範圍第22項之電路板之製法，其中，該第三線路層復包括有複數另一電性連接墊，且該些另 一電性連接墊係對應形成於各該第二導電柱上。
24. 如申請專利範圍第23項之電路板之製法，其中，該另一電性連接墊之寬度係大於、等於或小於該第二導電柱之寬度。
25. 如申請專利範圍第21項之電路板之製法，復包括於該增層結構最外層之第三線路層形成有複數電性接觸墊。
26. 如申請專利範圍第25項之電路板之製法，復包括於該增層結構之最外層第三介電層與最外層第三線路層上形成有防焊層，並於該防焊層中形成有複數個防焊層開孔，以對應露出各該電性接觸墊。
27. 一種電路板之製法，係包括：提供一核心板，係具有相對之二表面，於該表面上具有核心線路層；於該核心板上形成有第一介電層；於該第一介電層中形成有第一線路層，且該第一線路層與第一介電層表面齊平，並於該第一介電層中形成有第一導電孔，以電性連接至該核心線路層；於部份之第一線路層上電鍍形成有第一導電柱；以及於該第一介電層、第一線路層、及第一導電柱上形成有增層結構，該增層結構係包括有至少一第二介電層、形成於該第二介電層上之第二線路層，且該最內層第二線路層具有複數電性連接墊，以對應形成於 各該第一導電柱上，該電性連接墊之寬度係等於或小於該第一導電柱之寬度。
28. 如申請專利範圍第27項之電路板之製法，其中，該核心板中形成有導電通孔以電性連接該核心板之兩表面上的核心線路層。
29. 如申請專利範圍第27項之電路板之製法，其中，該第二介電層具有第二開槽，該第二線路層形成於該第二介電層之第二開槽中，且該增層結構復包括複數設於該第二介電層中並電性連接該第二線路層之第二導電柱，又該第二線路層之表面與第二介電層之表面齊平。
30. 如申請專利範圍第29項之電路板之製法，其中，該第二線路層復包括有複數另一電性連接墊，且該些另一電性連接墊係對應形成於各該第二導電柱上。
31. 如申請專利範圍第30項之電路板之製法，其中，該另一電性連接墊之寬度係大於、等於或小於該第二導電柱之寬度。
32. 如申請專利範圍第27項之電路板之製法，復包括於該增層結構最外層之第二線路層形成有複數電性接觸墊。
33. 如申請專利範圍第32項之電路板之製法，復包括於該增層結構之最外層第二介電層與最外層第二線路層上形成有防焊層，並於該防焊層中形成有複數個防焊層開孔以對應露出各該電性接觸墊。
34. 如申請專利範圍第27項之電路板之製法，復包括凸部，係形成於該第一線路層上以凸出該第一介電層表面，使該第一導電柱設於該凸部上。
35. 一種電路板之製法，係包括：提供一核心板，係具有相對之二表面，於該表面上具有核心線路層；於該核心板上形成有第一介電層；於該第一介電層中嵌埋形成第一線路層，該第一線路層並具有凸出該第一介電層表面之凸部，且於該第一介電層中形成有第一導電孔，以電性連接至該核心線路層；於該第一線路層之凸部上電鍍形成有第一導電柱；以及於該第一介電層、第一線路層、及第一導電柱上形成有增層結構，該增層結構係包括有至少一第二介電層、形成於該第二介電層上之第二線路層，複數設於該第二介電層中並電性連接該第二線路層之第二導電柱，且該最內層第二線路層具有複數電性連接墊以對應形成於各該第一導電柱上，令該電性連接墊之寬度係大於該第一導電柱之寬度，又該第二線路層之表面與第二介電層之表面齊平。