JP2000151107A - 多層プリント配線板及びその製造方法 - Google Patents

多層プリント配線板及びその製造方法

Info

Publication number
JP2000151107A
JP2000151107A JP31926498A JP31926498A JP2000151107A JP 2000151107 A JP2000151107 A JP 2000151107A JP 31926498 A JP31926498 A JP 31926498A JP 31926498 A JP31926498 A JP 31926498A JP 2000151107 A JP2000151107 A JP 2000151107A
Authority
JP
Japan
Prior art keywords
via hole
conductive filler
wiring board
printed wiring
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31926498A
Other languages
English (en)
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP31926498A priority Critical patent/JP2000151107A/ja
Publication of JP2000151107A publication Critical patent/JP2000151107A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 積層型のスルーホールの電気的導通信頼性が
高く,かつ基板の薄層化を実現でき,製造工程数の少な
い多層プリント配線板及びその製造方法を提供する。 【解決手段】 第1絶縁層11に設けた第1ビアホール
31と,第1ビアホール31の上端又は下端の開口部に
対応する位置に第2ビアホール30,32とを有する。
第1絶縁層11の上面側又は下面側の少なくとも一方に
は,上記第2ビアホール30,32を設けた第2絶縁層
10,12が積層されている。第1ビアホール31は,
その内部に導電性充填材7を充填した中実ホールであ
る。第2ビアホール30,32は,その内壁及び底部を
金属メッキ膜362で被覆されている。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は,多層プリント配線板及びその製
造方法に関し,特にスルーホールによるパターン間の接
続構造に関する。
【0002】
【従来技術】多層プリント配線板としては,従来,図7
に示すごとく,積層された複数の絶縁層910,91
1,912と,絶縁層910〜912の表面に設けた導
体パターン2と,各層の導体パターン2の間を電気的に
接続するスルーホール93とを設けたものがある。絶縁
層911,912は電子部品搭載用の搭載用穴4を有す
る。多層プリント配線板90の裏面に設けた導体パター
ン2には,外部接続用の半田ボール6が接合されてい
る。多層プリント配線板90は,ソルダーレジスト14
により被覆されている。
【0003】スルーホール93は,各絶縁層910〜9
12に設けたビアホール930を金属層931を介して
積層した構造である。この積層構造は,内部の絶縁層9
11にドリルでビアホール930を形成し,その開口部
を金属層931を被覆し,更にその表面にプリプレグか
らなる絶縁層910,912を最外層として積層し,レ
ーザ法やフォトビア法により微小な径のビアホール93
0を形成することにより形成される。フォトビア法によ
る場合には,プリプレグとして感光性樹脂を用いる。各
ビアホール930には金属メッキ膜936を形成する。
中間層である絶縁層911に設けたビアホール930の
内部には,樹脂937を充填する。
【0004】上記積層型のスルーホール93は,内部に
比較的大きい径のビアホール930を形成しても,外側
開口部を微小径にすることができるため,多層プリント
配線板の表面の高密度実装化を図ることができる。
【0005】
【解決しようとする課題】しかしながら,上記従来の積
層型のスルーホール93においては,各ビアホール93
0の間に設けた金属層931は,レーザ法によりビアホ
ール930を形成する際に,金属層931がレーザによ
り破損を受けることがある。そのため,金属層931の
表面に金属メッキ膜936が形成されにくくなり,スル
ーホール93の電気的な接続信頼性は低い。
【0006】また,フォトビア法の場合には,金属層9
31と,その表面を被覆する金属メッキ膜936との密
着性が低い。そのため,レーザー法の場合と同様に,ス
ルーホール93の電気的導通信頼性が低い。
【0007】また,金属層931はある程度の厚みを有
するため,多層プリント配線板の薄層化を妨げる。ま
た,中間の絶縁層911に導体パターンを設けない場合
には,金属層931を形成するためにだけ,パターン形
成工程を行わなければならず,製造工程数が多くなる場
合がある。
【0008】本発明はかかる従来の問題点に鑑み,積層
型のスルーホールの電気的導通信頼性が高く,かつ基板
の薄層化を実現でき,製造工程数の少ない多層プリント
配線板及びその製造方法を提供しようとするものであ
る。
【0009】
【課題の解決手段】本発明は,第1絶縁層に設けた第1
ビアホールと,該第1ビアホールの上端又は下端の開口
部に対応する位置に設けた第2ビアホールとを有すると
ともに,上記第1絶縁層の上面側又は下面側の少なくと
も一方に,上記第2ビアホールを設けた第2絶縁層を積
層してなる多層プリント配線板であって,上記第1ビア
ホールは,その内部に導電性充填材を充填した中実ホー
ルであり,上記第2ビアホールは,その内壁及び底部を
金属膜で被覆されていることを特徴とする多層プリント
配線板である。
【0010】本発明において最も注目すべきことは,第
1ビアホールの内部に導電性充填材を充填し,その開口
端部を第2ビアホールの金属膜で被覆していることであ
る。
【0011】本発明の作用及び効果について説明する。
第1ビアホールの内部に導電性充填材を充填してなる中
実ホールと,その上端又は下端に積層した第2ビアホー
ルであってその内壁及び底部を金属メッキ膜などの金属
膜で被覆してなる被膜ホールとは,1本の積層型スルー
ホールを構成する。導電性充填材は,第2ビアホールの
金属膜で被覆されていることから,第1ビアホールと第
2ビアホールとの電気的接続を確実に行う。
【0012】また,第1ビアホール内の導電性充填材と
その上の第2ビアホールの金属膜との密着によって,第
1,第2ビアホールとの間の電気的導通を得ることがで
きるため,従来のようにビアホール間に金属層を介在さ
せる必要はない。よって,金属層を形成するための製造
工程を行う必要はなく,製造工程を少なくすることがで
きる。また,金属層の厚み分の薄層化を図ることができ
る。
【0013】次に,本発明の詳細について説明する。第
1ビアホールと,その開口部に対応する位置に設けた第
2ビアホールとは,積層型のスルーホールを構成してい
る。第1ビアホール内部に充填された導電性充填材とし
ては,導電性フィラーと合成樹脂との複合材を用いるこ
とが好ましい。第2ビアホールをレーザ法やフォトビア
で穿設する際に,上記複合材からなる導電性充填材は,
合成樹脂の一部が除去されることはあるが,それによっ
て導電性フィラーが露出するため,却って第2ビアホー
ルの金属膜との電気的導通が高くなる。よって,第1ビ
アホールと第2ビアホールとの高い電気的導通信頼性を
得ることができる。
【0014】導電性充填材は,導電性フィラー30〜9
0vol%と,合成樹脂10〜70vol%とからなる
ことが好ましい。導電性フィラーが30vol%未満の
場合,又は合成樹脂が70vol%を超える場合には,
導電性充填材の導電性が低下し,第2ビアホールの金属
膜との電気導通性が低下するおそれがある。また,導電
性フィラーが90vol%を超える場合,又は合成樹脂
が10vol%未満の場合には,金属膜との密着性が低
下するおそれがある。
【0015】上記導電性フィラーの平均粒径は,0.1
〜5μmであることが好ましい。0.1μm未満の場合
には,金属膜に対する密着強度が小さくなるおそれがあ
り,5μmを超える場合には金属膜との接触面積が小さ
くなり電気導通性が低下するおそれがあるからである。
【0016】導電性フィラーを合成樹脂に添加するにあ
たっては,大小が異なる導電性フィラーを混ぜて合成樹
脂に添加することが好ましい。これにより,導電性充填
材に多量の導電性フィラーを混合することができる。ま
た,ほぼ同一の大きさの導電性フィラーを合成樹脂に添
加してもよい。
【0017】導電性フィラーとしては,例えば,Pb,
Zn,Cu,Ag,Ni,Feの単体,又はこれらの合
金(例えば鉛等),或いは樹脂芯材を上記単体又は合金
でコーティングしたものを用いることができる。また,
アルミナ,セラミックなどの無機フィラーに,Cu,A
g,Ni,Auなどの金属メッキをしたものでもよい。
【0018】導電性充填材に含まれる合成樹脂として
は,例えば,エポキシ系樹脂,ビスマレイミドトリアジ
ン,及び変性ポリイミドのグループから選ばれる1種又
は2種以上からなることが好ましい。導電性充填材の第
1ビアホール内への充填が容易だからである。
【0019】第1ビアホールの壁面は金属膜で被覆され
ていてもいなくてもよいが,被覆されている方が好まし
い。内部の導電性充填材が,その開口端部の金属膜だけ
でなく,第1ビアホール内壁の金属膜とも電気的に接続
するため,電気導通信頼性が高くなる。
【0020】第2ビアホールの内壁及び底部を被覆する
金属膜の厚みは,1〜20μmであることが好ましい。
1μm未満の場合には,導電性充填材の開口端部を均一
に被覆せず,電気的接続性が低下するおそれがある。ま
た20μmを超える場合にはその厚みに見合う電気的導
通性は得られないおそれがある。
【0021】第1ビアホールと第2ビアホールとの直径
は同一でも異なっていてもよく,またいずれが大であっ
てもよいが,最外層となる方の開口径が小さいことが好
ましい。多層プリント配線板の表面の高密度実装化のた
めである。
【0022】上記第1,第2ビアホールの積層構造は,
何層でも繰り返して形成できる(図1,図6(a))。
中実ホールとなる第1ビアホールが連続して積層されて
いてもよい。また,被膜ホールとなる第2ビアホール
も,連続して積層されていてもよい。
【0023】上記多層プリント配線板の製造方法として
は,例えば,第1絶縁層に第1ビアホールを形成する工
程と,該第1ビアホール内部に,導電性フィラーと合成
樹脂とからなる導電性充填材を充填する工程と,第1絶
縁層の表面に第2絶縁層を積層する工程と,第2絶縁層
にレーザ法またはフォトビア法にて上記第1ビアホール
の開口部に対応する位置に,上記導電性充填材を底部と
する第2ビアホールを穿設する工程と,上記第2ビアホ
ールの内壁及び底部を金属メッキ膜により被覆する工程
とからなることを特徴とする多層プリント配線板の製造
方法がある。
【0024】上記製造方法においては,第2ビアホール
をレーザ法又はフォトビア法で穿設している。レーザ法
とは,第2絶縁層にレーザを照射して穴あけする方法を
いう。フォトビア法とは,第2絶縁層を感光性樹脂で作
製し,フォトマスクを用いて露光し,現像することによ
り穴あけする方法をいう。
【0025】第2ビアホールをレーザ法で穿設する場合
に,その底部を構成する第1ビアホール内の導電性充填
材は,レーザによりその中の合成樹脂の一部が焼失する
ことがある。その場合にも,内部の導電性フィラーでレ
ーザは反射され穴明けは停止し,導電性フィラーの一部
が露出する。このように露出した導電性フィラーは,金
属メッキ膜との密着性が高い。また,レーザ法又はフォ
トビア法で第2ビアホールを穿設すると,その底部の導
電性充填材は粗面となる。この粗面に対して金属メッキ
膜を被覆すると,アンカー効果により,粗面に対して金
属メッキ膜が強固に密着する。
【0026】従って,上記製造方法によれば,導電性充
填材に対する金属メッキ膜の優れた密着強度が得られ,
かつ,第1,第2ビアホール間で高い電気的接続信頼性
が得られる。また,レーザ法及びフォトビア法では,微
小径の第2ビアホールを穿設できるため,表面実装密度
の高い多層プリント配線板を製造できる。
【0027】第1ビアホールの穿設は,第2ビアホール
を穿設する場合と同様にレーザ法及びフォトビア法によ
り行うことができる。また,ドリルにより穿設すること
もできる。
【0028】絶縁層としては,ガラスエポキシ基板,ポ
ラスポリイミド基板,ガラスビスマレイミドトリアジン
基板などを用いることができる。また,プリプレグやソ
ルダーレジストを用いることもできる。フォトビア法を
行う場合には,感光性樹脂を用いる。
【0029】
【発明の実施の形態】実施形態例1 本発明の実施形態にかかる多層プリント配線板につい
て,図1〜図4を用いて説明する。本例の多層プリント
配線板1は,図1に示すごとく,第1絶縁層11に設け
た第1ビアホール31と,第1ビアホール31の上端又
は下端の開口部に対応する位置に設けた第2ビアホール
30,32とを有する。第1絶縁層11の上面側及び下
面側には,上記第2ビアホール30,32を設けた第2
絶縁層10,12が積層されている。第1ビアホール3
1及び第2ビアホール30,32は,多層プリント配線
板1の厚み方向に連続する3積層型スルーホール3を構
成している。
【0030】第1ビアホール31は,その内部に導電性
充填材7を充填した中実ホールである。第2ビアホール
30,32は,その内壁及び底部を金属メッキ膜362
で被覆した被覆ホールである。導電性充填材7は,第2
ビアホール30,32の底部を構成している。導電性充
填材7の開口端部は,第2ビアホール30,32の内壁
及び底部を被覆する金属メッキ膜362により被覆され
ている。第1ビアホール31の内壁も金属メッキ膜37
2により被覆されている。
【0031】導電性充填材7は,導電性フィラー71が
45vol%と,合成樹脂72が55vol%とからな
る。導電性フィラー71の平均粒径は,0.1〜5μm
である。導電性フィラー71としては銅を用い,合成樹
脂72としてはエポキシ樹脂を用いる。
【0032】多層プリント配線板1は,電子部品を搭載
するための搭載用穴4を有している。多層プリント配線
板1の上面及び下面には導体パターン2が設けられてい
る。多層プリント配線板1の表面はソルダーレジスト1
4により被覆されており,その一部は第2ビアホール3
0,32の内部に進入している。その他は,従来例と同
様である(図7参照)。
【0033】次に,本例の多層プリント配線板の製造方
法について説明する。まず,図3(a)に示すごとく,
銅箔20を貼着したエポキシ樹脂基板からなる第1絶縁
層11を準備する。第1絶縁層11にドリルにより,第
1ビアホール31,及び電子部品を搭載するための搭載
用穴4を穴明けする。
【0034】図3(b)に示すごとく,第1ビアホール
31の内壁に,銅からなる金属メッキ膜372を被覆す
る。また,銅箔20をエッチングして,第1絶縁層11
の表面に導体パターン2を形成する。
【0035】次いで,図3(c)に示すごとく,上記組
成の導電性充填材7を準備しこれを溶剤によってペース
ト状とする。次いで,ペースト状の導電性充填材7を第
1ビアホール31の内部に充填する。
【0036】次いで,図4(a)に示すごとく,第1絶
縁層11の上面及び下面に,プリプレグからなる第2絶
縁層10,12を積層する。最上層の第1絶縁層12と
なるプリプレグには,予め搭載用穴4を設けておく。次
いで,第2絶縁層10,12の表面に銅箔20を被覆す
る。次いで,加熱により第2絶縁層10,12を硬化さ
せる。次いで,銅箔20における,第2ビアホール形成
部分300,320及び搭載用穴4を被覆する部分を,
エッチングにより穴あけし,開口穴200を形成する。
【0037】次いで,図4(b)に示すごとく,第2絶
縁層10,12における第1ビアホール31に対応する
位置にレーザを照射して,導電性充填材7を底部とする
第2ビアホール30,32を穿設する。次いで,第2ビ
アホール30,32の内壁を,銅からなる金属メッキ膜
362により被覆する。また,銅箔20をエッチングし
て,第2絶縁層10,12の表面に導体パターン2を形
成する。その後,第2絶縁層10,12の表面にソルダ
ーレジストを被覆し,多層プリント配線板を得る(図7
参照)。
【0038】次に,本例の作用及び効果について説明す
る。第1ビアホール31内部に充填された導電性充填材
7は,導電性フィラー71と合成樹脂72との複合材で
あり,導電性を有する。導電性充填材7は,第2ビアホ
ール30,32の金属メッキ膜362で被覆されている
ことから,第2ビアホール30,32と第1ビアホール
31との電気的接続を行う。
【0039】図2(a)に示すごとく,第2ビアホール
30,32をレーザ8で穴あけすると,その底部に位置
する導電性充填材7中の合成樹脂72の一部が除去さ
れ,導電性フィラー71の一部が露出する。露出した導
電性フィラー71は,図2(b)に示すごとく,金属メ
ッキ膜362との密着性が高い。また,レーザ法で第2
ビアホールを穿設すると,その底部の導電性充填材7は
粗面となる。この粗面に対して金属メッキ膜362を被
覆すると,アンカー効果により,粗面に対して金属メッ
キ膜362が強固に密着する。
【0040】従って,第1ビアホール31と第2ビアホ
ール30,32との間で高い電気的接続信頼性が得られ
る。また,そのため,従来のようにビアホール間に金属
層を介在させる必要はない。よって,金属層を形成する
ための製造工程を行う必要はなく,金属層の厚み分の薄
層化を図ることができる。
【0041】実施形態例2 本例においては,図5に示すごとく,導電性充填材7に
おける導電性フィラー711,712の含有率が90v
ol%であり,合成樹脂72の含有率が10vol%で
ある。
【0042】導電性フィラー711,712は大小異な
る2種類の大きさのものを用いている。大きい導電性フ
ィラー711の直径は20μmであり,小さい導電性フ
ィラー712の直径は0.05μmである。その他は,
実施形態例1と同様である。
【0043】本例においては,導電性充填材7の中に含
まれている導電性フィラー711,712の含有量が9
0vol%と多い。これは,大きい導電性フィラー71
1の間隙に,小さい導電性フィラー712が充填される
ためである。このように高密度に導電性フィラーを含有
する導電性充填材7は,特に導電性に優れている。従っ
て,本例における第1ビアホール31は上記導電性充填
材7を通じて第2ビアホール30,32との電気的導通
性に優れている。その他,本例においても実施形態例1
と同様の効果を得ることができる。
【0044】実施形態例3 本例の多層プリント配線板は,図6(a)に示すごと
く,第1ビアホール31,321と第2ビアホール3
0,33とから構成された4積層型スルーホール34を
有している。中央の2層が第1ビアホール31,321
であり,内部には導電性充填材7が充填されている。一
方,最下層及び最上層の2層には第2ビアホール30,
33が設けられており,その内壁及び底部は金属メッキ
膜362で被覆されている。第1ビアホール31,32
1は第1絶縁層11,121に,第2ビアホール30,
33は第2絶縁層10,13に形成されている。本例の
多層プリント配線板におけるその他の構成は,実施形態
例1と同様である。
【0045】次に,本例の多層プリント配線板の製造方
法について説明する。まず,実施形態例1と同様に3層
構造の多層プリント配線板を製造し,その上面に,第2
絶縁層13の形成,第2ビアホール33の形成,金属メ
ッキ膜362の被覆を行う。その後,積層した第1,第
2絶縁層の表面をソルダーレジストで被覆して,本例の
多層プリント配線板を得る。本例においても,実施形態
例1と同様の効果を得ることができる。
【0046】実施形態例4 本例の多層プリント配線板は,図6(b)に示すごと
く,第1ビアホール31と第2ビアホール32とから構
成された2積層型スルーホール35を有している。第1
ビアホール31の底部は,導体パターン2により被覆さ
れている。
【0047】第1ビアホール31は,底部に導体パター
ン2を形成した状態で第1絶縁層11にレーザを照射し
て穴あけすることにより形成される。第1ビアホール3
1の内部には,導電性充填材7を充填して中実ホールと
する。その他は,実施形態例1と同様である。本例にお
いても実施形態例1と同様の効果を得ることができる。
【0048】
【発明の効果】本発明によれば,積層型のスルーホール
の電気的導通信頼性が高く,かつ基板の薄層化を実現で
き,製造工程数の少ない多層プリント配線板及びその製
造方法を提供することができる。
【図面の簡単な説明】
【図1】実施形態例1の多層プリント配線板の要部断面
図。
【図2】実施形態例1における,レーザ法にて第2ビア
ホールを穿設したときの導電性充填材への影響を示す説
明図(a)および導電性充填材を金属メッキ膜で被覆し
たときの状態を示す説明図(b)。
【図3】実施形態例1における,多層プリント配線板の
製造方法の説明図(a)〜(c)。
【図4】図3に続く,多層プリント配線板の製造方法の
説明図(a),(b)。
【図5】実施形態例2の多層プリント配線板の要部断面
図。
【図6】実施形態例3の多層プリント配線板の要部断面
図(a),及び実施形態例4の多層プリント配線板の要
部断面図(b)。
【図7】従来例の多層プリント配線板の断面図。
【符号の説明】
1...多層プリント配線板, 10,12,13...第2絶縁層, 11,121...第1絶縁層, 14...ソルダーレジスト, 2...導体パターン, 30,32,33...第2ビアホール, 31,321...第1ビアホール, 362,372...金属メッキ膜, 4...搭載用穴, 7...導電性充填材, 71...導電性フィラー, 72...合成樹脂, 8...レーザ,
フロントページの続き Fターム(参考) 4E351 AA03 BB01 BB30 BB31 BB33 BB49 CC06 CC11 CC20 DD04 DD05 DD08 DD12 DD19 DD21 DD52 EE01 GG08 GG20 5E346 AA43 CC08 CC31 CC32 DD23 FF07 FF13 FF23 FF37 GG15 GG17 HH07 HH24 HH32

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1絶縁層に設けた第1ビアホールと,
    該第1ビアホールの上端又は下端の開口部に対応する位
    置に設けた第2ビアホールとを有するとともに,上記第
    1絶縁層の上面側又は下面側の少なくとも一方に,上記
    第2ビアホールを設けた第2絶縁層を積層してなる多層
    プリント配線板であって,上記第1ビアホールは,その
    内部に導電性充填材を充填した中実ホールであり,上記
    第2ビアホールは,その内壁及び底部を金属膜で被覆さ
    れていることを特徴とする多層プリント配線板。
  2. 【請求項2】 請求項1において,上記導電性充填材
    は,導電性フィラー30〜90vol%と,合成樹脂1
    0〜70vol%とからなることを特徴とする多層プリ
    ント配線板。
  3. 【請求項3】 請求項1において,上記導電性フィラー
    の平均粒径は,0.1〜5μmであることを特徴とする
    多層プリント配線板。
  4. 【請求項4】 第1絶縁層に第1ビアホールを形成する
    工程と,該第1ビアホール内部に,導電性フィラーと合
    成樹脂とからなる導電性充填材を充填する工程と,第1
    絶縁層の表面に第2絶縁層を積層する工程と,第2絶縁
    層にレーザ法またはフォトビア法にて上記第1ビアホー
    ルの開口部に対応する位置に,上記導電性充填材を底部
    とする第2ビアホールを穿設する工程と,上記第2ビア
    ホールの内壁及び底部を金属メッキ膜により被覆する工
    程とからなることを特徴とする多層プリント配線板の製
    造方法。
JP31926498A 1998-11-10 1998-11-10 多層プリント配線板及びその製造方法 Pending JP2000151107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31926498A JP2000151107A (ja) 1998-11-10 1998-11-10 多層プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31926498A JP2000151107A (ja) 1998-11-10 1998-11-10 多層プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000151107A true JP2000151107A (ja) 2000-05-30

Family

ID=18108269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31926498A Pending JP2000151107A (ja) 1998-11-10 1998-11-10 多層プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000151107A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016331A (ja) * 2000-06-28 2002-01-18 Ibiden Co Ltd 配線板の層間接続構造およびその製造方法および層間絶縁層の穴開け装置
KR20060071914A (ko) * 2004-12-22 2006-06-27 주식회사 엠. 씨. 텍 다층 연성회로기판의 합지기술 개발
KR100772113B1 (ko) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 입체 인쇄회로 기판
JP2016225611A (ja) * 2015-05-27 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクター

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016331A (ja) * 2000-06-28 2002-01-18 Ibiden Co Ltd 配線板の層間接続構造およびその製造方法および層間絶縁層の穴開け装置
JP4481442B2 (ja) * 2000-06-28 2010-06-16 イビデン株式会社 層間接続構造を有する配線板の製造方法
KR20060071914A (ko) * 2004-12-22 2006-06-27 주식회사 엠. 씨. 텍 다층 연성회로기판의 합지기술 개발
KR100772113B1 (ko) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 입체 인쇄회로 기판
US7880093B2 (en) 2006-09-28 2011-02-01 Hynix Semiconductor Inc. 3-dimensional substrate for embodying multi-packages and method of fabricating the same
JP2016225611A (ja) * 2015-05-27 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクター

Similar Documents

Publication Publication Date Title
US5317801A (en) Method of manufacture of multilayer circuit board
JP4564342B2 (ja) 多層配線基板およびその製造方法
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
US20090241332A1 (en) Circuitized substrate and method of making same
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
JP2007221089A (ja) 回路基板構造およびその製法
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
JPH07283538A (ja) 多層プリント配線板の製造方法
JP2522869B2 (ja) 多層回路装置の製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
KR100751984B1 (ko) 전자 부품의 제조 방법 및 전자 부품
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP2001053188A (ja) 多層配線基板の製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP2000151107A (ja) 多層プリント配線板及びその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2007235176A (ja) 多層配線基板とそれを用いた半導体装置
JPH11289165A (ja) 多層配線基板およびその製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20080819

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106