JP2000115189A - 無線ｌａｎシステム - Google Patents
無線ｌａｎシステムInfo
- Publication number
- JP2000115189A JP2000115189A JP28542598A JP28542598A JP2000115189A JP 2000115189 A JP2000115189 A JP 2000115189A JP 28542598 A JP28542598 A JP 28542598A JP 28542598 A JP28542598 A JP 28542598A JP 2000115189 A JP2000115189 A JP 2000115189A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- signal
- frame synchronization
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 通信不可状態の表示や同期再確立処理を行う
回数を必要最小限にとどめることができ、もって、シス
テムにおける作業効率化を図ることができる無線ＬＡＮ
システムを得る。 【解決手段】 無線ＬＡＮシステムにおける子局（ＵＭ
３）において、フレーム同期信号が検出されない場合
に、同期を保持するためのダミー同期信号を形成して出
力するダミー同期信号形成手段（クロック発生器２１
ａ）を備え、ダミー同期信号を所定数（Ｍ個）計数する
までにフレーム同期信号を検出しないときは、同期はず
れ信号を出力して通信不可表示を行わせると共に、同期
再確立処理を行わせるようにした。
回数を必要最小限にとどめることができ、もって、シス
テムにおける作業効率化を図ることができる無線ＬＡＮ
システムを得る。 【解決手段】 無線ＬＡＮシステムにおける子局（ＵＭ
３）において、フレーム同期信号が検出されない場合
に、同期を保持するためのダミー同期信号を形成して出
力するダミー同期信号形成手段（クロック発生器２１
ａ）を備え、ダミー同期信号を所定数（Ｍ個）計数する
までにフレーム同期信号を検出しないときは、同期はず
れ信号を出力して通信不可表示を行わせると共に、同期
再確立処理を行わせるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、基地局から送信
される電波を子局にて受信し、フレーム同期信号を検出
して、データの送受信タイミングを確定する無線ＬＡＮ
システムに関するものである。
される電波を子局にて受信し、フレーム同期信号を検出
して、データの送受信タイミングを確定する無線ＬＡＮ
システムに関するものである。
【０００２】
【従来の技術】従来の無線ＬＡＮシステムとして、特開
平７−２７３７６６号公報に開示された技術が知られて
いる。この技術は、ミリ波帯域電波を用いて無線基地局
と無線移動端末局である子局との間で通信を行うミリ波
無線ＬＡＮシステムにおいて、無線移動端末局にキャリ
ア検出回路を設けると共に、警報回路を設け、キャリア
が所定時間検出されない場合に、警報回路により通信不
可を表示するようにしたものである。これは、キャリア
が検出できないことで、フレーム同期信号が得られず、
データの送受信タイミングを確定することができなくな
る結果、システムが通信不能状態に陥っていることをユ
ーザ等に認識させるためである。
平７−２７３７６６号公報に開示された技術が知られて
いる。この技術は、ミリ波帯域電波を用いて無線基地局
と無線移動端末局である子局との間で通信を行うミリ波
無線ＬＡＮシステムにおいて、無線移動端末局にキャリ
ア検出回路を設けると共に、警報回路を設け、キャリア
が所定時間検出されない場合に、警報回路により通信不
可を表示するようにしたものである。これは、キャリア
が検出できないことで、フレーム同期信号が得られず、
データの送受信タイミングを確定することができなくな
る結果、システムが通信不能状態に陥っていることをユ
ーザ等に認識させるためである。
【０００３】
【発明が解決しようとする課題】しかし、無線ＬＡＮシ
ステムにおいては、人や物体の移動等、室内状況によっ
て一時的に、シャドウイングが発生し易い。このような
ＬＡＮシステムにおいては情報が欠落する可能性は大き
く、たまたまフレーム同期信号が一時的に欠落しても次
のフレームの同期信号は正常に受信できる可能性は大き
い。したがって、キャリアが一定時間検出されなくて
も、その時間において、フレーム同期が確定できていれ
ば、直ちに、通信不可状態を表示し、同期再確立処理を
行う必要は無い。キャリアが一定時間検出されないから
といって、直ちに、通信不可状態を表示し、同期再確立
処理を行うようにしていたのでは、システムにおける作
業効率化を図ることができない。
ステムにおいては、人や物体の移動等、室内状況によっ
て一時的に、シャドウイングが発生し易い。このような
ＬＡＮシステムにおいては情報が欠落する可能性は大き
く、たまたまフレーム同期信号が一時的に欠落しても次
のフレームの同期信号は正常に受信できる可能性は大き
い。したがって、キャリアが一定時間検出されなくて
も、その時間において、フレーム同期が確定できていれ
ば、直ちに、通信不可状態を表示し、同期再確立処理を
行う必要は無い。キャリアが一定時間検出されないから
といって、直ちに、通信不可状態を表示し、同期再確立
処理を行うようにしていたのでは、システムにおける作
業効率化を図ることができない。
【０００４】そこで、この発明の目的は、従来キャリア
（フレーム同期信号）が一定時間検出されない場合に、
直ちに通信不可状態にするという問題点を解決し、シス
テムにおける作業効率化を図ることができる無線ＬＡＮ
装置を提供することにある。
（フレーム同期信号）が一定時間検出されない場合に、
直ちに通信不可状態にするという問題点を解決し、シス
テムにおける作業効率化を図ることができる無線ＬＡＮ
装置を提供することにある。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ため、この発明は、基地局から送信される電波を子局に
て受信し、フレーム同期信号を検出して、データの送受
信タイミングを確定する無線ＬＡＮシステムにおいて、
前記フレーム同期信号が検出されなくなった所定の長さ
の期間においては、ダミー同期信号（ダミーフレーム）
を生成して送受信タイミングを得るようにしたものであ
る。
ため、この発明は、基地局から送信される電波を子局に
て受信し、フレーム同期信号を検出して、データの送受
信タイミングを確定する無線ＬＡＮシステムにおいて、
前記フレーム同期信号が検出されなくなった所定の長さ
の期間においては、ダミー同期信号（ダミーフレーム）
を生成して送受信タイミングを得るようにしたものであ
る。
【０００６】より具体的には、この発明は、無線ＬＡＮ
システムにおける子局（ＵＭ３）において、フレーム同
期信号を検出するフレーム同期検出手段（フレーム同期
検出部２１）と、フレーム同期検出手段によりフレーム
同期信号が検出されない場合に、同期を保持するための
ダミー同期信号を形成して出力するダミー同期信号形成
手段（クロック発生器２１ａ）と、ダミー同期信号を所
定数（Ｍ個）計数するまでにフレーム同期信号を検出し
ないときは、同期はずれ信号を出力して通信不可表示を
行わせると共に、同期再確立処理を行わせる同期はずれ
信号出力手段（実施の形態ではフレーム同期検出部２１
内のハード構成により構築される）とを備えて構成され
る。
システムにおける子局（ＵＭ３）において、フレーム同
期信号を検出するフレーム同期検出手段（フレーム同期
検出部２１）と、フレーム同期検出手段によりフレーム
同期信号が検出されない場合に、同期を保持するための
ダミー同期信号を形成して出力するダミー同期信号形成
手段（クロック発生器２１ａ）と、ダミー同期信号を所
定数（Ｍ個）計数するまでにフレーム同期信号を検出し
ないときは、同期はずれ信号を出力して通信不可表示を
行わせると共に、同期再確立処理を行わせる同期はずれ
信号出力手段（実施の形態ではフレーム同期検出部２１
内のハード構成により構築される）とを備えて構成され
る。
【０００７】このような構成によれば、フレーム同期信
号が検出されない場合に、直ちに通信不可状態を表示
し、同期再確立処理を行う従来のシステムに比較して、
通信不可状態の表示や同期再確立処理を行う回数を必要
最小限にとどめることができ、もって、システムにおけ
る作業効率化を図ることができる。
号が検出されない場合に、直ちに通信不可状態を表示
し、同期再確立処理を行う従来のシステムに比較して、
通信不可状態の表示や同期再確立処理を行う回数を必要
最小限にとどめることができ、もって、システムにおけ
る作業効率化を図ることができる。
【０００８】
【発明の実施の形態】以下、この発明の実施の形態を図
を用いて説明する。図１は実施の形態における全体構成
図である。本システムにおいて、基地局であるＣＭ（Ｃ
ｏｎｔｒｏｌ Ｍｏｄｕｌｅ）１は１０Ｂａｓｅ−Ｔま
たは１００Ｂａｓｅ−ＴＸのようなインターフェイスに
よりイーサネットバックボーン２に設置される。ＣＭ１
には天井設置型と壁設置型の２種類がある。子局である
ＵＭ３（Ｕｓｅｒ Ｍｏｄｕｌｅ）はＰＣカードスロッ
トを有するパーソナルコンピュータ４（以下ＰＣとい
う）にＰＣカードインターフェイスを介して接続され
る。また、ＵＭ３には通信が可能状態であるか不可状態
であるかを示す可／不可表示部５が設けられている。
を用いて説明する。図１は実施の形態における全体構成
図である。本システムにおいて、基地局であるＣＭ（Ｃ
ｏｎｔｒｏｌ Ｍｏｄｕｌｅ）１は１０Ｂａｓｅ−Ｔま
たは１００Ｂａｓｅ−ＴＸのようなインターフェイスに
よりイーサネットバックボーン２に設置される。ＣＭ１
には天井設置型と壁設置型の２種類がある。子局である
ＵＭ３（Ｕｓｅｒ Ｍｏｄｕｌｅ）はＰＣカードスロッ
トを有するパーソナルコンピュータ４（以下ＰＣとい
う）にＰＣカードインターフェイスを介して接続され
る。また、ＵＭ３には通信が可能状態であるか不可状態
であるかを示す可／不可表示部５が設けられている。
【０００９】図２は子局であるＵＭの構成を示すブロッ
ク図である。このＵＭ３は、アンテナ部１０と、アンテ
ナ部１０に接続された送受信部（ＲＦ部）１１と、送受
信部１１に接続された変復調部（ＩＦ部）１２と、変復
調部１２に接続された送受信号形成部（ＢＢ部）１３
と、送受信号形成部１３に接続された制御部１６とを備
えて構成される。送受信号形成部１３は、制御部１６か
らのユーザデータに基づいて送信信号を形成し変復調部
１２に出力する送信信号形成部１４と、変復調部１２か
らの復調信号に基づいて受信信号を形成して制御部１６
に出力する受信信号形成部１５とを備えている。
ク図である。このＵＭ３は、アンテナ部１０と、アンテ
ナ部１０に接続された送受信部（ＲＦ部）１１と、送受
信部１１に接続された変復調部（ＩＦ部）１２と、変復
調部１２に接続された送受信号形成部（ＢＢ部）１３
と、送受信号形成部１３に接続された制御部１６とを備
えて構成される。送受信号形成部１３は、制御部１６か
らのユーザデータに基づいて送信信号を形成し変復調部
１２に出力する送信信号形成部１４と、変復調部１２か
らの復調信号に基づいて受信信号を形成して制御部１６
に出力する受信信号形成部１５とを備えている。
【００１０】以上の構成において、アンテナ部１０は電
気信号を無線信号に変換して空間へ送出、及び無線信号
を受信して電気信号への変換を行うものである。本シス
テムにおいては、セクタアンテナ（６セクタ）を用いる
ため、そのセクタアンテナの切替スイッチ回路がアンテ
ナ部１０に含まれている。
気信号を無線信号に変換して空間へ送出、及び無線信号
を受信して電気信号への変換を行うものである。本シス
テムにおいては、セクタアンテナ（６セクタ）を用いる
ため、そのセクタアンテナの切替スイッチ回路がアンテ
ナ部１０に含まれている。
【００１１】送受信部１１は、変復調部１２とインター
フェイスであるＩＦ信号（中間周波数信号、ここでは１
４０ＭＨｚ）と、アンテナ部１０で扱う無線周波数信号
（ここでは１９ＧＨｚ帯）の相互変換を行う。
フェイスであるＩＦ信号（中間周波数信号、ここでは１
４０ＭＨｚ）と、アンテナ部１０で扱う無線周波数信号
（ここでは１９ＧＨｚ帯）の相互変換を行う。
【００１２】変復調部１２は送受信号形成部１３とのデ
ィジタルインターフェイス信号とアナログのＩＦ信号と
の変復調を行う。
ィジタルインターフェイス信号とアナログのＩＦ信号と
の変復調を行う。
【００１３】送受信号形成部１３は制御部１６との間で
やり取りするユーザデータに対して、無線に乗せるため
のフレーム化、誤り訂正、暗号化、同期制御、ＤＱＰＳ
Ｋ変調のための和差分演算等を行い変復調部１２にイン
ターフェイス、あるいはその逆方向制御を行う。
やり取りするユーザデータに対して、無線に乗せるため
のフレーム化、誤り訂正、暗号化、同期制御、ＤＱＰＳ
Ｋ変調のための和差分演算等を行い変復調部１２にイン
ターフェイス、あるいはその逆方向制御を行う。
【００１４】制御部１６は、パソコン等のＰＣカードス
ロットに直接接続され、パソコン等と送受信号形成部１
３との間のデータ受け渡し制御、ＵＭ装置全体の各種制
御、保守制御等を行う。
ロットに直接接続され、パソコン等と送受信号形成部１
３との間のデータ受け渡し制御、ＵＭ装置全体の各種制
御、保守制御等を行う。
【００１５】なお、各ブロック間のインターフェイスに
ついて簡単に説明すると、アンテナ部１０と送受信部１
１との間は、同軸ケーブル、あるいはその他の接続方法
による１９ＧＨｚ帯域高周波信号が用いられる。セクタ
アンテナの切替は送受信号形成部１３、あるいは制御部
１６からのディジタル信号にて行われる。
ついて簡単に説明すると、アンテナ部１０と送受信部１
１との間は、同軸ケーブル、あるいはその他の接続方法
による１９ＧＨｚ帯域高周波信号が用いられる。セクタ
アンテナの切替は送受信号形成部１３、あるいは制御部
１６からのディジタル信号にて行われる。
【００１６】送受信部１１と変復調部１２との間は、１
４０ＭＨｚのＩＦ信号及びＲＦ局部発振用ローカルクロ
ックを用いる。また、変復調部１２と送受信号形成部１
３との間はＤＱＰＳＫ変調されたＩＱ信号を送受信用そ
れぞれに用いる。
４０ＭＨｚのＩＦ信号及びＲＦ局部発振用ローカルクロ
ックを用いる。また、変復調部１２と送受信号形成部１
３との間はＤＱＰＳＫ変調されたＩＱ信号を送受信用そ
れぞれに用いる。
【００１７】そして、送受信号形成部１３と制御部１６
との間は、ＦＩＦＯ（ＦｉｒｓｔＩｎ−Ｆｉｒｓｔ Ｏ
ｕｔ）メモリを介してのディジタルデータインターフェ
イスを用いる。ＦＩＦＯメモリは送信用と受信用が別々
に備えられる。なお、ＦＩＦＯメモリに代わり、デュア
ルポートメモリ等、非同期のタイミングで動作する２つ
のポート間のデータ受け渡しを実現できるものであれ
ば、他のデバイスでもも使用できる。
との間は、ＦＩＦＯ（ＦｉｒｓｔＩｎ−Ｆｉｒｓｔ Ｏ
ｕｔ）メモリを介してのディジタルデータインターフェ
イスを用いる。ＦＩＦＯメモリは送信用と受信用が別々
に備えられる。なお、ＦＩＦＯメモリに代わり、デュア
ルポートメモリ等、非同期のタイミングで動作する２つ
のポート間のデータ受け渡しを実現できるものであれ
ば、他のデバイスでもも使用できる。
【００１８】図３は送受信号形成部１３の受信信号形成
部１５を詳細に示すブロック図であり、図４は無線区間
信号フォーマットを示すフレーム構成を示す図である。
受信信号形成部１５は、変復調部１２に接続された検波
部２０と、検波部２０の出力側に接続されたフレーム同
期検出部２１と、検出部２０及びフレーム同期検出部２
１の出力側に接続されたデータ形成出力部２２と、フレ
ーム同期検出部２１の出力側に接続された受信制御部２
３と、データ形成出力部２２及び受信制御部２３の出力
側に接続されたバス調停部２４とを備えて構成されてい
る。
部１５を詳細に示すブロック図であり、図４は無線区間
信号フォーマットを示すフレーム構成を示す図である。
受信信号形成部１５は、変復調部１２に接続された検波
部２０と、検波部２０の出力側に接続されたフレーム同
期検出部２１と、検出部２０及びフレーム同期検出部２
１の出力側に接続されたデータ形成出力部２２と、フレ
ーム同期検出部２１の出力側に接続された受信制御部２
３と、データ形成出力部２２及び受信制御部２３の出力
側に接続されたバス調停部２４とを備えて構成されてい
る。
【００１９】以上の構成において、検波部２０は基地局
側の送信信号形成部でディジタル変調（本システムでは
４進和分演算）された信号を復調するもので、本システ
ムにおいては、４進差分演算を行う。
側の送信信号形成部でディジタル変調（本システムでは
４進和分演算）された信号を復調するもので、本システ
ムにおいては、４進差分演算を行う。
【００２０】フレーム同期検出部２１は、検波部２０に
より復調された信号に基づいて、図４に示される正規の
同期信号の有無判定、自走クロックによる一定期間の同
期保持、一定周期以上の同期はずれ継続時の同期はずれ
信号生成を行う。
より復調された信号に基づいて、図４に示される正規の
同期信号の有無判定、自走クロックによる一定期間の同
期保持、一定周期以上の同期はずれ継続時の同期はずれ
信号生成を行う。
【００２１】ここで、フレーム同期検波部２１による
「フレーム同期有無判定」は、図４に示した無線区間信
号フォーマットに含まれる、特定のビットパターン列で
あるフレーム同期信号を図示しない比較器にて１ビット
入力ごとに比較することにより行われる。無線区間信号
フォーマットに従って次回のフレーム同期信号受信タイ
ミングは予測可能であるが、無線伝達経路長の変化や正
規の受信信号の基準クロックと自走クロックの周波数偏
差等の理由で多少のブレが発生するため、実際のフレー
ム長（Ｎビット期間）に対し、プラスＰ1 ，マイナスＰ
2 ビットの期間をフレーム同期検出窓期間とし、この窓
期間中にフレーム同期信号の全ビットパターンの一致が
検出されればフレーム同期確立が得られるものとして自
走クロックによるタイミング管理を行う。
「フレーム同期有無判定」は、図４に示した無線区間信
号フォーマットに含まれる、特定のビットパターン列で
あるフレーム同期信号を図示しない比較器にて１ビット
入力ごとに比較することにより行われる。無線区間信号
フォーマットに従って次回のフレーム同期信号受信タイ
ミングは予測可能であるが、無線伝達経路長の変化や正
規の受信信号の基準クロックと自走クロックの周波数偏
差等の理由で多少のブレが発生するため、実際のフレー
ム長（Ｎビット期間）に対し、プラスＰ1 ，マイナスＰ
2 ビットの期間をフレーム同期検出窓期間とし、この窓
期間中にフレーム同期信号の全ビットパターンの一致が
検出されればフレーム同期確立が得られるものとして自
走クロックによるタイミング管理を行う。
【００２２】そして、フレーム同期検出窓期間にフレー
ム同期信号に一致したビット列が得られない場合、従来
は同期はずれの状態として同期再確立処理を行っていた
が、この発明の実施の形態では、複数回（Ｍ回）連続し
てフレーム同期が検出できないとき（Ｎビット周期×Ｍ
である期間においてフレーム同期が検出できないとき）
同期はずれが生じたとして、初めて同期再確立処理を行
うための同期はずれ信号を出力する。
ム同期信号に一致したビット列が得られない場合、従来
は同期はずれの状態として同期再確立処理を行っていた
が、この発明の実施の形態では、複数回（Ｍ回）連続し
てフレーム同期が検出できないとき（Ｎビット周期×Ｍ
である期間においてフレーム同期が検出できないとき）
同期はずれが生じたとして、初めて同期再確立処理を行
うための同期はずれ信号を出力する。
【００２３】フレーム同期信号が得られなくなってか
ら、同期はずれ信号を出力するまでの間は、フレーム同
期検出部２１に内蔵されているクロック発生器２１ａの
自走クロックでダミーフレーム（ダミー同期信号）を形
成してフレーム同期を保持するようにする。この実施の
形態では、ダミーフレームの周期はクロック発生器２１
ａのクロック周期のＮ倍となっている。そして、Ｎマイ
ナスＰ2 からＮプラスＰ 1 の期間をフレーム同期検出窓
期間とする。
ら、同期はずれ信号を出力するまでの間は、フレーム同
期検出部２１に内蔵されているクロック発生器２１ａの
自走クロックでダミーフレーム（ダミー同期信号）を形
成してフレーム同期を保持するようにする。この実施の
形態では、ダミーフレームの周期はクロック発生器２１
ａのクロック周期のＮ倍となっている。そして、Ｎマイ
ナスＰ2 からＮプラスＰ 1 の期間をフレーム同期検出窓
期間とする。
【００２４】このクロック発生器２１ａは、ＣＭ１が使
用する周波数と全く同じ周波数の基準クロック源（ＴＣ
ＸＯ：水晶発振器）を備えている。ダミーフレームの形
成においては、ＣＭ１と同じ周波数クロックを有して
も、位相のズレ、電源電圧、温度、部品そのものの周波
数偏差等により、完全に同じタイミングのフレームを得
ることはできない。そこで、正規の同期信号と略同じ周
期（実施の形態においては全く同じ周期）の自分ローカ
ルのダミー同期信号を生成するようにすると共に、ＣＭ
１から正規の同期信号が受信できたときには、毎回その
タイミングに同期させて累積変動を防止するようにして
いる。
用する周波数と全く同じ周波数の基準クロック源（ＴＣ
ＸＯ：水晶発振器）を備えている。ダミーフレームの形
成においては、ＣＭ１と同じ周波数クロックを有して
も、位相のズレ、電源電圧、温度、部品そのものの周波
数偏差等により、完全に同じタイミングのフレームを得
ることはできない。そこで、正規の同期信号と略同じ周
期（実施の形態においては全く同じ周期）の自分ローカ
ルのダミー同期信号を生成するようにすると共に、ＣＭ
１から正規の同期信号が受信できたときには、毎回その
タイミングに同期させて累積変動を防止するようにして
いる。
【００２５】そして、このように構成することにより、
同期信号が検出できない場合でも、論理上のクロック精
度の差の範囲内ではＣＭ１のタイミングに追従できるこ
ととなる。ただし、長期間（多数、例えばＭ個のフレー
ム区間）に渡って正規の同期信号が補足できない場合に
おいては、ＣＭ１側のタイミングと完全にはずれたとし
て、前述したように、同期はずれとしての処理を行うよ
うにしている。
同期信号が検出できない場合でも、論理上のクロック精
度の差の範囲内ではＣＭ１のタイミングに追従できるこ
ととなる。ただし、長期間（多数、例えばＭ個のフレー
ム区間）に渡って正規の同期信号が補足できない場合に
おいては、ＣＭ１側のタイミングと完全にはずれたとし
て、前述したように、同期はずれとしての処理を行うよ
うにしている。
【００２６】なお、Ｍ回連続してフレーム同期が検出で
きない（同期はずれが生じた）ときに出力される同期は
ずれ信号は、フレーム同期検出部２１のハード的な構成
により形成される。
きない（同期はずれが生じた）ときに出力される同期は
ずれ信号は、フレーム同期検出部２１のハード的な構成
により形成される。
【００２７】次に、受信制御部２３は、通常時、フレー
ム同期検出部２１から得られる受信タイミングに基づい
てバス調停部２４を制御する。また、受信制御部２３
は、フレーム同期検出部２１からの同期はずれ信号によ
り、割り込み処理、あるいは定期的なポーリング処理に
より同期はずれの発生を認識すると、再度通信を確保す
るために同期再確立処理を実行させる。
ム同期検出部２１から得られる受信タイミングに基づい
てバス調停部２４を制御する。また、受信制御部２３
は、フレーム同期検出部２１からの同期はずれ信号によ
り、割り込み処理、あるいは定期的なポーリング処理に
より同期はずれの発生を認識すると、再度通信を確保す
るために同期再確立処理を実行させる。
【００２８】データ形成出力部２２は、送信側の送信信
号形成部にてスクランブル（暗号化）されている場合、
そのデスクランブル（暗号解読）処理を行い、ＦＥＣデ
コーダ部にて送信信号形成部で付加されたＦＥＣデータ
を基に誤り訂正を行い、ＣＲＣチェック部にて伝送エラ
ーの有無を判定し、正常なデータが得られた場合にはバ
ス調停部２４にデータを渡し、異常が検出された場合に
は、再送要求信号の生成等を行う。
号形成部にてスクランブル（暗号化）されている場合、
そのデスクランブル（暗号解読）処理を行い、ＦＥＣデ
コーダ部にて送信信号形成部で付加されたＦＥＣデータ
を基に誤り訂正を行い、ＣＲＣチェック部にて伝送エラ
ーの有無を判定し、正常なデータが得られた場合にはバ
ス調停部２４にデータを渡し、異常が検出された場合に
は、再送要求信号の生成等を行う。
【００２９】バス調停部２４は、制御部（ＣＰＵ側）か
らの送信データと、無線部からの受信データを同じバッ
ファ領域（本システムではＦＩＦＯメモリ）を用いて書
込み／読出しするためのタイミング制御を行う。
らの送信データと、無線部からの受信データを同じバッ
ファ領域（本システムではＦＩＦＯメモリ）を用いて書
込み／読出しするためのタイミング制御を行う。
【００３０】次に、以上に述べた構成における同期フレ
ーム未検出時の動作について図５に示されるフローチャ
ートを用いて説明する。まず、ステップＳ１において送
／受信が開始されると、クロック発生器２１ａの出力を
カウントするフレームカウンタがカウントアップ動作を
開始する。ステップＳ２に示されるように、フレームカ
ウンタがＮ−Ｐ2 になるまではフレーム同期検出を行わ
ない。フレームカウンタがＮ−Ｐ2 以上の値になると、
ステップＳ３において前述したようにフレーム同期検出
（有無判定）が行われる。このフレームカウンタはフレ
ーム同期検出部２１内に設けられている。
ーム未検出時の動作について図５に示されるフローチャ
ートを用いて説明する。まず、ステップＳ１において送
／受信が開始されると、クロック発生器２１ａの出力を
カウントするフレームカウンタがカウントアップ動作を
開始する。ステップＳ２に示されるように、フレームカ
ウンタがＮ−Ｐ2 になるまではフレーム同期検出を行わ
ない。フレームカウンタがＮ−Ｐ2 以上の値になると、
ステップＳ３において前述したようにフレーム同期検出
（有無判定）が行われる。このフレームカウンタはフレ
ーム同期検出部２１内に設けられている。
【００３１】ステップＳ４では、フレームカウンタの値
がＮ＋Ｐ1 以上であるか否かが判定され、Ｎ＋Ｐ1 以上
である場合には、ステップＳ５において同期はずれカウ
ンタをインクリメントする。この同期はずれカウンタも
フレーム同期検出部２１内に設けられている。そして、
ステップＳ６においては、ステップＳ５においてインク
リメントされた同期はずれカウンタの値がＭ以上である
か否かが判定される。
がＮ＋Ｐ1 以上であるか否かが判定され、Ｎ＋Ｐ1 以上
である場合には、ステップＳ５において同期はずれカウ
ンタをインクリメントする。この同期はずれカウンタも
フレーム同期検出部２１内に設けられている。そして、
ステップＳ６においては、ステップＳ５においてインク
リメントされた同期はずれカウンタの値がＭ以上である
か否かが判定される。
【００３２】そして、同期はずれカウンタの値がＭ以上
の場合には、同期保持が困難として、ステップＳ７に進
み、通信不可表示を行う共に、ステップＳ８に進み、こ
こで同期再確立処理を行う。
の場合には、同期保持が困難として、ステップＳ７に進
み、通信不可表示を行う共に、ステップＳ８に進み、こ
こで同期再確立処理を行う。
【００３３】一方、ステップＳ４において、同期未検出
カウンタの値がＮ＋Ｐ1 以上でなかった場合、ステップ
Ｓ６において同期はずれカウンタの値がＭ以上でなかっ
た場合には、それぞれステップＳ１１、ステップＳ１２
に示されるように、フレームカウンタに値Ｐ1 をロード
してステップＳ２に戻る。さらに、ステップＳ２におい
て、フレーム同期が検出された場合は、ステップＳ９に
進み、ここでフレームカウンタをクリアすると共に、ス
テップＳ１０において同期はずれカウンタをクリアす
る。その後の動作は、通常の送／受信動作と同じなの
で、ここでの説明は省略する。
カウンタの値がＮ＋Ｐ1 以上でなかった場合、ステップ
Ｓ６において同期はずれカウンタの値がＭ以上でなかっ
た場合には、それぞれステップＳ１１、ステップＳ１２
に示されるように、フレームカウンタに値Ｐ1 をロード
してステップＳ２に戻る。さらに、ステップＳ２におい
て、フレーム同期が検出された場合は、ステップＳ９に
進み、ここでフレームカウンタをクリアすると共に、ス
テップＳ１０において同期はずれカウンタをクリアす
る。その後の動作は、通常の送／受信動作と同じなの
で、ここでの説明は省略する。
【００３４】
【発明の効果】以上に説明したように、この発明によれ
ば、フレーム同期信号が検出されなくなった所定の長さ
の期間においては、ダミー同期信号を生成して同期を図
るようにしたため、人や物体の移動等、室内状況によっ
て一時的に、シャドウイングが発生し、情報の欠落等に
よりフレーム同期信号が一時的に欠落しても、その期間
において、フレーム同期を保持することができ、ある時
間長さ後に再度フレーム信号が検出された場合には、そ
のまま通信を続行することができる。従って、フレーム
同期信号が検出されない場合に、直ちに通信不可状態を
表示し、同期再確立処理を行う従来のシステムに比較し
て、通信不可状態の表示や同期再確立処理を行う回数を
必要最小限にとどめることができ、もって、システムに
おける作業効率化を図ることができるという効果を奏す
る。
ば、フレーム同期信号が検出されなくなった所定の長さ
の期間においては、ダミー同期信号を生成して同期を図
るようにしたため、人や物体の移動等、室内状況によっ
て一時的に、シャドウイングが発生し、情報の欠落等に
よりフレーム同期信号が一時的に欠落しても、その期間
において、フレーム同期を保持することができ、ある時
間長さ後に再度フレーム信号が検出された場合には、そ
のまま通信を続行することができる。従って、フレーム
同期信号が検出されない場合に、直ちに通信不可状態を
表示し、同期再確立処理を行う従来のシステムに比較し
て、通信不可状態の表示や同期再確立処理を行う回数を
必要最小限にとどめることができ、もって、システムに
おける作業効率化を図ることができるという効果を奏す
る。
【図１】この発明の実施の形態を示す全体構成図であ
る。
る。
【図２】この発明の実施の形態における子局の構成を示
すブロック図である。
すブロック図である。
【図３】子局の受信信号形成部を示すブロック図であ
る。
る。
【図４】無線区間信号フォーマットを示す図である。
【図５】この発明の実施の形態における同期フレーム未
検出時の動作を示すフローチャートである。
検出時の動作を示すフローチャートである。
１ ＣＭ（基地局） ２ イーサネットバックボーン ５ 可／不可表示部 １０ アンテナ部 １１ 送受信部 １２ 変復調部 １３ 送受信号形成部 １４ 送信信号形成部 １５ 受信信号形成部 １６ 制御部 ２０ 検波部 ２１ フレーム同期検出部 ２１ａ クロック発生器 ２２ データ形成出力部 ２３ 受信制御部 ２４ バス調停部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 一良 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5K033 AA05 AA07 CB15 DA01 DA17 DB09 DB11 DB18 EA07 5K047 AA09 AA11 BB01 HH01 HH34 KK04 KK16
Claims (1)
- 【請求項１】 基地局から送信される電波を子局にて受
信し、フレーム同期信号を検出して、データの送受信タ
イミングを確定する無線ＬＡＮシステムにおいて、 前記フレーム同期信号が検出されなくなった所定の長さ
の期間においては、ダミー同期信号を生成して送受信タ
イミングを得るようにしたことを特徴とする無線ＬＡＮ
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28542598A JP2000115189A (ja) | 1998-10-07 | 1998-10-07 | 無線ｌａｎシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28542598A JP2000115189A (ja) | 1998-10-07 | 1998-10-07 | 無線ｌａｎシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000115189A true JP2000115189A (ja) | 2000-04-21 |
Family
ID=17691366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28542598A Withdrawn JP2000115189A (ja) | 1998-10-07 | 1998-10-07 | 無線ｌａｎシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000115189A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005516A1 (fr) * | 2000-07-06 | 2002-01-17 | Kabushiki Kaisha Toshiba | Unité de communication et son procédé de régulation |
| JP2009152923A (ja) * | 2007-12-21 | 2009-07-09 | Kenwood Corp | デジタル受信機、制御方法及びプログラム |
| WO2012056633A1 (ja) * | 2010-10-27 | 2012-05-03 | パナソニック株式会社 | 無線通信装置および無線通信方法 |
-
1998
- 1998-10-07 JP JP28542598A patent/JP2000115189A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005516A1 (fr) * | 2000-07-06 | 2002-01-17 | Kabushiki Kaisha Toshiba | Unité de communication et son procédé de régulation |
| US7184707B2 (en) | 2000-07-06 | 2007-02-27 | Kabushiki Kaisha Toshiba | Communication device and a method for controlling the communication device |
| JP2009152923A (ja) * | 2007-12-21 | 2009-07-09 | Kenwood Corp | デジタル受信機、制御方法及びプログラム |
| WO2012056633A1 (ja) * | 2010-10-27 | 2012-05-03 | パナソニック株式会社 | 無線通信装置および無線通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347548A (en) | Circuit for simultaneous recovery of bit clock and frame synchronization | |
| US20010040902A1 (en) | Embedded loop delay compensation circuit for multi-channel transceiver | |
| JP2985773B2 (ja) | 無線基地局間同期装置 | |
| US6975654B1 (en) | Network synchronization system and network synchronization method | |
| US8291254B2 (en) | High speed digital bit stream automatic rate sense detection | |
| JP2000115189A (ja) | 無線ｌａｎシステム | |
| US6381236B1 (en) | Bi-directional digital transmission system and bi-directional digital transmission method | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| JP2005184335A (ja) | 無線通信装置における誤同期防止装置 | |
| EP0983659B1 (en) | Clock recovery circuit and a receiver having a clock recovery circuit | |
| JP2004080265A (ja) | 基地局及び同期制御方法 | |
| JP3176801B2 (ja) | 同期引き込み装置 | |
| EP0602898B1 (en) | Method and apparatus for synchronizing transmission of modem | |
| US11888963B1 (en) | Frame synch detection with rate adaptation | |
| JP2979905B2 (ja) | ディジタル移動体通信方式 | |
| JP2001060943A (ja) | データ伝送システム | |
| JP2001275143A (ja) | 無線基地局 | |
| JPH11331067A (ja) | ディジタル・フェーズロックド・ループ発振器 | |
| JPH0888626A (ja) | ユニークワードによるマルチ・フレーム同期識別方式 | |
| KR950013807B1 (ko) | 비이씨에치(bch) 코덱에서의 수신 인터럽트 블럭킹회로 | |
| JPH09148977A (ja) | 無線通信システム | |
| JPH07221747A (ja) | Ｔｄｍａデジタル無線受信装置のスロット同期装置 | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPH03113929A (ja) | 秘密通信の同期復帰方式 | |
| JPH10126332A (ja) | 移動局用同期引込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |