JP2000078001A - デジタルpll回路 - Google Patents
デジタルpll回路Info
- Publication number
- JP2000078001A JP2000078001A JP10244252A JP24425298A JP2000078001A JP 2000078001 A JP2000078001 A JP 2000078001A JP 10244252 A JP10244252 A JP 10244252A JP 24425298 A JP24425298 A JP 24425298A JP 2000078001 A JP2000078001 A JP 2000078001A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- error
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】ロックアップタイムを高速化させたデジタルP
LL回路を提供する。 【解決手段】本発明は基準信号からの入力信号のサンプ
リング回路から出力される信号と電圧制御発振器からの
信号を分周した可変分周器の出力との誤差を繰り返し比
較し、その誤差が大きいときには前記デジタルフィルタ
への時定数を小さい値に設定し、誤差が小さくなると時
定数を大きい値に設定するようにした構成としたことに
よりロックアップタイムを高速化させるとともにスプリ
アスを抑圧させた。
LL回路を提供する。 【解決手段】本発明は基準信号からの入力信号のサンプ
リング回路から出力される信号と電圧制御発振器からの
信号を分周した可変分周器の出力との誤差を繰り返し比
較し、その誤差が大きいときには前記デジタルフィルタ
への時定数を小さい値に設定し、誤差が小さくなると時
定数を大きい値に設定するようにした構成としたことに
よりロックアップタイムを高速化させるとともにスプリ
アスを抑圧させた。
Description
【0001】
【発明の属する技術分野】本発明は、デジタルフィルタ
への時定数を変更することによってロックアップタイム
を高速化させるデジタルPLL回路に関する。
への時定数を変更することによってロックアップタイム
を高速化させるデジタルPLL回路に関する。
【0002】
【従来の技術】従来のPLL回路においては、図4で示
される基本的な構成が開示されている。1は基準信号発
振器、4は制御電圧によって出力周波数を変化させる電
圧制御発振器(VCO)と、2はこの電圧制御発振器か
ら出力される周波数とと基準信号からの周波数との位相
差を比較するための位相検出器、3は位相検出器2から
出力された信号の不要成分を取り除いて電圧制御発振器
4へ電圧帰還をかけるループフィルタ、5は電圧制御発
振器4の出力周波数を位相検出器2に必要な周波数に分
周する可変分周器とから構成されている。
される基本的な構成が開示されている。1は基準信号発
振器、4は制御電圧によって出力周波数を変化させる電
圧制御発振器(VCO)と、2はこの電圧制御発振器か
ら出力される周波数とと基準信号からの周波数との位相
差を比較するための位相検出器、3は位相検出器2から
出力された信号の不要成分を取り除いて電圧制御発振器
4へ電圧帰還をかけるループフィルタ、5は電圧制御発
振器4の出力周波数を位相検出器2に必要な周波数に分
周する可変分周器とから構成されている。
【0003】
【発明が解決しようとする課題】このような従来のPL
L回路にあっては、PLLシンセサイザのロックアップ
タイムの高速化には一般に「VCO感度を高く設定す
る」、「位相検出器のゲインを高く設定する」、「ルー
プフィルタの時定数を小さくする」等の方法がある。し
かし、ロックアップタイムとスプリアスとの関係には高
速にすればスプリアスが増加し、スプリアスを抑圧すれ
ば低速になるという問題がある。
L回路にあっては、PLLシンセサイザのロックアップ
タイムの高速化には一般に「VCO感度を高く設定す
る」、「位相検出器のゲインを高く設定する」、「ルー
プフィルタの時定数を小さくする」等の方法がある。し
かし、ロックアップタイムとスプリアスとの関係には高
速にすればスプリアスが増加し、スプリアスを抑圧すれ
ば低速になるという問題がある。
【0004】
【課題を解決するための手段】本発明はこれらの課題を
解決するためのものであり、基準周波数信号を入力する
基準周波数入力部と、この基準周波数入力部から入力し
た入力信号をサンプリングするサンプリング回路と、こ
のサンプリング回路によってサンプリングされた信号の
不要成分を濾波するためのデジタルフィルタと、このデ
ジタルフィルタによって濾波された信号をアナログ信号
に変換するためのD/A変換回路と、このD/A変換回
路によって出力されたアナログ信号から入力した電圧に
より発振周波数を制御する電圧制御発振器と、この電圧
制御発振器から出力される分周数信号に基づいた値で前
記電圧制御発振器の出力を分周する可変分周器と、この
可変分周器の出力と前記サンプリング回路から出力され
る信号との誤差を繰り返し比較しその誤差を小さくする
ためのデジタルPLL回路において、この誤差が大きい
ときには前記デジタルフィルタへの時定数を小さい値に
設定し、誤差が小さくなると時定数を大きい値に設定す
る設定手段を具備したデジタルPLL回路を提供する。
解決するためのものであり、基準周波数信号を入力する
基準周波数入力部と、この基準周波数入力部から入力し
た入力信号をサンプリングするサンプリング回路と、こ
のサンプリング回路によってサンプリングされた信号の
不要成分を濾波するためのデジタルフィルタと、このデ
ジタルフィルタによって濾波された信号をアナログ信号
に変換するためのD/A変換回路と、このD/A変換回
路によって出力されたアナログ信号から入力した電圧に
より発振周波数を制御する電圧制御発振器と、この電圧
制御発振器から出力される分周数信号に基づいた値で前
記電圧制御発振器の出力を分周する可変分周器と、この
可変分周器の出力と前記サンプリング回路から出力され
る信号との誤差を繰り返し比較しその誤差を小さくする
ためのデジタルPLL回路において、この誤差が大きい
ときには前記デジタルフィルタへの時定数を小さい値に
設定し、誤差が小さくなると時定数を大きい値に設定す
る設定手段を具備したデジタルPLL回路を提供する。
【0005】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図1は本発明の一実施例であ
るデジタルPLL回路のブロック図であり、図2は本発
明の一実施例であるデジタルPLL回路で用いられるデ
ジタルフィルタのブロック図であり、図3は本発明の一
実施例であるデジタルPLL回路で用いられるデジタル
フィルタの特性を説明した図である。
て図面を用いて説明する。図1は本発明の一実施例であ
るデジタルPLL回路のブロック図であり、図2は本発
明の一実施例であるデジタルPLL回路で用いられるデ
ジタルフィルタのブロック図であり、図3は本発明の一
実施例であるデジタルPLL回路で用いられるデジタル
フィルタの特性を説明した図である。
【0006】図1において、図4で示される部材と同一
部材は同一符号を付与している。6および9はデータを
サンプリングするためのサンプリング回路であって、6
は第1のサンプリング回路、9は第2のサンプリング回
路、7は不要な信号を濾波するためのデジタルフィル
タ、8はデジタル信号をアナログ信号に変換するための
D/A変換回路とから構成されている。図2において、
100 乃至10n-1 は遅延回路、110 乃至11n-1 は
バッファとから構成されている。図1および図2にもと
づいて動作説明を行う。
部材は同一符号を付与している。6および9はデータを
サンプリングするためのサンプリング回路であって、6
は第1のサンプリング回路、9は第2のサンプリング回
路、7は不要な信号を濾波するためのデジタルフィル
タ、8はデジタル信号をアナログ信号に変換するための
D/A変換回路とから構成されている。図2において、
100 乃至10n-1 は遅延回路、110 乃至11n-1 は
バッファとから構成されている。図1および図2にもと
づいて動作説明を行う。
【0007】第1のサンプリング回路6は基準信号発振
器1から入力された入力信号をサンプリングし、第2の
サンプリング回路9は可変分周器5によって電圧制御発
振器4から出力された信号を分周した信号をサンプリン
グする。位相検出器2はこれらサンプリング回路(6、
9)によって得られた両者の出力信号の周波数との位相
差を比較しこの位相差にもとづいてソフト的手段にもと
づいてデジタルフィルタに時定数を設定する。またデジ
タルフィルタ7は位相検出器2から送られてきた信号の
内、不要な成分を濾波する働きもある。
器1から入力された入力信号をサンプリングし、第2の
サンプリング回路9は可変分周器5によって電圧制御発
振器4から出力された信号を分周した信号をサンプリン
グする。位相検出器2はこれらサンプリング回路(6、
9)によって得られた両者の出力信号の周波数との位相
差を比較しこの位相差にもとづいてソフト的手段にもと
づいてデジタルフィルタに時定数を設定する。またデジ
タルフィルタ7は位相検出器2から送られてきた信号の
内、不要な成分を濾波する働きもある。
【0008】D/A変換回路はこの濾波された信号をデ
ジタル量で出力された信号をアナログ量に変換する。電
圧制御発振器4はデジタルフィルタ7によってアナログ
量に変換された出力電圧にもとづいて必要な周波数の信
号を出力する。可変分周器5は位相検出器2に必要な周
波数成分まで電圧制御発振器4の出力信号を分周する。
ジタル量で出力された信号をアナログ量に変換する。電
圧制御発振器4はデジタルフィルタ7によってアナログ
量に変換された出力電圧にもとづいて必要な周波数の信
号を出力する。可変分周器5は位相検出器2に必要な周
波数成分まで電圧制御発振器4の出力信号を分周する。
【0009】図2で示されるデジタルフィルタ7はn個
の遅延回路(100 乃至10n-1 )とバッファ(110
乃至11n-1 )とから構成され、各時間に対するデータ
へ重み付けを行う変数h(i),iが0以上n−1以下
の場合にPLLシンセサイザのロック時に合わせて書換
えが行われる。
の遅延回路(100 乃至10n-1 )とバッファ(110
乃至11n-1 )とから構成され、各時間に対するデータ
へ重み付けを行う変数h(i),iが0以上n−1以下
の場合にPLLシンセサイザのロック時に合わせて書換
えが行われる。
【0010】可変分周器5にデータが書き込まれ、周波
数の引込みを行う過程においてはフィルタの時定数が小
さくなるようなh(i)が設定され、高速に引込みが行
なわれる。またロックに近づくとこのフィルタはスプリ
アス抑圧の効果が大となるよう、時定数が大きくなるよ
う変数h(i)が設定される。このフィルタの特性を図
4で説明する。図4において、横軸が周波数、縦軸が振
幅を示している。ここで、周波数f1 は周波数f2 より
も高い周波数を示している。周波数f1 で引き込みが開
始し、周波数f2 でロックされる。
数の引込みを行う過程においてはフィルタの時定数が小
さくなるようなh(i)が設定され、高速に引込みが行
なわれる。またロックに近づくとこのフィルタはスプリ
アス抑圧の効果が大となるよう、時定数が大きくなるよ
う変数h(i)が設定される。このフィルタの特性を図
4で説明する。図4において、横軸が周波数、縦軸が振
幅を示している。ここで、周波数f1 は周波数f2 より
も高い周波数を示している。周波数f1 で引き込みが開
始し、周波数f2 でロックされる。
【0011】
【発明の効果】以上説明したように、本発明は可変分周
器の出力と基準信号からの入力信号のサンプリング回路
から出力される信号との誤差を繰り返し比較しその誤差
が大きいときには前記デジタルフィルタへの時定数を小
さい値に設定し、誤差が小さくなると時定数を大きい値
に設定するようにした構成としたことによりロックアッ
プタイムを高速化させるとともにこれに伴うスプリアス
の増加を抑圧させた。
器の出力と基準信号からの入力信号のサンプリング回路
から出力される信号との誤差を繰り返し比較しその誤差
が大きいときには前記デジタルフィルタへの時定数を小
さい値に設定し、誤差が小さくなると時定数を大きい値
に設定するようにした構成としたことによりロックアッ
プタイムを高速化させるとともにこれに伴うスプリアス
の増加を抑圧させた。
【図1】 図1は本発明の一実施例であるデジタルPL
L回路のブロック図である。
L回路のブロック図である。
【図2】 図2は本発明の一実施例であるデジタルPL
L回路で用いられるデジタルフィルタのブロック図であ
る。
L回路で用いられるデジタルフィルタのブロック図であ
る。
【図3】 図3は本発明の一実施例であるデジタルPL
L回路で用いられるデジタルフィルタの特性を説明した
図である。
L回路で用いられるデジタルフィルタの特性を説明した
図である。
【図4】 従来のデジタルPLL回路のブロック図であ
る。
る。
1 基準信号発振器 2 位相検出器 3 ループフィルタ 4 電圧制御発振器 5 可変分周器 6 第1のサンプリング回路 7 デジタルフィルタ 8 D/A変換回路 9 第2のサンプリング回路
Claims (1)
- 【請求項1】基準周波数信号を入力する基準周波数入力
部と、この基準周波数入力部から入力した入力信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路によってサンプリングされた信号の不要成分を濾波
するためのデジタルフィルタと、このデジタルフィルタ
によって濾波された信号をアナログ信号に変換するため
のD/A変換回路と、このD/A変換回路によって出力
されたアナログ信号から入力した電圧により発振周波数
を制御する電圧制御発振器と、この電圧制御発振器から
出力される分周数信号に基づいた値で前記電圧制御発振
器の出力を分周する可変分周器と、この可変分周器の出
力と前記サンプリング回路から出力される信号との誤差
を繰り返し比較しその誤差を小さくするためのデジタル
PLL回路において、この誤差が大きいときには前記デ
ジタルフィルタへの時定数を小さい値に設定し、誤差が
小さくなると時定数を大きい値に設定する設定手段を具
備したことを特徴とするデジタルPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10244252A JP2000078001A (ja) | 1998-08-31 | 1998-08-31 | デジタルpll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10244252A JP2000078001A (ja) | 1998-08-31 | 1998-08-31 | デジタルpll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000078001A true JP2000078001A (ja) | 2000-03-14 |
Family
ID=17115997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10244252A Pending JP2000078001A (ja) | 1998-08-31 | 1998-08-31 | デジタルpll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000078001A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027581A (ja) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | 半導体集積回路 |
JP2011130435A (ja) * | 2009-12-17 | 2011-06-30 | Intel Corp | 適応デジタル位相ロックループ |
KR101465881B1 (ko) * | 2013-05-15 | 2014-11-26 | 고려대학교 산학협력단 | 디지털 위상 고정 루프 장치 |
JP2019129496A (ja) * | 2018-01-26 | 2019-08-01 | 株式会社東芝 | 送信装置及び制御方法 |
JP2020202534A (ja) * | 2019-06-13 | 2020-12-17 | 株式会社エヌエフホールディングス | 同期信号生成回路 |
-
1998
- 1998-08-31 JP JP10244252A patent/JP2000078001A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027581A (ja) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | 半導体集積回路 |
JP2011130435A (ja) * | 2009-12-17 | 2011-06-30 | Intel Corp | 適応デジタル位相ロックループ |
US8502582B2 (en) | 2009-12-17 | 2013-08-06 | Intel Corporation | Adaptive digital phase locked loop |
KR101465881B1 (ko) * | 2013-05-15 | 2014-11-26 | 고려대학교 산학협력단 | 디지털 위상 고정 루프 장치 |
JP2019129496A (ja) * | 2018-01-26 | 2019-08-01 | 株式会社東芝 | 送信装置及び制御方法 |
JP2020202534A (ja) * | 2019-06-13 | 2020-12-17 | 株式会社エヌエフホールディングス | 同期信号生成回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100237539B1 (ko) | 주파수 합성기 | |
US5351014A (en) | Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator | |
JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
JPH04351008A (ja) | ディジタルvco | |
JPS6256689B2 (ja) | ||
US7741919B2 (en) | Architecture for maintaining constant voltage-controlled oscillator gain | |
JP2002043939A (ja) | Pll周波数シンセサイザ回路 | |
JP2000078001A (ja) | デジタルpll回路 | |
US20060097793A1 (en) | Control device of a pll and control method thereof | |
JP2877185B2 (ja) | クロック発生器 | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
JP3473413B2 (ja) | 位相同期回路 | |
JPH01114122A (ja) | デジタル周波数シンセサイザ | |
JP2850543B2 (ja) | 位相同期回路 | |
JP3144497B2 (ja) | 周波数シンセサイザ | |
JP3013859B2 (ja) | 周波数シンセサイザ | |
JPH04111533A (ja) | Pll回路 | |
JP2004241960A (ja) | 周波数シンセサイザ | |
US20050266816A1 (en) | PLL synthesizer | |
KR0120615B1 (ko) | 디지탈 위상동기루프(pll) | |
JPH0795051A (ja) | ディジタルpll回路 | |
JPS6333739B2 (ja) | ||
JPH11220390A (ja) | 位相同期ループ回路 | |
CN113497620A (zh) | 时钟数据恢复电路和多路复用器电路 |