JP2000040713A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2000040713A JP2000040713A JP20767798A JP20767798A JP2000040713A JP 2000040713 A JP2000040713 A JP 2000040713A JP 20767798 A JP20767798 A JP 20767798A JP 20767798 A JP20767798 A JP 20767798A JP 2000040713 A JP2000040713 A JP 2000040713A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor package
- chip
- manufacturing
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップに半田バンプを形成した後、回路
基板にフリップチップ接続する製造方法は、生産性が低
く、生産コストが高くなる。 【解決手段】 回路基板１を半田コート形成液で処理す
ることにより、基板の両面の金属の露出部３、４のみに
粘着性を付与し、これに半田粉末をその部分に選択的に
付着させ、加熱溶融することによって、スルーホール２
の上下位置に２つの突起電極７、９を同時に形成する。
突起電極７、９は略同じ大きさで、同質の半田であり、
突起電極７にＩＣチップ６を搭載し、一回のリフロー工
程でフリップチップ接続する。封止樹脂で封止し半導体
パッケージ１０を製造する。生産性が優れコストが低減
される。
基板にフリップチップ接続する製造方法は、生産性が低
く、生産コストが高くなる。 【解決手段】 回路基板１を半田コート形成液で処理す
ることにより、基板の両面の金属の露出部３、４のみに
粘着性を付与し、これに半田粉末をその部分に選択的に
付着させ、加熱溶融することによって、スルーホール２
の上下位置に２つの突起電極７、９を同時に形成する。
突起電極７、９は略同じ大きさで、同質の半田であり、
突起電極７にＩＣチップ６を搭載し、一回のリフロー工
程でフリップチップ接続する。封止樹脂で封止し半導体
パッケージ１０を製造する。生産性が優れコストが低減
される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に係わり、更に詳しくは、基板両面に同じバン
プを形成した後、フリップチップボンディングした半導
体パッケージの製造方法に関するものである。
製造方法に係わり、更に詳しくは、基板両面に同じバン
プを形成した後、フリップチップボンディングした半導
体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
【０００３】図４は、従来の半導体パッケージの製造方
法を説明する工程図である。先ず、図４（ａ）におい
て、両面銅張りされた印刷配線板である回路基板１にＮ
Ｃ穴明け加工によりスルーホール２を形成した後、無電
解銅メッキ及び電解銅メッキにより銅メッキ層を形成
し、更にメッキレジストをラミネートし、露光現像して
パターンマスクを形成した後、エッチング液を用いてパ
ターンエッチングを行うことにより、前記回路基板１の
上面側にＩＣ接続用のボンディングパッド３、下面側に
パッド電極である外部端子４を形成する。次にソルダー
レジスト処理を行い、所定の部分にレジスト膜５を形成
することにより、前記回路基板１の下面側には外部端子
４を露呈するように、マトリックス状に多数の同一形状
の半田付け可能な表面であるレジスト膜５の開口部が形
成される。
法を説明する工程図である。先ず、図４（ａ）におい
て、両面銅張りされた印刷配線板である回路基板１にＮ
Ｃ穴明け加工によりスルーホール２を形成した後、無電
解銅メッキ及び電解銅メッキにより銅メッキ層を形成
し、更にメッキレジストをラミネートし、露光現像して
パターンマスクを形成した後、エッチング液を用いてパ
ターンエッチングを行うことにより、前記回路基板１の
上面側にＩＣ接続用のボンディングパッド３、下面側に
パッド電極である外部端子４を形成する。次にソルダー
レジスト処理を行い、所定の部分にレジスト膜５を形成
することにより、前記回路基板１の下面側には外部端子
４を露呈するように、マトリックス状に多数の同一形状
の半田付け可能な表面であるレジスト膜５の開口部が形
成される。
【０００４】図４（ｂ）に示すＩＣチップ実装は、先
ず、ＩＣチップ６をバンプ工程に流して前記ＩＣチップ
６のパッド電極面に半田バンプ７を形成する。前記半田
バンプ７の形成方法には、一般に、スタッドバンプ方
式、ボールバンプ方式、及びメッキバンプ方式等がある
が、その中で、パッド電極位置にレジストにて窓を形成
し半田浴槽中に浸漬してメッキにて半田バンプを形成す
るメッキバンプ方式は、パッド電極間の狭い配列でバン
プを形成することが可能で、ＩＣチップの小型化には有
効な半田バンプの形成手段である。
ず、ＩＣチップ６をバンプ工程に流して前記ＩＣチップ
６のパッド電極面に半田バンプ７を形成する。前記半田
バンプ７の形成方法には、一般に、スタッドバンプ方
式、ボールバンプ方式、及びメッキバンプ方式等がある
が、その中で、パッド電極位置にレジストにて窓を形成
し半田浴槽中に浸漬してメッキにて半田バンプを形成す
るメッキバンプ方式は、パッド電極間の狭い配列でバン
プを形成することが可能で、ＩＣチップの小型化には有
効な半田バンプの形成手段である。
【０００５】図４（ｃ）において、前記半田バンプ付き
ＩＣチップ６、又は前述した回路基板１のボンディング
パッド３にフラックスを塗布して、ＩＣチップ６を回路
基板１上の所定位置に搭載した後、半田リフロー工程を
経て、フリップチップ実装を行う。
ＩＣチップ６、又は前述した回路基板１のボンディング
パッド３にフラックスを塗布して、ＩＣチップ６を回路
基板１上の所定位置に搭載した後、半田リフロー工程を
経て、フリップチップ実装を行う。
【０００６】図４（ｄ）に示す封止工程は、熱硬化性の
封止樹脂８でサイドポッティングにより一体的に樹脂封
止することにより、ＩＣチップ６はフェイスダウンで回
路基板１上に固定される。
封止樹脂８でサイドポッティングにより一体的に樹脂封
止することにより、ＩＣチップ６はフェイスダウンで回
路基板１上に固定される。
【０００７】図４（ｅ）は、前記回路基板１の下面側に
形成された外部端子４の位置に、半田ボール９を配置し
てリフローすることによりボール電極が形成される。
形成された外部端子４の位置に、半田ボール９を配置し
てリフローすることによりボール電極が形成される。
【０００８】前記半田ボール９の半田組成は、フリップ
チップの半田より融点の低い半田ボールが使用される。
例えば、フリップチップの半田バンプ７の組成は、Ｐ
ｂ：９０％、Ｓｎ１０％、融点２５０°Ｃで、半田ボー
ル９の組成は、Ｐｂ：４０％、Ｓｎ６０％、融点１８０
°Ｃで、それぞれ半田の融点が異なる。以上により半導
体パッケージ１０が完成される。
チップの半田より融点の低い半田ボールが使用される。
例えば、フリップチップの半田バンプ７の組成は、Ｐ
ｂ：９０％、Ｓｎ１０％、融点２５０°Ｃで、半田ボー
ル９の組成は、Ｐｂ：４０％、Ｓｎ６０％、融点１８０
°Ｃで、それぞれ半田の融点が異なる。以上により半導
体パッケージ１０が完成される。
【０００９】図５は、従来の他の半導体パッケージの製
造方法を説明する工程図である。図５（ａ）は上述した
図４（ａ）と同様である。図５（ｂ）、（ｃ）におい
て、回路基板１の下面側の外部端子４に、例えば、６／
４半田の半田ボール９をフラックスを塗布して仮固定す
る。
造方法を説明する工程図である。図５（ａ）は上述した
図４（ａ）と同様である。図５（ｂ）、（ｃ）におい
て、回路基板１の下面側の外部端子４に、例えば、６／
４半田の半田ボール９をフラックスを塗布して仮固定す
る。
【００１０】図５（ｄ）において、ＩＣチップ６側に予
め、前記半田ボール９と半田の組成が同質の６／４半田
の半田バンプ７を形成する。半田バンプ７にフラックス
を塗布した後、図５（ｅ）で回路基板１の上面側に形成
したＩＣ接続用のボンディングパッド３に仮固定する。
め、前記半田ボール９と半田の組成が同質の６／４半田
の半田バンプ７を形成する。半田バンプ７にフラックス
を塗布した後、図５（ｅ）で回路基板１の上面側に形成
したＩＣ接続用のボンディングパッド３に仮固定する。
【００１１】図５（ｆ）において、上記した半田バンプ
７と半田ボール９の半田組成が同質の６／４半田のた
め、加熱炉中で２１０〜２３０°Ｃ程度で加熱すること
により、フラックスが半田と溶融して、一回のリフロー
工程で、回路基板１のボンディングパッド３にＩＣチッ
プ６を接続すると同時に、外部端子４にマザーボード基
板接続用の半田ボール電極を形成する。
７と半田ボール９の半田組成が同質の６／４半田のた
め、加熱炉中で２１０〜２３０°Ｃ程度で加熱すること
により、フラックスが半田と溶融して、一回のリフロー
工程で、回路基板１のボンディングパッド３にＩＣチッ
プ６を接続すると同時に、外部端子４にマザーボード基
板接続用の半田ボール電極を形成する。
【００１２】図５（ｆ）において、ＩＣチップ６の側面
を覆うように、熱硬化性の封止樹脂８でサイドポッティ
ングすることにより半導体パッケージ１０が完成する。
を覆うように、熱硬化性の封止樹脂８でサイドポッティ
ングすることにより半導体パッケージ１０が完成する。
【００１３】
【発明が解決しようとする課題】しかしながら、前述し
た２つの半導体パッケージの製造方法には次のような問
題点がある。即ち、いずれの方法においても、回路基板
の下面側の半田ボールとは別に、ＩＣチップ側に半田バ
ンプをバンピングし回路基板上面側にフリップチップボ
ンディング接続する。そのため、生産性が低く、コスト
アップ等の問題があった。
た２つの半導体パッケージの製造方法には次のような問
題点がある。即ち、いずれの方法においても、回路基板
の下面側の半田ボールとは別に、ＩＣチップ側に半田バ
ンプをバンピングし回路基板上面側にフリップチップボ
ンディング接続する。そのため、生産性が低く、コスト
アップ等の問題があった。
【００１４】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、小型携帯機器等に搭載する生
産性に優れた、安価な半導体パッケージの製造方法を提
供するものである。
ものであり、その目的は、小型携帯機器等に搭載する生
産性に優れた、安価な半導体パッケージの製造方法を提
供するものである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体パッケージの製造方法は、一
方の面にボンディングパッド、他方の面に外部端子を有
する印刷配線板に半導体チップをボンディングし、ボー
ルグリッドアレイ（ＢＧＡ）を製造する半導体パッケー
ジの製造方法において、予め印刷配線板の両面に突起電
極を形成した後、半導体チップをボンディングパッド側
の突起電極にフリップチップ接続し、半導体パッケージ
を形成したことを特徴とするものである。
に、本発明における半導体パッケージの製造方法は、一
方の面にボンディングパッド、他方の面に外部端子を有
する印刷配線板に半導体チップをボンディングし、ボー
ルグリッドアレイ（ＢＧＡ）を製造する半導体パッケー
ジの製造方法において、予め印刷配線板の両面に突起電
極を形成した後、半導体チップをボンディングパッド側
の突起電極にフリップチップ接続し、半導体パッケージ
を形成したことを特徴とするものである。
【００１６】また、前記印刷配線板の両面に形成された
ボンディングパッドと外部端子の突起電極位置が、平面
的に略同一の位置に有ることを特徴とするものである。
ボンディングパッドと外部端子の突起電極位置が、平面
的に略同一の位置に有ることを特徴とするものである。
【００１７】また、前記印刷配線板の両面に形成された
２つの突起電極の大きさが略同一であることを特徴とす
るものである。
２つの突起電極の大きさが略同一であることを特徴とす
るものである。
【００１８】また、前記印刷配線板の両面に形成された
２つの突起電極の材質が同一であることを特徴とするも
のである。
２つの突起電極の材質が同一であることを特徴とするも
のである。
【００１９】また、前記突起電極の材質は、半田である
ことを特徴とするものである。
ことを特徴とするものである。
【００２０】
【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージの製造方法について説明する。図１
は、本発明の実施の形態に係わり、図１（ａ）は、半導
体パッケージの上面側の平面図、図１（ｂ）は、下面側
の平面図、図２は、図１（ａ）の部分断面図。図３
（ａ）は、図１のＡ−Ａ線断面図、図３（ｂ）〜（ｅ）
は、本発明の半導体パッケージの製造方法を説明する工
程図である。図において、従来技術と同一部材は同一符
号で示す。
る半導体パッケージの製造方法について説明する。図１
は、本発明の実施の形態に係わり、図１（ａ）は、半導
体パッケージの上面側の平面図、図１（ｂ）は、下面側
の平面図、図２は、図１（ａ）の部分断面図。図３
（ａ）は、図１のＡ−Ａ線断面図、図３（ｂ）〜（ｅ）
は、本発明の半導体パッケージの製造方法を説明する工
程図である。図において、従来技術と同一部材は同一符
号で示す。
【００２１】先ず、図１、図２及び図３（ａ）におい
て、両面銅張りされた回路基板１に、ＮＣ穴明け加工に
より複数個のスルーホール２をマトリックス状に形成し
た後、無電解銅メッキ及び電解銅メッキによりスルーホ
ール２の内壁に銅メッキ層２ａを形成することは、従来
技術と同様である。半導体パッケージの小型化により、
狭い回路基板１の表面に配線パターン形成に有効な面積
を確保するため、及びスルーホール２内に半田の流れを
防ぎ、半田パンプの高さ精度を維持するために、樹脂２
ｂでスルーホール２を穴埋めする。
て、両面銅張りされた回路基板１に、ＮＣ穴明け加工に
より複数個のスルーホール２をマトリックス状に形成し
た後、無電解銅メッキ及び電解銅メッキによりスルーホ
ール２の内壁に銅メッキ層２ａを形成することは、従来
技術と同様である。半導体パッケージの小型化により、
狭い回路基板１の表面に配線パターン形成に有効な面積
を確保するため、及びスルーホール２内に半田の流れを
防ぎ、半田パンプの高さ精度を維持するために、樹脂２
ｂでスルーホール２を穴埋めする。
【００２２】前記穴埋めした樹脂２ｂの上下端部を無電
解銅メッキ及び電解銅メッキによりＣｕメッキ層２ｃを
形成する。
解銅メッキ及び電解銅メッキによりＣｕメッキ層２ｃを
形成する。
【００２３】更に、従来と同様に、ＤＦレジストをラミ
ネートし、露光現像してパターンマスクを形成した後、
エッチング液を用いてパターンエッチングを行うことに
より、回路基板１の上面側にボンディングパッド３、下
面側にパット電極である外部端子４をパターニングす
る。次に、ソルダーレジスト処理を行い、所定の部分に
レジスト膜５を形成することにより、マトリックス状に
複数の同一形状の半田付け可能な表面であるレジスト膜
５の開口部が形成される。
ネートし、露光現像してパターンマスクを形成した後、
エッチング液を用いてパターンエッチングを行うことに
より、回路基板１の上面側にボンディングパッド３、下
面側にパット電極である外部端子４をパターニングす
る。次に、ソルダーレジスト処理を行い、所定の部分に
レジスト膜５を形成することにより、マトリックス状に
複数の同一形状の半田付け可能な表面であるレジスト膜
５の開口部が形成される。
【００２４】更に、前記レジスト膜５の開口部に無電解
ニッケル及び金メッキにより、Ｎｉ＋Ａｕメッキ層２ｄ
が形成される。
ニッケル及び金メッキにより、Ｎｉ＋Ａｕメッキ層２ｄ
が形成される。
【００２５】半田コートすべき物品を半田コート形成液
で処理することにより、金属の露出部のみに粘着性を付
与し、これに半田粉末をその部分に選択的に付着させ、
加熱溶融することによって半田コートする技術が、特開
平７−７４４５９号公報に開示されている。
で処理することにより、金属の露出部のみに粘着性を付
与し、これに半田粉末をその部分に選択的に付着させ、
加熱溶融することによって半田コートする技術が、特開
平７−７４４５９号公報に開示されている。
【００２６】図３（ｂ）において、前記マトリックス状
に複数の同一形状の半田付け可能な表面であるレジスト
膜５の開口部が形成された回路基板１を、半田コート形
成液に数分間出浸漬することにより、ボンディングパッ
ド３及び外部端子４の表面に粘着性物質が生成される。
これに半田粉末をふりかけ、軽くブラッシングして粘着
性物質部分に選択的に付与させた後、所定の温度で半田
粉末を溶融し、回路基板１の上面に半田バンプ７と、下
面に半田ボール９が同時に、精度良く形成される。
に複数の同一形状の半田付け可能な表面であるレジスト
膜５の開口部が形成された回路基板１を、半田コート形
成液に数分間出浸漬することにより、ボンディングパッ
ド３及び外部端子４の表面に粘着性物質が生成される。
これに半田粉末をふりかけ、軽くブラッシングして粘着
性物質部分に選択的に付与させた後、所定の温度で半田
粉末を溶融し、回路基板１の上面に半田バンプ７と、下
面に半田ボール９が同時に、精度良く形成される。
【００２７】前記回路基板１の両面に形成された半田バ
ンプ７と半田ボール９の位置が、スルーホール２の上下
で平面的に略同一位置に形成される。また、その大きさ
が略同一で、その材質が共に半田で形成される。
ンプ７と半田ボール９の位置が、スルーホール２の上下
で平面的に略同一位置に形成される。また、その大きさ
が略同一で、その材質が共に半田で形成される。
【００２８】図３（ｃ）、（ｄ）において、ＩＣチップ
６の実装は、ＩＣチップ６を前記回路基板１の上面に形
成された半田バンプ７の所定位置に搭載した後、半田リ
フロー工程を経ることにより、ＩＣチップ６をフリップ
チップ接続することができる。
６の実装は、ＩＣチップ６を前記回路基板１の上面に形
成された半田バンプ７の所定位置に搭載した後、半田リ
フロー工程を経ることにより、ＩＣチップ６をフリップ
チップ接続することができる。
【００２９】図３（ｅ）において、熱硬化性樹脂８でサ
イドポッティングにより封止することにより半導体パッ
ケージ１０が完成される。
イドポッティングにより封止することにより半導体パッ
ケージ１０が完成される。
【００３０】以上説明したように、本発明のＢＧＡパッ
ケージは、予め回路基板の両面に突起電極を形成した
後、半導体チップをフリップチップ接続するものであ
る。
ケージは、予め回路基板の両面に突起電極を形成した
後、半導体チップをフリップチップ接続するものであ
る。
【００３１】
【発明の効果】本発明の半導体パッケージの製造方法に
よれば、半田コート形成液で処理することにより、回路
基板の両面の金属の露出部のみに粘着性を付与し、これ
に半田粉末をその部分に選択的に付着させ、加熱溶融す
ることによって、２つの突起電極の位置が、スルーホー
ルの上下の位置に、略同じ大きさで、同質の半田で、且
つ、一回のリフロー工程で形成することができる。生産
性が優れた安価な半導体パッケージの製造方法を提供す
ることが可能である。
よれば、半田コート形成液で処理することにより、回路
基板の両面の金属の露出部のみに粘着性を付与し、これ
に半田粉末をその部分に選択的に付着させ、加熱溶融す
ることによって、２つの突起電極の位置が、スルーホー
ルの上下の位置に、略同じ大きさで、同質の半田で、且
つ、一回のリフロー工程で形成することができる。生産
性が優れた安価な半導体パッケージの製造方法を提供す
ることが可能である。
【図１】本発明の実施の形態に係わる半導体パッケージ
の製造方法に係わり図１（ａ）は回路基板の上面側の平
面図、図１（ｂ）は下面側の平面図、図１（ｃ）は部分
拡大断面図である。
の製造方法に係わり図１（ａ）は回路基板の上面側の平
面図、図１（ｂ）は下面側の平面図、図１（ｃ）は部分
拡大断面図である。
【図２】図１（ａ）のＡ−Ａ線断面図である。
【図３】本発明の半導体パッケージの製造工程を示す説
明図である。
明図である。
【図４】従来の半導体パッケージの製造工程を示す説明
図である。
図である。
【図５】従来の他の半導体パッケージの製造工程を示す
説明図である。
説明図である。
１ 回路基板 ２ スルーホール ３ ボンディングパッド ４ 外部端子 ５ レジスト膜 ６ ＩＣチップ ７ 半田バンプ ８ 封止樹脂 ９ 半田ボール １０ 半導体パッケージ
Claims (5)
- 【請求項１】 一方の面にボンディングパッド、他方の
面に外部端子を有する印刷配線板に半導体チップをボン
ディングし、ボールグリッドアレイ（ＢＧＡ）を製造す
る半導体パッケージの製造方法において、予め印刷配線
板の両面に突起電極を形成した後、半導体チップをボン
ディングパッド側の突起電極にフリップチップ接続し、
半導体パッケージを形成したことを特徴とする半導体パ
ッケージの製造方法。 - 【請求項２】 前記印刷配線板の両面に形成されたボン
ディングパッドと外部端子の突起電極の位置が、平面的
に略同一位置に有ることを特徴とする請求項１記載の半
導体パッケージの製造方法。 - 【請求項３】 前記印刷配線板の両面に形成された２つ
の突起電極の大きさが略同一であることを特徴とする請
求項１又は２記載の半導体パッケージの製造方法。 - 【請求項４】 前記印刷配線板の両面に形成された２つ
の突起電極の材質が同一であることを特徴とする請求項
１〜３記載の半導体パッケージの製造方法。 - 【請求項５】 前記突起電極の材質は、半田であること
を特徴とする請求項４記載の半導体パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20767798A JP2000040713A (ja) | 1998-07-23 | 1998-07-23 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20767798A JP2000040713A (ja) | 1998-07-23 | 1998-07-23 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040713A true JP2000040713A (ja) | 2000-02-08 |
Family
ID=16543751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20767798A Pending JP2000040713A (ja) | 1998-07-23 | 1998-07-23 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040713A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569708B2 (en) | 2000-05-17 | 2003-05-27 | Nec Electronics Corporation | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same |
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| WO2006064534A1 (ja) * | 2004-12-13 | 2006-06-22 | Renesas Technology Corp. | 半導体装置 |
| US7091619B2 (en) | 2003-03-24 | 2006-08-15 | Seiko Epson Corporation | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
| US7230329B2 (en) | 2003-02-07 | 2007-06-12 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
| CN100367452C (zh) * | 2003-06-19 | 2008-02-06 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| JP2008071869A (ja) * | 2006-09-13 | 2008-03-27 | Kyocera Corp | 配線基板 |
| KR101243603B1 (ko) | 2011-09-30 | 2013-03-15 | 에스티에스반도체통신 주식회사 | 반도체 패키지의 제조 방법 |
-
1998
- 1998-07-23 JP JP20767798A patent/JP2000040713A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569708B2 (en) | 2000-05-17 | 2003-05-27 | Nec Electronics Corporation | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same |
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| US7230329B2 (en) | 2003-02-07 | 2007-06-12 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device |
| US7091619B2 (en) | 2003-03-24 | 2006-08-15 | Seiko Epson Corporation | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
| CN100367452C (zh) * | 2003-06-19 | 2008-02-06 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| WO2006064534A1 (ja) * | 2004-12-13 | 2006-06-22 | Renesas Technology Corp. | 半導体装置 |
| JPWO2006064534A1 (ja) * | 2004-12-13 | 2008-08-07 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7759793B2 (en) | 2004-12-13 | 2010-07-20 | Renesas Technology Corp. | Semiconductor device having elastic solder bump to prevent disconnection |
| US7951701B2 (en) | 2004-12-13 | 2011-05-31 | Renesas Electronics Corporation | Semiconductor device having elastic solder bump to prevent disconnection |
| JP4731495B2 (ja) * | 2004-12-13 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8101514B2 (en) | 2004-12-13 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device having elastic solder bump to prevent disconnection |
| JP2008071869A (ja) * | 2006-09-13 | 2008-03-27 | Kyocera Corp | 配線基板 |
| KR101243603B1 (ko) | 2011-09-30 | 2013-03-15 | 에스티에스반도체통신 주식회사 | 반도체 패키지의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US7098072B2 (en) | Fluxless assembly of chip size semiconductor packages | |
| US7947602B2 (en) | Conductive pattern formation method | |
| US6338985B1 (en) | Making chip size semiconductor packages | |
| JP3447961B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH04280443A (ja) | 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体 | |
| JPH0410240B2 (ja) | ||
| JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2006101155A1 (ja) | 電子部品の実装方法および電子回路装置 | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH09293961A (ja) | 電子部品の実装方法 | |
| JPH06236887A (ja) | 半導体装置及びその製造方法 | |
| JP2004014568A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050609 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Effective date: 20061114 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |