JP4159631B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4159631B2
JP4159631B2 JP16584797A JP16584797A JP4159631B2 JP 4159631 B2 JP4159631 B2 JP 4159631B2 JP 16584797 A JP16584797 A JP 16584797A JP 16584797 A JP16584797 A JP 16584797A JP 4159631 B2 JP4159631 B2 JP 4159631B2
Authority
JP
Japan
Prior art keywords
circuit board
chip
resin
semiconductor package
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16584797A
Other languages
English (en)
Other versions
JPH1116947A (ja
Inventor
芳弘 石田
芳夫 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP16584797A priority Critical patent/JP4159631B2/ja
Priority to KR1019997001453A priority patent/KR20000068303A/ko
Priority to CNB988007932A priority patent/CN1154177C/zh
Priority to PCT/JP1998/002757 priority patent/WO1998059369A1/ja
Priority to DE69840473T priority patent/DE69840473D1/de
Priority to EP98928599A priority patent/EP0923128B1/en
Publication of JPH1116947A publication Critical patent/JPH1116947A/ja
Application granted granted Critical
Publication of JP4159631B2 publication Critical patent/JP4159631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はフリップチップ実装し突起電極を有するＩＣサイズの半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
図４は、従来の単個のフリップチップ実装ＢＧＡの製造工程を示す断面図である。図４（ａ）において、回路基板１は略四角形でガラスエポキシ樹脂等よりなる上下両面に銅箔張りの樹脂基板で、該樹脂基板には複数のスルーホール２が切削ドリル等の手段により加工される。前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板の全表面に無電解メッキ及び電解メッキによりＣｕメッキ層を形成し、前記スルーホール２内まで施される。
【０００４】
更に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、上面側にはＩＣ接続用のボンディングパッド３を、下面側にはマトリックス状にパッド電極である外部端子として突起電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には突起電４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成することにより回路基板１が完成される。
【０００５】
図４（ｂ）、（ｃ）において、前記回路基板１の下面側の突起電極４に、例えば、６／４半田の半田ボール９をフラックス１２を塗布して仮固定する。
【０００６】
図４（ｄ）において、ＩＣチップ５側に予め、前記半田ボール電極を構成する半田ボール９と半田の組成が同質の６／４半田の外部端子である半田バンプ７を形成する。半田バンプ７にフラックス１２を塗布した後、図４（ｅ）で前記回路基板１の上面側に形成したＩＣ接続用のボンディングパッド３に仮固定する。
【０００７】
図４（ｆ）において、上記した半田バンプ７及び半田ボール９の半田組成が同質の６／４半田のため、加熱炉中で２１０〜２３０°Ｃ程度に加熱することにより、フラックス１２が半田と溶融して、一回のリフロー工程で、前記回路基板１のボンディングパッド３にＩＣチップ５を接続すると同時に、突起電極４にマザーボード基板接続用の半田ボール電極１０を形成する。
【０００８】
図４（ｇ）において、フリップチップ実装されたＩＣチップ５を保護するためにその側面を覆うように、熱硬化性の封止樹脂８でサイドモールドする。前記ＩＣチップ５の非電極形成面の少なくとも一部は露出されているので、熱放散性は良好である。以上によりフリップチップ・キャビティアップＢＧＡ１３が完成される。
【０００９】
上述したように、単個の半導体パッケージの製造方法は、生産性が低いことは勿論のこと、ＬＳＩのベア・チップと略同じ寸法の小型パッケージであるＣＳＰにおいては、ＩＣチップ５と回路基板１の外形の差が極めて少ないので、樹脂封止の際に封止樹脂８をＩＣチップ５の下へ注入するのに、注入スペースが無くなる。また、前記回路基板５の外縁から最外周に位置するボール電極の中心までの距離が無くなると、半田ボール付け時の治具スペースが取れなくなる。
【００１０】
そこで、上記問題を解決するために多数個取りし、高密度実装化した従来技術が特開平８−１５３８１９号公報に開示されている。以下図面に基づいてその概要を説明する。
【００１１】
図５において、短冊状の回路基板１にスルーホール２を形成後、銅メッキ層を施す工程と、全ての回路パターンと接続する共通電極１４を含む複数個、例えば２個のＢＧＡを構成する回路パターンを形成する回路パターン形成工程と、前記回路基板１の上下両面に感光性樹脂皮膜を施した後、エッチングにより、共通電極１４及びＩＣチップ、ボンディングワイヤ、半田バンプの各接続部を除くようにドライフイルムを形成するドライフイルムラミネート工程と、前記共通電極１４を利用して前記回路基板１の上下両面の露出している電極の銅メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
【００１２】
次に、共通電極１４と回路パターンとを分離するパターン分離工程は、製品分離ライン１５の四辺に沿って、その四隅に回路基板１と連結する連結部１５ａを残すように、ルータ加工により長穴１６を穴明けする。その後、ワイヤーボンディング及びトランスファーモールドにより樹脂封止し、回路基板１の下面に半田バンプを形成する。
【００１３】
製品分離工程は、前記四隅に残した連結部は狭隘なため、プレス抜き等の切り離し手段で余分な負荷をかけることなく極めて容易に分離することにより、単個のＢＧＡを製造することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、前述した短冊状の複数個取りする半導体パッケージの製造方法には次のような問題点がある。即ち、先に述べた単個の半導体パッケージの製造方法に比較して生産性は若干向上するが、小型パッケージであるＣＳＰにおいては、回路基板製造時の基板取り個数が少なく、生産コストが高くなる。また、前記ＣＳＰのように、前記回路基板の外縁から最外周に位置するボール電極の中心までの距離が差が無くなると、製品分離工程でプレス抜き等の切り離し手段で分離する時の金型押さえ代が無くなる等の問題があった。
【００１５】
本発明は上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する小型パッケージとして、ＩＣチップより小さい回路基板をフリップチップ接続した信頼性及び生産性に優れた半導体パッケージの製造方法を提供するものである。
【００２４】
【課題を解決する為の手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、複数の外部端子を持つＩＣチップと、一方の面に複数のボンディングパッドを持ち他方の面に外部接続用電極を持つ回路基板を備えた半導体パッケージの製造方法において、ウエファー上の複数の前記ＩＣチップに半田バンプよりなる前記外部端子を形成する半田バンプ形成工程と、前記ＩＣチップに該ＩＣチップより小さい前記回路基板をフリップチップ接続するボンディング工程と、前記ＩＣチップと前記回路基板の間を封止樹脂により封止する樹脂封止工程と、前記ウエファーの平坦面を基準にしてダイシング法により単個に分離するダイシング工程とからなることを特徴とするものである。
【００２５】
また、前記樹脂封止工程は隣接する回路基板の間を埋めるように封止することを特徴とするものである。
【００２６】
また、前記ダイシング工程は前記回路基板の外周側面の前記封止樹脂の切断面が露出していることを特徴とするものであり、また、前記回路基板のボンディングパッドと前記外部接続用電極がスルーホールにより電気的に接続されていると共に、該スルーホールは樹脂により穴埋めされていることを特徴とするものである。
【００２７】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージ及びその製造方法について説明する。図１は本発明の実施の形態で、フリップチップ接続し外部端子を有する半導体パッケージの断面図、図２はその製造方法を示す説明図、図３は回路基板のスルーホール部の部分拡大断面図である。従来技術と同一部材は同一符号で示す。
【００２８】
図１及び図２において、先ず、図２（ａ）の半田バンプ形成工程は、ＩＣウエハー５ａをバンプ形成工程に流して前記ＩＣウエハー５ａのパッド電極面の所定の位置に外部端子である半田バンプ７を形成する。前記半田バンプ７の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には極めて有効な半田バンプの形成手段である。
【００２９】
次に、単体の回路基板を加工する。両面銅張りされた集合回路基板に、図３に示すように、従来と同様に、ＮＣ穴明け加工によりスルーホール２を形成した後、無電解銅メッキ及び電解銅メッキによりスルーホール２の内壁にＣｕメッキ層２ａを形成する。
【００３０】
前記スルーホール２内壁にＣｕメッキ層２ａを形成後、導電性又は非導電性の樹脂２ｂのいづれかでスルーホール２を穴埋めする。ここで、樹脂２ｂでスルーホール２を穴埋めするのは、小型化により狭い回路基板１の表面に配線パターン形成に有効な面積を確保する。また、スルーホール２内に半田が流れ込むのを防ぎ、半田バンプの高さ精度を維持するためである。回路基板１の上下面に形成されたボンディングパッド３と突起電極４とをスルーホール２の内壁に形成したＣｕメッキ層２ａを介して電気的に接続させる。
【００３１】
前記穴埋めされる樹脂２ｂが、導電性の極めて優れた樹脂を使用することにより、スルーホール２の内壁に形成する前記Ｃｕッキ層２ａは不要にすることが可能である。
【００３２】
前記穴埋めした樹脂２ｂの上下端部を無電解銅メッキ及び電解銅メッキによりＣｕメッキ層２ｃを形成する。
【００３３】
更に、従来と同様に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、前記集合回路基板の上面側には複数個分配列したボンディングパッド３、下面側にパッド電極である突起電極４をパターニングする。次にソルダーレジスト処理を行い、所定の部分にレジスト膜２ｄを形成することにより、前記集合回路基板の下面側には突起電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜２ｄの開口部が形成される。
【００３４】
前記レジスト膜２ｄの開口部に無電解ニッケル及び金メッキにより、Ｎｉ＋Ａｕメッキ層２ｅを形成することにより、多数個取りする集合回路基板が完成される。
【００３５】
前記集合回路基板をダイシングソー等の装置で所定のカッティングラインに沿って回路基板１の単個に分割する。
【００３６】
次に、図２（ｂ）のボンディング工程で、前記ＩＣチップ５より小さく、単個に分割された回路基板１のボンディングパッド３にフラックスを塗布して、複数個分配列したウエファー５ａ上の半田バンプ７に、前記単個に分割した回路基板１を１個づつ搭載した後、半田リフロー工程を経ることにより、フリップチップ実装を行う。
【００３７】
図２（ｃ）に示す封止工程は、熱硬化性の封止樹脂８で前記隣接する複数個の回路基板１間を埋めるように、回路基板１とＩＣチップ５の間にサイドポッティングにより一体的に樹脂封止することにより、複数個の回路基板１がウエファー５ａ上の個々のＩＣチップ５上に固定される。
【００３８】
図２（ｄ）に示すダイシング工程は、前記フリップチップ実装されたウエファー５ａの平坦面を基準にして、接着剤又は両面粘着テープ等の固定手段で治具に固定した後、ダイシングソー等の切削手段で、Ｘ、Ｙ方向のダイシングライン１７（ストリートライン）に沿って単個に切削、分割し、溶解液等により前記治具から剥離することにより、図２（ｅ）に示すように単個の半導体パッケージ２０が得られる。
【００３９】
前記樹脂封止工程において、回路基板１はＩＣチップ５より小さいので、封止樹脂８が隣接する回路基板１の間に注入するのに注入スペースが採り易く、回路基板１とＩＣチップ５の間に容易に流れ込む。また、ダイシング工程で、封止樹脂８はウエファー５ａと同時に切削され回路基板１の外周側面には封止樹脂８の切断面が露出される。
【００４０】
前記回路基板１の外部接続用電極である突起電極４に図示しない半田バンプを形成する場合は、上述のダイシング工程の前に、個々の回路基板１上に半田ボールを配置してリフローすることにより半田バンプが形成される。
【００４１】
前記回路基板１の基材を、ガラスクロスを含んだ樹脂基板にすることにより、配線パターンの線幅を細くして高密度化ができ、作業性が良く集合回路基板にして多数個取りすることにより、安価に製造することができる。
【００４２】
前記回路基板１の基材に、セラミック基板を使用してもよい。セラミック基板を使用することにより、配線密度の細密化、線膨張係数等の点で有利である。
【００４３】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、ウエファー上に形成した複数個のＩＣチップの半田バンプに、予め単個で用意した前記ＩＣチップより小さい回路基板のボンディングパッドをフリップチップ接続し、封止樹脂した後、ダイシングして単個の半導体パッケージを製造することにより、ＩＣサイズのパッケージを安価に生産することができる。
【００４４】
回路基板に形成されたスルーホールが樹脂により穴埋めされることにより、配線密度の細密化及び半田バンプの高さ精度等に役立つ。
【００４５】
ダイシング工程は、パッケージ集合体の状態で、ウエファーの平坦面基準で治具に固定、切削、剥離を行うので、半導体パッケージの生産性は良好である。
【００４６】
回路基板がガラスクロスを含んでいるので、配線パターンの高密度化及び作業性が良い。
【００４７】
回路基板がＩＣチップより小さいので、樹脂封止の際に注入スペースが採り易い。封止樹脂をダイシング工程で同時に切断できる。封止樹脂が隣接する回路基板間を埋め、回路基板の外周側面に樹脂の切断面が露出した状態で、ＩＣチップに回路基板が固定される。
【００４８】
以上述べたように、ＩＣサイズのパッケージを安価に生産することが可能である。小型携帯機器等に搭載するＣＳＰの信頼性及び生産性の優れた半導体パッケージ及びその製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージの断面図である。
【図２】図１の製造工程を示す説明図である。
【図３】図１の回路基板のスルーホール部の部分拡大断面図である。
【図４】従来の半導体パッケージの製造工程を示す説明図である。
【図５】従来の短冊状のＢＧＡの平面図である。
【符号の説明】
１ 回路基板
２ スルーホール
２ｂ 樹脂
３ ボンディングパッド
４ 突起電極
５ ＩＣチップ
５ａ ウエファー
７ 半田バンプ
８ 封止樹脂
２０ 半導体パッケージ

Claims (4)

  1. 複数の外部端子を持つＩＣチップと、一方の面に複数のボンディングパッドを持ち他方の面に外部接続用電極を持つ回路基板を備えた半導体パッケージの製造方法において、ウエファー上の複数の前記ＩＣチップに半田バンプよりなる前記外部端子を形成する半田バンプ形成工程と、前記ＩＣチップに該ＩＣチップより小さい前記回路基板をフリップチップ接続するボンディング工程と、前記ＩＣチップと前記回路基板の間を封止樹脂により封止する樹脂封止工程と、前記ウエファーの平坦面を基準にしてダイシング法により単個に分離するダイシング工程とからなることを特徴とする半導体パッケージの製造方法。
  2. 前記樹脂封止工程は隣接する前記回路基板の間を埋めるように封止することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記ダイシング工程は前記回路基板の外周側面の前記封止樹脂の切断面が露出していることを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
  4. 前記回路基板のボンディングパッドと前記外部接続用電極がスルーホールにより電気的に接続されていると共に、該スルーホールは樹脂により穴埋めされていることを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージの製造方法。
JP16584797A 1997-06-23 1997-06-23 半導体パッケージの製造方法 Expired - Lifetime JP4159631B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16584797A JP4159631B2 (ja) 1997-06-23 1997-06-23 半導体パッケージの製造方法
KR1019997001453A KR20000068303A (ko) 1997-06-23 1998-06-22 반도체 패키지 및 그 제조 방법
CNB988007932A CN1154177C (zh) 1997-06-23 1998-06-22 半导体封装及其制造方法
PCT/JP1998/002757 WO1998059369A1 (fr) 1997-06-23 1998-06-22 Boitier de semi-conducteur et son procede de fabrication
DE69840473T DE69840473D1 (de) 1997-06-23 1998-06-22 Herstellungsverfahren für eine Halbleiterpackung
EP98928599A EP0923128B1 (en) 1997-06-23 1998-06-22 Method of manufacturing a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16584797A JP4159631B2 (ja) 1997-06-23 1997-06-23 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH1116947A JPH1116947A (ja) 1999-01-22
JP4159631B2 true JP4159631B2 (ja) 2008-10-01

Family

ID=15820138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16584797A Expired - Lifetime JP4159631B2 (ja) 1997-06-23 1997-06-23 半導体パッケージの製造方法

Country Status (6)

Country Link
EP (1) EP0923128B1 (ja)
JP (1) JP4159631B2 (ja)
KR (1) KR20000068303A (ja)
CN (1) CN1154177C (ja)
DE (1) DE69840473D1 (ja)
WO (1) WO1998059369A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
JP5372346B2 (ja) 2007-07-18 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5966653B2 (ja) * 2012-06-20 2016-08-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US9219031B2 (en) * 2013-05-13 2015-12-22 Infineon Technologies Ag Chip arrangement, and method for forming a chip arrangement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286430A (ja) * 1988-05-13 1989-11-17 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH04233749A (ja) * 1990-08-06 1992-08-21 Motorola Inc 電気アセンブリ用たわみチップ・キャリア
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
KR960015869A (ko) * 1994-10-03 1996-05-22 반도체 칩과 일체화된 반도체 패키지 및 그 제조방법
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造

Also Published As

Publication number Publication date
JPH1116947A (ja) 1999-01-22
WO1998059369A1 (fr) 1998-12-30
EP0923128B1 (en) 2009-01-14
CN1154177C (zh) 2004-06-16
KR20000068303A (ko) 2000-11-25
DE69840473D1 (de) 2009-03-05
EP0923128A4 (en) 2004-07-21
EP0923128A1 (en) 1999-06-16
CN1229525A (zh) 1999-09-22

Similar Documents

Publication Publication Date Title
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US6744126B1 (en) Multichip semiconductor package device
US6338985B1 (en) Making chip size semiconductor packages
JP2011146751A (ja) 半導体パッケージの製造法及び半導体パッケージ
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JPH10256417A (ja) 半導体パッケージの製造方法
JP3850967B2 (ja) 半導体パッケージ用基板及びその製造方法
JP4159631B2 (ja) 半導体パッケージの製造方法
JP2000040713A (ja) 半導体パッケージの製造方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2005183868A (ja) 半導体装置およびその実装構造
JP3563170B2 (ja) 半導体装置の製造方法
JP3875407B2 (ja) 半導体パッケージ
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP4115557B2 (ja) 半導体パッケージの製造方法
JP4140555B2 (ja) 半導体パッケージの製造方法
JP4011693B2 (ja) 半導体パッケージの製造方法
JP3600138B2 (ja) 半導体装置
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2004014568A (ja) 半導体装置
JP2004319792A (ja) 半導体装置及び半導体装置の製造方法
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
JP3685204B2 (ja) 半導体素子搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070608

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term