JP2000021813A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000021813A JP2000021813A JP10183465A JP18346598A JP2000021813A JP 2000021813 A JP2000021813 A JP 2000021813A JP 10183465 A JP10183465 A JP 10183465A JP 18346598 A JP18346598 A JP 18346598A JP 2000021813 A JP2000021813 A JP 2000021813A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- tin
- refractory metal
- tin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
成した場合、ボイドが発生しやすい。これは、バリア膜
がバリア性向上処理の際TiN膜とTi膜との界面が酸
化されて、濡れ性が悪くなるからである。 【解決手段】 表面に拡散層2が形成されたシリコン基
板1上に膜厚1.0μm程度の層間絶縁膜3が形成され
る。公知のリソグラフィ技術、ドライエッチング技術に
より、拡散層2に達するコンタクトホール4が層間絶縁
膜3に形成される。続いて、例えばスパッタリングによ
り、0.03μm程度の第1のTi膜5、0.15μm
程度の第1のTiN膜6が形成される。続いて、TiN
膜6のバリア性の向上のために、窒素処理又は窒素及び
酸素雰囲気の炉内でアニール処理を行う。この処理によ
り、第1のTiN膜6の膜質が変化し、TiN膜6aと
なる。このTiN膜6aは膜中若しくは少なくとも膜表
面に酸素を含んでいる。次に、同一雰囲気中で、大気に
さらすことなく、0.07μm程度の第2のTiN膜7
と0.06μm程度の第2のTi膜8とAl又はAl合
金からなるAl系配線膜9a及び9bを形成する。
Description
方法に関し、特に、層間絶縁膜に形成されたコンタクト
ホールにアルミニウム(Al)又はアルミニウム合金か
らなる配線を埋め込む技術に関するものである。
層間絶縁膜に形成されるコンタクトホールも微細化、高
アスペクト比化されてきている。微細化されたコンタク
トホールを良好に導通させるために配線材料の金属を埋
め込む方法として、高温Alスパッタ、高温Alリフロ
ー、タングステンCVD、などがある。これらのうち高
温Alスパッタ、高温AlリフローはタングステンCV
Dに比べ、低抵抗材料でコンタクトホールを埋め込むこ
とができることと、配線とプラグとを同時に形成できる
ため低コストである点で注目されている。
00℃に加熱した状態で、Al若しくはAl合金などの
Al系材料をスパッタすることにより、Alをリフロー
させ、層間絶縁膜に形成されたコンタクトホール内にA
l系材料で埋め込む技術である。
の拡散層を電気的に接続するコンタクトホールにAl系
材料を埋め込む場合には、AlがSi基板の拡散層に異
常拡散するうスパイクと呼ばれる現象により生ずる接合
リークを防止するために、バリアメタルが必要である。
一般に、バリアメタルにはTiN膜やTiW膜が用いら
れており、TiN膜を使用する場合は、通常はコンタク
ト抵抗を低くするために、TiN/Tiの積層構造で用
いられている。
にはTiN膜16に直接Al17を形成すると、Alの
リフローが完全でなく、図2に示すようなボイド18が
生じやすいため、濡れ性を良くするためにバリア膜であ
るTiN膜上にTi膜を形成したTi/TiN/Ti構
造で用いる。
ホールがハーフミクロン以下になると、スパッタにより
バリアメタルを形成する場合、コンタクトホール底部の
バリア膜厚が薄くなるため、従来のTiN膜ではバリア
性が十分でなくなる。
特開平7−29853号公報にバリアメタルのTiN膜
を窒素処理することにより、バリア性を高める方法が示
されている。
層12が形成されたSi基板11上に形成された層間絶
縁膜13にコンタクトホール14を形成する。その上
に、図3(b)に示すようにTi膜15を形成し、続け
てTiN膜16を形成する。そして、窒素雰囲気中でア
ニールすることによって、図2(c)のように、TiN
改質膜16aを形成し、バリア性を高める方法が示され
ている。
は、図4に示すようにバリア膜としてバリア性の高いT
iON膜19を使うTi20/TiON19/Ti15
構造とすることが示されている。
853号公報では、濡れ層としてTiNを用いている
が、コンタクトホールをAl系材料で埋め込む場合、T
iが濡れ層として大変優れている。
に直接Ti膜を形成した場合、ボイドが発生しやすい。
これは、バリア膜がバリア性向上処理(窒素処理又は窒
素及び酸素雰囲気アニール処理)中に、多少酸化され、
それより上に形成されたAl系材料とTi膜との界面の
酸化されて、濡れ性が悪くなるからである。特開平5−
259116号公報でも、TiON膜上に濡れ層として
Tiを形成しているため、Tiが酸化して濡れ性が悪く
なる。
て、例えば、特開平6−85084号公報によれば、層
間絶縁膜に開けたコンタクトホール内に、Al系材料を
埋め込む際にコンタクトホールに酸化防止膜としてノン
ドープポリシリコン膜や不純物導入ポリシリコン膜をコ
ンタクトホール側壁部に形成する方法が提案されてい
る。
コンタクトホール抵抗を下げるためにコンタクトホール
底部の膜を除去する必要があり、工程が複雑となる問題
がある。
の半導体装置の製造方法は、表面に拡散層が形成された
シリコン基板上に堆積した層間絶縁膜にコンタクトホー
ルを形成する工程と、バリアメタルとしての第1の高融
点金属膜及び第1の高融点金属の窒化膜を形成し、熱処
理により、上記第1の高融点金属の窒化膜のバリア性を
向上させる工程と、第2の高融点金属の窒化膜及び第2
の高融点金属膜及び第1のアルミニウムを含む配線膜を
順次同一雰囲気中で形成した後、第2のアルミニウムを
含む配線膜を上記コンタクトホールに埋設する工程とを
有することを特徴とするものである。
置の製造方法は、上記第1の高融点金属膜及び第2の高
融点金属膜はチタンであり、且つ、上記第1の高融点金
属の窒化膜及び第2の高融点金属の窒化膜は窒化チタン
であることを特徴とする、請求項1に記載の半導体装置
の製造方法である。
本発明について詳細に説明する。
の製造工程図であり、図1において、1はシリコン基
板、2は拡散層、3は層間絶縁膜、4はコンタクトホー
ル、5は第1のTi膜、6は第1のTiN膜、6aは改
質TiN膜、7は第2のTiN膜、8は第2のTi膜、
9aは第1のAl系配線膜、9bは第2のAl系配線膜
である。
ン基板1上に膜厚1.0μm程度の層間絶縁膜3が形成
される。公知のリソグラフィ技術、ドライエッチング技
術により、拡散層2に達するコンタクトホール4が層間
絶縁膜3に形成される。コンタクトホール4の径は0.
5μm程度である。
0.02〜0.06μm、例えば0.03μm程度の膜
厚の第1のTi膜5及び0.15〜0.22μm、例え
ば0.18μm程度の膜厚の第1のTiN膜6が形成さ
れる。
上のために、500〜600℃、40分間の窒素処理又
は窒素及び酸素雰囲気の炉内でアニール処理を行う。こ
の処理により、第1のTiN膜6の膜質が変化し、Ti
Nの結晶性が向上することと、TiN粒界にTiOxや
Ti(ON)xが取り込まれることにより、熱的、化学
的に安定なTiN膜6aとなる。このTiN膜6aは膜
中若しくは少なくとも膜表面に酸素を含んでいる。
なく、好ましくは膜厚0.06〜0.08μm、例えば
0.07μm程度の第2のTiN膜7と、好ましくは膜
厚0.05〜0.07μm、例えば0.06μm程度の
第2のTi膜8とAl又はAl合金からなるAl系配線
膜(例えば、Al−Cu0.5%、Al−Si0.5%
など)9を形成する。
0.05μmより薄い場合は、コンタクトホール底部付
近のコンタクトホール側壁部に十分な厚さの第2のTi
N膜7が付着せず、Alのリフローが完全でなくボイド
が生じるという問題があり、また、0.1μmより厚い
と第2のTiN膜7によりコンタクトホール上部が狭く
なり、Al系配線膜9がコンタクトホール内に入りにく
くなり、ボイドが生じるという問題がある。
mより薄い場合は、コンタクトホール底部付近のコンタ
クトホール側壁部に十分な厚さの第2のTi膜8が付着
せず、Alのリフローが完全でなく、ボイドが生じると
いう問題があり、また、0.12μmより厚いと第2の
Ti膜8によりコンタクトホール上部が狭くなり、Al
系配線膜9がコンタクトホールに入りにくくなり、ボイ
ドが生じるという問題がある。
よって基板温度50〜150℃、例えば100℃で、好
ましくは0.27〜0.33μm、例えば0.3μmの
厚さで、第1のAl系配線膜9aを形成し、続いて、基
板温度470℃で好ましくは0.25〜0.6μm、例
えば0.3μmの厚さで、第2のAl系配線膜9bを形
成する。
が450℃より低いとAlのリフローが完全でなく、ボ
イドが生じるという問題がある。また、第1のAl系配
線膜9aの膜厚が0.25μmより薄いと、第2のAl
系配線膜9bの膜表面が荒れて、局所的にAlのリフロ
ーされないコンタクトホールが生じ、且つ、コンタクト
ホール底部付近のコンタクトホール側壁部に十分な厚さ
の第1のAl系配線膜9aが付着せず、Alのリフロー
が完全でなくボイドが生じるという問題があり、また、
0.5μmより厚いと、第1のAl系配線膜によりコン
タクトホール上部が狭くなり、第2のAl系配線膜9b
が入りにくくなるという問題がある。また、第2のAl
系配線膜9bの膜厚が0.17μmより薄いと、第2の
Al系配線膜厚が不足し、且つ、Alリフローに十分な
時間が与えられないので、ボイドが生じるという問題が
ある。
配線膜9aが反応して、Ti−Al合金膜8aとなる。
この結果、コンタクトホール4内にボイドなく、拡散層
2にスパイクなく、Al系配線膜9bによって埋め込ま
れる。
に別途TiN膜7を形成する理由は、TiN膜6aの膜
中もしくは膜表面に含まれる酸素によってTi膜8が酸
化され、Al系合金膜9との濡れ性が悪化し、ボイドが
生じるのを防ぐことにある。また、TiN膜7上にさら
にTi膜8を形成するのは、TiN膜単独では、Ti膜
と比べると濡れ性が悪いので、0.5μm程度のコンタ
クトホール径ではある程度ボイドが生じてしまうからで
ある。
よれば、Al系合金材料を0.5μm程度のコンタクト
ホールに埋め込む際、コンタクトホール内にボイドを発
生することなく、かつ、拡散層スパイクを発生すること
なく埋め込むことができる。
とにより、より濡れ性のよい層であるTi膜の酸化を防
止することができる。
る。
断面図である。
Claims (2)
- 【請求項1】 表面に拡散層が形成されたシリコン基板
上に堆積した層間絶縁膜にコンタクトホールを形成する
工程と、 バリアメタルとしての第1の高融点金属膜及び第1の高
融点金属の窒化膜を形成し、熱処理により、上記第1の
高融点金属の窒化膜のバリア性を向上させる工程と、 第2の高融点金属の窒化膜及び第2の高融点金属膜及び
第1のアルミニウムを含む配線膜を順次同一雰囲気中で
形成した後、第2のアルミニウムを含む配線膜を上記コ
ンタクトホールに埋設する工程とを有することを特徴と
する、半導体装置の製造方法。 - 【請求項2】 上記第1の高融点金属膜及び第2の高融
点金属膜はチタンであり、且つ、上記第1の高融点金属
の窒化膜及び第2の高融点金属の窒化膜は窒化チタンで
あることを特徴とする、請求項1に記載の半導体装置の
製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18346598A JP3625652B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体装置の製造方法 |
US09/327,171 US6274487B1 (en) | 1998-06-30 | 1999-06-07 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18346598A JP3625652B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000021813A true JP2000021813A (ja) | 2000-01-21 |
JP3625652B2 JP3625652B2 (ja) | 2005-03-02 |
Family
ID=16136273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18346598A Expired - Fee Related JP3625652B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6274487B1 (ja) |
JP (1) | JP3625652B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
US7384843B2 (en) | 2004-12-14 | 2008-06-10 | Samsung Electronics Co., Ltd. | Method of fabricating flash memory device including control gate extensions |
KR100859479B1 (ko) | 2006-12-29 | 2008-09-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
JP2008300866A (ja) * | 2008-08-01 | 2008-12-11 | Denso Corp | 半導体装置の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555455B1 (en) | 1998-09-03 | 2003-04-29 | Micron Technology, Inc. | Methods of passivating an oxide surface subjected to a conductive material anneal |
JP3606095B2 (ja) * | 1998-10-06 | 2005-01-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6316132B1 (en) * | 1999-09-02 | 2001-11-13 | Xilinx, Inc. | Structure and method for preventing barrier failure |
US20080174021A1 (en) * | 2007-01-18 | 2008-07-24 | Samsung Electronics Co., Ltd. | Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same |
PL2108067T3 (pl) * | 2007-02-02 | 2013-06-28 | Invista Tech Sarl | Tkanina poliestrowa do poduszek powietrznych |
CN101459121B (zh) * | 2007-12-13 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 通孔及通孔形成方法 |
JP5634742B2 (ja) * | 2010-04-30 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
TW201447990A (zh) * | 2013-01-24 | 2014-12-16 | Ps4 Luxco Sarl | 半導體裝置及其製造方法 |
CN104299940A (zh) * | 2013-07-19 | 2015-01-21 | 上海华虹宏力半导体制造有限公司 | 金属阻挡层的成膜方法 |
US10453747B2 (en) * | 2017-08-28 | 2019-10-22 | Globalfoundries Inc. | Double barrier layer sets for contacts in semiconductor device |
US11515256B2 (en) | 2021-01-27 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
JPH05259116A (ja) | 1992-03-11 | 1993-10-08 | Sony Corp | 配線形成方法及び配線形成装置 |
JPH0685084A (ja) | 1992-08-31 | 1994-03-25 | Sony Corp | 接続形成方法 |
JP3240725B2 (ja) * | 1993-02-15 | 2001-12-25 | ソニー株式会社 | 配線構造とその製法 |
JP2570576B2 (ja) | 1993-06-25 | 1997-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
KR960016231B1 (en) * | 1993-09-15 | 1996-12-07 | Hyundai Electronics Ind | Semiconductor metal wire forming method |
US5514908A (en) * | 1994-04-29 | 1996-05-07 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries |
US5985759A (en) | 1998-02-24 | 1999-11-16 | Applied Materials, Inc. | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers |
-
1998
- 1998-06-30 JP JP18346598A patent/JP3625652B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-07 US US09/327,171 patent/US6274487B1/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7384843B2 (en) | 2004-12-14 | 2008-06-10 | Samsung Electronics Co., Ltd. | Method of fabricating flash memory device including control gate extensions |
JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
KR100859479B1 (ko) | 2006-12-29 | 2008-09-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
JP2008300866A (ja) * | 2008-08-01 | 2008-12-11 | Denso Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6274487B1 (en) | 2001-08-14 |
JP3625652B2 (ja) | 2005-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3974284B2 (ja) | 半導体装置の製造方法 | |
JP3625652B2 (ja) | 半導体装置の製造方法 | |
JPH10270552A (ja) | 半導体デバイス | |
JP3104534B2 (ja) | 半導体装置とその製法 | |
JPH06260446A (ja) | 配線構造の製造方法 | |
JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
JP3252397B2 (ja) | 配線形成方法 | |
JPH08330427A (ja) | 半導体素子の配線形成方法 | |
JP2570576B2 (ja) | 半導体装置の製造方法 | |
JPH07130854A (ja) | 配線構造体及びその形成方法 | |
JP2560626B2 (ja) | 半導体装置の製造方法 | |
US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
JP3087692B2 (ja) | 半導体装置の製造方法 | |
JP2730458B2 (ja) | 半導体装置の製造方法 | |
JPH0888224A (ja) | 半導体装置およびその製造方法 | |
JP3321896B2 (ja) | Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置 | |
JP3360835B2 (ja) | 配線形成方法 | |
KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH05299418A (ja) | 半導体装置の製造方法 | |
JPH05182926A (ja) | 配線形成方法 | |
JPH08111455A (ja) | 配線形成方法 | |
JPS63147346A (ja) | 半導体集積回路装置 | |
JPH0629404A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |