JP2000021813A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000021813A
JP2000021813A JP10183465A JP18346598A JP2000021813A JP 2000021813 A JP2000021813 A JP 2000021813A JP 10183465 A JP10183465 A JP 10183465A JP 18346598 A JP18346598 A JP 18346598A JP 2000021813 A JP2000021813 A JP 2000021813A
Authority
JP
Japan
Prior art keywords
film
contact hole
tin
refractory metal
tin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10183465A
Other languages
English (en)
Other versions
JP3625652B2 (ja
Inventor
Yoshihide Suzuki
芳英 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18346598A priority Critical patent/JP3625652B2/ja
Priority to US09/327,171 priority patent/US6274487B1/en
Publication of JP2000021813A publication Critical patent/JP2000021813A/ja
Application granted granted Critical
Publication of JP3625652B2 publication Critical patent/JP3625652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 バリア膜となるＴｉＮ膜上に直接Ｔｉ膜を形
成した場合、ボイドが発生しやすい。これは、バリア膜
がバリア性向上処理の際ＴｉＮ膜とＴｉ膜との界面が酸
化されて、濡れ性が悪くなるからである。 【解決手段】 表面に拡散層２が形成されたシリコン基
板１上に膜厚１．０μｍ程度の層間絶縁膜３が形成され
る。公知のリソグラフィ技術、ドライエッチング技術に
より、拡散層２に達するコンタクトホール４が層間絶縁
膜３に形成される。続いて、例えばスパッタリングによ
り、０．０３μｍ程度の第１のＴｉ膜５、０．１５μｍ
程度の第１のＴｉＮ膜６が形成される。続いて、ＴｉＮ
膜６のバリア性の向上のために、窒素処理又は窒素及び
酸素雰囲気の炉内でアニール処理を行う。この処理によ
り、第１のＴｉＮ膜６の膜質が変化し、ＴｉＮ膜６ａと
なる。このＴｉＮ膜６ａは膜中若しくは少なくとも膜表
面に酸素を含んでいる。次に、同一雰囲気中で、大気に
さらすことなく、０．０７μｍ程度の第２のＴｉＮ膜７
と０．０６μｍ程度の第２のＴｉ膜８とＡｌ又はＡｌ合
金からなるＡｌ系配線膜９ａ及び９ｂを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、層間絶縁膜に形成されたコンタクト
ホールにアルミニウム（Ａｌ）又はアルミニウム合金か
らなる配線を埋め込む技術に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化、微細化に伴い、
層間絶縁膜に形成されるコンタクトホールも微細化、高
アスペクト比化されてきている。微細化されたコンタク
トホールを良好に導通させるために配線材料の金属を埋
め込む方法として、高温Ａｌスパッタ、高温Ａｌリフロ
ー、タングステンＣＶＤ、などがある。これらのうち高
温Ａｌスパッタ、高温ＡｌリフローはタングステンＣＶ
Ｄに比べ、低抵抗材料でコンタクトホールを埋め込むこ
とができることと、配線とプラグとを同時に形成できる
ため低コストである点で注目されている。
【０００３】高温Ａｌスパッタとは、基板を４００〜５
００℃に加熱した状態で、Ａｌ若しくはＡｌ合金などの
Ａｌ系材料をスパッタすることにより、Ａｌをリフロー
させ、層間絶縁膜に形成されたコンタクトホール内にＡ
ｌ系材料で埋め込む技術である。
【０００４】層間絶縁膜上に設けられた配線とＳｉ基板
の拡散層を電気的に接続するコンタクトホールにＡｌ系
材料を埋め込む場合には、ＡｌがＳｉ基板の拡散層に異
常拡散するうスパイクと呼ばれる現象により生ずる接合
リークを防止するために、バリアメタルが必要である。
一般に、バリアメタルにはＴｉＮ膜やＴｉＷ膜が用いら
れており、ＴｉＮ膜を使用する場合は、通常はコンタク
ト抵抗を低くするために、ＴｉＮ／Ｔｉの積層構造で用
いられている。
【０００５】また、高温スパッタでＡｌを埋め込むため
にはＴｉＮ膜１６に直接Ａｌ１７を形成すると、Ａｌの
リフローが完全でなく、図２に示すようなボイド１８が
生じやすいため、濡れ性を良くするためにバリア膜であ
るＴｉＮ膜上にＴｉ膜を形成したＴｉ／ＴｉＮ／Ｔｉ構
造で用いる。
【０００６】しかしながら、微細化が進み、コンタクト
ホールがハーフミクロン以下になると、スパッタにより
バリアメタルを形成する場合、コンタクトホール底部の
バリア膜厚が薄くなるため、従来のＴｉＮ膜ではバリア
性が十分でなくなる。
【０００７】そこで、バリア性を高めるために、例えば
特開平７−２９８５３号公報にバリアメタルのＴｉＮ膜
を窒素処理することにより、バリア性を高める方法が示
されている。
【０００８】すなわち、図３（ａ）に示すように、拡散
層１２が形成されたＳｉ基板１１上に形成された層間絶
縁膜１３にコンタクトホール１４を形成する。その上
に、図３（ｂ）に示すようにＴｉ膜１５を形成し、続け
てＴｉＮ膜１６を形成する。そして、窒素雰囲気中でア
ニールすることによって、図２（ｃ）のように、ＴｉＮ
改質膜１６ａを形成し、バリア性を高める方法が示され
ている。
【０００９】また、特開平５−２５９１１６号公報に
は、図４に示すようにバリア膜としてバリア性の高いＴ
ｉＯＮ膜１９を使うＴｉ２０／ＴｉＯＮ１９／Ｔｉ１５
構造とすることが示されている。
【００１０】
【発明が解決しようとする課題】上述の特開平７−２９
８５３号公報では、濡れ層としてＴｉＮを用いている
が、コンタクトホールをＡｌ系材料で埋め込む場合、Ｔ
ｉが濡れ層として大変優れている。
【００１１】しかしながら、バリア膜となるＴｉＮ膜上
に直接Ｔｉ膜を形成した場合、ボイドが発生しやすい。
これは、バリア膜がバリア性向上処理（窒素処理又は窒
素及び酸素雰囲気アニール処理）中に、多少酸化され、
それより上に形成されたＡｌ系材料とＴｉ膜との界面の
酸化されて、濡れ性が悪くなるからである。特開平５−
２５９１１６号公報でも、ＴｉＯＮ膜上に濡れ層として
Ｔｉを形成しているため、Ｔｉが酸化して濡れ性が悪く
なる。
【００１２】濡れ層のＴｉの酸化を防止する方法とし
て、例えば、特開平６−８５０８４号公報によれば、層
間絶縁膜に開けたコンタクトホール内に、Ａｌ系材料を
埋め込む際にコンタクトホールに酸化防止膜としてノン
ドープポリシリコン膜や不純物導入ポリシリコン膜をコ
ンタクトホール側壁部に形成する方法が提案されてい
る。
【００１３】しかしながら、これらの膜は抵抗が高く、
コンタクトホール抵抗を下げるためにコンタクトホール
底部の膜を除去する必要があり、工程が複雑となる問題
がある。
【００１４】
【課題を解決するための手段】請求項１に記載の本発明
の半導体装置の製造方法は、表面に拡散層が形成された
シリコン基板上に堆積した層間絶縁膜にコンタクトホー
ルを形成する工程と、バリアメタルとしての第１の高融
点金属膜及び第１の高融点金属の窒化膜を形成し、熱処
理により、上記第１の高融点金属の窒化膜のバリア性を
向上させる工程と、第２の高融点金属の窒化膜及び第２
の高融点金属膜及び第１のアルミニウムを含む配線膜を
順次同一雰囲気中で形成した後、第２のアルミニウムを
含む配線膜を上記コンタクトホールに埋設する工程とを
有することを特徴とするものである。
【００１５】また、請求項２に記載の本発明の半導体装
置の製造方法は、上記第１の高融点金属膜及び第２の高
融点金属膜はチタンであり、且つ、上記第１の高融点金
属の窒化膜及び第２の高融点金属の窒化膜は窒化チタン
であることを特徴とする、請求項１に記載の半導体装置
の製造方法である。
【００１６】
【発明の実施の形態】以下、一実施の形態に基づいて、
本発明について詳細に説明する。
【００１７】図１は本発明の一実施の形態の半導体装置
の製造工程図であり、図１において、１はシリコン基
板、２は拡散層、３は層間絶縁膜、４はコンタクトホー
ル、５は第１のＴｉ膜、６は第１のＴｉＮ膜、６ａは改
質ＴｉＮ膜、７は第２のＴｉＮ膜、８は第２のＴｉ膜、
９ａは第１のＡｌ系配線膜、９ｂは第２のＡｌ系配線膜
である。
【００１８】まず、表面に拡散層２が形成されたシリコ
ン基板１上に膜厚１．０μｍ程度の層間絶縁膜３が形成
される。公知のリソグラフィ技術、ドライエッチング技
術により、拡散層２に達するコンタクトホール４が層間
絶縁膜３に形成される。コンタクトホール４の径は０．
５μｍ程度である。
【００１９】続いて、例えばスパッタリングにより、
０．０２〜０．０６μｍ、例えば０．０３μｍ程度の膜
厚の第１のＴｉ膜５及び０．１５〜０．２２μｍ、例え
ば０．１８μｍ程度の膜厚の第１のＴｉＮ膜６が形成さ
れる。
【００２０】続いて、第１のＴｉＮ膜６のバリア性の向
上のために、５００〜６００℃、４０分間の窒素処理又
は窒素及び酸素雰囲気の炉内でアニール処理を行う。こ
の処理により、第１のＴｉＮ膜６の膜質が変化し、Ｔｉ
Ｎの結晶性が向上することと、ＴｉＮ粒界にＴｉＯxや
Ｔｉ（ＯＮ）xが取り込まれることにより、熱的、化学
的に安定なＴｉＮ膜６ａとなる。このＴｉＮ膜６ａは膜
中若しくは少なくとも膜表面に酸素を含んでいる。
【００２１】次に、同一雰囲気中で、大気にさらすこと
なく、好ましくは膜厚０．０６〜０．０８μｍ、例えば
０．０７μｍ程度の第２のＴｉＮ膜７と、好ましくは膜
厚０．０５〜０．０７μｍ、例えば０．０６μｍ程度の
第２のＴｉ膜８とＡｌ又はＡｌ合金からなるＡｌ系配線
膜（例えば、Ａｌ−Ｃｕ０．５％、Ａｌ−Ｓｉ０．５％
など）９を形成する。
【００２２】しかしながら、第２のＴｉＮ膜７の膜厚が
０．０５μｍより薄い場合は、コンタクトホール底部付
近のコンタクトホール側壁部に十分な厚さの第２のＴｉ
Ｎ膜７が付着せず、Ａｌのリフローが完全でなくボイド
が生じるという問題があり、また、０．１μｍより厚い
と第２のＴｉＮ膜７によりコンタクトホール上部が狭く
なり、Ａｌ系配線膜９がコンタクトホール内に入りにく
くなり、ボイドが生じるという問題がある。
【００２３】また、第２のＴｉ膜８の膜厚が０．０４μ
ｍより薄い場合は、コンタクトホール底部付近のコンタ
クトホール側壁部に十分な厚さの第２のＴｉ膜８が付着
せず、Ａｌのリフローが完全でなく、ボイドが生じると
いう問題があり、また、０．１２μｍより厚いと第２の
Ｔｉ膜８によりコンタクトホール上部が狭くなり、Ａｌ
系配線膜９がコンタクトホールに入りにくくなり、ボイ
ドが生じるという問題がある。
【００２４】また、Ａｌ系配線膜９は高温スパッタ法に
よって基板温度５０〜１５０℃、例えば１００℃で、好
ましくは０．２７〜０．３３μｍ、例えば０．３μｍの
厚さで、第１のＡｌ系配線膜９ａを形成し、続いて、基
板温度４７０℃で好ましくは０．２５〜０．６μｍ、例
えば０．３μｍの厚さで、第２のＡｌ系配線膜９ｂを形
成する。
【００２５】また、第２のＡｌ系配線膜９ｂの基板温度
が４５０℃より低いとＡｌのリフローが完全でなく、ボ
イドが生じるという問題がある。また、第１のＡｌ系配
線膜９ａの膜厚が０．２５μｍより薄いと、第２のＡｌ
系配線膜９ｂの膜表面が荒れて、局所的にＡｌのリフロ
ーされないコンタクトホールが生じ、且つ、コンタクト
ホール底部付近のコンタクトホール側壁部に十分な厚さ
の第１のＡｌ系配線膜９ａが付着せず、Ａｌのリフロー
が完全でなくボイドが生じるという問題があり、また、
０．５μｍより厚いと、第１のＡｌ系配線膜によりコン
タクトホール上部が狭くなり、第２のＡｌ系配線膜９ｂ
が入りにくくなるという問題がある。また、第２のＡｌ
系配線膜９ｂの膜厚が０．１７μｍより薄いと、第２の
Ａｌ系配線膜厚が不足し、且つ、Ａｌリフローに十分な
時間が与えられないので、ボイドが生じるという問題が
ある。
【００２６】このとき、第２のＴｉ膜８と第１のＡｌ系
配線膜９ａが反応して、Ｔｉ−Ａｌ合金膜８ａとなる。
この結果、コンタクトホール４内にボイドなく、拡散層
２にスパイクなく、Ａｌ系配線膜９ｂによって埋め込ま
れる。
【００２７】改質されたＴｉＮ膜６ａとＴｉ膜８との間
に別途ＴｉＮ膜７を形成する理由は、ＴｉＮ膜６ａの膜
中もしくは膜表面に含まれる酸素によってＴｉ膜８が酸
化され、Ａｌ系合金膜９との濡れ性が悪化し、ボイドが
生じるのを防ぐことにある。また、ＴｉＮ膜７上にさら
にＴｉ膜８を形成するのは、ＴｉＮ膜単独では、Ｔｉ膜
と比べると濡れ性が悪いので、０．５μｍ程度のコンタ
クトホール径ではある程度ボイドが生じてしまうからで
ある。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、Ａｌ系合金材料を０．５μｍ程度のコンタクト
ホールに埋め込む際、コンタクトホール内にボイドを発
生することなく、かつ、拡散層スパイクを発生すること
なく埋め込むことができる。
【００２９】また、請求項２に記載の本発明を用いるこ
とにより、より濡れ性のよい層であるＴｉ膜の酸化を防
止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造工程図である。
【図２】第１の従来技術の半導体装置の製造工程図であ
る。
【図３】第２の従来技術の半導体装置の製造工程の一部
断面図である。
【図４】従来技術の課題の説明に供する図である。
【符号の説明】
１ シリコン基板 ２ 拡散層 ３ 層間絶縁膜 ４ コンタクトホール ５ 第１のＴｉ膜 ６ 第１のＴｉＮ膜 ６ａ 改質ＴｉＮ膜 ７ 第２のＴｉＮ膜 ８ 第２のＴｉ膜 ９ａ 第１のＡｌ系配線膜 ９ｂ 第２のＡｌ系配線膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 表面に拡散層が形成されたシリコン基板
    上に堆積した層間絶縁膜にコンタクトホールを形成する
    工程と、 バリアメタルとしての第１の高融点金属膜及び第１の高
    融点金属の窒化膜を形成し、熱処理により、上記第１の
    高融点金属の窒化膜のバリア性を向上させる工程と、 第２の高融点金属の窒化膜及び第２の高融点金属膜及び
    第１のアルミニウムを含む配線膜を順次同一雰囲気中で
    形成した後、第２のアルミニウムを含む配線膜を上記コ
    ンタクトホールに埋設する工程とを有することを特徴と
    する、半導体装置の製造方法。
  2. 【請求項２】 上記第１の高融点金属膜及び第２の高融
    点金属膜はチタンであり、且つ、上記第１の高融点金属
    の窒化膜及び第２の高融点金属の窒化膜は窒化チタンで
    あることを特徴とする、請求項１に記載の半導体装置の
    製造方法。
JP18346598A 1998-06-30 1998-06-30 半導体装置の製造方法 Expired - Fee Related JP3625652B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18346598A JP3625652B2 (ja) 1998-06-30 1998-06-30 半導体装置の製造方法
US09/327,171 US6274487B1 (en) 1998-06-30 1999-06-07 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18346598A JP3625652B2 (ja) 1998-06-30 1998-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000021813A true JP2000021813A (ja) 2000-01-21
JP3625652B2 JP3625652B2 (ja) 2005-03-02

Family

ID=16136273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18346598A Expired - Fee Related JP3625652B2 (ja) 1998-06-30 1998-06-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6274487B1 (ja)
JP (1) JP3625652B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
US7384843B2 (en) 2004-12-14 2008-06-10 Samsung Electronics Co., Ltd. Method of fabricating flash memory device including control gate extensions
KR100859479B1 (ko) 2006-12-29 2008-09-24 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
JP2008300866A (ja) * 2008-08-01 2008-12-11 Denso Corp 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555455B1 (en) 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
JP3606095B2 (ja) * 1998-10-06 2005-01-05 セイコーエプソン株式会社 半導体装置の製造方法
US6316132B1 (en) * 1999-09-02 2001-11-13 Xilinx, Inc. Structure and method for preventing barrier failure
US20080174021A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same
PL2108067T3 (pl) * 2007-02-02 2013-06-28 Invista Tech Sarl Tkanina poliestrowa do poduszek powietrznych
CN101459121B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 通孔及通孔形成方法
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
TW201447990A (zh) * 2013-01-24 2014-12-16 Ps4 Luxco Sarl 半導體裝置及其製造方法
CN104299940A (zh) * 2013-07-19 2015-01-21 上海华虹宏力半导体制造有限公司 金属阻挡层的成膜方法
US10453747B2 (en) * 2017-08-28 2019-10-22 Globalfoundries Inc. Double barrier layer sets for contacts in semiconductor device
US11515256B2 (en) 2021-01-27 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
JPH05259116A (ja) 1992-03-11 1993-10-08 Sony Corp 配線形成方法及び配線形成装置
JPH0685084A (ja) 1992-08-31 1994-03-25 Sony Corp 接続形成方法
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
JP2570576B2 (ja) 1993-06-25 1997-01-08 日本電気株式会社 半導体装置の製造方法
KR960016231B1 (en) * 1993-09-15 1996-12-07 Hyundai Electronics Ind Semiconductor metal wire forming method
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5985759A (en) 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384843B2 (en) 2004-12-14 2008-06-10 Samsung Electronics Co., Ltd. Method of fabricating flash memory device including control gate extensions
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
KR100859479B1 (ko) 2006-12-29 2008-09-24 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
JP2008300866A (ja) * 2008-08-01 2008-12-11 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US6274487B1 (en) 2001-08-14
JP3625652B2 (ja) 2005-03-02

Similar Documents

Publication Publication Date Title
JP3974284B2 (ja) 半導体装置の製造方法
JP3625652B2 (ja) 半導体装置の製造方法
JPH10270552A (ja) 半導体デバイス
JP3104534B2 (ja) 半導体装置とその製法
JPH06260446A (ja) 配線構造の製造方法
JPH09186103A (ja) 金属配線の構造及びその形成方法
JP3252397B2 (ja) 配線形成方法
JPH08330427A (ja) 半導体素子の配線形成方法
JP2570576B2 (ja) 半導体装置の製造方法
JPH07130854A (ja) 配線構造体及びその形成方法
JP2560626B2 (ja) 半導体装置の製造方法
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JP3594888B2 (ja) 半導体装置及びその製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JP3087692B2 (ja) 半導体装置の製造方法
JP2730458B2 (ja) 半導体装置の製造方法
JPH0888224A (ja) 半導体装置およびその製造方法
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
JP3360835B2 (ja) 配線形成方法
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05299418A (ja) 半導体装置の製造方法
JPH05182926A (ja) 配線形成方法
JPH08111455A (ja) 配線形成方法
JPS63147346A (ja) 半導体集積回路装置
JPH0629404A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees