CN104299940A - 金属阻挡层的成膜方法 - Google Patents

金属阻挡层的成膜方法 Download PDF

Info

Publication number
CN104299940A
CN104299940A CN201310304219.6A CN201310304219A CN104299940A CN 104299940 A CN104299940 A CN 104299940A CN 201310304219 A CN201310304219 A CN 201310304219A CN 104299940 A CN104299940 A CN 104299940A
Authority
CN
China
Prior art keywords
layer
tin layer
tin
metal barrier
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310304219.6A
Other languages
English (en)
Inventor
刘善善
费强
李晓远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310304219.6A priority Critical patent/CN104299940A/zh
Publication of CN104299940A publication Critical patent/CN104299940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属阻挡层的成膜方法，包括步骤：1）在硅片上，进行通孔刻蚀；2）在通孔的侧壁和底部形成第一金属阻挡层，其中，第一金属阻挡层是由作为底层的Ti层和Ti层之上的第一TiN层所构成；3）在第一TiN层表面上，形成第二金属阻挡层，其中，第二金属阻挡层为第二TiN层，该第二TiN层中的氧气含量低于第一TiN层；4）退火处理。本发明能解决现有的通孔填充阻挡层产生空洞的问题，有效的提高产品良率。

Description

金属阻挡层的成膜方法
技术领域
本发明涉及一种半导体集成电路中的成膜方法，特别是涉及一种金属阻挡层的成膜方法。
背景技术
随着半导体器件向深亚微米尺寸发展，器件的密集程度和复杂程度都不断增加，同时对工艺制程的要求也越来越苛刻。通孔作为多层金属层互联以及器件与外界电路之间连接的通道，在器件构成中起着非常重要的作用。
现有通孔制作方法中，由于通孔的尺寸越来越小，导致所形成的接触通孔时，形成的阻挡层对衬底的粘附性变差，阻挡层应力变化较大，容易产生空洞，如图1所示。空洞的产生会导致通孔电阻偏高，影响器件性能，最终影响器件的产品良率。
发明内容
本发明要解决的技术问题是提供一种金属阻挡层的成膜方法，解决现有的通孔填充阻挡层产生空洞的问题，有效的提高产品良率。
为解决上述技术问题，本发明的金属阻挡层的成膜方法，包括步骤：
1）在硅片上，进行通孔刻蚀；
2）在通孔的侧壁和底部形成第一金属阻挡层，其中，第一金属阻挡层是由作为底层的Ti层和Ti层之上的第一TiN层所构成；
3）在第一TiN层表面上，形成第二金属阻挡层，其中，第二金属阻挡层为第二TiN层，该第二TiN层中的氧气含量低于第一TiN层；
4）退火处理。
所述步骤1）中，刻蚀的方法为干法刻蚀。
所述步骤2）中，形成第一金属阻挡层的方法包括：采用金属物理溅射成膜的方法形成Ti层后，采用金属化学气相沉积的方法形成第一TiN层；其中，溅射的温度为100～500℃，溅射的压力为1～10torr；沉积的温度为200～600℃，沉积的压力为1～10torr；
作为底层的Ti层的厚度为500～1000nm；第一TiN层的厚度为10～200nm。
所述步骤3）中，形成第二金属阻挡层的方法包括：采用金属化学气相沉积的方法形成第二TiN层（TiN单层）；其中，沉积的温度为200～600℃，沉积的压力为1～10torr；第二TiN层的厚度为10～200nm，并且第二TiN层的厚度大于第一TiN层。
所述步骤4）中，退火处理的方法包括：快速热处理方法，其中，快速热处理的条件为：热处理的温度500～800℃，压力500～1000torr，热处理的时间为10～60s。
本发明中，能解决现有的通孔填充阻挡层产生空洞的技术原理如下：
1）由于TiN薄膜本身应力大，成膜时会严重影响薄膜与衬底之间的粘结性，而且在TiN成膜时，与底层Ti层会产生Ti3N，Ti3N本身应力较TiN应力大，特别是在通孔边角处，TiN薄膜与底层薄膜粘结性很差，随着成膜应力的增大，薄膜容易产生脱落造成空洞；当有氧气存在时，TiN薄膜成膜时，氧分子会阻碍TiN与底层Ti层形成Ti3N，从而减少了空洞的形成；
2）Ti为密排六方结构，TiN为面心立方结构，Ti3N四方结构，其中，Ti3N的含量越高，Ti层厚度越小，对应力变化改变越大。然而，本发明中采用的阻挡层金属薄膜材料与衬底材料粘结性好，有效防止薄膜与衬底之间空洞的产生。
本发明的方法工艺简单高效，可用于通孔阻挡层的制作，并且通过采用多层阻挡层能防止后续的沉积钨工艺对侧壁的腐蚀及化学研磨对表层的伤害，同时能够大大减少阻挡层与基底空洞的产生。另外，通过本发明制作的通孔具有良好的阻挡层金属（barrier metal）台阶覆盖率（step coverage），并且能够满足后续钨刻蚀阻挡层厚度的要求，同时保证百分百钨填孔率，降低电阻，提高产品良率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1a-c是空洞的切片TEM图；
图2是本发明的工艺流程图；
图3是刻蚀出通孔后的示意图；
图4是形成钛层的示意图；
图5是形成氮化钛层的示意图；
图6是形成第二阻挡层的示意图；
图7a-d是本发明通孔切片的TEM图。
图中附图标记说明如下：
1为衬底硅，2为氧化层，3为通孔，4为Ti层，5为第一TiN层，6为第二TiN层。
具体实施方式
本发明的金属阻挡层的成膜方法，其流程图如图2所示，具体步骤包括：
1）在硅片上（如衬底硅1的氧化层2）上，采用干法刻蚀进行通孔3刻蚀（如图3所示）；
2）在通孔3的侧壁和底部形成第一金属阻挡层，其中，第一金属阻挡层是由作为底层的Ti层4和Ti层4之上的第一TiN层5所构成（如图4-5所示）；
另外，本步骤中的形成第一金属阻挡层的方法，可如下：
采用金属物理溅射成膜的方法形成Ti层4后，采用金属化学气相沉积的方法形成第一TiN层5；其中，溅射的温度为100～500℃，溅射的压力为1～10torr；沉积的温度为200～600℃，沉积的压力为1～10torr；
作为底层的Ti层4的厚度为500～1000nm；第一TiN层5的厚度为10～200nm；
3）在第一TiN层5表面上，采用金属化学气相沉积的方法形成第二金属阻挡层，即第二TiN层6（TiN单层）（如图6所示），其中，沉积的温度为200～600℃，沉积的压力为1～10torr；
第二TiN层6的厚度为10～200nm，并且第二TiN层6的厚度大于第一TiN层5、第二TiN层6中的氧气含量低于第一TiN层5；
4）采用快速热处理方法，进行退火处理。其中，快速热处理的条件为：热处理的温度500～800℃，压力500～1000torr，热处理的时间为10～60s。
按照上述步骤进行，能获得金属阻挡层，且能解决现有的通孔填充阻挡层产生空洞的问题，有效的提高产品良率，如图7所示，改良后的阻挡层能够与底层之间没有空洞出现。
另外，按照本发明的方法进行通孔制作时，对通孔的台阶覆盖率较好并且能够满足后续钨刻蚀阻挡层厚度的要求，同时也能满足钨填充通孔的填孔率，降低电阻。

Claims (7)

1.一种金属阻挡层的成膜方法，其特征在于，包括步骤：
1）在硅片上，进行通孔刻蚀；
2）在通孔的侧壁和底部形成第一金属阻挡层，其中，第一金属阻挡层是由作为底层的Ti层和Ti层之上的第一TiN层所构成；
3）在第一TiN层表面上，形成第二金属阻挡层，其中，第二金属阻挡层为第二TiN层，该第二TiN层中的氧气含量低于第一TiN层；
4）退火处理。
2.如权利要求1所述的方法，其特征在于：所述步骤1）中，刻蚀的方法为干法刻蚀。
3.如权利要求1所述的方法，其特征在于：所述步骤2）中，形成第一金属阻挡层的方法包括：采用金属物理溅射成膜的方法形成Ti层后，采用金属化学气相沉积的方法形成第一TiN层；
其中，溅射的温度为100～500℃，溅射的压力为1～10torr；沉积的温度为200～600℃，沉积的压力为1～10torr。
4.如权利要求1所述的方法，其特征在于：所述步骤2）中，作为底层的Ti层的厚度为500～1000nm；第一TiN层的厚度为10～200nm。
5.如权利要求1所述的方法，其特征在于：所述步骤3）中，形成第二金属阻挡层的方法包括：采用金属化学气相沉积的方法形成第二TiN层；
其中，沉积的温度为200～600℃，沉积的压力为1～10torr。
6.如权利要求1所述的方法，其特征在于：所述步骤3）中，第二TiN层的厚度为10～200nm，并且第二TiN层的厚度大于第一TiN层。
7.如权利要求1所述的方法，其特征在于：所述步骤4）中，退火处理的方法包括：快速热处理方法；
其中，快速热处理的条件为：热处理的温度500～800℃，压力500～1000torr，热处理的时间为10～60s。
CN201310304219.6A 2013-07-19 2013-07-19 金属阻挡层的成膜方法 Pending CN104299940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310304219.6A CN104299940A (zh) 2013-07-19 2013-07-19 金属阻挡层的成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310304219.6A CN104299940A (zh) 2013-07-19 2013-07-19 金属阻挡层的成膜方法

Publications (1)

Publication Number Publication Date
CN104299940A true CN104299940A (zh) 2015-01-21

Family

ID=52319610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310304219.6A Pending CN104299940A (zh) 2013-07-19 2013-07-19 金属阻挡层的成膜方法

Country Status (1)

Country Link
CN (1) CN104299940A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123670A (zh) * 2016-02-25 2017-09-01 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法
CN107980171A (zh) * 2016-12-23 2018-05-01 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
CN109994424A (zh) * 2019-03-26 2019-07-09 上海华力集成电路制造有限公司 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6274487B1 (en) * 1998-06-30 2001-08-14 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
CN101459121A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 通孔及通孔形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6274487B1 (en) * 1998-06-30 2001-08-14 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
CN101459121A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 通孔及通孔形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123670A (zh) * 2016-02-25 2017-09-01 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法
CN107980171A (zh) * 2016-12-23 2018-05-01 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
CN109994424A (zh) * 2019-03-26 2019-07-09 上海华力集成电路制造有限公司 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法
CN109994424B (zh) * 2019-03-26 2021-10-15 上海华力集成电路制造有限公司 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法

Similar Documents

Publication Publication Date Title
US20070218677A1 (en) Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines
JP2012514319A5 (zh)
WO2013049223A3 (en) Insensitive dry removal process for semiconductor integration
CN102938378A (zh) 半导体器件及其制造方法
JP2012202786A5 (zh)
CN104299940A (zh) 金属阻挡层的成膜方法
CN103681269A (zh) 选择性形成高k介质层的方法
CN104241131B (zh) 金属栅极晶体管的形成方法
CN104064511B (zh) 硅片接触孔工艺方法
CN104253087B (zh) 铝金属工艺接触孔的填充方法
US9230863B2 (en) Method for producing integrated circuit with smaller grains of tungsten
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN105590859A (zh) 半导体结构及其形成方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN104282550B (zh) 肖特基二极管的制造方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN102867749B (zh) Mos晶体管的形成方法
CN103700622A (zh) 硅通孔的形成方法
CN103633012A (zh) 改善硅片翘曲度的方法
CN105336593B (zh) 栅极的制作方法及存储器的制作方法
CN104183483B (zh) 沟槽型肖特基二极管的制备方法
CN103794481A (zh) 高k金属栅极结构及其制造方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法
CN104241129B (zh) 金属栅极晶体管的形成方法
CN105448861B (zh) 芯片、其制作方法及层叠芯片的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150121

RJ01 Rejection of invention patent application after publication