JP2000012869A - 薄膜トランジスタ及びそれを用いた表示装置 - Google Patents
薄膜トランジスタ及びそれを用いた表示装置Info
- Publication number
- JP2000012869A JP2000012869A JP17711398A JP17711398A JP2000012869A JP 2000012869 A JP2000012869 A JP 2000012869A JP 17711398 A JP17711398 A JP 17711398A JP 17711398 A JP17711398 A JP 17711398A JP 2000012869 A JP2000012869 A JP 2000012869A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- channel
- gate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 能動層の厚みに起因する段差によって生じる
層間絶縁膜の窪みあるいは空隙が生じることによるＴＦ
Ｔ特性の劣化を防止するとともに、そのＴＦＴをスイッ
チング素子として用いた良好な表示を得ることができる
表示装置を提供する。 【解決手段】 絶縁性基板１上に、ゲート電極２、ゲー
ト絶縁膜３を形成し、その上に多結晶シリコン膜からな
る能動層４を形成する。このとき、ゲート電極２上であ
って、チャネル長方向に対して垂直に突起部４ａ，４ｂ
を形成して、層間絶縁膜９に生じた窪みあるいは空隙に
電荷等が蓄積されることにより発生するリーク電流を抑
制する。
層間絶縁膜の窪みあるいは空隙が生じることによるＴＦ
Ｔ特性の劣化を防止するとともに、そのＴＦＴをスイッ
チング素子として用いた良好な表示を得ることができる
表示装置を提供する。 【解決手段】 絶縁性基板１上に、ゲート電極２、ゲー
ト絶縁膜３を形成し、その上に多結晶シリコン膜からな
る能動層４を形成する。このとき、ゲート電極２上であ
って、チャネル長方向に対して垂直に突起部４ａ，４ｂ
を形成して、層間絶縁膜９に生じた窪みあるいは空隙に
電荷等が蓄積されることにより発生するリーク電流を抑
制する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor、以下、「ＴＦＴ」と称す
る。）及びそのＴＦＴをスイッチング素子として用いた
表示装置に関する。
（Thin Film Transistor、以下、「ＴＦＴ」と称す
る。）及びそのＴＦＴをスイッチング素子として用いた
表示装置に関する。
【０００２】
【従来の技術】近年、駆動ドライバ素子あるいは画素駆
動素子として多結晶シリコン膜を能動層として用いたＴ
ＦＴ及びそのＴＦＴをスイッチング素子として用いた表
示装置の開発が進められている。
動素子として多結晶シリコン膜を能動層として用いたＴ
ＦＴ及びそのＴＦＴをスイッチング素子として用いた表
示装置の開発が進められている。
【０００３】表示装置としては例えばＴＦＴ基板とそれ
に対向して配置された基板とからなる一対の基板を備え
たアクティブマトリクス型液晶表示装置（Liquid Cryst
al Display：以下、「ＬＣＤ」と称する。）の開発が進
められている。図７に一般的な表示画素部の平面図を示
し、図８に図７中のＤ−Ｄ線に沿ったＬＣＤの断面図を
示し、図９に図７中のＥ−Ｅ線に沿ったＬＣＤの断面図
を示す。また、図１０に従来のＴＦＴのＶｇ−Ｉｄ特性
図を示す。図１０において横軸はゲート電圧Ｖｇを示
し、縦軸はドレイン電流Ｉｄを示す。
に対向して配置された基板とからなる一対の基板を備え
たアクティブマトリクス型液晶表示装置（Liquid Cryst
al Display：以下、「ＬＣＤ」と称する。）の開発が進
められている。図７に一般的な表示画素部の平面図を示
し、図８に図７中のＤ−Ｄ線に沿ったＬＣＤの断面図を
示し、図９に図７中のＥ−Ｅ線に沿ったＬＣＤの断面図
を示す。また、図１０に従来のＴＦＴのＶｇ−Ｉｄ特性
図を示す。図１０において横軸はゲート電圧Ｖｇを示
し、縦軸はドレイン電流Ｉｄを示す。
【０００４】図７に示すように、表示画素部のＴＦＴ
は、走査信号を供給する走査信号線４０と映像信号を供
給する映像信号線５０との交差点付近に設けられてお
り、そのソース５は表示電極１３に接続されている。
は、走査信号を供給する走査信号線４０と映像信号を供
給する映像信号線５０との交差点付近に設けられてお
り、そのソース５は表示電極１３に接続されている。
【０００５】図８及び図９に従ってＴＦＴの構造につい
て説明する。
て説明する。
【０００６】石英ガラス、無アルカリガラス等からなる
絶縁性基板１上に、クロム（Ｃｒ）、モリブデン（Ｍ
ｏ）などの高融点金属からなるゲート電極２、ゲート絶
縁膜３、及び多結晶シリコン膜からなる能動層４を順に
形成する。
絶縁性基板１上に、クロム（Ｃｒ）、モリブデン（Ｍ
ｏ）などの高融点金属からなるゲート電極２、ゲート絶
縁膜３、及び多結晶シリコン膜からなる能動層４を順に
形成する。
【０００７】その能動層４には、ゲート電極２上のチャ
ネル７と、チャネル７の両側に、チャネル７上のストッ
パ８をマスクにしてイオン注入されて形成されるソース
５及びドレイン６が設けられている。
ネル７と、チャネル７の両側に、チャネル７上のストッ
パ８をマスクにしてイオン注入されて形成されるソース
５及びドレイン６が設けられている。
【０００８】そして、ゲート絶縁膜３、能動層４及びＳ
ｉＯ2膜等の絶縁膜からなるストッパ８上の全面に、Ｃ
ＶＤ法を用いてＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順
に積層された層間絶縁膜９を形成し、ドレイン６に対応
して設けたコンタクトホールにＡｌ等の金属を充填して
ドレイン電極１０を形成する。更に表面を平坦にする平
坦化絶縁膜１１を形成する。そして、その平坦化絶縁膜
１１のソース５に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース５とコンタ
クトしたＩＴＯ（Indium Thin Oxide）から成りソース
電極１２を兼ねた表示電極１３を平坦化絶縁膜１１上に
形成する。そしてその表示電極１３の上に、液晶１４を
配向する配向膜１５を形成する。
ｉＯ2膜等の絶縁膜からなるストッパ８上の全面に、Ｃ
ＶＤ法を用いてＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順
に積層された層間絶縁膜９を形成し、ドレイン６に対応
して設けたコンタクトホールにＡｌ等の金属を充填して
ドレイン電極１０を形成する。更に表面を平坦にする平
坦化絶縁膜１１を形成する。そして、その平坦化絶縁膜
１１のソース５に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース５とコンタ
クトしたＩＴＯ（Indium Thin Oxide）から成りソース
電極１２を兼ねた表示電極１３を平坦化絶縁膜１１上に
形成する。そしてその表示電極１３の上に、液晶１４を
配向する配向膜１５を形成する。
【０００９】こうして作成されたＴＦＴを備えた絶縁性
基板１と、この基板１に対向した対向電極２１及び配向
膜２２を備えた対向基板２０とを周辺をシール接着剤２
３により接着し、形成された空隙に液晶１４を充填して
ＬＣＤが完成する。
基板１と、この基板１に対向した対向電極２１及び配向
膜２２を備えた対向基板２０とを周辺をシール接着剤２
３により接着し、形成された空隙に液晶１４を充填して
ＬＣＤが完成する。
【００１０】
【発明が解決しようとする課題】ところが、層間絶縁膜
９を形成する際に、能動層４の厚みによる段差に起因し
て、ゲート電極２上の能動層４のエッジ部分において、
層間絶縁膜９に図８に示すように窪み６０ができたりあ
るいは空隙６１ができてしまっていた。そうすると、そ
の窪み６０あるいは空隙６１に、電荷あるいはイオンな
どが入り込んでその部分に蓄積されてしまい、その近傍
の能動層にチャネルが形成される。そのため、図１０の
実線で示すように、ＴＦＴの特性において、閾値が負方
向に部分的にシフトしたいわゆるこぶ状の特性になって
しまい、例えばＬＣＤのスイッチング素子として用いた
場合に輝点や先欠陥を引き起こすという欠点があった。
９を形成する際に、能動層４の厚みによる段差に起因し
て、ゲート電極２上の能動層４のエッジ部分において、
層間絶縁膜９に図８に示すように窪み６０ができたりあ
るいは空隙６１ができてしまっていた。そうすると、そ
の窪み６０あるいは空隙６１に、電荷あるいはイオンな
どが入り込んでその部分に蓄積されてしまい、その近傍
の能動層にチャネルが形成される。そのため、図１０の
実線で示すように、ＴＦＴの特性において、閾値が負方
向に部分的にシフトしたいわゆるこぶ状の特性になって
しまい、例えばＬＣＤのスイッチング素子として用いた
場合に輝点や先欠陥を引き起こすという欠点があった。
【００１１】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、ＴＦＴの閾値電圧の安定したＴ
ＦＴを得るとともに、輝点や線欠陥のない良好な表示を
得ることができる表示装置を提供することを目的とす
る。
て為されたものであり、ＴＦＴの閾値電圧の安定したＴ
ＦＴを得るとともに、輝点や線欠陥のない良好な表示を
得ることができる表示装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明のＴＦＴは、ゲー
ト電極、ゲート絶縁膜、チャネルを有する半導体膜、及
び層間絶縁膜を積層して成っており、前記半導体膜はチ
ャネル長方向に対して垂直方向に突起部を有し、該突起
部は前記ゲート電極と重畳しており、該突起部のチャネ
ル長方向の幅は前記チャネルのチャネル長よりも短いも
のである。
ト電極、ゲート絶縁膜、チャネルを有する半導体膜、及
び層間絶縁膜を積層して成っており、前記半導体膜はチ
ャネル長方向に対して垂直方向に突起部を有し、該突起
部は前記ゲート電極と重畳しており、該突起部のチャネ
ル長方向の幅は前記チャネルのチャネル長よりも短いも
のである。
【００１３】また、ゲート電極、ゲート絶縁膜、チャネ
ルを有する半導体膜、及び層間絶縁膜を積層して成って
おり、前記半導体膜は一の導電型を有するソース及びド
レインを備えるとともにチャネル長方向に対して垂直な
方向に突起部を有し、該突起部のチャネル長方向の幅は
前記チャネルのチャネル長よりも短く、前記突起部の先
端の前記半導体膜に他の導電型の不純物領域からなるブ
ロッキング層を備えたものである。
ルを有する半導体膜、及び層間絶縁膜を積層して成って
おり、前記半導体膜は一の導電型を有するソース及びド
レインを備えるとともにチャネル長方向に対して垂直な
方向に突起部を有し、該突起部のチャネル長方向の幅は
前記チャネルのチャネル長よりも短く、前記突起部の先
端の前記半導体膜に他の導電型の不純物領域からなるブ
ロッキング層を備えたものである。
【００１４】更に、複数のゲート電極、ゲート絶縁膜、
前記ゲート電極間を跨いで設けられチャネル長方向と垂
直方向に突起部を有した一の導電型の半導体膜、及び層
間絶縁膜を積層して成っており、前記ゲート電極間であ
って該ゲート電極との非重畳の前記突起部に他の導電型
の不純物領域からなるブロッキング層を備えたものであ
る。
前記ゲート電極間を跨いで設けられチャネル長方向と垂
直方向に突起部を有した一の導電型の半導体膜、及び層
間絶縁膜を積層して成っており、前記ゲート電極間であ
って該ゲート電極との非重畳の前記突起部に他の導電型
の不純物領域からなるブロッキング層を備えたものであ
る。
【００１５】また、本発明の表示装置は、上述のＴＦＴ
を備えた表示装置である。
を備えた表示装置である。
【００１６】
【発明の実施の形態】＜第１の実施の形態＞以下に本発
明のＴＦＴを備えたＬＣＤについて図１及び図２に従っ
て説明する。
明のＴＦＴを備えたＬＣＤについて図１及び図２に従っ
て説明する。
【００１７】図１に本発明のＴＦＴを採用したＬＣＤの
表示画素部の平面図を示し、図２に図１中のＡ−Ａ線に
沿ったＬＣＤの断面図を示す。
表示画素部の平面図を示し、図２に図１中のＡ−Ａ線に
沿ったＬＣＤの断面図を示す。
【００１８】図１に示すように、走査信号線４０と映像
信号５０との交差点付近に、表示電極１３を接続したＴ
ＦＴが設けられている。
信号５０との交差点付近に、表示電極１３を接続したＴ
ＦＴが設けられている。
【００１９】従来のＴＦＴの構造と異なる点は、ＴＦＴ
の能動層の形状において、ゲート電極上にチャネル長方
向に対して垂直な突起部が形成されている点である。
の能動層の形状において、ゲート電極上にチャネル長方
向に対して垂直な突起部が形成されている点である。
【００２０】石英ガラス、無アルカリガラス等からなる
絶縁性基板１上に、Ｃｒ、Ｍｏなどの高融点金属からな
るゲート電極２、ＳｉＯ2膜、ＳｉＮ膜等からなるゲー
ト絶縁膜３、及び多結晶シリコン膜からなる能動層４を
順に形成する。
絶縁性基板１上に、Ｃｒ、Ｍｏなどの高融点金属からな
るゲート電極２、ＳｉＯ2膜、ＳｉＮ膜等からなるゲー
ト絶縁膜３、及び多結晶シリコン膜からなる能動層４を
順に形成する。
【００２１】このとき、多結晶シリコン膜からなる能動
層４は図１に示すように、ゲート電極２上であってチャ
ネル長方向（図中左右方向）に対して垂直に突起部４
ａ，４ｂを有するように形成されている。図１に示すよ
うにゲート電極が２つであるいわゆるダブルゲート構造
の場合にはそれぞれのゲート電極２上に突起部４ａ，４
ｂを形成する。
層４は図１に示すように、ゲート電極２上であってチャ
ネル長方向（図中左右方向）に対して垂直に突起部４
ａ，４ｂを有するように形成されている。図１に示すよ
うにゲート電極が２つであるいわゆるダブルゲート構造
の場合にはそれぞれのゲート電極２上に突起部４ａ，４
ｂを形成する。
【００２２】その能動層４には、ゲート電極２上のチャ
ネル７と、チャネル７の両側に、チャネル７上にＳｉＯ
2膜などの絶縁膜からなるストッパ８を形成する。この
とき突起部４ａ，４ｂ上にもストッパ８が形成される。
それをマスクにしてイオン注入することによりソース５
及びドレイン６が形成される。
ネル７と、チャネル７の両側に、チャネル７上にＳｉＯ
2膜などの絶縁膜からなるストッパ８を形成する。この
とき突起部４ａ，４ｂ上にもストッパ８が形成される。
それをマスクにしてイオン注入することによりソース５
及びドレイン６が形成される。
【００２３】そして、ゲート絶縁膜３、能動層４及びＳ
ｉＯ2膜等の絶縁膜からなるストッパ８上の全面に、Ｃ
ＶＤ法を用いてＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順
に積層された層間絶縁膜９を形成し、ドレイン６に対応
して設けたコンタクトホールにＡｌ等の金属を充填して
ドレイン電極１０を形成する。更に表面を平坦にする平
坦化絶縁膜１１を形成する。そして、その平坦化絶縁膜
１１のソース５に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース５とコンタ
クトしたＩＴＯから成りソース電極１２を兼ねた表示電
極１３を平坦化絶縁膜１１上に形成する。そしてその表
示電極１３の上に、液晶１４を配向する配向膜１５を形
成する。
ｉＯ2膜等の絶縁膜からなるストッパ８上の全面に、Ｃ
ＶＤ法を用いてＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順
に積層された層間絶縁膜９を形成し、ドレイン６に対応
して設けたコンタクトホールにＡｌ等の金属を充填して
ドレイン電極１０を形成する。更に表面を平坦にする平
坦化絶縁膜１１を形成する。そして、その平坦化絶縁膜
１１のソース５に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース５とコンタ
クトしたＩＴＯから成りソース電極１２を兼ねた表示電
極１３を平坦化絶縁膜１１上に形成する。そしてその表
示電極１３の上に、液晶１４を配向する配向膜１５を形
成する。
【００２４】こうして作成されたＴＦＴを備えた絶縁性
基板１と、この基板１に対向した対向電極２１及び配向
膜２２を備えた対向基板２０とを周辺をシール接着剤２
３により接着し、形成された空隙に液晶１４を充填して
ＬＣＤが完成する。
基板１と、この基板１に対向した対向電極２１及び配向
膜２２を備えた対向基板２０とを周辺をシール接着剤２
３により接着し、形成された空隙に液晶１４を充填して
ＬＣＤが完成する。
【００２５】上述のように突起部４ａ，４ｂを設けるこ
とにより、従来のようにＴＦＴの特性において負にシフ
トしたいわゆるこぶ状の特性となることを防止できる。
とにより、従来のようにＴＦＴの特性において負にシフ
トしたいわゆるこぶ状の特性となることを防止できる。
【００２６】即ち、突起部４ａ，４ｂを能動層４に設け
ることにより、多結晶シリコンの厚みによる段差に起因
して多結晶シリコン上の層間絶縁膜９に窪みあるいは空
隙が発生したとしても、それが突起部４ａ，４ｂによっ
て形成される端部である突起部の全周縁に発生すること
は確率的に極めて低いこと、また、チャネル中を流れる
電流はソース５からドレイン６へのチャネル長方向に直
進して流れることから突起部４ａ，４ｂに例え窪みある
いは空隙が発生したとしてもＴＦＴの特性には影響しな
いことから、負にシフトしたいわゆるこぶ状の特性とな
ることを防止できる。
ることにより、多結晶シリコンの厚みによる段差に起因
して多結晶シリコン上の層間絶縁膜９に窪みあるいは空
隙が発生したとしても、それが突起部４ａ，４ｂによっ
て形成される端部である突起部の全周縁に発生すること
は確率的に極めて低いこと、また、チャネル中を流れる
電流はソース５からドレイン６へのチャネル長方向に直
進して流れることから突起部４ａ，４ｂに例え窪みある
いは空隙が発生したとしてもＴＦＴの特性には影響しな
いことから、負にシフトしたいわゆるこぶ状の特性とな
ることを防止できる。
【００２７】こうして、負方向へのシフトした特性を防
止することができるため、図１０の点線で示すような良
好な特性のＴＦＴを得ることができる。従って、そのＴ
ＦＴを用いたＬＣＤにおいてもリーク電流を低減させる
ことができ、輝点や線欠陥のない良好な表示装置を得る
ことができる。 ＜第２の実施の形態＞以下に本発明の第２実施形態につ
いて図３及び図４に従って説明する。
止することができるため、図１０の点線で示すような良
好な特性のＴＦＴを得ることができる。従って、そのＴ
ＦＴを用いたＬＣＤにおいてもリーク電流を低減させる
ことができ、輝点や線欠陥のない良好な表示装置を得る
ことができる。 ＜第２の実施の形態＞以下に本発明の第２実施形態につ
いて図３及び図４に従って説明する。
【００２８】図３に本発明の第２実施形態の表示画素部
における平面図を示し、図４に図３中のＣ−Ｃ線に沿っ
た断面図を示す。なお、図３中、Ｄ−Ｄ線に沿った断面
図は前述の図９と同じであるので省略する。
における平面図を示し、図４に図３中のＣ−Ｃ線に沿っ
た断面図を示す。なお、図３中、Ｄ−Ｄ線に沿った断面
図は前述の図９と同じであるので省略する。
【００２９】図３及び図４に示すように、第２実施形態
のＴＦＴ構造は、第１実施形態に示した構造と能動層の
構造が異なっている。
のＴＦＴ構造は、第１実施形態に示した構造と能動層の
構造が異なっている。
【００３０】即ち、ゲート絶縁膜３上に多結晶シリコン
膜にて能動層４を形成する際に、第１の実施形態と同様
にゲート電極２上に突起部４ａ，４ｂを設けるととも
に、その突起部のうちゲート電極先端方向に延在させた
突起部４ｂの先端であってゲート電極２と重畳しない箇
所４ｃにも多結晶シリコン膜を残存させるようにパター
ン化し、その領域４ｃにはソース５及びドレイン６に注
入された不純物の導電型とは異なる導電型の不純物を注
入した構造である。ソース５及びドレイン６にｎ型の不
純物、例えばリン（Ｐ）等の不純物を注入した場合に
は、領域４ｃにはｐ型の不純物、例えばＢ（ボロン）を
注入する。従って、突起部４ｂの先端はゲート電極２の
先端まで形成されておりその先には異導電型の領域４ｃ
が接続されている。領域４ｃをブロッキング層と称す
る。なお、このブロッキング層４ｃは、図３に示すよう
にゲート電極の先端側の突起部４ａの先端に形成される
ことに限定されるものではなく、突起部４ａの先端に形
成されていても良い。
膜にて能動層４を形成する際に、第１の実施形態と同様
にゲート電極２上に突起部４ａ，４ｂを設けるととも
に、その突起部のうちゲート電極先端方向に延在させた
突起部４ｂの先端であってゲート電極２と重畳しない箇
所４ｃにも多結晶シリコン膜を残存させるようにパター
ン化し、その領域４ｃにはソース５及びドレイン６に注
入された不純物の導電型とは異なる導電型の不純物を注
入した構造である。ソース５及びドレイン６にｎ型の不
純物、例えばリン（Ｐ）等の不純物を注入した場合に
は、領域４ｃにはｐ型の不純物、例えばＢ（ボロン）を
注入する。従って、突起部４ｂの先端はゲート電極２の
先端まで形成されておりその先には異導電型の領域４ｃ
が接続されている。領域４ｃをブロッキング層と称す
る。なお、このブロッキング層４ｃは、図３に示すよう
にゲート電極の先端側の突起部４ａの先端に形成される
ことに限定されるものではなく、突起部４ａの先端に形
成されていても良い。
【００３１】このブロッキング層４ｃの形成は次のよう
に行う。
に行う。
【００３２】まず、ストッパ８をゲート電極２をマスク
として背面露光により形成した後、ブロッキング層４ｃ
をレジストでマスクをする。このレジストはＬＣＤの周
辺に配置したｎチャネル及びｐチャネルからなるＴＦＴ
を備えた駆動回路を形成する際に同時に形成するため製
造工程の増加にはならない。即ち、ソース５及びドレイ
ン６を形成時の同型の不純物を注入する際のマスクパタ
ーンにブロッキング層４ｃを覆うパターンを形成してお
けばよいので工程は増加しない。
として背面露光により形成した後、ブロッキング層４ｃ
をレジストでマスクをする。このレジストはＬＣＤの周
辺に配置したｎチャネル及びｐチャネルからなるＴＦＴ
を備えた駆動回路を形成する際に同時に形成するため製
造工程の増加にはならない。即ち、ソース５及びドレイ
ン６を形成時の同型の不純物を注入する際のマスクパタ
ーンにブロッキング層４ｃを覆うパターンを形成してお
けばよいので工程は増加しない。
【００３３】次に、そのレジスト及びストッパ８をマス
クにソース５及びドレイン６に不純物を注入する。その
後、レジストを除去し、今度はブロッキング層４ｃに対
応した位置に開口部を有するレジストを周辺駆動回路形
成と同時に形成して、ソース５及びドレイン６に注入し
た不純物の型と異なる導電型の不純物をブロッキング層
４ｃに注入する。そうしてレジストを除去して順次層間
絶縁膜９、平坦化絶縁膜１１を形成していく。
クにソース５及びドレイン６に不純物を注入する。その
後、レジストを除去し、今度はブロッキング層４ｃに対
応した位置に開口部を有するレジストを周辺駆動回路形
成と同時に形成して、ソース５及びドレイン６に注入し
た不純物の型と異なる導電型の不純物をブロッキング層
４ｃに注入する。そうしてレジストを除去して順次層間
絶縁膜９、平坦化絶縁膜１１を形成していく。
【００３４】このように、ソース５及びドレイン６とは
異なる導電型の不純物を注入してブロッキング層４ｃを
設けることにより、多結晶シリコン膜４上に層間絶縁膜
９をＣＶＤ法にて形成した際に、窪みあるいは空隙が生
じて電荷等が蓄積して電流が流れるようになったとして
も、周縁に位置するブロッキング層４ｃによって電流が
流れることが抑制されるため、いわゆるこぶ状のＴＦＴ
特性が発生することを防止できる。
異なる導電型の不純物を注入してブロッキング層４ｃを
設けることにより、多結晶シリコン膜４上に層間絶縁膜
９をＣＶＤ法にて形成した際に、窪みあるいは空隙が生
じて電荷等が蓄積して電流が流れるようになったとして
も、周縁に位置するブロッキング層４ｃによって電流が
流れることが抑制されるため、いわゆるこぶ状のＴＦＴ
特性が発生することを防止できる。
【００３５】従って、図１０の点線で示すような良好な
特性のＴＦＴを得ることができる。従って、そのＴＦＴ
を用いた表示装置においてもリーク電流を低減させるこ
とができ、輝点や線欠陥のない良好な表示を得ることが
できる。 ＜第３の実施の形態＞以下に、本発明の第３実施形態を
図５及び図６に従って説明する。 図５に本発明の第３
実施形態の表示画素部平面図を示し、図６に図５中のＥ
−Ｅ線に沿った断面図を示す。
特性のＴＦＴを得ることができる。従って、そのＴＦＴ
を用いた表示装置においてもリーク電流を低減させるこ
とができ、輝点や線欠陥のない良好な表示を得ることが
できる。 ＜第３の実施の形態＞以下に、本発明の第３実施形態を
図５及び図６に従って説明する。 図５に本発明の第３
実施形態の表示画素部平面図を示し、図６に図５中のＥ
−Ｅ線に沿った断面図を示す。
【００３６】図５及び図６に示すように、本実施の形態
が第２実施形態と異なる点は、ゲート電極を複数備えた
ＴＦＴであって、そのゲート電極間に跨って突起部４
ａ，４ｂが形成されており、その突起部４ａ，４ｂのう
ちゲート電極間に位置する領域にソース５及びドレイン
６に注入された不純物の導電型と異なる導電型の不純物
が注入されている点である。
が第２実施形態と異なる点は、ゲート電極を複数備えた
ＴＦＴであって、そのゲート電極間に跨って突起部４
ａ，４ｂが形成されており、その突起部４ａ，４ｂのう
ちゲート電極間に位置する領域にソース５及びドレイン
６に注入された不純物の導電型と異なる導電型の不純物
が注入されている点である。
【００３７】図６に示すように、絶縁性基板１上にゲー
ト電極２、ゲート絶縁膜３を順に形成し、その上に多結
晶シリコン膜４を形成する。このとき、第１及び第２の
実施の形態で示した突起部４ａ，４ｂに加えてゲート電
極２間にも突起部４ｄ，４ｅを設ける。即ち、ゲート電
極間に跨って突起部を形成する。そしてその突起部のう
ち４ｄ，４ｅに、ソース５及びドレイン６に注入した導
電型と異なる導電型の不純物を注入してブロッキング層
４ｄ，４ｅを形成する。
ト電極２、ゲート絶縁膜３を順に形成し、その上に多結
晶シリコン膜４を形成する。このとき、第１及び第２の
実施の形態で示した突起部４ａ，４ｂに加えてゲート電
極２間にも突起部４ｄ，４ｅを設ける。即ち、ゲート電
極間に跨って突起部を形成する。そしてその突起部のう
ち４ｄ，４ｅに、ソース５及びドレイン６に注入した導
電型と異なる導電型の不純物を注入してブロッキング層
４ｄ，４ｅを形成する。
【００３８】その形成は、第２実施形態と同様に、ソー
ス５及びドレイン６に不純物を注入する際にブロッキン
グ層４ｄ，４ｅ上を周辺駆動回路のＴＦＴ形成と同時に
マスクしておき、その後逆にブロッキング層４ｄ，４ｅ
を開口部としたレジストをマスクとして異なる導電型の
不純物を注入することによって形成される。
ス５及びドレイン６に不純物を注入する際にブロッキン
グ層４ｄ，４ｅ上を周辺駆動回路のＴＦＴ形成と同時に
マスクしておき、その後逆にブロッキング層４ｄ，４ｅ
を開口部としたレジストをマスクとして異なる導電型の
不純物を注入することによって形成される。
【００３９】このように、ブロッキング層４ｄ，４ｅを
ゲート電極間に位置する能動層の突起部に設けることに
より、多結晶シリコン膜の厚みに起因する突起部４ａ，
４ｂ，４ｄ，４ｅの段差によって、その上に積層する層
間絶縁膜９に窪みあるいは空隙が生じても、突起部４
ａ，４ｂ，４ｄ，４ｅの周縁を流れるはそのブロッキン
グ層４ｄ，４ｅによって遮断されるため電流が流れるこ
とは抑制される。
ゲート電極間に位置する能動層の突起部に設けることに
より、多結晶シリコン膜の厚みに起因する突起部４ａ，
４ｂ，４ｄ，４ｅの段差によって、その上に積層する層
間絶縁膜９に窪みあるいは空隙が生じても、突起部４
ａ，４ｂ，４ｄ，４ｅの周縁を流れるはそのブロッキン
グ層４ｄ，４ｅによって遮断されるため電流が流れるこ
とは抑制される。
【００４０】従って、ＴＦＴ特性において、図１０に実
線で示すような負方向にシフトしリーク電流が発生する
こぶ状の特性を防止することができる。このＴＦＴをＬ
ＣＤのスイッチング駆動素子として用いることによっ
て、輝点等の欠点が生じることなく良好な表示を得るこ
とができる。
線で示すような負方向にシフトしリーク電流が発生する
こぶ状の特性を防止することができる。このＴＦＴをＬ
ＣＤのスイッチング駆動素子として用いることによっ
て、輝点等の欠点が生じることなく良好な表示を得るこ
とができる。
【００４１】なお、上述の各実施の形態においては、本
発明のＴＦＴをＬＣＤに用いた場合について示したが、
本発明はそれに限定されるものではなく、例えば有機Ｅ
Ｌ（Electro Luminescence）表示装置にも採用が可能で
あり、上述の効果と同様の効果が得られる。
発明のＴＦＴをＬＣＤに用いた場合について示したが、
本発明はそれに限定されるものではなく、例えば有機Ｅ
Ｌ（Electro Luminescence）表示装置にも採用が可能で
あり、上述の効果と同様の効果が得られる。
【００４２】また、上述の各実施の形態においては、能
動層の下にゲート電極を設けたいわゆるボトムゲート型
ＴＦＴについて説明したが、本発明はそれに限定される
ものではなく能動層の上にゲート電極を設けたいわゆる
トップゲート型ＴＦＴに採用しても同様の効果が得られ
るものである。
動層の下にゲート電極を設けたいわゆるボトムゲート型
ＴＦＴについて説明したが、本発明はそれに限定される
ものではなく能動層の上にゲート電極を設けたいわゆる
トップゲート型ＴＦＴに採用しても同様の効果が得られ
るものである。
【００４３】
【発明の効果】本発明によれば、能動層の厚みに起因す
る段差によって生じる層間絶縁膜の窪みあるいは空隙が
生じることによるＴＦＴ特性の劣化を防止するととも
に、そのＴＦＴをスイッチング素子として用いることに
よって良好な表示を得ることができる表示装置を提供す
ることができる。
る段差によって生じる層間絶縁膜の窪みあるいは空隙が
生じることによるＴＦＴ特性の劣化を防止するととも
に、そのＴＦＴをスイッチング素子として用いることに
よって良好な表示を得ることができる表示装置を提供す
ることができる。
【図１】 本発明の第１実施形態を示すＬＣＤ表示画素
部の平面図である。
部の平面図である。
【図２】 本発明の第１実施形態を示すＬＣＤの断面図
である。
である。
【図３】 本発明の第２実施形態を示すＬＣＤ表示画素
部の平面図である。
部の平面図である。
【図４】本発明の第２実施形態を示すＬＣＤの断面図で
ある。
ある。
【図５】本発明の第３実施形態を示すＬＣＤ表示画素部
の平面図である。
の平面図である。
【図６】本発明の第３実施形態を示すＬＣＤの断面図で
ある。
ある。
【図７】従来のＬＣＤ表示画素部の平面図である。
【図８】従来のＬＣＤの断面図である。
【図９】従来のＬＣＤ表示画素部の断面図である。
【図１０】ＴＦＴの特性図である。
１ 絶縁性基板 ２ ゲート電極 ３ ゲート絶縁膜４
能動層４ａ，４ｂ 突起部 ４ｃ，４ｄ，４ｅ ブロッキング層 ５ ソース ６ ドレイン ７ チャネル ８ ストッパ ９ 層間絶縁膜 １１ 平坦化絶縁膜 １３ 表示電極
能動層４ａ，４ｂ 突起部 ４ｃ，４ｄ，４ｅ ブロッキング層 ５ ソース ６ ドレイン ７ チャネル ８ ストッパ ９ 層間絶縁膜 １１ 平坦化絶縁膜 １３ 表示電極
フロントページの続き (72)発明者 田渕 規夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 山田 努 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H092 JA26 JA29 JA33 JA35 JA36 JA38 JA39 JA42 JA43 JA44 JA47 JB01 JB13 JB23 JB27 JB32 JB33 JB36 JB51 JB56 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KA22 KB05 KB14 MA05 MA08 MA13 MA17 MA22 MA27 MA31 MA35 MA37 MA41 MA42 NA01 NA15 NA17 NA22 NA25 PA08 QA07
Claims (4)
- 【請求項１】 ゲート電極、ゲート絶縁膜、チャネルを
有する半導体膜、及び層間絶縁膜を積層して成ってお
り、前記半導体膜はチャネル長方向に対して垂直な方向
に突起部を有し、該突起部は前記ゲート電極と重畳して
おり、該突起部のチャネル長方向の幅は前記チャネルの
チャネル長よりも短いことを特徴とする薄膜トランジス
タ。 - 【請求項２】 ゲート電極、ゲート絶縁膜、チャネルを
有する半導体膜、及び層間絶縁膜を積層して成ってお
り、前記半導体膜は一の導電型を有するソース及びドレ
インを備えるとともにチャネル長方向に対して垂直な方
向に突起部を有し、該突起部のチャネル長方向の幅は前
記チャネルのチャネル長よりも短く、前記突起部の先端
の前記半導体膜に他の導電型の不純物領域からなるブロ
ッキング層を備えたことを特徴とする薄膜トランジス
タ。 - 【請求項３】 複数のゲート電極、ゲート絶縁膜、前記
ゲート電極間を跨いで設けられチャネル長方向と垂直方
向に突起部を有した一の導電型の半導体膜、及び層間絶
縁膜を積層して成っており、前記ゲート電極間であって
該ゲート電極との非重畳の前記突起部に他の導電型の不
純物領域からなるブロッキング層を備えたことを特徴と
する薄膜トランジスタ。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
薄膜トランジスタを備えたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17711398A JP2000012869A (ja) | 1998-06-24 | 1998-06-24 | 薄膜トランジスタ及びそれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17711398A JP2000012869A (ja) | 1998-06-24 | 1998-06-24 | 薄膜トランジスタ及びそれを用いた表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012869A true JP2000012869A (ja) | 2000-01-14 |
Family
ID=16025396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17711398A Pending JP2000012869A (ja) | 1998-06-24 | 1998-06-24 | 薄膜トランジスタ及びそれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012869A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279648A (ja) * | 2006-04-06 | 2007-10-25 | Chunghwa Picture Tubes Ltd | 画素構造体とその修理方法 |
| KR100798657B1 (ko) | 2006-05-16 | 2008-01-28 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | 반도체 장치의 구조 및 그 제조 방법 |
| JP2017083897A (ja) * | 2000-02-03 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 電気器具 |
| WO2022247150A1 (zh) * | 2021-05-24 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
-
1998
- 1998-06-24 JP JP17711398A patent/JP2000012869A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017083897A (ja) * | 2000-02-03 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 電気器具 |
| JP2007279648A (ja) * | 2006-04-06 | 2007-10-25 | Chunghwa Picture Tubes Ltd | 画素構造体とその修理方法 |
| JP4642700B2 (ja) * | 2006-04-06 | 2011-03-02 | 中華映管股▲ふん▼有限公司 | 画素構造体とその修理方法 |
| KR100798657B1 (ko) | 2006-05-16 | 2008-01-28 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | 반도체 장치의 구조 및 그 제조 방법 |
| WO2022247150A1 (zh) * | 2021-05-24 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100602982B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
| US7700495B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
| JPH10274789A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
| JP4436355B2 (ja) | 画素構造とその製造方法 | |
| JP2000243963A (ja) | 薄膜トランジスタ及び表示装置 | |
| JPH07147411A (ja) | 表示素子基板用半導体装置 | |
| KR100531398B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| KR100647774B1 (ko) | 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법 | |
| JP2000012869A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JP2000284723A (ja) | 表示装置 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JPH10253989A (ja) | 表示装置 | |
| JP3723389B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP2000298289A (ja) | 液晶表示装置 | |
| JP2000012863A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JP4065076B2 (ja) | 表示装置 | |
| JP4420242B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびｏｌｅｄ液晶表示装置 | |
| JP2661320B2 (ja) | 液晶表示装置の製造方法 | |
| JP2000058851A (ja) | 薄膜トランジスタ及びその製造方法、表示装置 | |
| JP2001125135A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0267524A (ja) | マトリックス型表示装置 |