JP2000012869A - 薄膜トランジスタ及びそれを用いた表示装置 - Google Patents
薄膜トランジスタ及びそれを用いた表示装置Info
- Publication number
- JP2000012869A JP2000012869A JP17711398A JP17711398A JP2000012869A JP 2000012869 A JP2000012869 A JP 2000012869A JP 17711398 A JP17711398 A JP 17711398A JP 17711398 A JP17711398 A JP 17711398A JP 2000012869 A JP2000012869 A JP 2000012869A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- channel
- gate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 能動層の厚みに起因する段差によって生じる
層間絶縁膜の窪みあるいは空隙が生じることによるTF
T特性の劣化を防止するとともに、そのTFTをスイッ
チング素子として用いた良好な表示を得ることができる
表示装置を提供する。 【解決手段】 絶縁性基板1上に、ゲート電極2、ゲー
ト絶縁膜3を形成し、その上に多結晶シリコン膜からな
る能動層4を形成する。このとき、ゲート電極2上であ
って、チャネル長方向に対して垂直に突起部4a,4b
を形成して、層間絶縁膜9に生じた窪みあるいは空隙に
電荷等が蓄積されることにより発生するリーク電流を抑
制する。
層間絶縁膜の窪みあるいは空隙が生じることによるTF
T特性の劣化を防止するとともに、そのTFTをスイッ
チング素子として用いた良好な表示を得ることができる
表示装置を提供する。 【解決手段】 絶縁性基板1上に、ゲート電極2、ゲー
ト絶縁膜3を形成し、その上に多結晶シリコン膜からな
る能動層4を形成する。このとき、ゲート電極2上であ
って、チャネル長方向に対して垂直に突起部4a,4b
を形成して、層間絶縁膜9に生じた窪みあるいは空隙に
電荷等が蓄積されることにより発生するリーク電流を抑
制する。
Description
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
(Thin Film Transistor、以下、「TFT」と称す
る。)及びそのTFTをスイッチング素子として用いた
表示装置に関する。
(Thin Film Transistor、以下、「TFT」と称す
る。)及びそのTFTをスイッチング素子として用いた
表示装置に関する。
【0002】
【従来の技術】近年、駆動ドライバ素子あるいは画素駆
動素子として多結晶シリコン膜を能動層として用いたT
FT及びそのTFTをスイッチング素子として用いた表
示装置の開発が進められている。
動素子として多結晶シリコン膜を能動層として用いたT
FT及びそのTFTをスイッチング素子として用いた表
示装置の開発が進められている。
【0003】表示装置としては例えばTFT基板とそれ
に対向して配置された基板とからなる一対の基板を備え
たアクティブマトリクス型液晶表示装置(Liquid Cryst
al Display:以下、「LCD」と称する。)の開発が進
められている。図7に一般的な表示画素部の平面図を示
し、図8に図7中のD−D線に沿ったLCDの断面図を
示し、図9に図7中のE−E線に沿ったLCDの断面図
を示す。また、図10に従来のTFTのVg−Id特性
図を示す。図10において横軸はゲート電圧Vgを示
し、縦軸はドレイン電流Idを示す。
に対向して配置された基板とからなる一対の基板を備え
たアクティブマトリクス型液晶表示装置(Liquid Cryst
al Display:以下、「LCD」と称する。)の開発が進
められている。図7に一般的な表示画素部の平面図を示
し、図8に図7中のD−D線に沿ったLCDの断面図を
示し、図9に図7中のE−E線に沿ったLCDの断面図
を示す。また、図10に従来のTFTのVg−Id特性
図を示す。図10において横軸はゲート電圧Vgを示
し、縦軸はドレイン電流Idを示す。
【0004】図7に示すように、表示画素部のTFT
は、走査信号を供給する走査信号線40と映像信号を供
給する映像信号線50との交差点付近に設けられてお
り、そのソース5は表示電極13に接続されている。
は、走査信号を供給する走査信号線40と映像信号を供
給する映像信号線50との交差点付近に設けられてお
り、そのソース5は表示電極13に接続されている。
【0005】図8及び図9に従ってTFTの構造につい
て説明する。
て説明する。
【0006】石英ガラス、無アルカリガラス等からなる
絶縁性基板1上に、クロム(Cr)、モリブデン(M
o)などの高融点金属からなるゲート電極2、ゲート絶
縁膜3、及び多結晶シリコン膜からなる能動層4を順に
形成する。
絶縁性基板1上に、クロム(Cr)、モリブデン(M
o)などの高融点金属からなるゲート電極2、ゲート絶
縁膜3、及び多結晶シリコン膜からなる能動層4を順に
形成する。
【0007】その能動層4には、ゲート電極2上のチャ
ネル7と、チャネル7の両側に、チャネル7上のストッ
パ8をマスクにしてイオン注入されて形成されるソース
5及びドレイン6が設けられている。
ネル7と、チャネル7の両側に、チャネル7上のストッ
パ8をマスクにしてイオン注入されて形成されるソース
5及びドレイン6が設けられている。
【0008】そして、ゲート絶縁膜3、能動層4及びS
iO2膜等の絶縁膜からなるストッパ8上の全面に、C
VD法を用いてSiO2膜、SiN膜及びSiO2膜の順
に積層された層間絶縁膜9を形成し、ドレイン6に対応
して設けたコンタクトホールにAl等の金属を充填して
ドレイン電極10を形成する。更に表面を平坦にする平
坦化絶縁膜11を形成する。そして、その平坦化絶縁膜
11のソース5に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース5とコンタ
クトしたITO(Indium Thin Oxide)から成りソース
電極12を兼ねた表示電極13を平坦化絶縁膜11上に
形成する。そしてその表示電極13の上に、液晶14を
配向する配向膜15を形成する。
iO2膜等の絶縁膜からなるストッパ8上の全面に、C
VD法を用いてSiO2膜、SiN膜及びSiO2膜の順
に積層された層間絶縁膜9を形成し、ドレイン6に対応
して設けたコンタクトホールにAl等の金属を充填して
ドレイン電極10を形成する。更に表面を平坦にする平
坦化絶縁膜11を形成する。そして、その平坦化絶縁膜
11のソース5に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース5とコンタ
クトしたITO(Indium Thin Oxide)から成りソース
電極12を兼ねた表示電極13を平坦化絶縁膜11上に
形成する。そしてその表示電極13の上に、液晶14を
配向する配向膜15を形成する。
【0009】こうして作成されたTFTを備えた絶縁性
基板1と、この基板1に対向した対向電極21及び配向
膜22を備えた対向基板20とを周辺をシール接着剤2
3により接着し、形成された空隙に液晶14を充填して
LCDが完成する。
基板1と、この基板1に対向した対向電極21及び配向
膜22を備えた対向基板20とを周辺をシール接着剤2
3により接着し、形成された空隙に液晶14を充填して
LCDが完成する。
【0010】
【発明が解決しようとする課題】ところが、層間絶縁膜
9を形成する際に、能動層4の厚みによる段差に起因し
て、ゲート電極2上の能動層4のエッジ部分において、
層間絶縁膜9に図8に示すように窪み60ができたりあ
るいは空隙61ができてしまっていた。そうすると、そ
の窪み60あるいは空隙61に、電荷あるいはイオンな
どが入り込んでその部分に蓄積されてしまい、その近傍
の能動層にチャネルが形成される。そのため、図10の
実線で示すように、TFTの特性において、閾値が負方
向に部分的にシフトしたいわゆるこぶ状の特性になって
しまい、例えばLCDのスイッチング素子として用いた
場合に輝点や先欠陥を引き起こすという欠点があった。
9を形成する際に、能動層4の厚みによる段差に起因し
て、ゲート電極2上の能動層4のエッジ部分において、
層間絶縁膜9に図8に示すように窪み60ができたりあ
るいは空隙61ができてしまっていた。そうすると、そ
の窪み60あるいは空隙61に、電荷あるいはイオンな
どが入り込んでその部分に蓄積されてしまい、その近傍
の能動層にチャネルが形成される。そのため、図10の
実線で示すように、TFTの特性において、閾値が負方
向に部分的にシフトしたいわゆるこぶ状の特性になって
しまい、例えばLCDのスイッチング素子として用いた
場合に輝点や先欠陥を引き起こすという欠点があった。
【0011】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、TFTの閾値電圧の安定したT
FTを得るとともに、輝点や線欠陥のない良好な表示を
得ることができる表示装置を提供することを目的とす
る。
て為されたものであり、TFTの閾値電圧の安定したT
FTを得るとともに、輝点や線欠陥のない良好な表示を
得ることができる表示装置を提供することを目的とす
る。
【0012】
【課題を解決するための手段】本発明のTFTは、ゲー
ト電極、ゲート絶縁膜、チャネルを有する半導体膜、及
び層間絶縁膜を積層して成っており、前記半導体膜はチ
ャネル長方向に対して垂直方向に突起部を有し、該突起
部は前記ゲート電極と重畳しており、該突起部のチャネ
ル長方向の幅は前記チャネルのチャネル長よりも短いも
のである。
ト電極、ゲート絶縁膜、チャネルを有する半導体膜、及
び層間絶縁膜を積層して成っており、前記半導体膜はチ
ャネル長方向に対して垂直方向に突起部を有し、該突起
部は前記ゲート電極と重畳しており、該突起部のチャネ
ル長方向の幅は前記チャネルのチャネル長よりも短いも
のである。
【0013】また、ゲート電極、ゲート絶縁膜、チャネ
ルを有する半導体膜、及び層間絶縁膜を積層して成って
おり、前記半導体膜は一の導電型を有するソース及びド
レインを備えるとともにチャネル長方向に対して垂直な
方向に突起部を有し、該突起部のチャネル長方向の幅は
前記チャネルのチャネル長よりも短く、前記突起部の先
端の前記半導体膜に他の導電型の不純物領域からなるブ
ロッキング層を備えたものである。
ルを有する半導体膜、及び層間絶縁膜を積層して成って
おり、前記半導体膜は一の導電型を有するソース及びド
レインを備えるとともにチャネル長方向に対して垂直な
方向に突起部を有し、該突起部のチャネル長方向の幅は
前記チャネルのチャネル長よりも短く、前記突起部の先
端の前記半導体膜に他の導電型の不純物領域からなるブ
ロッキング層を備えたものである。
【0014】更に、複数のゲート電極、ゲート絶縁膜、
前記ゲート電極間を跨いで設けられチャネル長方向と垂
直方向に突起部を有した一の導電型の半導体膜、及び層
間絶縁膜を積層して成っており、前記ゲート電極間であ
って該ゲート電極との非重畳の前記突起部に他の導電型
の不純物領域からなるブロッキング層を備えたものであ
る。
前記ゲート電極間を跨いで設けられチャネル長方向と垂
直方向に突起部を有した一の導電型の半導体膜、及び層
間絶縁膜を積層して成っており、前記ゲート電極間であ
って該ゲート電極との非重畳の前記突起部に他の導電型
の不純物領域からなるブロッキング層を備えたものであ
る。
【0015】また、本発明の表示装置は、上述のTFT
を備えた表示装置である。
を備えた表示装置である。
【0016】
【発明の実施の形態】<第1の実施の形態>以下に本発
明のTFTを備えたLCDについて図1及び図2に従っ
て説明する。
明のTFTを備えたLCDについて図1及び図2に従っ
て説明する。
【0017】図1に本発明のTFTを採用したLCDの
表示画素部の平面図を示し、図2に図1中のA−A線に
沿ったLCDの断面図を示す。
表示画素部の平面図を示し、図2に図1中のA−A線に
沿ったLCDの断面図を示す。
【0018】図1に示すように、走査信号線40と映像
信号50との交差点付近に、表示電極13を接続したT
FTが設けられている。
信号50との交差点付近に、表示電極13を接続したT
FTが設けられている。
【0019】従来のTFTの構造と異なる点は、TFT
の能動層の形状において、ゲート電極上にチャネル長方
向に対して垂直な突起部が形成されている点である。
の能動層の形状において、ゲート電極上にチャネル長方
向に対して垂直な突起部が形成されている点である。
【0020】石英ガラス、無アルカリガラス等からなる
絶縁性基板1上に、Cr、Moなどの高融点金属からな
るゲート電極2、SiO2膜、SiN膜等からなるゲー
ト絶縁膜3、及び多結晶シリコン膜からなる能動層4を
順に形成する。
絶縁性基板1上に、Cr、Moなどの高融点金属からな
るゲート電極2、SiO2膜、SiN膜等からなるゲー
ト絶縁膜3、及び多結晶シリコン膜からなる能動層4を
順に形成する。
【0021】このとき、多結晶シリコン膜からなる能動
層4は図1に示すように、ゲート電極2上であってチャ
ネル長方向(図中左右方向)に対して垂直に突起部4
a,4bを有するように形成されている。図1に示すよ
うにゲート電極が2つであるいわゆるダブルゲート構造
の場合にはそれぞれのゲート電極2上に突起部4a,4
bを形成する。
層4は図1に示すように、ゲート電極2上であってチャ
ネル長方向(図中左右方向)に対して垂直に突起部4
a,4bを有するように形成されている。図1に示すよ
うにゲート電極が2つであるいわゆるダブルゲート構造
の場合にはそれぞれのゲート電極2上に突起部4a,4
bを形成する。
【0022】その能動層4には、ゲート電極2上のチャ
ネル7と、チャネル7の両側に、チャネル7上にSiO
2膜などの絶縁膜からなるストッパ8を形成する。この
とき突起部4a,4b上にもストッパ8が形成される。
それをマスクにしてイオン注入することによりソース5
及びドレイン6が形成される。
ネル7と、チャネル7の両側に、チャネル7上にSiO
2膜などの絶縁膜からなるストッパ8を形成する。この
とき突起部4a,4b上にもストッパ8が形成される。
それをマスクにしてイオン注入することによりソース5
及びドレイン6が形成される。
【0023】そして、ゲート絶縁膜3、能動層4及びS
iO2膜等の絶縁膜からなるストッパ8上の全面に、C
VD法を用いてSiO2膜、SiN膜及びSiO2膜の順
に積層された層間絶縁膜9を形成し、ドレイン6に対応
して設けたコンタクトホールにAl等の金属を充填して
ドレイン電極10を形成する。更に表面を平坦にする平
坦化絶縁膜11を形成する。そして、その平坦化絶縁膜
11のソース5に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース5とコンタ
クトしたITOから成りソース電極12を兼ねた表示電
極13を平坦化絶縁膜11上に形成する。そしてその表
示電極13の上に、液晶14を配向する配向膜15を形
成する。
iO2膜等の絶縁膜からなるストッパ8上の全面に、C
VD法を用いてSiO2膜、SiN膜及びSiO2膜の順
に積層された層間絶縁膜9を形成し、ドレイン6に対応
して設けたコンタクトホールにAl等の金属を充填して
ドレイン電極10を形成する。更に表面を平坦にする平
坦化絶縁膜11を形成する。そして、その平坦化絶縁膜
11のソース5に対応した位置にコンタクトホールを形
成し、このコンタクトホールを介してソース5とコンタ
クトしたITOから成りソース電極12を兼ねた表示電
極13を平坦化絶縁膜11上に形成する。そしてその表
示電極13の上に、液晶14を配向する配向膜15を形
成する。
【0024】こうして作成されたTFTを備えた絶縁性
基板1と、この基板1に対向した対向電極21及び配向
膜22を備えた対向基板20とを周辺をシール接着剤2
3により接着し、形成された空隙に液晶14を充填して
LCDが完成する。
基板1と、この基板1に対向した対向電極21及び配向
膜22を備えた対向基板20とを周辺をシール接着剤2
3により接着し、形成された空隙に液晶14を充填して
LCDが完成する。
【0025】上述のように突起部4a,4bを設けるこ
とにより、従来のようにTFTの特性において負にシフ
トしたいわゆるこぶ状の特性となることを防止できる。
とにより、従来のようにTFTの特性において負にシフ
トしたいわゆるこぶ状の特性となることを防止できる。
【0026】即ち、突起部4a,4bを能動層4に設け
ることにより、多結晶シリコンの厚みによる段差に起因
して多結晶シリコン上の層間絶縁膜9に窪みあるいは空
隙が発生したとしても、それが突起部4a,4bによっ
て形成される端部である突起部の全周縁に発生すること
は確率的に極めて低いこと、また、チャネル中を流れる
電流はソース5からドレイン6へのチャネル長方向に直
進して流れることから突起部4a,4bに例え窪みある
いは空隙が発生したとしてもTFTの特性には影響しな
いことから、負にシフトしたいわゆるこぶ状の特性とな
ることを防止できる。
ることにより、多結晶シリコンの厚みによる段差に起因
して多結晶シリコン上の層間絶縁膜9に窪みあるいは空
隙が発生したとしても、それが突起部4a,4bによっ
て形成される端部である突起部の全周縁に発生すること
は確率的に極めて低いこと、また、チャネル中を流れる
電流はソース5からドレイン6へのチャネル長方向に直
進して流れることから突起部4a,4bに例え窪みある
いは空隙が発生したとしてもTFTの特性には影響しな
いことから、負にシフトしたいわゆるこぶ状の特性とな
ることを防止できる。
【0027】こうして、負方向へのシフトした特性を防
止することができるため、図10の点線で示すような良
好な特性のTFTを得ることができる。従って、そのT
FTを用いたLCDにおいてもリーク電流を低減させる
ことができ、輝点や線欠陥のない良好な表示装置を得る
ことができる。 <第2の実施の形態>以下に本発明の第2実施形態につ
いて図3及び図4に従って説明する。
止することができるため、図10の点線で示すような良
好な特性のTFTを得ることができる。従って、そのT
FTを用いたLCDにおいてもリーク電流を低減させる
ことができ、輝点や線欠陥のない良好な表示装置を得る
ことができる。 <第2の実施の形態>以下に本発明の第2実施形態につ
いて図3及び図4に従って説明する。
【0028】図3に本発明の第2実施形態の表示画素部
における平面図を示し、図4に図3中のC−C線に沿っ
た断面図を示す。なお、図3中、D−D線に沿った断面
図は前述の図9と同じであるので省略する。
における平面図を示し、図4に図3中のC−C線に沿っ
た断面図を示す。なお、図3中、D−D線に沿った断面
図は前述の図9と同じであるので省略する。
【0029】図3及び図4に示すように、第2実施形態
のTFT構造は、第1実施形態に示した構造と能動層の
構造が異なっている。
のTFT構造は、第1実施形態に示した構造と能動層の
構造が異なっている。
【0030】即ち、ゲート絶縁膜3上に多結晶シリコン
膜にて能動層4を形成する際に、第1の実施形態と同様
にゲート電極2上に突起部4a,4bを設けるととも
に、その突起部のうちゲート電極先端方向に延在させた
突起部4bの先端であってゲート電極2と重畳しない箇
所4cにも多結晶シリコン膜を残存させるようにパター
ン化し、その領域4cにはソース5及びドレイン6に注
入された不純物の導電型とは異なる導電型の不純物を注
入した構造である。ソース5及びドレイン6にn型の不
純物、例えばリン(P)等の不純物を注入した場合に
は、領域4cにはp型の不純物、例えばB(ボロン)を
注入する。従って、突起部4bの先端はゲート電極2の
先端まで形成されておりその先には異導電型の領域4c
が接続されている。領域4cをブロッキング層と称す
る。なお、このブロッキング層4cは、図3に示すよう
にゲート電極の先端側の突起部4aの先端に形成される
ことに限定されるものではなく、突起部4aの先端に形
成されていても良い。
膜にて能動層4を形成する際に、第1の実施形態と同様
にゲート電極2上に突起部4a,4bを設けるととも
に、その突起部のうちゲート電極先端方向に延在させた
突起部4bの先端であってゲート電極2と重畳しない箇
所4cにも多結晶シリコン膜を残存させるようにパター
ン化し、その領域4cにはソース5及びドレイン6に注
入された不純物の導電型とは異なる導電型の不純物を注
入した構造である。ソース5及びドレイン6にn型の不
純物、例えばリン(P)等の不純物を注入した場合に
は、領域4cにはp型の不純物、例えばB(ボロン)を
注入する。従って、突起部4bの先端はゲート電極2の
先端まで形成されておりその先には異導電型の領域4c
が接続されている。領域4cをブロッキング層と称す
る。なお、このブロッキング層4cは、図3に示すよう
にゲート電極の先端側の突起部4aの先端に形成される
ことに限定されるものではなく、突起部4aの先端に形
成されていても良い。
【0031】このブロッキング層4cの形成は次のよう
に行う。
に行う。
【0032】まず、ストッパ8をゲート電極2をマスク
として背面露光により形成した後、ブロッキング層4c
をレジストでマスクをする。このレジストはLCDの周
辺に配置したnチャネル及びpチャネルからなるTFT
を備えた駆動回路を形成する際に同時に形成するため製
造工程の増加にはならない。即ち、ソース5及びドレイ
ン6を形成時の同型の不純物を注入する際のマスクパタ
ーンにブロッキング層4cを覆うパターンを形成してお
けばよいので工程は増加しない。
として背面露光により形成した後、ブロッキング層4c
をレジストでマスクをする。このレジストはLCDの周
辺に配置したnチャネル及びpチャネルからなるTFT
を備えた駆動回路を形成する際に同時に形成するため製
造工程の増加にはならない。即ち、ソース5及びドレイ
ン6を形成時の同型の不純物を注入する際のマスクパタ
ーンにブロッキング層4cを覆うパターンを形成してお
けばよいので工程は増加しない。
【0033】次に、そのレジスト及びストッパ8をマス
クにソース5及びドレイン6に不純物を注入する。その
後、レジストを除去し、今度はブロッキング層4cに対
応した位置に開口部を有するレジストを周辺駆動回路形
成と同時に形成して、ソース5及びドレイン6に注入し
た不純物の型と異なる導電型の不純物をブロッキング層
4cに注入する。そうしてレジストを除去して順次層間
絶縁膜9、平坦化絶縁膜11を形成していく。
クにソース5及びドレイン6に不純物を注入する。その
後、レジストを除去し、今度はブロッキング層4cに対
応した位置に開口部を有するレジストを周辺駆動回路形
成と同時に形成して、ソース5及びドレイン6に注入し
た不純物の型と異なる導電型の不純物をブロッキング層
4cに注入する。そうしてレジストを除去して順次層間
絶縁膜9、平坦化絶縁膜11を形成していく。
【0034】このように、ソース5及びドレイン6とは
異なる導電型の不純物を注入してブロッキング層4cを
設けることにより、多結晶シリコン膜4上に層間絶縁膜
9をCVD法にて形成した際に、窪みあるいは空隙が生
じて電荷等が蓄積して電流が流れるようになったとして
も、周縁に位置するブロッキング層4cによって電流が
流れることが抑制されるため、いわゆるこぶ状のTFT
特性が発生することを防止できる。
異なる導電型の不純物を注入してブロッキング層4cを
設けることにより、多結晶シリコン膜4上に層間絶縁膜
9をCVD法にて形成した際に、窪みあるいは空隙が生
じて電荷等が蓄積して電流が流れるようになったとして
も、周縁に位置するブロッキング層4cによって電流が
流れることが抑制されるため、いわゆるこぶ状のTFT
特性が発生することを防止できる。
【0035】従って、図10の点線で示すような良好な
特性のTFTを得ることができる。従って、そのTFT
を用いた表示装置においてもリーク電流を低減させるこ
とができ、輝点や線欠陥のない良好な表示を得ることが
できる。 <第3の実施の形態>以下に、本発明の第3実施形態を
図5及び図6に従って説明する。 図5に本発明の第3
実施形態の表示画素部平面図を示し、図6に図5中のE
−E線に沿った断面図を示す。
特性のTFTを得ることができる。従って、そのTFT
を用いた表示装置においてもリーク電流を低減させるこ
とができ、輝点や線欠陥のない良好な表示を得ることが
できる。 <第3の実施の形態>以下に、本発明の第3実施形態を
図5及び図6に従って説明する。 図5に本発明の第3
実施形態の表示画素部平面図を示し、図6に図5中のE
−E線に沿った断面図を示す。
【0036】図5及び図6に示すように、本実施の形態
が第2実施形態と異なる点は、ゲート電極を複数備えた
TFTであって、そのゲート電極間に跨って突起部4
a,4bが形成されており、その突起部4a,4bのう
ちゲート電極間に位置する領域にソース5及びドレイン
6に注入された不純物の導電型と異なる導電型の不純物
が注入されている点である。
が第2実施形態と異なる点は、ゲート電極を複数備えた
TFTであって、そのゲート電極間に跨って突起部4
a,4bが形成されており、その突起部4a,4bのう
ちゲート電極間に位置する領域にソース5及びドレイン
6に注入された不純物の導電型と異なる導電型の不純物
が注入されている点である。
【0037】図6に示すように、絶縁性基板1上にゲー
ト電極2、ゲート絶縁膜3を順に形成し、その上に多結
晶シリコン膜4を形成する。このとき、第1及び第2の
実施の形態で示した突起部4a,4bに加えてゲート電
極2間にも突起部4d,4eを設ける。即ち、ゲート電
極間に跨って突起部を形成する。そしてその突起部のう
ち4d,4eに、ソース5及びドレイン6に注入した導
電型と異なる導電型の不純物を注入してブロッキング層
4d,4eを形成する。
ト電極2、ゲート絶縁膜3を順に形成し、その上に多結
晶シリコン膜4を形成する。このとき、第1及び第2の
実施の形態で示した突起部4a,4bに加えてゲート電
極2間にも突起部4d,4eを設ける。即ち、ゲート電
極間に跨って突起部を形成する。そしてその突起部のう
ち4d,4eに、ソース5及びドレイン6に注入した導
電型と異なる導電型の不純物を注入してブロッキング層
4d,4eを形成する。
【0038】その形成は、第2実施形態と同様に、ソー
ス5及びドレイン6に不純物を注入する際にブロッキン
グ層4d,4e上を周辺駆動回路のTFT形成と同時に
マスクしておき、その後逆にブロッキング層4d,4e
を開口部としたレジストをマスクとして異なる導電型の
不純物を注入することによって形成される。
ス5及びドレイン6に不純物を注入する際にブロッキン
グ層4d,4e上を周辺駆動回路のTFT形成と同時に
マスクしておき、その後逆にブロッキング層4d,4e
を開口部としたレジストをマスクとして異なる導電型の
不純物を注入することによって形成される。
【0039】このように、ブロッキング層4d,4eを
ゲート電極間に位置する能動層の突起部に設けることに
より、多結晶シリコン膜の厚みに起因する突起部4a,
4b,4d,4eの段差によって、その上に積層する層
間絶縁膜9に窪みあるいは空隙が生じても、突起部4
a,4b,4d,4eの周縁を流れるはそのブロッキン
グ層4d,4eによって遮断されるため電流が流れるこ
とは抑制される。
ゲート電極間に位置する能動層の突起部に設けることに
より、多結晶シリコン膜の厚みに起因する突起部4a,
4b,4d,4eの段差によって、その上に積層する層
間絶縁膜9に窪みあるいは空隙が生じても、突起部4
a,4b,4d,4eの周縁を流れるはそのブロッキン
グ層4d,4eによって遮断されるため電流が流れるこ
とは抑制される。
【0040】従って、TFT特性において、図10に実
線で示すような負方向にシフトしリーク電流が発生する
こぶ状の特性を防止することができる。このTFTをL
CDのスイッチング駆動素子として用いることによっ
て、輝点等の欠点が生じることなく良好な表示を得るこ
とができる。
線で示すような負方向にシフトしリーク電流が発生する
こぶ状の特性を防止することができる。このTFTをL
CDのスイッチング駆動素子として用いることによっ
て、輝点等の欠点が生じることなく良好な表示を得るこ
とができる。
【0041】なお、上述の各実施の形態においては、本
発明のTFTをLCDに用いた場合について示したが、
本発明はそれに限定されるものではなく、例えば有機E
L(Electro Luminescence)表示装置にも採用が可能で
あり、上述の効果と同様の効果が得られる。
発明のTFTをLCDに用いた場合について示したが、
本発明はそれに限定されるものではなく、例えば有機E
L(Electro Luminescence)表示装置にも採用が可能で
あり、上述の効果と同様の効果が得られる。
【0042】また、上述の各実施の形態においては、能
動層の下にゲート電極を設けたいわゆるボトムゲート型
TFTについて説明したが、本発明はそれに限定される
ものではなく能動層の上にゲート電極を設けたいわゆる
トップゲート型TFTに採用しても同様の効果が得られ
るものである。
動層の下にゲート電極を設けたいわゆるボトムゲート型
TFTについて説明したが、本発明はそれに限定される
ものではなく能動層の上にゲート電極を設けたいわゆる
トップゲート型TFTに採用しても同様の効果が得られ
るものである。
【0043】
【発明の効果】本発明によれば、能動層の厚みに起因す
る段差によって生じる層間絶縁膜の窪みあるいは空隙が
生じることによるTFT特性の劣化を防止するととも
に、そのTFTをスイッチング素子として用いることに
よって良好な表示を得ることができる表示装置を提供す
ることができる。
る段差によって生じる層間絶縁膜の窪みあるいは空隙が
生じることによるTFT特性の劣化を防止するととも
に、そのTFTをスイッチング素子として用いることに
よって良好な表示を得ることができる表示装置を提供す
ることができる。
【図1】 本発明の第1実施形態を示すLCD表示画素
部の平面図である。
部の平面図である。
【図2】 本発明の第1実施形態を示すLCDの断面図
である。
である。
【図3】 本発明の第2実施形態を示すLCD表示画素
部の平面図である。
部の平面図である。
【図4】本発明の第2実施形態を示すLCDの断面図で
ある。
ある。
【図5】本発明の第3実施形態を示すLCD表示画素部
の平面図である。
の平面図である。
【図6】本発明の第3実施形態を示すLCDの断面図で
ある。
ある。
【図7】従来のLCD表示画素部の平面図である。
【図8】従来のLCDの断面図である。
【図9】従来のLCD表示画素部の断面図である。
【図10】TFTの特性図である。
1 絶縁性基板 2 ゲート電極 3 ゲート絶縁膜4
能動層4a,4b 突起部 4c,4d,4e ブロッキング層 5 ソース 6 ドレイン 7 チャネル 8 ストッパ 9 層間絶縁膜 11 平坦化絶縁膜 13 表示電極
能動層4a,4b 突起部 4c,4d,4e ブロッキング層 5 ソース 6 ドレイン 7 チャネル 8 ストッパ 9 層間絶縁膜 11 平坦化絶縁膜 13 表示電極
フロントページの続き (72)発明者 田渕 規夫 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 山田 努 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 2H092 JA26 JA29 JA33 JA35 JA36 JA38 JA39 JA42 JA43 JA44 JA47 JB01 JB13 JB23 JB27 JB32 JB33 JB36 JB51 JB56 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KA22 KB05 KB14 MA05 MA08 MA13 MA17 MA22 MA27 MA31 MA35 MA37 MA41 MA42 NA01 NA15 NA17 NA22 NA25 PA08 QA07
Claims (4)
- 【請求項1】 ゲート電極、ゲート絶縁膜、チャネルを
有する半導体膜、及び層間絶縁膜を積層して成ってお
り、前記半導体膜はチャネル長方向に対して垂直な方向
に突起部を有し、該突起部は前記ゲート電極と重畳して
おり、該突起部のチャネル長方向の幅は前記チャネルの
チャネル長よりも短いことを特徴とする薄膜トランジス
タ。 - 【請求項2】 ゲート電極、ゲート絶縁膜、チャネルを
有する半導体膜、及び層間絶縁膜を積層して成ってお
り、前記半導体膜は一の導電型を有するソース及びドレ
インを備えるとともにチャネル長方向に対して垂直な方
向に突起部を有し、該突起部のチャネル長方向の幅は前
記チャネルのチャネル長よりも短く、前記突起部の先端
の前記半導体膜に他の導電型の不純物領域からなるブロ
ッキング層を備えたことを特徴とする薄膜トランジス
タ。 - 【請求項3】 複数のゲート電極、ゲート絶縁膜、前記
ゲート電極間を跨いで設けられチャネル長方向と垂直方
向に突起部を有した一の導電型の半導体膜、及び層間絶
縁膜を積層して成っており、前記ゲート電極間であって
該ゲート電極との非重畳の前記突起部に他の導電型の不
純物領域からなるブロッキング層を備えたことを特徴と
する薄膜トランジスタ。 - 【請求項4】 請求項1乃至3のいずれか1項に記載の
薄膜トランジスタを備えたことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17711398A JP2000012869A (ja) | 1998-06-24 | 1998-06-24 | 薄膜トランジスタ及びそれを用いた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17711398A JP2000012869A (ja) | 1998-06-24 | 1998-06-24 | 薄膜トランジスタ及びそれを用いた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000012869A true JP2000012869A (ja) | 2000-01-14 |
Family
ID=16025396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17711398A Pending JP2000012869A (ja) | 1998-06-24 | 1998-06-24 | 薄膜トランジスタ及びそれを用いた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000012869A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007279648A (ja) * | 2006-04-06 | 2007-10-25 | Chunghwa Picture Tubes Ltd | 画素構造体とその修理方法 |
KR100798657B1 (ko) | 2006-05-16 | 2008-01-28 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | 반도체 장치의 구조 및 그 제조 방법 |
JP2017083897A (ja) * | 2000-02-03 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 電気器具 |
WO2022247150A1 (zh) * | 2021-05-24 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
-
1998
- 1998-06-24 JP JP17711398A patent/JP2000012869A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017083897A (ja) * | 2000-02-03 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 電気器具 |
JP2007279648A (ja) * | 2006-04-06 | 2007-10-25 | Chunghwa Picture Tubes Ltd | 画素構造体とその修理方法 |
JP4642700B2 (ja) * | 2006-04-06 | 2011-03-02 | 中華映管股▲ふん▼有限公司 | 画素構造体とその修理方法 |
KR100798657B1 (ko) | 2006-05-16 | 2008-01-28 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | 반도체 장치의 구조 및 그 제조 방법 |
WO2022247150A1 (zh) * | 2021-05-24 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100602982B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
US7700495B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
JPH10274789A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
JP4436355B2 (ja) | 画素構造とその製造方法 | |
JP2000243963A (ja) | 薄膜トランジスタ及び表示装置 | |
JPH07147411A (ja) | 表示素子基板用半導体装置 | |
KR100531398B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
KR100647774B1 (ko) | 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법 | |
JP2000012869A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
JP2000284723A (ja) | 表示装置 | |
JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
JPH10253989A (ja) | 表示装置 | |
JP3723389B2 (ja) | アクティブマトリクス型表示装置 | |
JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
JP2000298289A (ja) | 液晶表示装置 | |
JP2000012863A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
JP4065076B2 (ja) | 表示装置 | |
JP4420242B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびoled液晶表示装置 | |
JP2661320B2 (ja) | 液晶表示装置の製造方法 | |
JP2000058851A (ja) | 薄膜トランジスタ及びその製造方法、表示装置 | |
JP2001125135A (ja) | 液晶表示装置およびその製造方法 | |
JPH0267524A (ja) | マトリックス型表示装置 |