JP2661320B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2661320B2 JP2661320B2 JP8242990A JP8242990A JP2661320B2 JP 2661320 B2 JP2661320 B2 JP 2661320B2 JP 8242990 A JP8242990 A JP 8242990A JP 8242990 A JP8242990 A JP 8242990A JP 2661320 B2 JP2661320 B2 JP 2661320B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- liquid crystal
- signal line
- region
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、プロジェクションテレビジョン受像機、テ
レビジョンカメラ用ビューファインダー、OA機器等のデ
ィスプレイ装置に用いることができる液晶表示装置の製
造方法に関する。
レビジョンカメラ用ビューファインダー、OA機器等のデ
ィスプレイ装置に用いることができる液晶表示装置の製
造方法に関する。
従来の技術 近年、液晶表示装置は、ポケットサイズのテレビ受像
機、プロジェクションテレビジョン受像機、テレビジョ
ンカメラ用ビューファインダー、OA機器等のディスプレ
イ装置に用いられるなど、すでに実用段階にある。特
に、画素の点から考えると、画素の一つ一つに薄膜トラ
ンジスタ（TFT）スイッチを設けたアクティブマトリッ
クス型が液晶の駆動技術として優れており、その画素構
造の研究がさかんに行われている。
機、プロジェクションテレビジョン受像機、テレビジョ
ンカメラ用ビューファインダー、OA機器等のディスプレ
イ装置に用いられるなど、すでに実用段階にある。特
に、画素の点から考えると、画素の一つ一つに薄膜トラ
ンジスタ（TFT）スイッチを設けたアクティブマトリッ
クス型が液晶の駆動技術として優れており、その画素構
造の研究がさかんに行われている。
以下、第４図、第５図を用いて、従来のポリシリコン
画素構造の液晶表示装置の製造方法について説明する。
第４図は液晶表示装置の画素部の構造を示す平面図で、
第５図は第４図のＢ−Ｂ′線に沿った断面図である。第
４図、第５図において石英基板21上に、ポリシリコンよ
りなる画素電極22を形成し、画素電極22上にゲート酸化
膜23、ゲート酸化膜上にゲート信号線245を順次形成し
て薄膜トランジスタ29を形成する。次に画素電極22、ゲ
ート信号線24を形成した石英基板21上の全面に層間絶縁
膜25を形成し、層間絶縁膜25の一部にコンタクトホール
26を形成し、薄膜トランジスタ29の一方の電極を形成す
る画素電極22の一端をコンタクトホール26を介してAl電
極からなる信号線27に接続する。その後、パッシベーシ
ョン膜28を層間絶縁膜25および信号線27上の全面に形成
し、その上に液晶層30を設けて液晶表示装置を形成す
る。
画素構造の液晶表示装置の製造方法について説明する。
第４図は液晶表示装置の画素部の構造を示す平面図で、
第５図は第４図のＢ−Ｂ′線に沿った断面図である。第
４図、第５図において石英基板21上に、ポリシリコンよ
りなる画素電極22を形成し、画素電極22上にゲート酸化
膜23、ゲート酸化膜上にゲート信号線245を順次形成し
て薄膜トランジスタ29を形成する。次に画素電極22、ゲ
ート信号線24を形成した石英基板21上の全面に層間絶縁
膜25を形成し、層間絶縁膜25の一部にコンタクトホール
26を形成し、薄膜トランジスタ29の一方の電極を形成す
る画素電極22の一端をコンタクトホール26を介してAl電
極からなる信号線27に接続する。その後、パッシベーシ
ョン膜28を層間絶縁膜25および信号線27上の全面に形成
し、その上に液晶層30を設けて液晶表示装置を形成す
る。
発明が解決しようとする課題 しかしながら、上記従来の液晶表示装置の製造方法で
は、ポリシリコンで形成された画素電極22上には800nm
程度の層間絶縁膜25が存在するため画素電極22に印加し
た電圧が液晶層30と層間絶縁膜25に分配して消費されて
しまい。そのため画素電極22に高電圧を印加して薄膜ト
ランジスタ29を駆動しなければならず、層間絶縁膜25に
よって消費される分だけ消費電力が大きく、また薄膜ト
ランジスタ29の寿命も短いという課題がある。
は、ポリシリコンで形成された画素電極22上には800nm
程度の層間絶縁膜25が存在するため画素電極22に印加し
た電圧が液晶層30と層間絶縁膜25に分配して消費されて
しまい。そのため画素電極22に高電圧を印加して薄膜ト
ランジスタ29を駆動しなければならず、層間絶縁膜25に
よって消費される分だけ消費電力が大きく、また薄膜ト
ランジスタ29の寿命も短いという課題がある。
本発明は上記課題を解決するもので、駆動電圧を低く
でき、また製造工程を簡略化できる液晶表示装置の製造
方法を提供することを目的とするものである。
でき、また製造工程を簡略化できる液晶表示装置の製造
方法を提供することを目的とするものである。
課題を解決するための手段 本発明の液晶表示装置の製造方法は上記目的を達成す
るために、透明基板上に信号線を選択的に形成し、同信
号線と前記透明基板の上にポリシリコンで画素電極を形
成し、同画素電極上の一部分にゲート絶縁膜とポリシリ
コンで形成したゲート信号線で画素スイッチ用の薄膜ト
ランジスタを形成し、少なくとも前記画素電極上にパッ
シベーション膜を介して液晶層を形成するものである。
るために、透明基板上に信号線を選択的に形成し、同信
号線と前記透明基板の上にポリシリコンで画素電極を形
成し、同画素電極上の一部分にゲート絶縁膜とポリシリ
コンで形成したゲート信号線で画素スイッチ用の薄膜ト
ランジスタを形成し、少なくとも前記画素電極上にパッ
シベーション膜を介して液晶層を形成するものである。
作用 本発明は上記の製造方法により、層間絶縁膜を除くこ
とができるため画素電極に印加した電圧を全て液晶層に
かけることができ、液晶表示を低電圧で駆動することが
できる。さらに、液晶表示装置の製造方法および工程を
簡略化することができる。
とができるため画素電極に印加した電圧を全て液晶層に
かけることができ、液晶表示を低電圧で駆動することが
できる。さらに、液晶表示装置の製造方法および工程を
簡略化することができる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。第１図は本実施例の画素部の構造を示す平
面図、第２図は第１図のＡ−Ａ′線における断面図であ
り、図において、石英等からなる透明基板１上に信号線
２が形成され、信号線２と透明基板１上に画素電極領域
３′および薄膜トランジスタ領域３となる第１のポリシ
リコンが形成されている。ここで薄膜トランジスタ領域
３は、第１のポリシリコンの一部分にチャネル領域８
と、チャネル領域８上にゲート絶縁膜４および第２のポ
リシリコンで形成されたゲート信号線５と、チャネル領
域８から信号線２を有する側の第１のポリシリコンにソ
ース領域９と、チャネル領域８から信号線２を有さない
側の第１のポリシリコンに画素電極となるドレイン領域
10とが形成されている。すなわち、ドレイン領域10はゲ
ート信号線５近傍の画素電極と一体化されている。また
画素電極領域３′上にはパッシベーション膜６を介して
液晶層７が形成されている。薄膜トランジスタ３のゲー
ト酸化膜４の下のポリシリコンはその一端を信号線２に
直接交叉して接続され、他端は連続して画素電極３′を
構成している。
ら説明する。第１図は本実施例の画素部の構造を示す平
面図、第２図は第１図のＡ−Ａ′線における断面図であ
り、図において、石英等からなる透明基板１上に信号線
２が形成され、信号線２と透明基板１上に画素電極領域
３′および薄膜トランジスタ領域３となる第１のポリシ
リコンが形成されている。ここで薄膜トランジスタ領域
３は、第１のポリシリコンの一部分にチャネル領域８
と、チャネル領域８上にゲート絶縁膜４および第２のポ
リシリコンで形成されたゲート信号線５と、チャネル領
域８から信号線２を有する側の第１のポリシリコンにソ
ース領域９と、チャネル領域８から信号線２を有さない
側の第１のポリシリコンに画素電極となるドレイン領域
10とが形成されている。すなわち、ドレイン領域10はゲ
ート信号線５近傍の画素電極と一体化されている。また
画素電極領域３′上にはパッシベーション膜６を介して
液晶層７が形成されている。薄膜トランジスタ３のゲー
ト酸化膜４の下のポリシリコンはその一端を信号線２に
直接交叉して接続され、他端は連続して画素電極３′を
構成している。
第３図（ａ），（ｂ）（ｃ）に画素部の作製工程を示
す。同図（ａ）に示すように透明基板１の上に信号線と
しての導電性をもたせるために燐をドープしたポリシリ
コンを減圧CVD法で400nm堆積し、エッチングにより信号
線となる領域のみ残して信号線２を形成する。次に同図
（ｂ）に示すように減圧CVD法で第１のポリシリコンを1
50nm堆積し、エッチングにより画素面および信号線２を
含むトランジスタ形成領域にポリシリコンを残し、画素
電極３′を形成する。次に同図（ｃ）に示すように、第
１のポリシリコンの一部分のチャネル領域８上に、熱酸
化により130nmのゲート酸化膜４を形成し、さらにその
上面に連続して第２のポリシリコンを堆積する。その
後、通常用いられている工程すなわち燐を第２のポリシ
リコンにドープした後、ゲート信号線５をパターニング
し、続いてゲート信号線５領域以外のゲート酸化膜４を
エッチングにより除去し、層間絶縁膜を必要としない画
素部および薄膜トランジスタ３を形成する。その後、第
１のポリシリコンに燐をセルフアインでイオン注入し、
画素電極３′および薄膜トランジスタ３のソース領域
９、ドレイン領域10に導電性をもたせる。次にパッシベ
ーション膜６を堆積し、第２図に示すような画素部を形
成する。
す。同図（ａ）に示すように透明基板１の上に信号線と
しての導電性をもたせるために燐をドープしたポリシリ
コンを減圧CVD法で400nm堆積し、エッチングにより信号
線となる領域のみ残して信号線２を形成する。次に同図
（ｂ）に示すように減圧CVD法で第１のポリシリコンを1
50nm堆積し、エッチングにより画素面および信号線２を
含むトランジスタ形成領域にポリシリコンを残し、画素
電極３′を形成する。次に同図（ｃ）に示すように、第
１のポリシリコンの一部分のチャネル領域８上に、熱酸
化により130nmのゲート酸化膜４を形成し、さらにその
上面に連続して第２のポリシリコンを堆積する。その
後、通常用いられている工程すなわち燐を第２のポリシ
リコンにドープした後、ゲート信号線５をパターニング
し、続いてゲート信号線５領域以外のゲート酸化膜４を
エッチングにより除去し、層間絶縁膜を必要としない画
素部および薄膜トランジスタ３を形成する。その後、第
１のポリシリコンに燐をセルフアインでイオン注入し、
画素電極３′および薄膜トランジスタ３のソース領域
９、ドレイン領域10に導電性をもたせる。次にパッシベ
ーション膜６を堆積し、第２図に示すような画素部を形
成する。
上記実施例によれば、画素電極３′に印加した電圧が
全て液晶層７にかかり（パッシベーション膜６にかかる
電圧は無視できる）、液晶表示を低電圧で駆動すること
ができる。さらに、液晶表示装置の構造が簡単となるた
め、製造工程を簡略化することができる。
全て液晶層７にかかり（パッシベーション膜６にかかる
電圧は無視できる）、液晶表示を低電圧で駆動すること
ができる。さらに、液晶表示装置の構造が簡単となるた
め、製造工程を簡略化することができる。
なお、本実施例では信号線２およびゲート信号線５と
してポリシリコンを用いたが、高温プロセスに耐え、ポ
リシリコンと良好な接合を形成するAl,Cr,TiまたはAuな
どからなる他の同電材を用いることもできる。
してポリシリコンを用いたが、高温プロセスに耐え、ポ
リシリコンと良好な接合を形成するAl,Cr,TiまたはAuな
どからなる他の同電材を用いることもできる。
発明の効果 本発明は上記実施例より明らかなように、透明基板の
上面に信号線を設け、その上面なお一部に交叉して重な
るように薄膜トランジスタおよび画素電極用のポリシリ
コンを形成しているため、画素電極上に層間絶縁膜が存
在しない構造とすることができる。その結果画素電極に
印加した電圧が全て液晶層にかかり、したがって低電圧
で液晶を駆動することが可能となり、消費電力を低減で
きるとともに薄膜トランジスタの寿命を伸ばすことがで
きる。さらに層間絶縁膜を形成する工程およびコンタク
トホールを形成する工程を除くことができるため、液晶
表示装置の構造が簡単になり、製造方法および工程を簡
略化することができるなどの効果が得られる。
上面に信号線を設け、その上面なお一部に交叉して重な
るように薄膜トランジスタおよび画素電極用のポリシリ
コンを形成しているため、画素電極上に層間絶縁膜が存
在しない構造とすることができる。その結果画素電極に
印加した電圧が全て液晶層にかかり、したがって低電圧
で液晶を駆動することが可能となり、消費電力を低減で
きるとともに薄膜トランジスタの寿命を伸ばすことがで
きる。さらに層間絶縁膜を形成する工程およびコンタク
トホールを形成する工程を除くことができるため、液晶
表示装置の構造が簡単になり、製造方法および工程を簡
略化することができるなどの効果が得られる。
第１図は本発明の一実施例における液晶表示装置の要部
平面図、第２図は第１図Ａ−Ａ′線における断面図、第
３図（ａ），（ｂ），（ｃ）は本実施例の液晶表示装置
の作製工程の一部を示す要部断面図、第４図は従来の液
晶表示装置の要部平面図、第５図は第４図Ｂ−Ｂ′線に
おける断面図である。 １……透明基板、２……信号線、３……薄膜トランジス
タ、３′……画素電極、５……ゲート信号線、６……パ
ッシベーション膜、７……液晶層。
平面図、第２図は第１図Ａ−Ａ′線における断面図、第
３図（ａ），（ｂ），（ｃ）は本実施例の液晶表示装置
の作製工程の一部を示す要部断面図、第４図は従来の液
晶表示装置の要部平面図、第５図は第４図Ｂ−Ｂ′線に
おける断面図である。 １……透明基板、２……信号線、３……薄膜トランジス
タ、３′……画素電極、５……ゲート信号線、６……パ
ッシベーション膜、７……液晶層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江本 文昭 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 山本 敦也 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 小林 和憲 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−102628（ＪＰ，Ａ) 特開 昭62−69238（ＪＰ，Ａ) 特開 平１−223430（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明基板上に信号線を選択的に形成し、前
記信号線と前記透明基板の上に画素電極領域および薄膜
トランジスタ領域となる第１のポリシリコンを形成し、
前記薄膜トランジスタ領域には、前記第１のポリシリコ
ンの一部分にチャネル領域と、前記チャネル領域上にゲ
ート絶縁膜および第２のポリシリコンで形成されたゲー
ト信号線と、前記チャネル領域から前記信号線を有する
側の前記第１のポリシリコンにソース領域と、前記チャ
ネル領域から前記信号線を有さない側の前記第１のポリ
シリコンに前記画素電極領域となるドレイン領域とを形
成し、少なくとも前記画素電極領域上にパッシベーショ
ン膜を介して液晶層を形成する液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242990A JP2661320B2 (ja) | 1990-03-29 | 1990-03-29 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242990A JP2661320B2 (ja) | 1990-03-29 | 1990-03-29 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280014A JPH03280014A (ja) | 1991-12-11 |
| JP2661320B2 true JP2661320B2 (ja) | 1997-10-08 |
Family
ID=13774335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242990A Expired - Fee Related JP2661320B2 (ja) | 1990-03-29 | 1990-03-29 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661320B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0534467B1 (en) * | 1991-09-26 | 1997-03-12 | Kabushiki Kaisha Toshiba | Electrode structure of a liquid crystal display device and method of manufacturing the liquid crystal display device |
| US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102628A (ja) * | 1984-10-25 | 1986-05-21 | Sony Corp | 液晶表示装置 |
| JPS6269238A (ja) * | 1985-09-21 | 1987-03-30 | Sony Corp | 液晶表示装置 |
| JPH01223430A (ja) * | 1988-03-02 | 1989-09-06 | Sony Corp | 液晶表示装置 |
-
1990
- 1990-03-29 JP JP8242990A patent/JP2661320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280014A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| US6403406B2 (en) | Method for forming a TFT in a liquid crystal display | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| CN1873989B (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
| JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JP3548237B2 (ja) | 薄膜トランジスタ | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| JP3072637B2 (ja) | アクティブマトリクス基板 | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2661320B2 (ja) | 液晶表示装置の製造方法 | |
| EP1559142A1 (en) | Thin film transistors and methods of manufacture thereof | |
| JP3798133B2 (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JPH03201538A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| JP2002182245A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH02224275A (ja) | 薄膜トランジスタ | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JP2000012863A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| JP3707318B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100328848B1 (ko) | 박막트랜지스터의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |