JP2000284723A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2000284723A
JP2000284723A JP8924999A JP8924999A JP2000284723A JP 2000284723 A JP2000284723 A JP 2000284723A JP 8924999 A JP8924999 A JP 8924999A JP 8924999 A JP8924999 A JP 8924999A JP 2000284723 A JP2000284723 A JP 2000284723A
Authority
JP
Japan
Prior art keywords
film
channel
insulating film
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8924999A
Other languages
English (en)
Inventor
Keiichi Sano
景一 佐野
Norio Nakatani
紀夫 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8924999A priority Critical patent/JP2000284723A/ja
Publication of JP2000284723A publication Critical patent/JP2000284723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 補助容量における保持電圧の変動を抑制して
良好な表示を得る表示装置を提供する。 【解決手段】 絶縁性基板10上に複数のゲート信号線
51及び複数のドレイン信号線52に囲まれた各領域に
表示画素が配列されており、ゲート信号線51からドレ
イン信号線52の延在方向に突出させて配置したゲート
突出部53と、このゲート突出部53とゲート絶縁膜1
2を介してp−Siからなる容量電極54との間で容量
を成しており、層間絶縁膜15を介して容量電極54を
覆って設けられた遮蔽膜18がp−Siからなる能動層
13のチャネル13cの上方に、そのチャネル13cの
チャネル長よりも狭い幅であってソース及びドレイン接
合部と重畳しないように設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、補助容量電極線ま
たはゲート信号線と、半導体膜とで容量を成す表示装置
に関する。
【0002】
【従来の技術】近年、表示装置として、表示領域に表示
電極を駆動させるスイッチング素子として薄膜トランジ
スタ(Thin Film Transistor:以下、「TFT」と称す
る。)を備えた液晶表示装置(Liquid Crystal Displa
y:以下、「LCD」と称する。)やエレクトロルミネ
ッセンス(Electro Lumi nescence:以下、「EL」と
称する。)表示装置の研究開発も進められている。
【0003】図7にLCDの1表示画素の平面図を示
し、図8(a)に図7中のA−A線に沿った断面図を示
し、図8(b)に図7中のB−B線に沿った断面図を示
す。
【0004】図7に示すように、ゲート電極11を一部
に備えたゲート信号線51と、ドレイン電極16を一部
に備えたドレイン信号線52とに囲まれた領域に表示画
素が形成されている。両信号線の交点付近には表示電極
20に信号を供給するためのスイッチング素子であるT
FTが備えられている。
【0005】ゲート信号線51(図中左上から右下に向
かう斜線を付している。)はその一部がゲート信号線5
1に対して垂直であって次段の表示画素方向に突出した
ゲート突出部53を備えており、そのゲート突出部53
はドレイン信号線52の延在方向にそのドレイン信号線
52と重畳している。
【0006】図8に従ってTFT及びLCDの構造につ
いて説明する。
【0007】図8(b)に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板10上に、クロム
(Cr)、モリブデン(Mo)などの高融点金属からな
るゲート信号線51の一部を成すゲート電極11を備え
ている。そのゲート電極11上には、ゲート絶縁膜1
2、及び多結晶シリコン(以下、「p−Si」と称す
る。)膜からなる能動層13を順に形成し、その能動層
13には、ゲート電極11上方に真性又は実質的に真性
であるチャネル13cと、このチャネル13cの両側
に、ストッパ絶縁膜14をマスクにしてイオン注入して
形成された低濃度領域いわゆるLDD(Lightly Doped
Drain)領域を備えた構造であって、更にイオン注入を
して高濃度領域としたソース13s及びドレイン13d
が設けられている。なお、図8(a)に示すように、ゲ
ート信号線51から突出したゲート突出部53と、能動
層13のソース13sが延在されて形成された容量電極
54との間で電荷を蓄積して容量を成している補助容量
形成部が形成される。ここで形成される容量は、液晶2
2に印加される電圧を保持するために設けられた補助容
量である。この補助容量を確保するとともに表示画素の
開口部の面積を大きくするために、補助容量形成部はド
レイン信号線と重畳する領域に形成されている。
【0008】そして、図8(b)に示すように、ゲート
絶縁膜12、能動層13及びストッパ絶縁膜14上の全
面には、SiO2膜、SiN膜及びSiO2膜の順に積層
された層間絶縁膜15を設け、その上に遮蔽膜18が設
けられている。更に全面にSiO2膜、SiN膜及びS
iO2膜の順に積層された層間絶縁膜17を設け、層間
絶縁膜15,層間絶縁膜17のドレイン13dに対応し
た位置に設けたコンタクトホールにAl等の金属を充填
してドレイン電極16を設ける。このとき図8(a)に
示すように、ドレイン電極16と同時に形成されるドレ
イン信号線52をゲート突出部53の上方に配置する。
【0009】ここで、ゲート突出部53と容量電極54
との間の補助容量については、p−Si膜から成ってい
る容量電極54の上方に遮蔽膜18を挟んでドレイン信
号線52が形成された構造である。遮蔽膜18がない
と、ドレイン信号線52と容量電極54との間で容量カ
ップリングを起こしてしまい、1水平同期期間ごとに変
化するドレイン信号線52に印加された電圧に追従して
容量電極54に印加される電圧が、本来保持されるべき
電圧に対して変化してしまうことになり、表示電極20
に印加される電圧も変化するため、保持電圧、即ち液晶
22に印加される実効電圧が小さくなってしまい表示が
白くなりコントラストの低下を引き起こす。
【0010】それを防止するために、容量電極54とド
レイン信号線52との間、即ち層間絶縁膜17の上に遮
蔽膜18が設けられている。更にその上には例えば有機
樹脂から成り表面を平坦にする平坦化絶縁膜19を設け
る。
【0011】そして、その平坦化絶縁膜19、層間絶縁
膜17及び層間絶縁膜15のソース13sに対応した位
置にコンタクトホールを形成し、このコンタクトホール
を介してソース13sとコンタクトしたITO(Indium
Tin Oxide)から成る表示電極20を平坦化絶縁膜19
上に設ける。
【0012】その表示電極20及び平坦化絶縁膜19上
に、液晶22を配向する配向膜21を形成する。
【0013】こうして、TFTを備えたTFT基板10
が完成する。
【0014】このTFT基板10に対向して設けられる
対向電極基板30には、基板30側から順に透明材料か
ら成る対向電極31、及び有機樹脂等から成る配向膜3
2が形成されている。
【0015】これらの両基板10,30を互いに対向さ
せてそれらの周囲をシール接着材にて接着して両基板の
間隙に液晶22を充填し、両基板の外側に偏光板33を
貼ってLCDが完成する。
【0016】
【発明が解決しようとする課題】上述のように、層間絶
縁膜15の上には、表示電極20からの透過光以外、例
えば表示電極20の周辺からの透過光を遮光するように
遮蔽膜18が設けられている。またこの遮光膜18に
は、表示電極20等に印加された電位によって遮光膜の
電位が変化してしまい、TFTのチャネルに対してその
電位が影響してチャネルの電位が変化してしまうため、
それを防止するために定電位、例えばゲート電位、接地
電位などの電位が印加されている。
【0017】また、チャネル13c領域とドレイン13
dとの接合部またはチャネル13cとソース13sとの
接合部もこの遮光膜18によって覆われている。
【0018】ところが、これらによって、接合部におい
て電界が集中してしまい、リーク電流が増大してしまう
という欠点があった。
【0019】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、補助容量の変動を抑制するとと
もにTFTのリーク電流の増加を抑制することにより、
液晶に印加される電圧を十分保持して良好な表示を得る
ことが可能な表示装置を提供することを目的とする。
【0020】
【課題を解決するための手段】本発明の表示装置は、絶
縁性基板上にゲート電極を兼ねた複数のゲート信号線、
及び複数のドレイン信号線に囲まれた各領域に表示画素
が配列された表示装置であって、前段の表示画素に接続
されたゲート信号線の一部を次段の当該表示画素方向で
あって前記ドレイン信号線の延在方向に突出させて配置
したゲート突出部と、該ゲート突出部と第1の絶縁膜を
介して設けた半導体膜とによって容量を成す補助容量形
成部を備えており、前記半導体膜と第2の絶縁膜を介し
て前記半導体膜を覆うように設けられた遮蔽膜と、該遮
蔽膜と第3の絶縁膜を介して前記遮蔽膜上に設けられた
前記ドレイン信号線と、該ドレイン信号線上の第4の絶
縁膜を介して設けられた表示電極とを備えており、前記
半導体膜は前記ゲート電極と交差した領域にチャネル、
及び該チャネルの両側にソース及びドレインを有してお
り、前記遮蔽膜は前記半導体膜上の前記第2の絶縁膜上
であって前記チャネル上方に備えられており、前記遮蔽
膜のチャネル長方向の幅が前記チャネルのチャネル長よ
りも狭く、かつ前記ドレイン及びソースと前記チャネル
との接合部と非重畳であるものである。
【0021】また、本発明の表示装置は、絶縁性基板上
にゲート電極を兼ねた複数のゲート信号線、及び複数の
ドレイン信号線に囲まれた各領域に表示画素が配列され
ており、該各表示画素に対応して容量を成す補助容量電
極線を備えた表示装置であって、前記補助容量電極線の
一部を前記ドレイン信号線の延在方向に突出させて配置
した補助容量電極突出部と、該補助容量電極突出部と第
1の絶縁膜を介して設けた半導体膜とによって容量を成
す補助容量形成部を備えており、前記半導体膜と第2の
絶縁膜を介して前記半導体膜を覆うように設けられた遮
蔽膜と、該遮蔽膜と第3の絶縁膜を介して前記遮蔽膜上
に設けられた前記ドレイン信号線と、該ドレイン信号線
上の第4の絶縁膜を介して設けられた表示電極とを備え
ており、前記半導体膜は前記ゲート電極と交差した領域
にチャネル、及び該チャネルの両側にソース及びドレイ
ンを有しており、前記遮蔽膜は前記半導体膜上の前記第
2の絶縁膜上であって前記チャネル上方に備えられてお
り、前記遮蔽膜のチャネル長方向の幅が前記チャネルの
チャネル長よりも狭く、かつ前記ドレイン及びソースと
前記チャネルとの接合部と非重畳であるものである。
【0022】更に、本発明の表示装置は、上述の表示装
置において前記遮蔽膜が前記ゲート電極に接続されてゲ
ート電位が印加されているか、または接地電位が印加さ
れて設けられているものである。
【0023】また、本発明の表示装置は、上述の表示装
置において前記遮蔽膜が不透明材料から成る表示装置で
ある。
【0024】
【発明の実施の形態】<第1の実施の形態>本発明の表
示装置をLCDに適用した場合について説明する。
【0025】図1にLCDの1表示画素を表す平面図を
示し、図2(a)に図1中のA−A線に沿った断面図を
示し、図2(b)に図1中のB−B線に沿った断面図を
示し、図3に図1中のC−C線に沿った断面図を示す。
【0026】図1に示すように、一部にゲート電極11
を備えた複数のゲート信号線51(図中右上から左下に
向かう斜線を付している。)と複数のドレイン信号線5
2とに囲まれた各領域には表示画素を成す表示電極20
がそれぞれ形成されており、その表示電極20はTFT
に接続されている。
【0027】このとき、ゲート信号線51から垂直に突
出したゲート突出部53は、ドレイン信号線52の延在
方向(図中上下方向)に延在しており、ドレイン信号線
52と重畳して配置されている。
【0028】このように配置することで、開口率を低下
させることなく、後述の補助容量を形成することができ
る。
【0029】図2(b)に示すように、TFTの能動層
13はp−Si膜から成っており、能動層13に設けら
れたドレイン13dはドレイン信号線52に接続されて
おり、ソース13sは表示電極20に接続されている。
【0030】また、ゲート電極11とゲート絶縁膜12
を介して重畳した能動層13にはチャネル13cを形成
している。本実施の形態においてはダブルゲート構造を
成しているのでチャネル13cは2つある。
【0031】更にソース13sは、ゲート突出部53の
全体と重畳するように延在して配置されて容量電極54
を成している。そうしてこの容量電極54とゲート突出
部53との間のゲート絶縁膜12を介して容量を成して
いる。容量電極54は能動層13の形成と同時にp−S
i膜で形成されている。
【0032】この容量電極54上に形成された第1の層
間絶縁膜15を介して遮蔽膜18が形成されている。こ
の遮蔽膜18の上には第2の層間絶縁膜17を設け、そ
の上にAl等の導電材料から成るドレイン信号線52を
形成している。そして、ドレイン信号線52の上には有
機樹脂から成り表面を平坦にする平坦化絶縁膜19を設
け、その上にITOから成る表示電極20を形成してい
る。
【0033】図2に従ってLCDの構造を説明する。
【0034】図2(b)に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板10上に、Cr、
Moなどの高融点金属からなるゲート信号線51及びそ
の一部を成すゲート電極11を設ける。そのゲート電極
11上には、第1の絶縁膜であるゲート絶縁膜12、及
びp−Si膜からなる能動層13を順に形成し、その能
動層13には、ゲート電極11上方に真性又は実質的に
真性であるチャネル13cと、このチャネル13cの両
側に、ストッパ絶縁膜14をマスクにしてイオン注入し
て形成された低濃度領域いわゆるLDD領域を備えてお
り、更にイオン注入をして高濃度領域としたソース13
s及びドレイン13dが設けられている。なお、図2
(a)に示すように、ゲート信号線51から突出したゲ
ート突出部53と能動層13のソース13sが延在され
て形成された容量電極54との間で電荷を蓄積して容量
を成している。この容量は液晶22に印加される電圧を
保持するために設けられている補助容量である。ゲート
突出部53はゲート電極11及びゲート信号線51と同
時に同材料にて形成する。
【0035】そして、ゲート絶縁膜12、能動層13及
びストッパ絶縁膜14上の全面には、例えばSiO
2膜、SiN膜及びSiO2膜の順に積層された第2の絶
縁膜である層間絶縁膜15を設ける。
【0036】その上に光を遮光する不透明材料である金
属、例えばCr、Mo、チタン(Ti)などから成る遮
蔽膜18を形成する。更に全面に例えばSiO2膜、S
iN膜及びSiO2膜の順に積層されて成る第3の絶縁
膜である層間絶縁膜17を設ける。そして、層間絶縁膜
15及び層間絶縁膜17に、ドレイン13dに対応して
設けたコンタクトホールにAl等の金属を充填してドレ
イン電極16を設ける。このとき図2(a)に示すよう
に、ドレイン電極16と同時に形成されるドレイン信号
線52をゲート電極11の突出部53の上方に配置す
る。
【0037】更にその上には例えば有機樹脂から成り表
面を平坦にする第4の絶縁膜である平坦化絶縁膜19を
設ける。
【0038】そして、その平坦化絶縁膜19、層間絶縁
膜17及び層間絶縁膜15のソース13sに対応した位
置にコンタクトホールを形成し、このコンタクトホール
を介してソース13sとコンタクトした透明導電材料で
あるITOから成る表示電極20を平坦化絶縁膜19上
に設ける。
【0039】その表示電極20及び平坦化絶縁膜19上
に、液晶22を配向する配向膜21を形成する。
【0040】こうして、TFTを備えたTFT基板10
が完成する。
【0041】このTFT基板10に対向して設けられる
対向電極基板30には、基板30側から順に透明導電材
料から成る対向電極31、及び有機樹脂等から成る配向
膜32が形成されている。
【0042】これらの両基板10,30を互いに対向さ
せてそれらの周囲をシール接着材にて接着して両基板の
間隙に液晶22を充填し、両基板の外側に偏光板33を
貼ってLCDが完成する。
【0043】ここで、この遮蔽膜18はTFT領域にお
いてはTFTのチャネル13cのチャネル長よりも遮光
膜のチャネル長方向の幅が小さくなるように形成されて
おり、かつその端部70がチャネル13cとドレイン1
3dとの接合部71またはチャネル13cとソース13
sとの接合部72と重畳しないように配置されており、
また、補助容量を形成するドレイン信号線においてはゲ
ート突出部53と容量を成す容量電極54を覆うように
形成されている。
【0044】このようにチャネル長よりも遮光膜のチャ
ネル方向の幅を小さくし、その端部70が各接合部7
1,72と重畳しないことにより、各接合部71,72
における電界集中が発生しなくなり、リーク電流の発生
を抑制することができる。
【0045】また、遮蔽膜18は補助容量形成部におい
てp−Si膜からなる容量電極54を覆っているため、
表示電極20の周囲の漏れ光を遮蔽することができると
ともに、p−Siから成る容量電極54とドレイン信号
線52との容量カップリングを防止することができ、ド
レイン信号線52に印加された電圧による容量電極54
への影響を抑制でき、保持電圧が小さくなることを抑制
することができる。
【0046】そのため、ドレイン信号線に印加され1水
平期間ごとに変化する電圧に応じて、表示電極に印加さ
れる電圧が変動して表示として白くなることを防止する
ことができ、コントラストの低下を防止することができ
る。
【0047】さらに、図3に示すように、層間絶縁膜1
5及びゲート絶縁膜12に設けたコンタクトホールを介
して遮蔽膜18とゲート電極11とは接続されており、
遮蔽膜18には各行のゲート信号線51ごとのゲート電
極11に印加された電位と同じ電位が印加されることに
なる。
【0048】そのため、TFTのチャネル13cに対し
てゲート電極11側及び遮蔽膜18側からゲート電圧を
印加でき、TFTのオン時の電流を増加させることがで
きる。このため、表示電極20への信号電圧充電時間を
短時間化でき、左右のコントラスト差などの表示品位低
下が防止できる。 <第2の実施の形態>本発明の表示装置をLCDに適用
した場合について説明する。
【0049】図4にLCDの1表示画素を表す平面図を
示し、図5(a)に図4中のA−A線に沿った断面図を
示し、図5(b)に図4中のB−B線に沿った断面図を
示し、図6に図4中のC−C線に沿った断面図を示す。
【0050】本実施の形態が第1の実施の形態と異なる
点は、補助容量電極線60から突出した補助容量電極突
出部55と、ソース13sを成すp−Siからなる容量
電極54とによって補助容量を形成する点である。
【0051】図4に示すように、一部にゲート電極11
を備えた複数のゲート信号線51(図中右上から左下に
向かう斜線を付している。)と複数のドレイン信号線5
2とに囲まれた各領域には表示画素を成す表示電極20
がそれぞれ形成されており、その表示電極20はTFT
に接続されている。
【0052】このとき、補助容量電極線60から垂直に
突出した補助容量電極突出部55は、ドレイン信号線5
2の延在方向(図中上下方向)に延在しており、ドレイ
ン信号線52と重畳して配置されている。
【0053】このよに配置することで、開口率は幾分低
下するものの、ゲート信号線の付加容量を低減し、左右
コントラスト差など表示品位低下を防止できる。
【0054】図5(b)に示すように、TFTの能動層
13はp−Si膜から成っており、能動層13に設けら
れたドレイン13dはドレイン信号線52に接続されて
おり、ソース13sは表示電極20に接続されている。
【0055】また、ゲート電極11とゲート絶縁膜12
を介して重畳した能動層13にはチャネル13cを形成
している。本実施の形態においてはダブルゲート構造を
成しているのでチャネル13cは2つある。
【0056】更にソース13sは、補助容量電極突出部
55の全体と重畳するように延在して配置されて容量電
極54を成している。そうしてこの容量電極54と補助
容量電極突出部55との間のゲート絶縁膜12を介して
容量を成している。容量電極54は能動層13の形成と
同時にp−Si膜で形成されている。
【0057】この容量電極54上に形成された第1の層
間絶縁膜15を介して遮蔽膜18が形成されている。こ
の遮蔽膜18の上には第2の層間絶縁膜17を設け、そ
の上にAl等の導電材料から成るドレイン信号線52を
形成している。そして、ドレイン信号線52の上には有
機樹脂から成り表面を平坦にする平坦化絶縁膜19を設
け、その上にITOから成る表示電極20を形成してい
る。
【0058】図5に従ってLCDの構造を説明する。
【0059】図5(b)に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板10上に、Cr、
Moなどの高融点金属からなるゲート信号線51及びそ
の一部を成すゲート電極11を設ける。そのゲート電極
11上には、第1の絶縁膜であるゲート絶縁膜12、及
びp−Si膜からなる能動層13を順に形成し、その能
動層13には、ゲート電極11上方に真性又は実質的に
真性であるチャネル13cと、このチャネル13cの両
側に、ストッパ絶縁膜14をマスクにしてイオン注入し
て形成された低濃度領域いわゆるLDD領域を備えてお
り、更にイオン注入をして高濃度領域としたソース13
s及びドレイン13dが設けられている。なお、図5
(a)に示すように、補助容量電極線60から突出した
補助容量電極突出部55と能動層13のソース13sが
延在されて形成された容量電極54との間で電荷を蓄積
して容量を成している。この容量は液晶22に印加され
る電圧を保持するために設けられている補助容量であ
る。補助容量電極突出部55はゲート電極11及びゲー
ト信号線51と同時に同材料にて形成する。
【0060】そして、ゲート絶縁膜12、能動層13及
びストッパ絶縁膜14上の全面には、例えばSiO
2膜、SiN膜及びSiO2膜の順に積層された第2の絶
縁膜である層間絶縁膜15を設ける。
【0061】その上に光を遮光する不透明材料である金
属、例えばCr、Mo、チタン(Ti)などから成る遮
蔽膜18を形成する。更に全面に例えばSiO2膜、S
iN膜及びSiO2膜の順に積層されて成る第3の絶縁
膜である層間絶縁膜17を設ける。そして、層間絶縁膜
15及び層間絶縁膜17に、ドレイン13dに対応して
設けたコンタクトホールにAl等の金属を充填してドレ
イン電極16を設ける。このとき図5(a)に示すよう
に、ドレイン電極16と同時に形成されるドレイン信号
線52を補助容量電極突出部55の上方に配置する。
【0062】更にその上には例えば有機樹脂から成り表
面を平坦にする第4の絶縁膜である平坦化絶縁膜19を
設ける。
【0063】そして、その平坦化絶縁膜19、層間絶縁
膜17及び層間絶縁膜15のソース13sに対応した位
置にコンタクトホールを形成し、このコンタクトホール
を介してソース13sとコンタクトした透明導電材料で
あるITOから成る表示電極20を平坦化絶縁膜19上
に設ける。
【0064】その表示電極20及び平坦化絶縁膜19上
に、液晶22を配向する配向膜21を形成する。
【0065】こうして、TFTを備えたTFT基板10
が完成する。
【0066】このTFT基板10に対向して設けられる
対向電極基板30には、基板30側から順に透明導電材
料から成る対向電極31、及び有機樹脂等から成る配向
膜32が形成されている。
【0067】これらの両基板10,30を互いに対向さ
せてそれらの周囲をシール接着材にて接着して両基板の
間隙に液晶22を充填し、両基板の外側に偏光板33を
貼ってLCDが完成する。
【0068】ここで、この遮蔽膜18はTFT領域にお
いてはTFTのチャネル13cのチャネル長よりも遮光
膜のチャネル長方向の幅が小さくなるように形成されて
おり、かつその端部70がチャネル13cとドレイン1
3dとの接合部71またはチャネル13cとソース13
sとの接合部72と重畳しないように配置されており、
また、補助容量を形成する補助容量形成部においてはゲ
ート突出部53と容量を成す容量電極54を覆うように
形成されている。
【0069】このようにチャネル長よりも遮光膜のチャ
ネル方向の幅を小さくし、その端部70が各接合部7
1,72と重畳しないことにより、各接合部71,72
における電界集中が発生しなくなり、リーク電流の発生
を抑制することができる。
【0070】また、遮蔽膜18は補助容量形成部におい
てp−Si膜からなる容量電極54を覆っているため、
表示電極20の周囲の漏れ光を遮蔽することができると
ともに、p−Siから成る容量電極54とドレイン信号
線52との容量カップリングを防止することができ、ド
レイン信号線52に印加された電圧による容量電極54
への影響を抑制でき、保持電圧が小さくなることを抑制
することができる。
【0071】そのため、ドレイン信号線に印加され1水
平期間ごとに変化する電圧に応じて、表示電極に印加さ
れる電圧が変動して表示として白くなることを防止する
ことができ、コントラストの低下を防止することができ
る。
【0072】さらに、図6に示すように、層間絶縁膜1
5及びゲート絶縁膜12に設けたコンタクトホールを介
して遮蔽膜18とゲート電極11とは接続されており、
遮蔽膜18には各行のゲート信号線51ごとのゲート電
極11に印加された電位と同じ電位が印加されることに
なる。
【0073】そのため、TFTのチャネル13cに対し
てゲート電極11側及び遮蔽膜18側からゲート電圧を
印加でき、TFTのオン時の電流を増加させることがで
きる。このため、表示電極20への信号電圧充電時間を
短時間化でき、左右のコントラスト差などの表示品位低
下が防止できる。
【0074】なお、上述の各実施の形態においては、能
動層の半導体膜としてp−Si膜を用いたが、微結晶シ
リコン膜又は非晶質シリコン膜を用いても良い。
【0075】また、本実施の形態においては、LCDに
適用した場合を示したが、本発明はそれに限定されるも
のではなく、有機EL表示装置に適用しても本発明と同
様の効果を得ることができる。
【0076】また、各実施の形態においては、遮蔽膜1
8を前段の表示電極に接続されたTFTにゲート信号を
供給するゲート電極11の電位と同じ場合について説明
したが、本発明はそれに限定されるものではなく、遮蔽
膜18には接地電位を印加しても良い。その場合には、
ゲート電位を印加する場合と同様に本願のリーク電流の
低減に対して効果を奏することができる。
【0077】
【発明の効果】本発明によれば、遮蔽膜がチャネル全面
を覆うことによって生じる接合部における電界集中を抑
制でき、それによってリーク電流のないTFTを備えた
表示装置を得ることができるとともに、1水平同期期間
ごとに変化するドレイン信号線に印加される電圧に関係
なく一定の保持電圧を得ることができるので、コントラ
スト低下のない良好な表示を得られる表示装置を得るこ
とができる。
【図面の簡単な説明】
【図1】本発明をLCDに適用した場合の第1の実施の
形態を示す平面図である。
【図2】本発明をLCDに適用した場合の第1の実施の
形態を示す断面図である。
【図3】本発明をLCDに適用した場合の第1の実施の
形態を示す断面図である。
【図4】本発明をLCDに適用した場合の第2の実施の
形態を示す平面図である。
【図5】本発明をLCDに適用した場合の第2の実施の
形態を示す断面図である。
【図6】本発明をLCDに適用した場合の第2の実施の
形態を示す断面図である。
【図7】従来のLCDの平面図である。
【図8】従来のLCDの断面図である。
【符号の説明】
10 TFT基板 11 ゲート電極 13s ソース 13d ドレイン 13c チャネル 16 ドレイン電極 18 遮蔽膜 20 表示電極 30 対向電極基板 51 ゲート信号線 52 ドレイン信号線 53 ゲート突出部 54 容量電極 55 補助容量電極突出部 60 補助容量電極線 70 遮光膜端部 71 チャネルとドレインの接合部 72 チャネルとソースの接合部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA29 JA24 JA36 JA37 JA41 JA46 JB51 JB69 KB25 NA07 NA19 NA26 PA11 5C094 AA06 AA07 AA25 AA54 BA03 BA29 BA43 CA19 DA13 DA15 DB04 EA04 ED15 FA01 FA02 5F110 AA06 AA13 AA18 CC08 DD02 DD03 EE04 EE28 EE36 GG02 GG13 GG14 GG15 GG35 HJ13 HM15 NN03 NN16 NN23 NN24 NN44 NN46 NN73 QQ11

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上にゲート電極を兼ねた複数
    のゲート信号線、及び複数のドレイン信号線に囲まれた
    各領域に表示画素が配列された表示装置であって、 前段の表示画素に接続されたゲート信号線の一部を次段
    の当該表示画素方向であって前記ドレイン信号線の延在
    方向に突出させて配置したゲート突出部と、該ゲート突
    出部と第1の絶縁膜を介して設けた半導体膜とによって
    容量を成す補助容量形成部を備えており、前記半導体膜
    と第2の絶縁膜を介して前記半導体膜を覆うように設け
    られた遮蔽膜と、該遮蔽膜と第3の絶縁膜を介して前記
    遮蔽膜上に設けられた前記ドレイン信号線と、該ドレイ
    ン信号線上の第4の絶縁膜を介して設けられた表示電極
    とを備えており、 前記半導体膜は前記ゲート電極と交差した領域にチャネ
    ル、及び該チャネルの両側にソース及びドレインを有し
    ており、前記遮蔽膜は前記半導体膜上の前記第2の絶縁
    膜上であって前記チャネル上方に備えられており、前記
    遮蔽膜のチャネル長方向の幅が前記チャネルのチャネル
    長よりも狭く、かつ前記ドレイン及びソースと前記チャ
    ネルとの接合部と非重畳であることを特徴とする表示装
    置。
  2. 【請求項2】 絶縁性基板上にゲート電極を兼ねた複数
    のゲート信号線、及び複数のドレイン信号線に囲まれた
    各領域に表示画素が配列されており、該各表示画素に対
    応して容量を成す補助容量電極線を備えた表示装置であ
    って、 前記補助容量電極線の一部を前記ドレイン信号線の延在
    方向に突出させて配置した補助容量電極突出部と、該補
    助容量電極突出部と第1の絶縁膜を介して設けた半導体
    膜とによって容量を成す補助容量形成部を備えており、
    前記半導体膜と第2の絶縁膜を介して前記半導体膜を覆
    うように設けられた遮蔽膜と、該遮蔽膜と第3の絶縁膜
    を介して前記遮蔽膜上に設けられた前記ドレイン信号線
    と、該ドレイン信号線上の第4の絶縁膜を介して設けら
    れた表示電極とを備えており、 前記半導体膜は前記ゲート電極と交差した領域にチャネ
    ル、及び該チャネルの両側にソース及びドレインを有し
    ており、前記遮蔽膜は前記半導体膜上の前記第2の絶縁
    膜上であって前記チャネル上方に備えられており、前記
    遮蔽膜のチャネル長方向の幅が前記チャネルのチャネル
    長よりも狭く、かつ前記ドレイン及びソースと前記チャ
    ネルとの接合部と非重畳であることを特徴とする表示装
    置。
  3. 【請求項3】 前記遮蔽膜は前記ゲート電極に接続され
    てゲートの電位が印加されているか、または接地電位が
    印加されていることを特徴とする請求項1または2に記
    載の表示装置。
  4. 【請求項4】 前記遮蔽膜が不透明材料から成ることを
    特徴とする請求項1乃至3のうちいずれかに記載の表示
    装置。
JP8924999A 1999-03-30 1999-03-30 表示装置 Pending JP2000284723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8924999A JP2000284723A (ja) 1999-03-30 1999-03-30 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8924999A JP2000284723A (ja) 1999-03-30 1999-03-30 表示装置

Publications (1)

Publication Number Publication Date
JP2000284723A true JP2000284723A (ja) 2000-10-13

Family

ID=13965496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8924999A Pending JP2000284723A (ja) 1999-03-30 1999-03-30 表示装置

Country Status (1)

Country Link
JP (1) JP2000284723A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202254A (ja) * 2004-01-19 2005-07-28 Sony Corp 表示装置
JP2009098256A (ja) * 2007-10-15 2009-05-07 Sony Corp 液晶パネル、電子機器及び液晶パネルの駆動方法
JP2009175198A (ja) * 2008-01-21 2009-08-06 Sony Corp El表示パネル及び電子機器
JP2010157514A (ja) * 2010-01-29 2010-07-15 Sony Corp El表示パネル及び電子機器
JP2010276834A (ja) * 2009-05-28 2010-12-09 Kyocera Corp 画像表示装置
JP2014016631A (ja) * 2013-09-05 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置、モジュール及び電子機器
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
CN106896610A (zh) * 2017-02-24 2017-06-27 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
JP2018087980A (ja) * 1999-08-31 2018-06-07 株式会社半導体エネルギー研究所 液晶表示装置、プロジェクター
CN110085134A (zh) * 2018-04-18 2019-08-02 友达光电股份有限公司 显示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018087980A (ja) * 1999-08-31 2018-06-07 株式会社半導体エネルギー研究所 液晶表示装置、プロジェクター
US10665610B2 (en) 2000-12-11 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9666601B2 (en) 2000-12-11 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
JP2005202254A (ja) * 2004-01-19 2005-07-28 Sony Corp 表示装置
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
JP2009098256A (ja) * 2007-10-15 2009-05-07 Sony Corp 液晶パネル、電子機器及び液晶パネルの駆動方法
US8698707B2 (en) 2008-01-21 2014-04-15 Sony Corporation Electroluminescent display panel and electronic apparatus
US9001011B2 (en) 2008-01-21 2015-04-07 Sony Corporation Electroluminescent display panel and electronic apparatus
US8633875B2 (en) 2008-01-21 2014-01-21 Sony Corporation Electroluminescent display panel and electronic apparatus
US10217405B2 (en) 2008-01-21 2019-02-26 Sony Corporation Electroluminescent display panel and electronic apparatus
US10467955B2 (en) 2008-01-21 2019-11-05 Sony Corporation Electroluminescent display panel and electronic apparatus
JP2009175198A (ja) * 2008-01-21 2009-08-06 Sony Corp El表示パネル及び電子機器
JP2010276834A (ja) * 2009-05-28 2010-12-09 Kyocera Corp 画像表示装置
JP2010157514A (ja) * 2010-01-29 2010-07-15 Sony Corp El表示パネル及び電子機器
JP2014016631A (ja) * 2013-09-05 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置、モジュール及び電子機器
CN106896610A (zh) * 2017-02-24 2017-06-27 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN110085134A (zh) * 2018-04-18 2019-08-02 友达光电股份有限公司 显示装置
CN110085134B (zh) * 2018-04-18 2021-08-27 友达光电股份有限公司 显示装置

Similar Documents

Publication Publication Date Title
US5459595A (en) Active matrix liquid crystal display
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
US6724443B1 (en) Active matrix type display device
US20190056620A1 (en) Liquid crystal display device
JP2004302465A (ja) 液晶表示装置及びこれの製造方法
JP2009122253A (ja) 電気光学装置及び電子機器
JP2012093665A (ja) 液晶表示装置
JP2000330132A (ja) アクティブマトリクス型表示装置
KR101109978B1 (ko) 고개구율 액정표시소자
JP3956562B2 (ja) 電気光学装置
US8665413B2 (en) Thin film transistor array panel, liquid crystal display, and manufacturing method thereof
US8017947B2 (en) Thin film transistor array panel, display device including the same, and method thereof
JP2000284723A (ja) 表示装置
JP2009122256A (ja) 電気光学装置及び電子機器
JP2007187921A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2003280020A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2010026237A (ja) 液晶表示装置
JP2000267594A (ja) 表示装置
JP2007179077A (ja) 電気光学装置及びプロジェクタ
JP5481790B2 (ja) 電気光学装置
JPH08160451A (ja) アクティブマトリクス液晶表示素子
JP2022139567A (ja) 電気光学装置および電子機器
JP4065076B2 (ja) 表示装置
JP3723389B2 (ja) アクティブマトリクス型表示装置
JP2000284718A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014