IT9021321A1 - Dispositivo per ottenere la cancellazione di blocchi in una memoria a sola lettura programmabile elettricamente (eprom) di tipo flash - Google Patents
Dispositivo per ottenere la cancellazione di blocchi in una memoria a sola lettura programmabile elettricamente (eprom) di tipo flash Download PDFInfo
- Publication number
- IT9021321A1 IT9021321A1 IT021321A IT2132190A IT9021321A1 IT 9021321 A1 IT9021321 A1 IT 9021321A1 IT 021321 A IT021321 A IT 021321A IT 2132190 A IT2132190 A IT 2132190A IT 9021321 A1 IT9021321 A1 IT 9021321A1
- Authority
- IT
- Italy
- Prior art keywords
- cells
- blocks
- potential
- lines
- unselected
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000005764 inhibitory process Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 7
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
"DISPOSITIVO PER OTTENERE LA CANCELLAZIONE DI BLOCCHI IN UNA ME-MORIA A SOLA LETTURA PROGRAMMABILE ELETTRICAMENTE (EPROM) DI TIPO FLASH"
L'invenzione si riferisce al campo delle motorie a sola lettura programmabili elettricamente, particolarmente a quelle che impiegano dispositivi di memoria a porta isolata.
Memorie a sola lettura programmabili elettricamente (EPROM) in semiconduttori metallo-ossido (MOS) usano frequentemente celle di memoria che hanno porte isolate elettricamente (porte isolate). Tali porte isolate tipicamente sono circondate completamente da isolamento e formate da uno strato di silicio policristallino (polisilicio). Le informazioni vengono irrmagazzinate nelle celle o dispositivi di memoria sotto forma di carica sulle porte isolate. Carica viene trasportata alle porte isolate da una varietà di meccanismi quali iniezione a valanga, iniezione a canale, effetto tunnel, ecc., a seconda della costruzione della cella. Le celle generalmente vengono cancellate esponendo l'insieme a radiazione ultravioletta. Si può trovare un esempio di tali celle nei brevetti US 3500 142; 3 660 819; 3755 721 e 4099 196. In alcuni casi queste celle sono cancellabili elettricamente (celle EEFROM). Un esempio di una cella siffatta si trova nel brevetto US 4 203 158.
L'invenzione della presente domanda viene usata con una cella EPRCM, particolarmente una cella cancellabile elettricamente, nota cerne cella EPRCM "flash".
E' noto da molti anni che, quando vengono usate celle EPROM in un insieme di memoria, all'insieme di circuiti si richiede talvolta di isolare elettricamente i dispositivi uno dall'altro. Ciò può essere richiesto, ad esempio, per consentire la lettura di una cella senza interferenza da celle adiacenti, o, ad esempio, per consentire la programmazione di una cella senza disturbare la programmazione di un'altra cella. Come esempi di ciò, si vedano i brevetti US 3728 695.e 4698 787.
La tecnica nota più prossima al Richiedente è il brevetto US 4 698 787. Questo brevetto descrive l'uso di una cella avente regioni asimmetriche sorgente e pozzo in un insiane di manoria. Sono descritti metodi per ottenere cancellazione selettiva. (Si veda colonna 11, inizio riga 54 fino a colonna 12, riga 23). Questo brevetto descrive l'uso di transistor di selezione associati con le linee di parola per isolare, ad esempio, bytes (vedi transistor 129 di fig. 5d). Come si vede, la presente invenzione fornisce cancellazione a blocchi in un insieme senza uso di isolamento o di altri transistor attivati dalla linea di parola del-1'insiane.
Si descrive un inaiane di memoria avente una pluralità di celle di merceria programmabili elettricamente e cancellabili elettricamente, aventi ciascuna una regione sorgente, una regione pozzo, una porta isolata e una porta di controllo. Si usano una pluralità di blocchi, ciascuno dei quali ha una pluralità di linee di bit generabnente parallele (colonne); le regioni di pozzo delle celle sono connesse alle linee di bit. La memoria comprende una pluralità di linee di parola che sono generalmente perpendicolari alle linee di bit con ogni linea di parola che è continua e si. estende attraverso i blocchi; e, nella forma di realizzazione attualmente prefe rita, linee di parola di polisilicio formano le porte di controllo delle celle. Vi è un commutatore di sorgente associato a ciascuno dei blocchi. Ogni corrmutatore connette selettivamente tutte le regioni sorgente delle celle in un dato blocco ad uno di tre potenziali. Mezzi decodificatori di indirizzo di colonna vengono usati per selezionare una pluralità di linee di bit in uno dei blocchi per lettura e programmazione. Nel corso della programmazione, il commutatore di sorgente di un blocco selezionato connette tutte le regioni sorgente nel blocco selezionato ad un primo potenziale (ad esempio, massa). Le regioni sorgente delle celle nei blocchi non selezionati sono connesse ad un secondo potenziale (ad esempio, 3,5 volt) dai commutatori di sorgente dei blocchi non selezionati. Nel corso della cancellazione tutte le regioni sorgente nel blocco selezionato sono connesse al terzo potenziale (ad esempio, 12 volt) e le regioni sorgente delle celle nei blocchi non selezionati sono connesse a massa. Una porzione dei mezzi decodificatori di indirizzo di colonna viene usata per controllare i commutatori di sorgente. Il decodificatore di indirizzo di riga seleziona linee di parola nella memoria.
Nei disegni allegati:
fig. 1 è una vista in sezione di un dispositivo o cella di memoria a porta isolata usato nella forma di realizzazione attualmente preferita dell'invenzione;
fig. 2a illustra i potenziali applicati alle regioni sorgente per un blocco selezionato e un blocco non selezionato durante la cancellazione;
fig. 2b illustra i potenziali applicati alle regioni sorgente per un blocco selezionato e un blocco non selezionato durante la programmazione;
fig. 3 è uno schema a blocchi della disposizione attualmente preferita della memoria secondo l'invenzione.
Viene descritto un insieme di memoria EPROM "flash" che consente la cancellazione selettiva. Nella descrizione seguente sono esposti numerosi dettagli specifici quali il numero specifico di linee di bit in un blocco per consentire una piena comprensione della presente invenzione. Sarà comunque evidente ad un tecnico del ramo che la presente invenzione può essere applicata senza tali dettagli specifici. In altri casi non si sono descritti in dettaglio processi e circuiti ben noti per non complicare inutilmente la presente invenzione.
In una domanda US della richiedente attualmente in corso è descritto un circuito che può essere usato congiuntamente alla presente invenzione. Tale circuito impedisce condizioni di disturbo in dispositivi di riferimento usati negli amplificatori di rilevamento connessi alle linee di bit.
Con riferimento alla fig. 1, il dispositivo o cella di memoria usato con la forma di realizzazione attualmente preferita è formata su un substrato di silicio quale il substrato 15 di tipo p di fig. 1. (Il dispositivo di fig. 1 è mostrato in uno stato semifinito in quanto ciò ne rivela meglio la struttura). Il dispositivo comprende una coppia di regioni drogate distanziate fra loro disposte nel substrato, precisamente una regione pozzo 12 ed una regióne sorgente .13. Una porta isolata 10 di polisilicio è disposta generalmente sopra e fra dette regioni ed isolata da tali regioni da uno strato di silice o altro strato isolante 14. La porta isolata 10 al termine della lavorazione è completamente circondata da strati isolanti ed è quindi elettricamente isolata. Una seconda porta (porta 11 di controllo) è disposta sopra alla porta isolata 10; nella forma di realizzazione attualmente preferita questa porta è fatta con un secondo strato di polisilicio. Questa porta di controllo è una striscia continua di polisilicio che forma una linea di parola nella memoria di fig. 3.
Il dispositivo di memoria della forra di realizzazione attualmente preferita usa regioni sorgente e pozzo drogate asinmetricamente. Le regioni sorgente e pozzo sono entrambe drogate con un drogante all'arsenico e la regione sorgente è drogata inoltre con un drogante al fosforo. Quindi la regione sorgente è drogata più profondamente ed inoltre la regione sorgente si sovrappone alla porta isolata. L’uso di dette regioni nella programmazione e nella cancellazione è discusso nella domanda suaccennata.
Si tenga presente che la cella di fig. 1 può essere prodotta usando tecnologia NMDS <MDS a canale N) o tecnologia CMOS (MOS complementare) ben note. Il dispositivo a canale n illustrato in fig. 1 può essere realizzato direttamente in un substrato di tipo p o quando viene usato un substrato di tipo n può essere realizzato in un tipo p ben formato nel substrato. Altre variazioni, quale l'impiego sia di pozzi p che di pozzi n, sono ben note nella tecnica.
Nell'impiego corrente, i dispositivi di memoria sono programmati (cioè, caricando negativamente la porta isolata) connettendo la linea di parola o porta 11 di controllo ad un potenziale di circa 12 volt, la regione pozzo ad un potenziale di circa 7 volt e la regione sorgente a massa. In tali condizioni, si verifica iniezione a canale di elettroni caldi attraverso lo strato 14 di ossido, il quale strato ha uno spessore di circa 115 A nella forma di realizzazione attualmente preferita. Per cancellare la cella, viene isolata la regione pozzo, viene collegata a massa la linea di parola o la porta 11 di controllo ed un potenziale di circa 12 volt viene applicato alla regione sorgente. In tali condizioni, viene portata carica per effetto tunnel dalla porta isolata. Nel corso della lettura della cella, viene applicato alla porta di controllo un potenziale (ad esempio, 5 volt) minore di quello che farebbe trasferire carica sulla porta isolata, e viene applicato un potenziale (ad esempio, 1 volt) alla regione pozzo). Viene rilevata la corrente attraverso il dispositivo per determinare se la porta isolata è o non è caricata negativamente. Analogamente ad altri dispositivi a porta isolata, la carica negativa sulla porta isolata fa variare la tensione di soglia del dispositivo rendendolo meno conduttivo. Così, con un amplificatore di rilevamento, si può determinare la presenza o l'assenza di carica sulla porta isolata. Ciò definisce se una cella è programmata con un uno o uno zero binario.
Con riferimento alla fig. 3, le celle di memoria nella forma di realizzazione attualmente preferita sono formate ad intersezioni di linee di parola e linee di bit come è la pratica comune. I terminali di pozzo delle celle di memoria sono connessi alla linea di bit. Le porte di controllo sono formate da strisce continue di polisilicio che si estendono per l'intero insieme. Le linee di bit generalmente parallele sono perpendicolari alle linee di parola generalmente parallele. Ad esempio, la cella 27 ha la sua regione pozzo connessa alla linea 38 di bit, e la sua regione sorgente 39 connessa al commutatore di sorgente 51. La linea 29 di parola si estende ad una pluralità di altre celle lungo la linea di parola.
Secondo la presente invenzione, le celle sono organizzate in blocchi. Ogni blocco comprende una pluralità di linee di bit, ad esempio, ciascuno dei blocchi 40, 41 e 42 di fig. 3 nella forma dì realizzazione attualmente preferita contiene 128 linee di bit. Le regioni sorgente per tutte le celle in ciascuno dei blocchi sono connesse ad IMI nodo comune consentendo a questo nodo di essere commutato ad uno di tre potenziali da un Gommatatore di sorgente. Vi è un commutatore di sorgente associato con ciascuno dei blocchi, ad esenpio, il blocco 40 è connesso al commutatore 50 di sorgente, il blocco 41 al commutatore 51 di sorgente ed il blocco 42 al commutatore 52 di sorgente.
Il decodificatore X 43 seleziona una singola linea di parola nella memoria per ciascuno degli indirizzi applicati ad esso. I decodificatori Y 44, 45 e 46 per ciascuno degli indirizzi Y seleziona un byte (linea di 8 bit) da uno dei blocchi e connette 8 linee di bit dal blocco selezionato all'amplificatore di rilevamento e alle memorie tampone 54 di uscita. (Solo un blocco è un blocco selezionato per ogni indirizzo Y dato). I commutatori di sorgente sono controllati dal decodificatore Y 60 di sorgente che nella forma di realizzazione attualmente preferita è parte dei decodificatori Y 44, 45 e 46, e, come verrà descritto, il decodificatore 60 fa connettere le regioni sorgente delle celle nei blocchi selezionati e non selezionati ad uno di tre potenziali per lettura, programmazione e cancellazione.
Con riferimento alla fig. 2a, sono illustrate le tensioni impiegate durante la cancellazione per un blocco selezionato ed un blocco non selezionato. (Un blocco è selezionato quando vengono selezionate celle in tale blocco sono selezionate per programmazione o lettura. Interi blocchi sono selezionati per cancellazione, uno alla volta). Il blocco 20 rappresenta un blocco selezionato e conprende una pluralità di celle di memoria nel blocco quale la cella 25. Il blocco 21 rappresenta un blocco non selezionato che illustra ancora una pluralità di celle disposte nel blocco. Tutte le regioni sorgente di tutte le celle nel blocco 20 sono connesse ad un nodo o linea comune 22. Similmente, tutte le regioni sorgente per le celle nel blocco 21 sono connesse ad una linea o nodo comune 23.
Nel corso della cancellazione, se viene selezionato il blocco 20, le regioni sorgente delle celle sono connesse al potenziale di programmazione (VPI,) tramite i commutatori di sorgente mostrati in fig. 3. Questo potenziale di programmazione nella forma di realizzazione attualmente preferita è 12 volt. I commutatori di sorgente per i blocchi non selezionati sono collegati a massa tramite i commutatori di sorgente, cosi la linea 23 è mostrata collegata a massa. Per la cancellazione, tutte le porte di controllo sono connesse al potenziale di massa. Tutte le regioni pozzo sono lasciate isolate, cosi, ad esenpio, sono lasciate isolate la linea 28 del blocco 20 e le altre linee di bit nei blocchi selezionati e non selezionati. Per queste condizioni, attraverso la regione sorgente viene eliminata ogni carica negativa sulle porte isolate delle celle nel blocco selezionato, cancellando cosi le porte isolate (lasciandole caricate j.n modo neutro). In tali condizioni, vengono cancellate tutte le celle in un singolo blocco e le celle di memoria nei blocchi non selezionati rimangono invariate.
La fig. 2b illustra i potenziali applicati durante la programmazione di celle. Sono mostrati ancora due blocchi, un blocco selezionato 30 ed un blocco non selezionato 31. Ciascuno dei blocchi contiene una pluralità di celle con tutte le regioni sorgente delle celle nel blocco 30 connesse alla linea 34 e tutte le regioni sorgente di tutte le celle nel blocco 31 connesse alla linea 35. Nel corso della programmazione, tutte le regioni sorgente nel blocco selezionato sono connesse a terra tramite il commutatore di sorgente e tutte le regioni sorgente nel blocco non selezionato sono connesse ad un potenziale che sarà discusso, VDI (potenziale di inibizione di disturbo). Nella forma di realizzazione attualmente preferita, VDX è di circa 3,5 volt.
Supponiamo che il decodificatore X abbia selezionato la linea 32 per la programmazione e che debbano essere programmate le celle lungo tale linea di parola nel blocco 30. Se, ad esempio, deve essere programmata la cella 36 (cioè, la sua porta isolata deve essere caricata negativamente), la regione pozzo della cella 36 di memoria è connessa ad un potenziale di programmazione V*. (ad esempio, 7 volt), mentre la linea 32 di parola selezionata è tenuta a 12 volt. In tali condizioni viene trasferita carica dal substrato alla porta isolata. Poiché la linea 33 e le altre linee di parola sono tenute a potenziale zero, non è programmata alcuna delle altre celle lungo la linea 37 di bit. Le linee di bit non selezionate, sia nel blocco 30 che nei blocchi non selezionati, sono tenute a potenziale zero, quindi non si ha alcuna programmazione nelle altre celle di memoria, sia lungo le linee di parola selezionate che lungo le linee di parola non selezionate.
L'operazione di progranmazione è tipicamente un'operazione lenta ed è possibile che i 12 volt applicati alla linea di parola selezionata possano provocare progranmazione lenta in celle lungo detta linea di parola in blocchi non selezionati anche se le regioni pozzo di celle in tali blocchi sono collegate a massa. Ciò può essere impedito innalzando il potenziale sulle regioni sorgente, ad esempio a 5 volt (il potenziale nominale usato dalla memoria). Ciò viene discusso nel brevetto US 4698 787. Tuttavia si è trovato che, facendo ciò, si verifica cancellazione lenta in celle lungo linee di parola non selezionate, in quanto tali celle hanno le loro porte di controllo a potenziale zero, regioni pozzo a potenziale zero e regioni sorgente a 5 volt. Si è trovato piuttosto che è più efficace mantenere le regioni sorgente ad un potenziale minore di, ad esempio, 5 volt; questo potenziale è indicato come potenziale VOI in fig. 2b. Nella forma di realizzazione attualmente preferita, questo potenziale è circa 3,5 volt. Questo potenziale è abbastanza basso per impedire la cancellazione lungo linee di parola non selezionate e ancora abbastanza alto per impedire la progranmazione lungo linee di parola selezionate.
In fig. 3 sono rappresentati solo tre blocchi. In pratica, vengono usati oolti più.blocchi. Ciascun blocco contiene una pluralità di linee di bit <ad esempio, 128 linee). Lo specifico numero di blocchi, lo specifico numero di linee di bit per blocco e lo specifico ramerò di linee di parola non sono critici ai fini della presente invenzione.
I decodificatori 44, 45 e 46 possono essere decodificatori ordinari che selezionano 8 linee di bit (o ogni altro numero) da uno dei blocchi per connessione agli anplificatori di rilevamento. Un sottoinsieme degli indirizzi Y è richiesto dal decodificatore 60 di sorgente Y per fornire un segnale indicante quale blocco sia stato selezionato e viceversa quali blocchi non siano selezionati. Così i ségnali per i cormtutatorì di sorgente 50, 51 e 52 possono venire da una fase intermedia di decodifica e dal decodificatore Y usato per selezionare i byte dai blocchi, o può essere usato un decodificatore 60 di sorgente separato. Come mostrato, ciascuno dei comnutatori di sorgente, 50, 51 e 52, connette il suo rispettivo blocco a terra, al potenziale di inibizione di disturbo o al potenziale di programmazione V*,*,. Questi commutatori possono essere commutatori ordinari prodotti con transistor a effetto di campo.
Supponiamo che l'intera memoria di fig. 3 debba essere programmata con un nuovo programma. Prima che ciò possa accadere, vengono canellati tutti i blocchi. Come ricordato a proposito della fig. 2a, i commutatori di sorgente di ciascuno dei blocchi connettono il rispettivo blocco (sequenzialmente per rendere minino il flusso di corrente) al potenziale Vpp. I commutatori di sorgente per i blocchi non selezionati mantengono i blocchi non selezionati a zero. I decodificatori Y durante questa operazione di cancellazione isolano i pozzi. Il decodificatore X connette le linee di parola al potenziale di massa. In tal modo, tutte le celle e tutti i blocchi vengono cancellati. (Dopo programmazione iniziale ci si attende che uno o più blocchi vengono selezionati per la riprogramnazione. In questo caso vengono cancellati solo i blocchi che richiedono riprogrammazione).
Una volta avvenuta la cancellazione, le celle possono essere programmate. Ad esempio, possono essere programmate tutte le celle nel blocco 41, un byte alla volta. Per programmare in tali condizioni, i conrnutatori di sorgente, 50 e 52, connettono le regioni sorgente per i blocchi 40 e 42 al potenziale di inibizione di disturbo. Il comnutatore 51 di sorgente connette le regioni sorgente delle celle nel blocco 41 a massa. Il decodificatore X 43 seleziona in sequenza una linea di parola alla volta per la programmazione connettendo tale linea a 12 volt. Tutte le celle che devono essere programmate hanno quindi le loro regioni pozzo connesse al potenziale V*.. Tutti gli altri terminali di pozzo, sia nei blocchi selezionati che in quelli non selezionati, rimangono a potenziale di massa. Ciò viene effettuato dai decodificatori Y. I dati di ingresso determinano quali delle regioni pozzo sono connesse a V*.per la programmazione.
Durante la lettura di dati, una linea di parola viene seiezionata dal decodificatore X e, per la forma di realizzazione illustrata, è selezionato un byte da uno dei blocchi. Per la lettura tutti i commutatori di sorgente, sia per i blocchi selezionati che per quelli non selezionati, connettono le regioni sorgente a massa. Le regioni pozzo (linee di bit) delle celle selezionate nei blocchi selezionati sono connesse ad un potenziale di circa un volt. La linea di parola selezionata viene mantenuta a circa 5 volt. Se una cella è programmata o no può allora essere determinato dalla conducibilità della cella usando normali amplificatori di rilevamento.
Le celle di riferimento usate nella forma di realizzazione attualmente preferita sono discusse nella suaccennata demanda di brevetto.
E' stato così descritto un insieme di memoria per EPROM "flash" che consente cancellazione di blocchi.
Claims (10)
- RIVENDICAZIONI 1) Insieme di memoria avente una pluralità di celle di memoria prograrrmabili elettricamente e cancellabili elettricamente aventi ciascuna una regione sorgente, una regione pozzo, porta isolata e una porta di controllo, conprendente: una pluralità di blocchi, ogni blocco avendo una pluralità di linee di bit generalmente parallele connesse a dette regioni pozzo di una pluralità di dette celle; una pluralità di conimitatori di sorgente, uno per ciascuno di detti blocchi, dette regioni sorgente di detta pluralità di dette celle in ciascuno di detti blocchi essendo connesse ad uno di detti commutatori; una pluralità di linee di parola generalmente perpendicolari a dette linee di bit, ogni linea di parola essendo continua ed estendendosi attraverso detta pluralità di blocchi, con ciascuna di dette linee di parola che è connessa a dette porte di controllo di una di dette celle su ciascuna di dette linee di bit; mezzi decodificatori di riga per decodificare indirizzi di riga e per selezionare linee di parola, cosi che, quando viene selezionata una di dette linee di parola, viene variato il potenziale su dette porte di controllo di dette celle lungo detta linea di parola in tutti detti blocchi; secondi mezzi decodificatori per selezionare durante la programmazione una pluralità di linee di bit in uno selezionato di detti blocchi per programmare e per connettere dette regioni sorgente di dette celle in detti blocchi selezionati ad un primo potenziale e dette regioni sorgente di dette celle nei non selezionati di detti blocchi ad un secondo potenziale, e per connettere durante la cancellazione dette regioni sorgente di dette celle in uno selezionato di detti blocchi ad un terzo potenziale e detta regione sorgente di dette celle nei non selezionati di detti blocchi a detto primo potenziale.
- 2) Memoria come in 1), in cui detto primo potenziale è potenziale di massa.
- 3) Memoria come in 2), in cui detto secondo potenziale è circa 3,5 volt.
- 4) Memoria come in 3), in cui detto terzo potenziale è 12 volt.
- 5) Memoria come in 1) o 4), in cui dette linee di parola sono formate da strisce di polisilicio, le quali strisce formano dette porte di controllo di dette celle lungo detta linea di parola.
- 6) Manoria come in 1), in cui, durante la programmazione, detto decodificatore Y connette i terminali di pozzo di dette celle selezionate ad un potenziale di programmazione ed i terminali di pozzo di dette linee non selezionate, nei blocchi sia selezionati che non selezionati, a massa, e in cui durante la cancellazione, detti decodificatori Y fanno isolare elettricamente le regioni pozzo di tutte le celle selezionate e non selezionate.
- 7) Manoria come in 5), in cui, durante la progranmazione, detto decodificatore Y connette i terminali di pozzo di dette celle selezionate ad un potenziale di progranmazione ed i terminali di pozzo di dette linee non selezionate, nei blocchi sia selezionati che non selezionati, a massa, e durante cancellazione, detti decodificatori Y fanno isolare elettricamente le regioni pozzo di tutte le celle selezionate e non selezionate.
- 8) Memoria programmabile elettricamente e cancellabile e1ettrreamente comprendente: una pluralità di linee di parola generalmente parallele; una pluralità di linee di bit generalmente parallele, dette linee di bit essendo perpendicolari a dette linee di parola; una pluralità di celle di memoria, una associata con ciascuna intersezione di dette linee di bit e dette linee di parola, ciascuna di dette celle avendo una prima regione, una seconda regione e porte di controllo, dette porte di controllo essendo formate con dette linee di parola, detta prima regione di dette celle essendo connessa alla sua rispettiva linea di bit; una pluralità di mezzi di corrnrutazione ciascuno per connettere selettivamente detta seconda regione di dette celle in un blocco di linee adiacenti di dette linee di bit ad un potenziale primo, secondo o terzo; primi mezzi di decodifica per ricevere primi segnali di indirizzo e per selezionare almeno una di dette linee di perd a, cosi che tutte dette celle lungo dette linee di parola selezionate ricevano lo stesso potenziale quando selezionate, detti primi mezzi decodificatori essendo connessi a dette linee di parola; secondi mezzi decodificatori per ricevere secondi segnali di indirizzo per selezionare almeno una di dette linee di bit in uno selezionato di detti blocchi, detti secondi mezzi decodificatori essendo connessi a dette linee di bit; terzi mezzi decodificatori per ricevere almeno alcuni di detti secondi segnali di indirizzo e connessi a detti commutatori per connettere detta seconda regione di dette celle ad uno di detti potenziali primo, secondo o terzo.
- 9) Memoria come in 8) , in cui detta prima regione è una regione pozzo e detta seconda regione una regione sorgente.
- 10) Maioria come in 9) , in cui, durante la progranmazione, detti mezzi di commutazione di uno selezionato di detti blocchi connettono dette regioni sorgente a potenziale di massa e dette regioni sorgente nei blocchi non selezionati ad un potenziale di inibizione di disturbi e in cui, durante la cancellazione, detti mezzi di coiimutazione connettono le regioni sorgente in uno selezionato di detti blocchi ad un potenziale di programmazione e le regioni sorgente in quelli non selezionati di detti blocchi a massa.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/407,645 US5065364A (en) | 1989-09-15 | 1989-09-15 | Apparatus for providing block erasing in a flash EPROM |
Publications (3)
Publication Number | Publication Date |
---|---|
IT9021321A0 IT9021321A0 (it) | 1990-08-29 |
IT9021321A1 true IT9021321A1 (it) | 1992-02-29 |
IT1242990B IT1242990B (it) | 1994-05-23 |
Family
ID=23612935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT02132190A IT1242990B (it) | 1989-09-15 | 1990-08-29 | Dispositivo per ottenere la cancellazione di blocchi in una memoria a sola lettura programmabile elettricamente (eprom) di tipo flash |
Country Status (8)
Country | Link |
---|---|
US (1) | US5065364A (it) |
JP (1) | JP2847322B2 (it) |
DE (1) | DE4028575C2 (it) |
FR (1) | FR2652189B1 (it) |
GB (1) | GB2235999B (it) |
HK (1) | HK63794A (it) |
IE (1) | IE64921B1 (it) |
IT (1) | IT1242990B (it) |
Families Citing this family (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
KR100204721B1 (ko) * | 1989-08-18 | 1999-06-15 | 가나이 쓰도무 | 메모리블럭으로 분활된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치 |
JP2624864B2 (ja) * | 1990-02-28 | 1997-06-25 | 株式会社東芝 | 不揮発性半導体メモリ |
US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
JP2709751B2 (ja) * | 1990-06-15 | 1998-02-04 | 三菱電機株式会社 | 不揮発性半導体記憶装置およびそのデータ消去方法 |
WO1992005560A1 (en) * | 1990-09-25 | 1992-04-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US5289423A (en) * | 1990-11-16 | 1994-02-22 | Sgs-Thomson Microelectronics S.R.L. | Bank erasable, flash-EPROM memory |
JP3204666B2 (ja) * | 1990-11-21 | 2001-09-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5245570A (en) * | 1990-12-21 | 1993-09-14 | Intel Corporation | Floating gate non-volatile memory blocks and select transistors |
US5249158A (en) * | 1991-02-11 | 1993-09-28 | Intel Corporation | Flash memory blocking architecture |
EP0509184A1 (en) * | 1991-04-18 | 1992-10-21 | STMicroelectronics S.r.l. | Flash memory erasable by sectors and related writing process |
US5265059A (en) * | 1991-05-10 | 1993-11-23 | Intel Corporation | Circuitry and method for discharging a drain of a cell of a non-volatile semiconductor memory |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US5237535A (en) * | 1991-10-09 | 1993-08-17 | Intel Corporation | Method of repairing overerased cells in a flash memory |
DE4133490C2 (de) * | 1991-10-09 | 1999-06-10 | Texas Instruments Deutschland | Verfahren zum Betreiben einer mit einer Versorgungsspannung gespeisten integrierten Halbleiterspeichervorrichtung mit zeilen- und spaltenweise angeordneten Speicherzellen |
JP2632104B2 (ja) * | 1991-11-07 | 1997-07-23 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
DE69232950T2 (de) * | 1991-11-20 | 2003-08-28 | Fujitsu Ltd., Kawasaki | Halbleiterspeichervorrichtung |
US6347051B2 (en) * | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
TW261687B (it) * | 1991-11-26 | 1995-11-01 | Hitachi Seisakusyo Kk | |
JP3190082B2 (ja) * | 1991-12-05 | 2001-07-16 | 株式会社日立製作所 | 半導体記憶装置 |
JP3080744B2 (ja) * | 1991-12-27 | 2000-08-28 | 日本電気株式会社 | 電気的に書き込み一括消去可能な不揮発性半導体記憶装置 |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
KR950011965B1 (ko) * | 1992-02-19 | 1995-10-12 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
US5371702A (en) * | 1992-03-05 | 1994-12-06 | Kabushiki Kaisha Toshiba | Block erasable nonvolatile memory device |
US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
US5687345A (en) * | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
TW231343B (it) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
US5388069A (en) * | 1992-03-19 | 1995-02-07 | Fujitsu Limited | Nonvolatile semiconductor memory device for preventing erroneous operation caused by over-erase phenomenon |
US5311467A (en) * | 1992-04-07 | 1994-05-10 | Sgs-Thomson Microelectronics, Inc. | Selective bulk write operation |
JP3348248B2 (ja) * | 1992-04-22 | 2002-11-20 | 富士通株式会社 | 半導体記憶装置及びその情報の消去・書き込み方法 |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5347484A (en) * | 1992-06-19 | 1994-09-13 | Intel Corporation | Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets |
US5280447A (en) * | 1992-06-19 | 1994-01-18 | Intel Corporation | Floating gate nonvolatile memory with configurable erasure blocks |
US5317535A (en) * | 1992-06-19 | 1994-05-31 | Intel Corporation | Gate/source disturb protection for sixteen-bit flash EEPROM memory arrays |
US5267196A (en) * | 1992-06-19 | 1993-11-30 | Intel Corporation | Floating gate nonvolatile memory with distributed blocking feature |
US6549974B2 (en) * | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
JP3328321B2 (ja) * | 1992-06-22 | 2002-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
JPH06119230A (ja) * | 1992-10-06 | 1994-04-28 | Fujitsu Ltd | 半導体記憶装置 |
US5740395A (en) * | 1992-10-30 | 1998-04-14 | Intel Corporation | Method and apparatus for cleaning up a solid state memory disk storing floating sector data |
US5479633A (en) * | 1992-10-30 | 1995-12-26 | Intel Corporation | Method of controlling clean-up of a solid state memory disk storing floating sector data |
US5319606A (en) * | 1992-12-14 | 1994-06-07 | International Business Machines Corporation | Blocked flash write in dynamic RAM devices |
US5319593A (en) * | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
JP2917722B2 (ja) * | 1993-01-07 | 1999-07-12 | 日本電気株式会社 | 電気的書込消去可能な不揮発性半導体記憶装置 |
JP2856621B2 (ja) * | 1993-02-24 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置 |
US5479638A (en) * | 1993-03-26 | 1995-12-26 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporation wear leveling technique |
US5388083A (en) * | 1993-03-26 | 1995-02-07 | Cirrus Logic, Inc. | Flash memory mass storage architecture |
KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
US5339279A (en) * | 1993-05-07 | 1994-08-16 | Motorola, Inc. | Block erasable flash EEPROM apparatus and method thereof |
US5414664A (en) * | 1993-05-28 | 1995-05-09 | Macronix International Co., Ltd. | Flash EPROM with block erase flags for over-erase protection |
WO1994028551A1 (en) * | 1993-05-28 | 1994-12-08 | Macronix International Co., Ltd. | Flash eprom with block erase flags for over-erase protection |
US5357476A (en) * | 1993-06-01 | 1994-10-18 | Motorola, Inc. | Apparatus and method for erasing a flash EEPROM |
US5748939A (en) * | 1993-06-30 | 1998-05-05 | Intel Corporation | Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus |
US5623620A (en) * | 1993-06-30 | 1997-04-22 | Intel Corporation | Special test modes for a page buffer shared resource in a memory device |
FR2708763B1 (fr) * | 1993-06-30 | 2002-04-05 | Intel Corp | Dispositif de mémoire flash, procédé et circuit de traitement d'un ordre d'utilisateur dans un dispositif de mémoire flash et système d'ordinateur comprenant un dispositif de mémoire flash. |
US5592641A (en) * | 1993-06-30 | 1997-01-07 | Intel Corporation | Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status |
US5353256A (en) * | 1993-06-30 | 1994-10-04 | Intel Corporation | Block specific status information in a memory device |
JP3737528B2 (ja) * | 1993-06-30 | 2006-01-18 | インテル・コーポレーション | フラッシュ・メモリ・デバイス、それのページ・バッファー資源の割り当てをする方法および回路 |
US5513136A (en) * | 1993-09-27 | 1996-04-30 | Intel Corporation | Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations |
FR2711831B1 (fr) * | 1993-10-26 | 1997-09-26 | Intel Corp | Procédé et circuit de mémorisation et de hiérarchisation d'ordres d'effacement dans un dispositif de mémoire. |
EP0748521B1 (en) * | 1994-03-03 | 2001-11-07 | Rohm Corporation | Over-erase detection in a low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase |
EP0676816B1 (en) * | 1994-03-28 | 2001-10-04 | STMicroelectronics S.r.l. | Flash - EEPROM memory array and biasing method thereof |
US5715423A (en) * | 1994-04-18 | 1998-02-03 | Intel Corporation | Memory device with an internal data transfer circuit |
US5438546A (en) * | 1994-06-02 | 1995-08-01 | Intel Corporation | Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories |
KR970005644B1 (ko) * | 1994-09-03 | 1997-04-18 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법 |
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
JPH08115597A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 半導体ディスク装置 |
US5671179A (en) * | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
JPH08212019A (ja) * | 1995-01-31 | 1996-08-20 | Mitsubishi Electric Corp | 半導体ディスク装置 |
JP2671860B2 (ja) * | 1995-03-30 | 1997-11-05 | 日本電気株式会社 | フラッシュメモリ用ファイルシステム |
US5621690A (en) * | 1995-04-28 | 1997-04-15 | Intel Corporation | Nonvolatile memory blocking architecture and redundancy |
US5663923A (en) * | 1995-04-28 | 1997-09-02 | Intel Corporation | Nonvolatile memory blocking architecture |
EP0745995B1 (en) * | 1995-05-05 | 2001-04-11 | STMicroelectronics S.r.l. | Nonvolatile, in particular flash-EEPROM, memory device |
EP0741387B1 (en) * | 1995-05-05 | 2000-01-12 | STMicroelectronics S.r.l. | Nonvolatile memory device with sectors of preselectable size and number |
US5657268A (en) * | 1995-11-20 | 1997-08-12 | Texas Instruments Incorporated | Array-source line, bitline and wordline sequence in flash operations |
DE19545557A1 (de) | 1995-12-06 | 1997-06-12 | Siemens Ag | Festspeicher und Verfahren zur Ansteuerung desselben |
US5963478A (en) * | 1995-12-06 | 1999-10-05 | Siemens Aktiengesellschaft | EEPROM and method of driving the same |
DE19545523C2 (de) * | 1995-12-06 | 2001-02-15 | Siemens Ag | EEPROM und Verfahren zur Ansteuerung desselben |
US5835413A (en) * | 1996-12-20 | 1998-11-10 | Intel Corporation | Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels |
US6073243A (en) * | 1997-02-03 | 2000-06-06 | Intel Corporation | Block locking and passcode scheme for flash memory |
US5954818A (en) * | 1997-02-03 | 1999-09-21 | Intel Corporation | Method of programming, erasing, and reading block lock-bits and a master lock-bit in a flash memory device |
US5818764A (en) * | 1997-02-06 | 1998-10-06 | Macronix International Co., Ltd. | Block-level wordline enablement to reduce negative wordline stress |
US6205058B1 (en) * | 1997-04-04 | 2001-03-20 | Micron Technology, Inc. | Data input/output circuit for performing high speed memory data read operation |
US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
US6021083A (en) * | 1997-12-05 | 2000-02-01 | Macronix International Co., Ltd. | Block decoded wordline driver with positive and negative voltage modes |
KR100280451B1 (ko) * | 1998-03-12 | 2001-02-01 | 김영환 | 메모리 셀의 동작이 섹터 단위로 수행되는 플래쉬 메모리 |
US6040997A (en) * | 1998-03-25 | 2000-03-21 | Lexar Media, Inc. | Flash memory leveling architecture having no external latch |
US6209069B1 (en) | 1998-05-11 | 2001-03-27 | Intel Corporation | Method and apparatus using volatile lock architecture for individual block locking on flash memory |
US6154819A (en) * | 1998-05-11 | 2000-11-28 | Intel Corporation | Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks |
US6026016A (en) * | 1998-05-11 | 2000-02-15 | Intel Corporation | Methods and apparatus for hardware block locking in a nonvolatile memory |
US6772307B1 (en) | 2001-06-11 | 2004-08-03 | Intel Corporation | Firmware memory having multiple protected blocks |
US7123537B2 (en) * | 2002-03-15 | 2006-10-17 | Macronix International Co., Ltd. | Decoder arrangement of a memory cell array |
CN100483552C (zh) * | 2002-10-28 | 2009-04-29 | 桑迪士克股份有限公司 | 在非易失性存储***中执行自动磨损平衡的方法 |
US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
US7012835B2 (en) | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
DE112004003160B3 (de) | 2004-11-30 | 2022-07-28 | Spansion Llc (N.D.Ges.D. Staates Delaware) | Halbleiterbauelement und Verfahren zum Steuern des Halbleiterbauelements |
US20060120235A1 (en) * | 2004-12-06 | 2006-06-08 | Teac Aerospace Technologies | System and method of erasing non-volatile recording media |
US7315916B2 (en) | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
US7184235B2 (en) * | 2005-01-18 | 2007-02-27 | Teac Aerospace Technologies, Inc. | Power management in operating recording media |
US7886204B2 (en) | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
US7716538B2 (en) | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
JP5827069B2 (ja) * | 2011-08-11 | 2015-12-02 | 平田機工株式会社 | 搬送装置 |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
US9940048B2 (en) | 2014-02-26 | 2018-04-10 | Macronix International Co., Ltd. | Nonvolatile memory data protection using nonvolatile protection codes and volatile protection codes |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
US10062440B1 (en) * | 2017-06-20 | 2018-08-28 | Winbond Electronics Corp. | Non-volatile semiconductor memory device and reading method thereof |
JP2019220242A (ja) * | 2018-06-21 | 2019-12-26 | セイコーエプソン株式会社 | 不揮発性記憶装置、マイクロコンピューター及び電子機器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3500142A (en) * | 1967-06-05 | 1970-03-10 | Bell Telephone Labor Inc | Field effect semiconductor apparatus with memory involving entrapment of charge carriers |
US3755721A (en) * | 1970-06-15 | 1973-08-28 | Intel Corp | Floating gate solid state storage device and method for charging and discharging same |
US3660819A (en) * | 1970-06-15 | 1972-05-02 | Intel Corp | Floating gate transistor and method for charging and discharging same |
US3728695A (en) * | 1971-10-06 | 1973-04-17 | Intel Corp | Random-access floating gate mos memory array |
US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
DE2828855C2 (de) * | 1978-06-30 | 1982-11-18 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) |
FR2430364A1 (fr) * | 1978-07-07 | 1980-02-01 | Chanel | Dispositif de positionnement d'un bouchon sur un flacon |
JPS6014438B2 (ja) * | 1979-08-29 | 1985-04-13 | 株式会社東芝 | 不揮発性半導体メモリ− |
US4301518A (en) * | 1979-11-01 | 1981-11-17 | Texas Instruments Incorporated | Differential sensing of single ended memory array |
US4503524A (en) * | 1980-06-02 | 1985-03-05 | Texas Instruments Incorporated | Electrically erasable dual-injector floating gate programmable memory device |
EP0050005B1 (en) * | 1980-10-15 | 1988-05-18 | Kabushiki Kaisha Toshiba | Semiconductor memory with improved data programming time |
US4412309A (en) * | 1981-09-28 | 1983-10-25 | Motorola, Inc. | EEPROM With bulk zero program capability |
US4451905A (en) * | 1981-12-28 | 1984-05-29 | Hughes Aircraft Company | Electrically erasable programmable read-only memory cell having a single transistor |
EP0085260B1 (en) * | 1981-12-29 | 1989-08-02 | Fujitsu Limited | Nonvolatile semiconductor memory circuit |
DE3277715D1 (en) * | 1982-08-06 | 1987-12-23 | Itt Ind Gmbh Deutsche | Electrically programmable memory array |
JPS6086859A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 不揮発性メモリ装置 |
US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
US4783764A (en) * | 1984-11-26 | 1988-11-08 | Hitachi, Ltd. | Semiconductor integrated circuit device with built-in memories, and peripheral circuit which may be statically or dynamically operated |
JPS63249375A (ja) * | 1987-04-06 | 1988-10-17 | Oki Electric Ind Co Ltd | 半導体記憶装置のデ−タ消去方法 |
US4888734A (en) * | 1987-12-30 | 1989-12-19 | Elite Semiconductor & Systems Int'l., Inc. | EPROM/flash EEPROM cell and array configuration |
US4949309A (en) * | 1988-05-11 | 1990-08-14 | Catalyst Semiconductor, Inc. | EEPROM utilizing single transistor per cell capable of both byte erase and flash erase |
-
1989
- 1989-09-15 US US07/407,645 patent/US5065364A/en not_active Expired - Lifetime
-
1990
- 1990-03-12 GB GB9005482A patent/GB2235999B/en not_active Expired - Lifetime
- 1990-04-19 IE IE139990A patent/IE64921B1/en not_active IP Right Cessation
- 1990-04-25 FR FR909005278A patent/FR2652189B1/fr not_active Expired - Fee Related
- 1990-08-16 JP JP21510290A patent/JP2847322B2/ja not_active Expired - Lifetime
- 1990-08-29 IT IT02132190A patent/IT1242990B/it active IP Right Grant
- 1990-09-08 DE DE4028575A patent/DE4028575C2/de not_active Expired - Fee Related
-
1994
- 1994-07-07 HK HK63794A patent/HK63794A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2652189A1 (fr) | 1991-03-22 |
JP2847322B2 (ja) | 1999-01-20 |
FR2652189B1 (fr) | 1994-03-04 |
IT1242990B (it) | 1994-05-23 |
US5065364A (en) | 1991-11-12 |
IE64921B1 (en) | 1995-09-20 |
HK63794A (en) | 1994-07-15 |
JPH03173999A (ja) | 1991-07-29 |
GB2235999B (en) | 1993-12-15 |
DE4028575C2 (de) | 1998-06-04 |
IE901399A1 (en) | 1991-03-27 |
GB9005482D0 (en) | 1990-05-09 |
IT9021321A0 (it) | 1990-08-29 |
GB2235999A (en) | 1991-03-20 |
DE4028575A1 (de) | 1991-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IT9021321A1 (it) | Dispositivo per ottenere la cancellazione di blocchi in una memoria a sola lettura programmabile elettricamente (eprom) di tipo flash | |
US5245570A (en) | Floating gate non-volatile memory blocks and select transistors | |
CA1185369A (en) | Electrically erasable programmable read-only memory | |
US5747849A (en) | Nonvolatile memory device having buried data lines and floating gate electrode on buried data lines | |
US6081456A (en) | Bit line control circuit for a memory array using 2-bit non-volatile memory cells | |
KR930000869B1 (ko) | 페이지 소거 가능한 플래쉬형 이이피롬 장치 | |
JP5235422B2 (ja) | 不揮発性半導体記憶装置 | |
IT9021695A1 (it) | Dispositivo e metodo per lettura/programmazione migliorata di insiemi di memoria a sola lettura programmabile elettricamente (eprom) a massa virtuale | |
KR19980017439A (ko) | 플래쉬 메모리장치 및 그 구동방법 | |
US6295226B1 (en) | Memory device having enhanced programming and/or erase characteristics | |
JPH02103796A (ja) | 不揮発性メモリ装置 | |
US5241507A (en) | One transistor cell flash memory assay with over-erase protection | |
JP4737975B2 (ja) | ビットラインの高電圧が漏洩されることを防止する不揮発性半導体メモリ装置 | |
IT9021015A1 (it) | Architettura per memorie a sola lettura programmabili elettricamente (eprom) ad alta densita' a massa virtuale | |
US20120228693A1 (en) | Highly Reliable NAND Flash memory using a five side enclosed Floating gate storage elements | |
US7031198B2 (en) | Non-volatile semiconductor memory device and method of actuating the same | |
KR100475541B1 (ko) | 낸드 플래시 메모리 테스트 구조 및 이를 이용한 낸드플래시 메모리 채널 전압 측정 방법 | |
US6545310B2 (en) | Non-volatile memory with a serial transistor structure with isolated well and method of operation | |
US6809963B2 (en) | Non-volatile semiconductor memory device and method of actuating the same | |
CN109658965A (zh) | 半导体存储装置 | |
CN102067235A (zh) | 以nand为基础的nmos nor闪存单元,以nand为基础的nmos nor闪存阵列及该单元和该阵列的形成方法 | |
US5390146A (en) | Reference switching circuit for flash EPROM | |
US5295113A (en) | Flash memory source inhibit generator | |
US6101130A (en) | Semiconductor device memory cell and method for selectively erasing the same | |
KR100569588B1 (ko) | 면적이 감소된 플래쉬 메모리 장치의 페이지 버퍼 및 그동작 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
0001 | Granted | ||
TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19970827 |