IT9021321A1 - Dispositivo per ottenere la cancellazione di blocchi in una memoria a sola lettura programmabile elettricamente (eprom) di tipo flash - Google Patents

Description

"DISPOSITIVO PER OTTENERE LA CANCELLAZIONE DI BLOCCHI IN UNA ME-MORIA A SOLA LETTURA PROGRAMMABILE ELETTRICAMENTE (EPROM) DI TIPO FLASH"

L'invenzione si riferisce al campo delle motorie a sola lettura programmabili elettricamente, particolarmente a quelle che impiegano dispositivi di memoria a porta isolata.

Memorie a sola lettura programmabili elettricamente (EPROM) in semiconduttori metallo-ossido (MOS) usano frequentemente celle di memoria che hanno porte isolate elettricamente (porte isolate). Tali porte isolate tipicamente sono circondate completamente da isolamento e formate da uno strato di silicio policristallino (polisilicio). Le informazioni vengono irrmagazzinate nelle celle o dispositivi di memoria sotto forma di carica sulle porte isolate. Carica viene trasportata alle porte isolate da una varietà di meccanismi quali iniezione a valanga, iniezione a canale, effetto tunnel, ecc., a seconda della costruzione della cella. Le celle generalmente vengono cancellate esponendo l'insieme a radiazione ultravioletta. Si può trovare un esempio di tali celle nei brevetti US 3500 142; 3 660 819; 3755 721 e 4099 196. In alcuni casi queste celle sono cancellabili elettricamente (celle EEFROM). Un esempio di una cella siffatta si trova nel brevetto US 4 203 158.

L'invenzione della presente domanda viene usata con una cella EPRCM, particolarmente una cella cancellabile elettricamente, nota cerne cella EPRCM "flash".

E' noto da molti anni che, quando vengono usate celle EPROM in un insieme di memoria, all'insieme di circuiti si richiede talvolta di isolare elettricamente i dispositivi uno dall'altro. Ciò può essere richiesto, ad esempio, per consentire la lettura di una cella senza interferenza da celle adiacenti, o, ad esempio, per consentire la programmazione di una cella senza disturbare la programmazione di un'altra cella. Come esempi di ciò, si vedano i brevetti US 3728 695.e 4698 787.

La tecnica nota più prossima al Richiedente è il brevetto US 4 698 787. Questo brevetto descrive l'uso di una cella avente regioni asimmetriche sorgente e pozzo in un insiane di manoria. Sono descritti metodi per ottenere cancellazione selettiva. (Si veda colonna 11, inizio riga 54 fino a colonna 12, riga 23). Questo brevetto descrive l'uso di transistor di selezione associati con le linee di parola per isolare, ad esempio, bytes (vedi transistor 129 di fig. 5d). Come si vede, la presente invenzione fornisce cancellazione a blocchi in un insieme senza uso di isolamento o di altri transistor attivati dalla linea di parola del-1'insiane.

Si descrive un inaiane di memoria avente una pluralità di celle di merceria programmabili elettricamente e cancellabili elettricamente, aventi ciascuna una regione sorgente, una regione pozzo, una porta isolata e una porta di controllo. Si usano una pluralità di blocchi, ciascuno dei quali ha una pluralità di linee di bit generabnente parallele (colonne); le regioni di pozzo delle celle sono connesse alle linee di bit. La memoria comprende una pluralità di linee di parola che sono generalmente perpendicolari alle linee di bit con ogni linea di parola che è continua e si. estende attraverso i blocchi; e, nella forma di realizzazione attualmente prefe rita, linee di parola di polisilicio formano le porte di controllo delle celle. Vi è un commutatore di sorgente associato a ciascuno dei blocchi. Ogni corrmutatore connette selettivamente tutte le regioni sorgente delle celle in un dato blocco ad uno di tre potenziali. Mezzi decodificatori di indirizzo di colonna vengono usati per selezionare una pluralità di linee di bit in uno dei blocchi per lettura e programmazione. Nel corso della programmazione, il commutatore di sorgente di un blocco selezionato connette tutte le regioni sorgente nel blocco selezionato ad un primo potenziale (ad esempio, massa). Le regioni sorgente delle celle nei blocchi non selezionati sono connesse ad un secondo potenziale (ad esempio, 3,5 volt) dai commutatori di sorgente dei blocchi non selezionati. Nel corso della cancellazione tutte le regioni sorgente nel blocco selezionato sono connesse al terzo potenziale (ad esempio, 12 volt) e le regioni sorgente delle celle nei blocchi non selezionati sono connesse a massa. Una porzione dei mezzi decodificatori di indirizzo di colonna viene usata per controllare i commutatori di sorgente. Il decodificatore di indirizzo di riga seleziona linee di parola nella memoria.

Nei disegni allegati:

fig. 1 è una vista in sezione di un dispositivo o cella di memoria a porta isolata usato nella forma di realizzazione attualmente preferita dell'invenzione;

fig. 2a illustra i potenziali applicati alle regioni sorgente per un blocco selezionato e un blocco non selezionato durante la cancellazione;

fig. 2b illustra i potenziali applicati alle regioni sorgente per un blocco selezionato e un blocco non selezionato durante la programmazione;

fig. 3 è uno schema a blocchi della disposizione attualmente preferita della memoria secondo l'invenzione.

Viene descritto un insieme di memoria EPROM "flash" che consente la cancellazione selettiva. Nella descrizione seguente sono esposti numerosi dettagli specifici quali il numero specifico di linee di bit in un blocco per consentire una piena comprensione della presente invenzione. Sarà comunque evidente ad un tecnico del ramo che la presente invenzione può essere applicata senza tali dettagli specifici. In altri casi non si sono descritti in dettaglio processi e circuiti ben noti per non complicare inutilmente la presente invenzione.

In una domanda US della richiedente attualmente in corso è descritto un circuito che può essere usato congiuntamente alla presente invenzione. Tale circuito impedisce condizioni di disturbo in dispositivi di riferimento usati negli amplificatori di rilevamento connessi alle linee di bit.

Con riferimento alla fig. 1, il dispositivo o cella di memoria usato con la forma di realizzazione attualmente preferita è formata su un substrato di silicio quale il substrato 15 di tipo p di fig. 1. (Il dispositivo di fig. 1 è mostrato in uno stato semifinito in quanto ciò ne rivela meglio la struttura). Il dispositivo comprende una coppia di regioni drogate distanziate fra loro disposte nel substrato, precisamente una regione pozzo 12 ed una regióne sorgente .13. Una porta isolata 10 di polisilicio è disposta generalmente sopra e fra dette regioni ed isolata da tali regioni da uno strato di silice o altro strato isolante 14. La porta isolata 10 al termine della lavorazione è completamente circondata da strati isolanti ed è quindi elettricamente isolata. Una seconda porta (porta 11 di controllo) è disposta sopra alla porta isolata 10; nella forma di realizzazione attualmente preferita questa porta è fatta con un secondo strato di polisilicio. Questa porta di controllo è una striscia continua di polisilicio che forma una linea di parola nella memoria di fig. 3.

Il dispositivo di memoria della forra di realizzazione attualmente preferita usa regioni sorgente e pozzo drogate asinmetricamente. Le regioni sorgente e pozzo sono entrambe drogate con un drogante all'arsenico e la regione sorgente è drogata inoltre con un drogante al fosforo. Quindi la regione sorgente è drogata più profondamente ed inoltre la regione sorgente si sovrappone alla porta isolata. L’uso di dette regioni nella programmazione e nella cancellazione è discusso nella domanda suaccennata.

Si tenga presente che la cella di fig. 1 può essere prodotta usando tecnologia NMDS <MDS a canale N) o tecnologia CMOS (MOS complementare) ben note. Il dispositivo a canale n illustrato in fig. 1 può essere realizzato direttamente in un substrato di tipo p o quando viene usato un substrato di tipo n può essere realizzato in un tipo p ben formato nel substrato. Altre variazioni, quale l'impiego sia di pozzi p che di pozzi n, sono ben note nella tecnica.

Nell'impiego corrente, i dispositivi di memoria sono programmati (cioè, caricando negativamente la porta isolata) connettendo la linea di parola o porta 11 di controllo ad un potenziale di circa 12 volt, la regione pozzo ad un potenziale di circa 7 volt e la regione sorgente a massa. In tali condizioni, si verifica iniezione a canale di elettroni caldi attraverso lo strato 14 di ossido, il quale strato ha uno spessore di circa 115 A nella forma di realizzazione attualmente preferita. Per cancellare la cella, viene isolata la regione pozzo, viene collegata a massa la linea di parola o la porta 11 di controllo ed un potenziale di circa 12 volt viene applicato alla regione sorgente. In tali condizioni, viene portata carica per effetto tunnel dalla porta isolata. Nel corso della lettura della cella, viene applicato alla porta di controllo un potenziale (ad esempio, 5 volt) minore di quello che farebbe trasferire carica sulla porta isolata, e viene applicato un potenziale (ad esempio, 1 volt) alla regione pozzo). Viene rilevata la corrente attraverso il dispositivo per determinare se la porta isolata è o non è caricata negativamente. Analogamente ad altri dispositivi a porta isolata, la carica negativa sulla porta isolata fa variare la tensione di soglia del dispositivo rendendolo meno conduttivo. Così, con un amplificatore di rilevamento, si può determinare la presenza o l'assenza di carica sulla porta isolata. Ciò definisce se una cella è programmata con un uno o uno zero binario.

Con riferimento alla fig. 3, le celle di memoria nella forma di realizzazione attualmente preferita sono formate ad intersezioni di linee di parola e linee di bit come è la pratica comune. I terminali di pozzo delle celle di memoria sono connessi alla linea di bit. Le porte di controllo sono formate da strisce continue di polisilicio che si estendono per l'intero insieme. Le linee di bit generalmente parallele sono perpendicolari alle linee di parola generalmente parallele. Ad esempio, la cella 27 ha la sua regione pozzo connessa alla linea 38 di bit, e la sua regione sorgente 39 connessa al commutatore di sorgente 51. La linea 29 di parola si estende ad una pluralità di altre celle lungo la linea di parola.

Secondo la presente invenzione, le celle sono organizzate in blocchi. Ogni blocco comprende una pluralità di linee di bit, ad esempio, ciascuno dei blocchi 40, 41 e 42 di fig. 3 nella forma dì realizzazione attualmente preferita contiene 128 linee di bit. Le regioni sorgente per tutte le celle in ciascuno dei blocchi sono connesse ad IMI nodo comune consentendo a questo nodo di essere commutato ad uno di tre potenziali da un Gommatatore di sorgente. Vi è un commutatore di sorgente associato con ciascuno dei blocchi, ad esenpio, il blocco 40 è connesso al commutatore 50 di sorgente, il blocco 41 al commutatore 51 di sorgente ed il blocco 42 al commutatore 52 di sorgente.

Il decodificatore X 43 seleziona una singola linea di parola nella memoria per ciascuno degli indirizzi applicati ad esso. I decodificatori Y 44, 45 e 46 per ciascuno degli indirizzi Y seleziona un byte (linea di 8 bit) da uno dei blocchi e connette 8 linee di bit dal blocco selezionato all'amplificatore di rilevamento e alle memorie tampone 54 di uscita. (Solo un blocco è un blocco selezionato per ogni indirizzo Y dato). I commutatori di sorgente sono controllati dal decodificatore Y 60 di sorgente che nella forma di realizzazione attualmente preferita è parte dei decodificatori Y 44, 45 e 46, e, come verrà descritto, il decodificatore 60 fa connettere le regioni sorgente delle celle nei blocchi selezionati e non selezionati ad uno di tre potenziali per lettura, programmazione e cancellazione.

Con riferimento alla fig. 2a, sono illustrate le tensioni impiegate durante la cancellazione per un blocco selezionato ed un blocco non selezionato. (Un blocco è selezionato quando vengono selezionate celle in tale blocco sono selezionate per programmazione o lettura. Interi blocchi sono selezionati per cancellazione, uno alla volta). Il blocco 20 rappresenta un blocco selezionato e conprende una pluralità di celle di memoria nel blocco quale la cella 25. Il blocco 21 rappresenta un blocco non selezionato che illustra ancora una pluralità di celle disposte nel blocco. Tutte le regioni sorgente di tutte le celle nel blocco 20 sono connesse ad un nodo o linea comune 22. Similmente, tutte le regioni sorgente per le celle nel blocco 21 sono connesse ad una linea o nodo comune 23.

Nel corso della cancellazione, se viene selezionato il blocco 20, le regioni sorgente delle celle sono connesse al potenziale di programmazione (VPI,) tramite i commutatori di sorgente mostrati in fig. 3. Questo potenziale di programmazione nella forma di realizzazione attualmente preferita è 12 volt. I commutatori di sorgente per i blocchi non selezionati sono collegati a massa tramite i commutatori di sorgente, cosi la linea 23 è mostrata collegata a massa. Per la cancellazione, tutte le porte di controllo sono connesse al potenziale di massa. Tutte le regioni pozzo sono lasciate isolate, cosi, ad esenpio, sono lasciate isolate la linea 28 del blocco 20 e le altre linee di bit nei blocchi selezionati e non selezionati. Per queste condizioni, attraverso la regione sorgente viene eliminata ogni carica negativa sulle porte isolate delle celle nel blocco selezionato, cancellando cosi le porte isolate (lasciandole caricate j.n modo neutro). In tali condizioni, vengono cancellate tutte le celle in un singolo blocco e le celle di memoria nei blocchi non selezionati rimangono invariate.

La fig. 2b illustra i potenziali applicati durante la programmazione di celle. Sono mostrati ancora due blocchi, un blocco selezionato 30 ed un blocco non selezionato 31. Ciascuno dei blocchi contiene una pluralità di celle con tutte le regioni sorgente delle celle nel blocco 30 connesse alla linea 34 e tutte le regioni sorgente di tutte le celle nel blocco 31 connesse alla linea 35. Nel corso della programmazione, tutte le regioni sorgente nel blocco selezionato sono connesse a terra tramite il commutatore di sorgente e tutte le regioni sorgente nel blocco non selezionato sono connesse ad un potenziale che sarà discusso, VDI (potenziale di inibizione di disturbo). Nella forma di realizzazione attualmente preferita, VDX è di circa 3,5 volt.

Supponiamo che il decodificatore X abbia selezionato la linea 32 per la programmazione e che debbano essere programmate le celle lungo tale linea di parola nel blocco 30. Se, ad esempio, deve essere programmata la cella 36 (cioè, la sua porta isolata deve essere caricata negativamente), la regione pozzo della cella 36 di memoria è connessa ad un potenziale di programmazione V*. (ad esempio, 7 volt), mentre la linea 32 di parola selezionata è tenuta a 12 volt. In tali condizioni viene trasferita carica dal substrato alla porta isolata. Poiché la linea 33 e le altre linee di parola sono tenute a potenziale zero, non è programmata alcuna delle altre celle lungo la linea 37 di bit. Le linee di bit non selezionate, sia nel blocco 30 che nei blocchi non selezionati, sono tenute a potenziale zero, quindi non si ha alcuna programmazione nelle altre celle di memoria, sia lungo le linee di parola selezionate che lungo le linee di parola non selezionate.

L'operazione di progranmazione è tipicamente un'operazione lenta ed è possibile che i 12 volt applicati alla linea di parola selezionata possano provocare progranmazione lenta in celle lungo detta linea di parola in blocchi non selezionati anche se le regioni pozzo di celle in tali blocchi sono collegate a massa. Ciò può essere impedito innalzando il potenziale sulle regioni sorgente, ad esempio a 5 volt (il potenziale nominale usato dalla memoria). Ciò viene discusso nel brevetto US 4698 787. Tuttavia si è trovato che, facendo ciò, si verifica cancellazione lenta in celle lungo linee di parola non selezionate, in quanto tali celle hanno le loro porte di controllo a potenziale zero, regioni pozzo a potenziale zero e regioni sorgente a 5 volt. Si è trovato piuttosto che è più efficace mantenere le regioni sorgente ad un potenziale minore di, ad esempio, 5 volt; questo potenziale è indicato come potenziale VOI in fig. 2b. Nella forma di realizzazione attualmente preferita, questo potenziale è circa 3,5 volt. Questo potenziale è abbastanza basso per impedire la cancellazione lungo linee di parola non selezionate e ancora abbastanza alto per impedire la progranmazione lungo linee di parola selezionate.

In fig. 3 sono rappresentati solo tre blocchi. In pratica, vengono usati oolti più.blocchi. Ciascun blocco contiene una pluralità di linee di bit <ad esempio, 128 linee). Lo specifico numero di blocchi, lo specifico numero di linee di bit per blocco e lo specifico ramerò di linee di parola non sono critici ai fini della presente invenzione.

I decodificatori 44, 45 e 46 possono essere decodificatori ordinari che selezionano 8 linee di bit (o ogni altro numero) da uno dei blocchi per connessione agli anplificatori di rilevamento. Un sottoinsieme degli indirizzi Y è richiesto dal decodificatore 60 di sorgente Y per fornire un segnale indicante quale blocco sia stato selezionato e viceversa quali blocchi non siano selezionati. Così i ségnali per i cormtutatorì di sorgente 50, 51 e 52 possono venire da una fase intermedia di decodifica e dal decodificatore Y usato per selezionare i byte dai blocchi, o può essere usato un decodificatore 60 di sorgente separato. Come mostrato, ciascuno dei comnutatori di sorgente, 50, 51 e 52, connette il suo rispettivo blocco a terra, al potenziale di inibizione di disturbo o al potenziale di programmazione V*,*,. Questi commutatori possono essere commutatori ordinari prodotti con transistor a effetto di campo.

Supponiamo che l'intera memoria di fig. 3 debba essere programmata con un nuovo programma. Prima che ciò possa accadere, vengono canellati tutti i blocchi. Come ricordato a proposito della fig. 2a, i commutatori di sorgente di ciascuno dei blocchi connettono il rispettivo blocco (sequenzialmente per rendere minino il flusso di corrente) al potenziale Vpp. I commutatori di sorgente per i blocchi non selezionati mantengono i blocchi non selezionati a zero. I decodificatori Y durante questa operazione di cancellazione isolano i pozzi. Il decodificatore X connette le linee di parola al potenziale di massa. In tal modo, tutte le celle e tutti i blocchi vengono cancellati. (Dopo programmazione iniziale ci si attende che uno o più blocchi vengono selezionati per la riprogramnazione. In questo caso vengono cancellati solo i blocchi che richiedono riprogrammazione).

Una volta avvenuta la cancellazione, le celle possono essere programmate. Ad esempio, possono essere programmate tutte le celle nel blocco 41, un byte alla volta. Per programmare in tali condizioni, i conrnutatori di sorgente, 50 e 52, connettono le regioni sorgente per i blocchi 40 e 42 al potenziale di inibizione di disturbo. Il comnutatore 51 di sorgente connette le regioni sorgente delle celle nel blocco 41 a massa. Il decodificatore X 43 seleziona in sequenza una linea di parola alla volta per la programmazione connettendo tale linea a 12 volt. Tutte le celle che devono essere programmate hanno quindi le loro regioni pozzo connesse al potenziale V*.. Tutti gli altri terminali di pozzo, sia nei blocchi selezionati che in quelli non selezionati, rimangono a potenziale di massa. Ciò viene effettuato dai decodificatori Y. I dati di ingresso determinano quali delle regioni pozzo sono connesse a V*.per la programmazione.

Durante la lettura di dati, una linea di parola viene seiezionata dal decodificatore X e, per la forma di realizzazione illustrata, è selezionato un byte da uno dei blocchi. Per la lettura tutti i commutatori di sorgente, sia per i blocchi selezionati che per quelli non selezionati, connettono le regioni sorgente a massa. Le regioni pozzo (linee di bit) delle celle selezionate nei blocchi selezionati sono connesse ad un potenziale di circa un volt. La linea di parola selezionata viene mantenuta a circa 5 volt. Se una cella è programmata o no può allora essere determinato dalla conducibilità della cella usando normali amplificatori di rilevamento.

Le celle di riferimento usate nella forma di realizzazione attualmente preferita sono discusse nella suaccennata demanda di brevetto.

E' stato così descritto un insieme di memoria per EPROM "flash" che consente cancellazione di blocchi.

Claims (10)

1. RIVENDICAZIONI 1) Insieme di memoria avente una pluralità di celle di memoria prograrrmabili elettricamente e cancellabili elettricamente aventi ciascuna una regione sorgente, una regione pozzo, porta isolata e una porta di controllo, conprendente: una pluralità di blocchi, ogni blocco avendo una pluralità di linee di bit generalmente parallele connesse a dette regioni pozzo di una pluralità di dette celle; una pluralità di conimitatori di sorgente, uno per ciascuno di detti blocchi, dette regioni sorgente di detta pluralità di dette celle in ciascuno di detti blocchi essendo connesse ad uno di detti commutatori; una pluralità di linee di parola generalmente perpendicolari a dette linee di bit, ogni linea di parola essendo continua ed estendendosi attraverso detta pluralità di blocchi, con ciascuna di dette linee di parola che è connessa a dette porte di controllo di una di dette celle su ciascuna di dette linee di bit; mezzi decodificatori di riga per decodificare indirizzi di riga e per selezionare linee di parola, cosi che, quando viene selezionata una di dette linee di parola, viene variato il potenziale su dette porte di controllo di dette celle lungo detta linea di parola in tutti detti blocchi; secondi mezzi decodificatori per selezionare durante la programmazione una pluralità di linee di bit in uno selezionato di detti blocchi per programmare e per connettere dette regioni sorgente di dette celle in detti blocchi selezionati ad un primo potenziale e dette regioni sorgente di dette celle nei non selezionati di detti blocchi ad un secondo potenziale, e per connettere durante la cancellazione dette regioni sorgente di dette celle in uno selezionato di detti blocchi ad un terzo potenziale e detta regione sorgente di dette celle nei non selezionati di detti blocchi a detto primo potenziale.
2. 2) Memoria come in 1), in cui detto primo potenziale è potenziale di massa.
3. 3) Memoria come in 2), in cui detto secondo potenziale è circa 3,5 volt.
4. 4) Memoria come in 3), in cui detto terzo potenziale è 12 volt.
5. 5) Memoria come in 1) o 4), in cui dette linee di parola sono formate da strisce di polisilicio, le quali strisce formano dette porte di controllo di dette celle lungo detta linea di parola.
6. 6) Manoria come in 1), in cui, durante la programmazione, detto decodificatore Y connette i terminali di pozzo di dette celle selezionate ad un potenziale di programmazione ed i terminali di pozzo di dette linee non selezionate, nei blocchi sia selezionati che non selezionati, a massa, e in cui durante la cancellazione, detti decodificatori Y fanno isolare elettricamente le regioni pozzo di tutte le celle selezionate e non selezionate.
7. 7) Manoria come in 5), in cui, durante la progranmazione, detto decodificatore Y connette i terminali di pozzo di dette celle selezionate ad un potenziale di progranmazione ed i terminali di pozzo di dette linee non selezionate, nei blocchi sia selezionati che non selezionati, a massa, e durante cancellazione, detti decodificatori Y fanno isolare elettricamente le regioni pozzo di tutte le celle selezionate e non selezionate.
8. 8) Memoria programmabile elettricamente e cancellabile e1ettrreamente comprendente: una pluralità di linee di parola generalmente parallele; una pluralità di linee di bit generalmente parallele, dette linee di bit essendo perpendicolari a dette linee di parola; una pluralità di celle di memoria, una associata con ciascuna intersezione di dette linee di bit e dette linee di parola, ciascuna di dette celle avendo una prima regione, una seconda regione e porte di controllo, dette porte di controllo essendo formate con dette linee di parola, detta prima regione di dette celle essendo connessa alla sua rispettiva linea di bit; una pluralità di mezzi di corrnrutazione ciascuno per connettere selettivamente detta seconda regione di dette celle in un blocco di linee adiacenti di dette linee di bit ad un potenziale primo, secondo o terzo; primi mezzi di decodifica per ricevere primi segnali di indirizzo e per selezionare almeno una di dette linee di perd a, cosi che tutte dette celle lungo dette linee di parola selezionate ricevano lo stesso potenziale quando selezionate, detti primi mezzi decodificatori essendo connessi a dette linee di parola; secondi mezzi decodificatori per ricevere secondi segnali di indirizzo per selezionare almeno una di dette linee di bit in uno selezionato di detti blocchi, detti secondi mezzi decodificatori essendo connessi a dette linee di bit; terzi mezzi decodificatori per ricevere almeno alcuni di detti secondi segnali di indirizzo e connessi a detti commutatori per connettere detta seconda regione di dette celle ad uno di detti potenziali primo, secondo o terzo.
9. 9) Memoria come in 8) , in cui detta prima regione è una regione pozzo e detta seconda regione una regione sorgente.
10. 10) Maioria come in 9) , in cui, durante la progranmazione, detti mezzi di commutazione di uno selezionato di detti blocchi connettono dette regioni sorgente a potenziale di massa e dette regioni sorgente nei blocchi non selezionati ad un potenziale di inibizione di disturbi e in cui, durante la cancellazione, detti mezzi di coiimutazione connettono le regioni sorgente in uno selezionato di detti blocchi ad un potenziale di programmazione e le regioni sorgente in quelli non selezionati di detti blocchi a massa.