FR2776835A1 - Procede de fabrication d'un condensateur de cellule de memoire vive dynamique - Google Patents
Procede de fabrication d'un condensateur de cellule de memoire vive dynamique Download PDFInfo
- Publication number
- FR2776835A1 FR2776835A1 FR9902960A FR9902960A FR2776835A1 FR 2776835 A1 FR2776835 A1 FR 2776835A1 FR 9902960 A FR9902960 A FR 9902960A FR 9902960 A FR9902960 A FR 9902960A FR 2776835 A1 FR2776835 A1 FR 2776835A1
- Authority
- FR
- France
- Prior art keywords
- layer
- insulating layer
- etching
- openings
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
L'invention propose un procédé de fabrication d'une structure du type condensateur au-dessus de la ligne de bits pour une cellule de mémoire vive dynamique. On forme une première couche isolante (108) sur un substrat semiconducteur (100), on forme séquentiellement une première couche de matière, une deuxième couche isolante et une deuxième couche de matière, puis on grave séquentiellement ces trois couches en utilisant un motif de photorésist comme masque afin de former plusieurs premières ouvertures, puis ledit motif de photorésist retiré, on forme plusieurs éléments d'écartement (105) d'une première matière conductrice sur les bords latéraux des premières ouvertures, on grave la première couche isolante entre éléments d'écartement adjacents en tirant partie de leur sélectivité de gravure afin de former plusieurs deuxièmes ouvertures allant auxdits plots de contact, on remplit les premières et deuxièmes ouvertures d'une deuxième couche de matière conductrice, on planarise jusqu'à la deuxième couche isolante, et enfin on grave la deuxième couche isolante en utilisant la première couche de matière comme élément d'arrêt de gravure afin de former plusieurs noeuds de stockage (122) avec lesdits plots de contact.
Description
I
La présente invention concerne un procédé de fabrication d'un conden-
sateur de cellule de mémoire vive dynamique (DRAM) et, plus particulièrement, un procédé permettant de former un trou de contact de noeud de stockage autoaligné
sur le noeud de stockage.
Avec la récente augmentation de la densité d'intégration des mémoires vives dynamiques (DRAM), la taille de la cellule et l'aire destinée à être occupée
par un condensateur de la cellule de DRAM tendent à diminuer l'une et l'autre.
Pour maintenir la capacité d'un tel condensateur à une valeur acceptable, on a utilisé un condensateur empilé ou un condensateur empilé en tranchée, puisque celui-ci fournit une grande aire de condensateur et peut réduire les interférences entre les cellules de la DRAM, et diverses modifications ont été apportées à ce type de base de condensateur empilé afin d'augmenter l'aire superficielle. Un condensateur empilé d'un type largement répandu est fourni par exemple par le
type cylindrique et à ailettes.
De façon générale, on peut classer les condensateurs empilés en condensateurs à structure COB (condensateur au-dessus de la ligne de bit) et à structure CUB (condensateur au-dessous de la ligne de bit) du point de vue la séquence des opérations de fabrication. La différence importante qui existe entre ces structures concerne le moment de formation du condensateur, à savoir après la formation de la ligne de bit (structure COB) ou après la formation de la ligne de bit
(structure CUB).
En outre, le procédé classique de formation d'un condensateur de DRAM à structure COB possède quelques inconvénients dans le cas de dispositifs à densité très élevée, comme par exemple des DRAM de l'échelle des gigabits avec application d'un pas de 0,30. Par exemple, un motif d'agent sensible de type réserve (ou résist) de l'ordre du quart de micron et la gravure de trous de contact présentant un taux d'allongement élevé sont des obstacles importants à l'application de la technique photolithographique classique et ont pour effet de détériorer le motif photo et l'uniformité et de réduire la marge de défaut d'aliment entre le trou de contact de noeud de stockage et le noeud de stockage, un court-circuit pouvant survenir dans les cas sévères entre la ligne de bits et le trou de contact de noeud de stockage. L'invention a été réalisée pour faire face au problème ci-dessus évoqué, et c'est donc un but de l'invention de proposer un procédé de fabrication d'un condensateur de cellule de mémoire vive dynamique qui peut empêcher l'apparition d'un défaut d'alignement entre le trou de contact de noeud de stockage et le noeud de stockage en formant un trou de contact de noeud de stockage autoaligné sur le
noeud de stockage.
Un autre but de l'invention est de produire un procédé permettant de fabriquer un condensateur de cellule de DRAM qui peut facilement former un trou de contact à rapport d'allongement élevé et, par conséquent, augmenter la marge
de défaut d'alignement du procédé entre la ligne de bit et le trou de contact.
Pour obtenir ces avantages, ainsi que d'autres avantages, et selon les buts de l'invention, le procédé de l'invention comporte la formation de structures de
transistors à grille de transfert sur une région prédéterminée d'un substrat semi-
conducteur et la passivation à l'aide d'une couche isolante, par exemple un capuchon formé d'une couche de nitrure de silicium et des éléments d'écartement formant des parois latérales de nitrure de silicium. Entre les structures d'électrodes de grille adjacentes prédéterminées, on forme une pluralité de plots de contact à la ligne de bit et au noeud de stockage. On dépose une première couche isolante, cette opération étant suivie par la création de trous de contact de lignes de bit formés dans la première couche isolante. On dépose une première couche conductrice dans les trous de contact et sur la première couche isolante et on lui applique un tracé de motif afin de former des structures de lignes de bit. On forme sur les structures de lignes de bit une deuxième couche isolante plane. On dépose successivement sur la deuxième couche isolante une première couche de matière, une troisième couche isolante et une deuxième couche de matière. Les première et deuxième couches de matières possèdent respectivement une certaine sélectivité de gravure par rapport aux deuxième et troisième couches isolantes, et on choisit ces couches de matières entre la couche de nitrure de silicium et la couche de silicium polycristallin, respectivement, dans le cas o les couches isolantes sont des couches d'oxyde. Ici, on fait déposer la troisième couche isolante jusqu'à une épaisseur qui détermine la hauteur du condensateur, par exemple d'environ 1 000 nm (10 000 A) à 1 100 nm (11 000 A), la première couche de matière est d'environ 50nm (500 A), et la deuxième couche de matière est d'environ 150 rm (1 500 À) à
200 nm (2 000 À).
On forme sur la deuxième couche de matière un motif de photorésist de type négatif (c'est-à-dire un motif inverse) afin de définir des trous de contact de noeuds de stockage et des noeuds de stockage. On grave séquentiellement, en utilisant le motif de photorésist comme masque la deuxième couche de matière, la troisième couche isolante et la première couche de matière afin de former une pluralité de premières ouvertures. Ici, on forme les premières ouvertures en gravant sélectivement la troisième couche isolante jusqu'à la deuxième couche de matière afin d'empêcher l'ouverture de s'agrandir. Après qu'on a retiré le motif de
photorésist, on dépose une deuxième couche conductrice sur le substrat conduc-
teur jusqu'à une épaisseur d'environ 30 nm (300 A) et on la grave de facçon aniso-
trope afin de former des éléments d'écartement constituant des parois latérales sur
les bords latéraux des premières ouvertures. On doit noter que cet élément d'écar-
tement constituant une paroi latérale est destiné à empêcher la formation d'un court-circuit entre la ligne de bit et des deuxièmes ouvertures venant ensuite (à savoir les trous de contact de noeuds de stockage) et on ouvre les trous de contact de noeuds de stockage dans les deuxième et première couches isolantes de manière autoalignée avec ces éléments d'écartement constituant des parois latérales des premières ouvertures en utilisant les éléments d'écartement constituant des parois latérales comme masque. On dépose une troisième couche conductrice dans les
premières et deuxièmes ouvertures et on lui applique une "planarisation" (c'est-à-
dire qu'on la rend plane) par CMP (polissage chimico-mécanique) ou par contre-
gravure. On grave ensuite sélectivement la troisième couche isolante de manière à former des noeuds de stockage. Dans cette opération de gravure, la première couche de matière fait fonction d'élément d'arrêt de gravure. Ensuite, on retire la première couche de matière entre les noeuds de stockage adjacents. Selon une autre possibilité, on forme les éléments d'écartement constituant des parois latérales des noeuds de stockage afin d'augmenter l'aire superficielle du condensateur. Après cela, on fait suivre ces opérations des séquences d'opérations de traitement classiques permettant de former le condensateur et les
interconnexions métalliques.
C'est un avantage de l'invention que les trous de contact de noeuds de stockage soient formés en autoalignement avec les noeuds de stockage, de sorte qu'on peut facilement former les trous de contact de petite taille sans qu'il y ait de
défaut d'alignement avec les lignes de bit.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: Les figures 1A à 1G montrent, à des stades choisis de la fabrication, des vues en section droite d'un condensateur de cellule de DRAM suivant la direction des lignes de bit, selon un mode de réalisation préféré de l'invention,; et les figures 2A à 2G montrent, à des stades choisis de la fabrication, des vues en section droite d'un condensateur de cellule de DRAM suivant la direction des lignes de mot, selon un mode de réalisation préféré de l'invention tel que le
montrent les figures 1A à 1G.
On va maintenant, en liaison avec les buts de l'invention, décrire de
façon détaillée le procédé de fabrication d'un condensateur de cellule de DRAM.
Ce condensateur peut être fabriqué sur un transistor à effet de champ métal-oxyde-
semiconducteur tel qu'on en utilise couramment dans la fabrication des DRAM.
Ainsi, on ne parlera que des détails de la structure sous-jacente qui sont nécessaires
à la compréhension de l'invention.
Les figures 1A à 1G montrent, à des stades choisis de la fabrication, des sections droites d'un condensateur de cellule de DRAM prises suivant la direction des lignes de bit, selon un mode de réalisation préféré de l'invention, tandis que les figures 2A à 2G montrent, à des stades choisis de la fabrication, les sections droites d'un condensateur de cellule de DRAM prises suivant la direction des lignes de mot, selon un mode de réalisation préféré de l'invention, tel que le montrent les figures 1 A et 1G. Sur les figures 2A à 2G, on a identifié à l'aide de mêmes numéros de référence les parties identiques à celles présentées sur les
figures 1 A à 1 G, et on omettra leur explication.
On se reporte maintenant aux figures 1A et 2A. On forme une couche d'oxyde de champ 102 en utilisant une technique classique, comme par exemple une oxydation locale de silicium (LOCOS) ou une isolation par tranchée, de façcon
à définir une région active et une région non active sur un substrat semiconduc-
teur 100. On forme en une région prédéterminée du substrat semiconducteur 100 une pluralité de structures d'électrodes de grille 104a, 104b, 104c et 104d. Comme cela est bien connu dans la technique, on dispose une couche d'oxyde de grille
entre les structures d'électrodes de grille 104a à 104d et le substrat semiconduc-
teur 100 et on lui applique un traitement de passivation au moyen d'une couche isolante, par exemple un capuchon formant une couche de nitrure de silicium ou
des éléments d'écartement 105 formant des parois latérales en nitrure de silicium.
On forme une pluralité de plots de contact 106a et 106b avec les noeuds de stockage et les lignes de bit en des régions prédéterminées se trouvant entre les
structures d'électrodes de grille adjacentes 104a à 104d.
On forme une première couche isolante plane 108 sur la structure résultante. Comme on peut le voir sur la figure 2A, plusieurs structures de lignes de bit 109a, 109b, 109c et 109d sont formées. En bref, on forme une première couche d'oxyde 108a sur les structures d'électrodes de grille 104a à 104b et sur les plots de contact 106a et 106b. On ouvre des trous de contact de lignes de bits (non représentés) dans la première couche d'oxyde et on les remplit au moyen d'une couche conductrice, puis on applique un tracé de motif pour former les stuctures de lignes de bit 109a à 109b. On forme une deuxième couche d'oxyde sur les structures de lignes de bit 109a à 109d et sur la première couche d'oxyde 108a, et on la rend plane (on la "planarise"). On dépose successivement sur la première couche isolante 108 une première couche de matière 110, une deuxième couche isolante 112 et une deuxième couche de matière 114. Les première et deuxième couches de matières et 114 présentent respectivement une certaine sélectivité de gravure par rapport aux première et deuxième couches isolantes 108 et 112 et peuvent être choisies entre la couche de nitrure de silicium et la couche de silicium polycristallin, respectivement, dans le cas o les couches d'isolation 108 et 102 sont des couches d'oxyde. Ici, la deuxième couche isolante 112 est déposée à une épaisseur qui détermine la hauteur du condensateur, par exemple d'environ 1 000 nm (10 000 A) à 1 100 nm (11 000 A), et la première couche de matière 110 est déposée jusqu'à une épaisseur d'environ 50 nm (500 A), tandis que la deuxième couche de matière 114 est déposée jusqu'à une épaisseur d'environ 150 nm (1 500 À) à 200 nm
(2 000 A).
On forme un motif inverse 116, destiné à la formation des noeuds de stockage, sur la deuxième couche de matière 114 afin de définir des trous de contact de noeuds de stockage et des noeuds de stockage. Le motif inverse 116 est par exemple un motif de photorésist de type négatif, et on grave séquentiellement la deuxième couche de matière 114, la deuxième couche isolante 112 et la première couche de matière 110 en utilisant le motif de photorésist 116 comme masque, de manière à former une pluralité de premières ouvertures 117, comme représenté sur les figures lB et 2B. A ce moment, on forme les premières ouvertures 117 par une gravure sélective de la deuxième couche isolante 112 jusqu'à la deuxième couche de matière 114, de sorte qu'on est en mesure d'empêcher la taille des ouvertures de s'agrandir. On prépare ensuite la formation de trous de contact de noeuds de stockage autoalignés sur les premières ouvertures 117, dans lesquels des matières conductrices de noeuds de stockage doivent être déposées, comme représenté schématiquement sur les figures 1C et 1D et les figures 2C et 2D. Après avoir enlevé le motif de photorésist 116 par décapage au moyen d'un plasma de 02, on dépose une première couche conductrice 118 sur la structure résultante, jusqu'à obtenir une épaisseur d'environ 30 nm (300 A) et on la grave de façon anisotrope par une technique de contregravure afin de former les éléments d'écartement
constituant des parois latérales 118 sur les bords latéraux des premières ouver-
tures 117. Il faut noter que les éléments d'écartement constituant des parois latérales 118 ainsi formés sont destinés à empêcher l'apparition d'un court-circuit entre les structures de lignes de bit 109a à 109d et des deuxièmes ouvertures 119 ultérieures (c'est-à-dire des trous de contact de noeuds de stockage), puis on ouvre les trous de contact de noeuds de stockage 119 dans la première couche isolante 108 de manière autoalignée sur les éléments d'écartement formant des parois latérales 118 des premières ouvertures 117 en utilisant les éléments d'écartement formant des parois latérales 119 comme masque de gravure, ainsi que cela est représenté sur les figures 1D et 2D. On dépose dans les premières ouvertures 117 et les deuxièmes ouvertures 119 une deuxième couche conductrice 120 composée de silicium polycristallin. Après cela, on applique un processus de planarisation jusqu'à la surface supérieure de la deuxième couche isolante 112, par une technique
CMP ou de contre-gravure, comme représenté sur les figures 1E et 2E.
On prépare ensuite la formation d'une pluralité de noeuds de stockage, comme représenté schématiquement sur les figures 1F et 1G et les figures 2F et 2G. Comme on peut le voir sur les figures 1F et 2F, on grave la deuxième couche isolante 112 par exemple par gravure par voie humide jusqu'à ce que la surface supérieure de la première couche de matière 110 soit exposée, si bien qu'on forme une pluralité de noeuds de stockage 122. Par conséquent, les trous de contact de
noeuds de stockage et les noeuds de stockage sont formés simultanément en auto-
alignement mutuel. Après cela, on peut retirer la première couche de matière 110 se trouvant entre noeuds de stockage adjacents 122. Toutefois, si la première couche de matière 110 est une matière conductrice, comme par exemple du silicium polycristallin, il faut la retirer à ce stade. S'il ne s'agit pas d'une matière
conductrice, on peut retirer la couche 110 à une étape ultérieure du traitement.
L'enlèvement de la première couche de matière 110 peut se faire par une technique
de contre-gravure.
Pour augmenter les aires superficielles des noeuds de stockage, on forme sur les bords latéraux des noeuds de stockage les éléments d'écartement constituant des parois latérales. On dépose une troisième couche conductrice sur la structure résultante, que représentent les figures IF et 2F, jusqu'à une épaisseur d'environ 30 nm (300 A). On applique une gravure isotrope, par exemple par une technique de contre-gravure, pour former les éléments d'écartement constituant des parois latérales 124 et on retire en même temps la première couche de matière se trouvant entre les noeuds de stockage adjacents 122, comme représenté sur les figures 1G et 2G. Ces éléments d'écartement formant des parois latérales 124 améliorent également le revêtement pendant l'opération ultérieure de dépôt de la
couche diélectrique et de la couche formant une électrode de plaque.
Après cela, on applique des processus classiques pour faire déposer la
pellicule diélectrique, l'électrode de plaque et des interconnexions métalliques.
Selon une autre possibilité, l'esprit de l'invention peut être appliqué à un processus de formation d'un plot constituant un dépôt conducteur par-dessus le
trou de contact.
Alors que l'invention a été présentée et décrite de façon particulière en liaison avec ses modes de réalisation préférés, l'homme de l'art comprendra que diverses modifications de formes et de détails peuvent être apportées sans sortir du
domaine de l'invention.
Claims (9)
1. Procédé de fabrication d'une structure "condensateur au-dessus de la ligne de bit, ou structure COB, qui est destinée à une cellule de mémoire vive dynamique, ou DRAM, le procédé étant caractérisé en ce qu'il comprend les opérations suivantes: former une première couche isolante (108) sur un substrat semiconducteur (100) ayant une pluralité de structures d'électrodes de grille (104a à 104d) et une pluralité de plots de contact (106a, 106b), qui est disposée entre lesdites structures d'électrodes de grille adjacentes, ladite première couche isolante comportant une pluralité de structures de lignes de bit (109a à 109d); former successivement, sur ladite première couche isolante (108), une première couche de matière (110), une deuxième couche isolante (112) et une deuxième couche de matière (124); former sur ladite deuxième couche de matière un motif de photorésist inverse (116); graver séquentiellement ladite deuxième couche de matière, ladite deuxième couche isolante et ladite première couche de matière en utilisant ledit motif de photorésist comme masque et former ainsi une pluralité de premières ouvertures (117); retirer ledit motif de photorésist; former une pluralité d'éléments d'écartement constituant des parois latérales (105) qui sont faits d'une première couche de matière conductrice (118), sur des bords latéraux desdites premières ouvertures, lesdits éléments d'écartement conducteurs qui constituent des parois latérales présentant une sélectivité de gravure par rapport à ladite première couche isolante; graver ladite première couche isolante entre éléments adjacents de ladite pluralité desdits éléments d'écartement constituant des parois latérales et former ainsi une pluralité de deuxièmes ouvertures autoalignées sur lesdits plots de contact; remplir lesdites premières ouvertures et lesdites deuxièmes ouvertures au moyen d'une deuxième couche de matière conductrice (120); planariser jusqu'à ce qu'une surface supérieure de ladite deuxième couche isolante soit exposée; et graver ladite deuxième couche isolante exposée en utilisant ladite première couche de matière comme élément d'arrêt de gravure et former ainsi une
pluralité de noeuds de stockage (122) auxdits plots de contact.
2. Procédé selon la revendication 1, caractérisé en ce que lesdites première et deuxième couches de matières (110, 114) sont respectivement sélectionnées dans un groupe constitué d'une couche de nitrure de silicium et d'une
couche de silicium polycristallin.
3. Procédé selon la revendication 1, caractérisé en ce que ladite deuxième couche isolante (112) possède une épaisseur d'environ 1 000 nmrn
(l0000 )à l lOOnm( 1000A).
4. Procédé selon la revendication 1, caractérisé en ce que ladite première couche de matière conductrice (118) est déposée jusqu'à une épaisseur
d'environ 30 nm (300 A).
5. Procédé selon la revendication 1, caractérisé en ce que ladite opéra-
tion de planarisation s'effectue par polissage chimico-mécanique, ou CMP, ou par contre-gravure.
6. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre, après la gravure de ladite deuxième couche isolante (112), l'opération consistant à graver ladite première couche de matière (110) exposée entre lesdits
noeuds de stockage (122).
7. Procédé selon la revendication 6, caractérisé en ce que ladite opéra-
tion de gravure de ladite première couche de matière (110) exposée s'effectue au
moyen d'une gravure anisotrope.
8. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à former une pluralité d'éléments d'écartement (124) électriquement conducteurs constituant des parois latérales sur des bords latéraux
desdits noeuds de stockage par dépôt d'une troisième couche de matière conduc-
trice sur lesdits noeuds de stockage et ladite première couche de matière, et par gravure anisotrope de ladite troisième couche de matière conductrice et ladite première couche de matière jusqu'à ce que la surface de dessus desdits noeuds de
stockage et de ladite première couche isolante soit exposée.
9. Procédé selon la revendication 8, caractérisé en ce que ladite troisième couche de matière conductrice est déposée jusqu'à une épaisseur
d'environ 30 nm (300 A).
1 O. Procédé selon la revendication 8, caractérisé en ce que lesdits éléments d'écartement constituant des parois latérales sont fournis pour augmenter
les aires superficielles desdits noeuds de stockage.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980010990A KR100292940B1 (ko) | 1998-03-30 | 1998-03-30 | 디램 셀 캐패시터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2776835A1 true FR2776835A1 (fr) | 1999-10-01 |
Family
ID=19535561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9902960A Withdrawn FR2776835A1 (fr) | 1998-03-30 | 1999-03-10 | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6159820A (fr) |
| JP (1) | JPH11312792A (fr) |
| KR (1) | KR100292940B1 (fr) |
| CN (1) | CN1230778A (fr) |
| DE (1) | DE19860884A1 (fr) |
| FR (1) | FR2776835A1 (fr) |
| GB (1) | GB2336031B (fr) |
| TW (1) | TW390027B (fr) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279298B1 (ko) * | 1998-07-02 | 2001-02-01 | 윤종용 | 반도체 메모리 장치의 제조 방법 및 그 구조 |
| TW418531B (en) * | 1999-08-24 | 2001-01-11 | Taiwan Semiconductor Mfg | Manufacture method of capacitor of DRAM cell |
| JP3943320B2 (ja) * | 1999-10-27 | 2007-07-11 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100421051B1 (ko) * | 2001-12-15 | 2004-03-04 | 삼성전자주식회사 | 씨오비 구조를 갖는 반도체 메모리 소자의 제조방법 및그에 따라 제조된 반도체 메모리 소자 |
| KR100439038B1 (ko) | 2002-08-23 | 2004-07-03 | 삼성전자주식회사 | 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법 |
| KR100598245B1 (ko) * | 2002-12-30 | 2006-07-07 | 동부일렉트로닉스 주식회사 | 반도체 금속 배선 형성 방법 |
| US6864161B1 (en) * | 2003-02-20 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | Method of forming a gate structure using a dual step polysilicon deposition procedure |
| KR100539272B1 (ko) * | 2003-02-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100607647B1 (ko) * | 2003-03-14 | 2006-08-23 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| US6872647B1 (en) * | 2003-05-06 | 2005-03-29 | Advanced Micro Devices, Inc. | Method for forming multiple fins in a semiconductor device |
| US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| US7759193B2 (en) * | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8691697B2 (en) * | 2010-11-11 | 2014-04-08 | International Business Machines Corporation | Self-aligned devices and methods of manufacture |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| KR101928310B1 (ko) | 2012-10-18 | 2018-12-13 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| US5384287A (en) * | 1991-12-13 | 1995-01-24 | Nec Corporation | Method of forming a semiconductor device having self-aligned contact holes |
| US5498889A (en) * | 1993-11-29 | 1996-03-12 | Motorola, Inc. | Semiconductor device having increased capacitance and method for making the same |
| KR0161731B1 (ko) * | 1994-10-28 | 1999-02-01 | 김주용 | 반도체소자의 미세콘택 형성방법 |
| KR0140657B1 (ko) * | 1994-12-31 | 1998-06-01 | 김주용 | 반도체 소자의 제조방법 |
| KR960039371A (ko) * | 1995-04-17 | 1996-11-25 | 김광호 | 이중 실린더형 캐패시터를 갖는 반도체장치의 제조방법 |
| KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
| KR970013363A (ko) * | 1995-08-31 | 1997-03-29 | 김광호 | 반도체 장치의 커패시터 제조방법 |
| US5543345A (en) * | 1995-12-27 | 1996-08-06 | Vanguard International Semiconductor Corp. | Method for fabricating crown capacitors for a dram cell |
| US5710073A (en) * | 1996-01-16 | 1998-01-20 | Vanguard International Semiconductor Corporation | Method for forming interconnections and conductors for high density integrated circuits |
| US5554557A (en) * | 1996-02-02 | 1996-09-10 | Vanguard International Semiconductor Corp. | Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell |
| JP2790110B2 (ja) * | 1996-02-28 | 1998-08-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5670404A (en) * | 1996-06-21 | 1997-09-23 | Industrial Technology Research Institute | Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer |
| US5918120A (en) * | 1998-07-24 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines |
| US5956594A (en) * | 1998-11-02 | 1999-09-21 | Vanguard International Semiconductor Corporation | Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device |
-
1998
- 1998-03-30 KR KR1019980010990A patent/KR100292940B1/ko not_active IP Right Cessation
- 1998-11-20 TW TW087119254A patent/TW390027B/zh not_active IP Right Cessation
- 1998-11-27 GB GB9826095A patent/GB2336031B/en not_active Expired - Fee Related
- 1998-12-31 DE DE19860884A patent/DE19860884A1/de not_active Withdrawn
-
1999
- 1999-02-26 CN CN99100795A patent/CN1230778A/zh active Pending
- 1999-03-10 FR FR9902960A patent/FR2776835A1/fr not_active Withdrawn
- 1999-03-29 JP JP11087117A patent/JPH11312792A/ja active Pending
- 1999-03-30 US US09/281,023 patent/US6159820A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB9826095D0 (en) | 1999-01-20 |
| GB2336031B (en) | 2000-05-17 |
| DE19860884A1 (de) | 1999-10-14 |
| CN1230778A (zh) | 1999-10-06 |
| JPH11312792A (ja) | 1999-11-09 |
| KR100292940B1 (ko) | 2001-07-12 |
| US6159820A (en) | 2000-12-12 |
| TW390027B (en) | 2000-05-11 |
| GB2336031A (en) | 1999-10-06 |
| KR19990076229A (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| TW508798B (en) | Semiconductor integrated circuit device and its manufacturing method | |
| US7329953B2 (en) | Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same | |
| FR2782415A1 (fr) | Dipositif de memoire a semiconducteur haute densite et son procede de fabrication | |
| FR2713016A1 (fr) | Dispositif semiconducteur à haute intégration et procédé pour la fabrication de celui-ci. | |
| FR2781310A1 (fr) | Condensateur cylindrique et procede pour sa fabrication | |
| FR2773417A1 (fr) | Procede de formation d'un contact auto-aligne dans un dipositif a semiconducteur | |
| FR2717950A1 (fr) | Ligne de bit enterrée et cellule de porte cylindrique et procédé de fabrication de ces éléments. | |
| FR2544537A1 (fr) | Dispositif de memoire a semi-conducteurs du type memoire dynamique a acces direct ou aleatoire (dram) a haute densite d'integration et procede de fabrication d'un tel dispositif | |
| US6448134B2 (en) | Method for fabricating semiconductor device | |
| FR2680913A1 (fr) | Dispositif de memoire a semiconducteur ayant un condensateur et procede pour sa fabrication. | |
| JP2003174103A (ja) | トレンチ型ｄｒａｍユニットの製造方法 | |
| FR2780553A1 (fr) | Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l'isolation en tranchee | |
| FR2784229A1 (fr) | Procede de formation d'un contact autoaligne dans un dispositif a semiconducteur | |
| US6656833B2 (en) | Method of DRAM | |
| US6300191B1 (en) | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device | |
| FR2776834A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| KR0150252B1 (ko) | 반도체 기억장치의 제조방법 | |
| KR20010021337A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| FR2681178A1 (fr) | Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples. | |
| US6924229B2 (en) | Method for forming a semiconductor device with a hard mask layer formed over a bit line to protect the bit line during subsequent etching steps | |
| JPH05291526A (ja) | 半導体記憶装置 | |
| EP0975018B1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| FR2830124A1 (fr) | Memoire vive | |
| EP1037265B1 (fr) | Condensateur DRAM en forme de cuvette et son procédé de manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |