FR2681178A1 - Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples. - Google Patents

Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples. Download PDF

Info

Publication number
FR2681178A1
FR2681178A1 FR9210645A FR9210645A FR2681178A1 FR 2681178 A1 FR2681178 A1 FR 2681178A1 FR 9210645 A FR9210645 A FR 9210645A FR 9210645 A FR9210645 A FR 9210645A FR 2681178 A1 FR2681178 A1 FR 2681178A1
Authority
FR
France
Prior art keywords
layer
conduction
electrode
polysilicon
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9210645A
Other languages
English (en)
Other versions
FR2681178B1 (fr
Inventor
Chin Dae-Je
Chung Tae-Young
Park Young-Woo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2681178A1 publication Critical patent/FR2681178A1/fr
Application granted granted Critical
Publication of FR2681178B1 publication Critical patent/FR2681178B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

a) Dispositif de mémoire à semi-conducteur muni d'une électrode de stockage comportant des micro-saignées multiples et/ou des micro-cylindres multiples. b) Condensateur caractérisé en ce que la première électrode comprend un certain nombre de micro-saignées et/ou de micro-cylindres (70) formés sur une surface prédéterminée de la couche de conduction. c) Dispositif de mémoire à semi-conducteur muni d'une électrode de stockage comportant des micro-saignées multiples et/ou des micro-cylindres multiples.

Description

"Dispositif de mémoire à semi-conducteur muni d'une électrode de stockage
comportant des micro-saignées multiples et/ou des micro- cylindres multiples" La présente invention concerne un condensateur muni d'une première électrode réalisée dans une couche de conduction formée sur une surface limitée d'un substrat, une couche diélectrique formée sur la première électrode, et une seconde électrode formée sur la couche diélectrique.10 Ainsi, la présente invention concerne un condensateur à capacité de stockage élevée, formé dans une surface limitée d'un substrat semi-conducteur et, plus particulièrement, une cellule de mémoire à semiconducteur munie d'un condensateur de stockage, cette15 cellule de mémoire à semi- conducteur comprenant un transistor de transfert muni d'une zone de source et d'une zone de drain formées sur un substrat semi- conducteur, ainsi qu'une électrode de grille placée au voisinage des zones de source et de drain, et un20 condensateur de stockage comportant une électrode de stockage munie de micro-saignées multiples et/ou de
micro-cylindres multiples couplés à la zone de source, une couche diélectrique recouvrant l'électrode de stockage, et une électrode de plaque recouvrant la25 couche diélectrique.
Une mémoire à accès aléatoire dynamique ou mémoire vive dynamique (DRAM) comporte un certain nombre de cellules de mémoire munies chacune d'un transistor de transfert et d'un condensateur de stockage Par suite, la surface occupée par la DRAM augmente lorsqu'on augmente la densité des cellules de mémoire Comme une telle augmentation de la surface d'occupation provoque une diminution du rendement, il est nécessaire d'augmenter la capacité de stockage dans la petite zone limitée occupée par les condensateurs de stockage respectifs, sans augmentation de la surface d'occupation, en fonction de l'augmentation de la densité des cellules de mémoire Pour répondre à cette exigence, on a proposé un certain nombre de structures de cellules de condensateurs telles que la cellule de condensateur empilée, et des structures à cellules de condensateur à saignées Le condensateur empilé a été très largement proposé pour les mémoires vives dynamiques (DRAM) de la classe Mégabit, du fait de la simplicité du processus de fabrication et de l'immunité élevée contre les erreurs de logiciel comparativement au condensateur à saignées Une approche permettant de répondre à l'exigence ci-dessus consiste à augmenter la zone de surface de l'électrode de stockage, ou à réduire l'épaisseur effective de la couche diélectrique du condensateur et à utiliser de bonnes substances diélectriques Cependant, la présente invention ne vise pas la diminution de l'épaisseur effective de la couche diélectrique ou l'augmentation de la permittivité, mais vise l'augmentation de la
zone de surface de l'électrode de stockage.
Une technique connue qui utilise la gravure de l'électrode de stockage pour augmenter la zone de surface de cette électrode de stockage, est décrite dans les "Abrégés Etendus de la 2 lème Conférence sur les Dispositifs et Matériaux à l'Etat Solide (SSDM)", 1989, pages 137 à 140 Cette technique comporte les étapes suivantes consistant à déposer du polysilicium sur un substrat de silicium de type N oxydé sélectivement, par dépôt de vapeur chimique basse pression (LPCVD), à doper le polysilicium déposé par une diffusion de phosphore en utilisant une source de POC 13, à déposer un mélange de verre filé (SOG) et de produit résistant sur le polysilicium dopé, à faire cuire le film de mélange, à graver sélectivement le SOG dans une solution de HF étendue en ne laissant que les particules de produit résistant sur le polysilicium, à graver à sec le polysilicium en utilisant des particules de produit résistant dispersé comme masque de gravure, à retirer les particules de produit résistant, et à dessiner le motif voulu sur le
polysilicium pour former une électrode de stockage.
Par suite, on augmente la zone de surface de l'électrode de stockage en utilisant les particules de produit résistant restant sur la surface de polysilicium comme masque de gravure pour former une électrode de stockage gravée De plus, on obtient l'augmentation de la zone de surface de l'électrode de stockage en contrôlant la taille des particules de produit résistant et la durée de gravure du polysilicium On peut commander la taille des particules de produit résistant par le rapport de mélange du produit résistant avec le SOG, et par
l'épaisseur du mélange déposé sur le polysilicium.
Cependant comme cette technique nécessite d'utiliser les particules sous une taille uniforme et de commander l'épaisseur de revêtement du mélange en fonction du rapport de mélange du produit résistant avec le SOG, on peut rencontrer des problèmes lorsqu'on veut graver l'électrode de stockage de manière récurrente et augmenter la fiabilité De plus, un autre problème vient du fait qu'on doit compliquer le processus de gravure pour augmenter la zone de surface. Une autre technique classique pour augmenter la zone de surface de l'électrode de stockage est décrite dans le IEDM, 1990, pages 655-656 (ou dans le SSDM, 1990, pages 873-876 et dans le SSDM, 1990, pages 869-872), cette technique utilisant une cellule de mémoire comportant une électrode de stockage à grains hémisphériques Cette technique utilise le fait que pendant le dépôt du polysilicium par dépôt de vapeur chimique basse pression, le polysilicium présente, sous une certaine condition, une surface rugueuse comportant sur celle- ci des bosses ou grains
hémisphériques de silicium De plus, le document ci-
dessus indique qu'une telle surface rugueuse apparaît effectivement dans une plage de températures étroite ( 50 C) au voisinage d'une température de transition du polysilicium pour passer d'un état non- cristalloide à un état cristalloide, et que la zone de surface de l'électrode de stockage est doublée par rapport à celle d'un polysilicium classique Comme on peut contrôler facilement cette technique en utilisant des équipements existants dans la plage de températures de C, le processus de fabrication est simple et
présente une caractéristique de répétitivité fiable.
En fait, la zone de surface de l'électrode de stockage ne fait que doubler par rapport à celle de l'électrode de stockage classique Par suite, il est difficile d'appliquer cette technique à un dispositif de mémoire à haute densité tel qu'une DRAM de plusieurs dizaines ou plusieurs centaines de Mégabits, du fait de l'impossibilité d'augmenter considérablement la
capacité de stockage dans une petite surface limitée.
La présente invention a donc pour but de créer un condensateur de stockage qui présente une capacité de stockage élevée dans une zone de surface limitée. Un autre but de la présente invention est de créer un condensateur de stockage qui présente une plus grande zone de surface d'électrode de stockage
dans une zone de surface limitée.
Un autre but encore de la présente invention est de créer un condensateur de stockage qui présente une plus grande capacité de stockage dans une petite zone de surface limitée obtenue par un processus de
fabrication simple.
Un autre but encore de la présente invention est de créer un condensateur de stockage qui permette d'obtenir une fiabilité élevée et une capacité de stockage élevée dans une petite zone de surface limitée. Un autre but enfin de la présente invention est de créer un condensateur de stockage qui permette d'obtenir une capacité de stockage élevée et une caractéristique de répétitivité fiable dans une petite
zone de surface limitée.
A cet effet, la présente invention concerne, sous un premier aspect de celle-ci, un condensateur comportant une première électrode réalisée dans une couche de conduction formée sur une surface limitée d'un substrat, une couche diélectrique formée sur la première électrode, et une seconde électrode formée sur la couche diélectrique, condensateur caractérisé en ce que la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres formés sur une surface prédéterminée de la couche de conduction. Selon une autre caractéristique de l'invention, la couche de conduction est une couche de polysilicium. Selon un autre aspect de la présente invention, celle-ci concerne une cellule de mémoire à semiconducteur comportant: un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi-conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une première couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, une première électrode en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, cellule de mémoire caractérisée en ce qu'un certain nombre de microsaignées et/ou de
microcylindres sont formés sur la première électrode.
Selon une autre caractéristique encore de l'invention, les microsaignées et/ou les microcylindres sont hémisphériques dans leurs parties
de fond.
Selon un autre aspect encore de la présente invention, celle-ci concerne un condensateur formé dans une surface limitée d'un substrat, comportant une première électrode réalisée dans un couche de conduction formée sur une couche isolante, une couche diélectrique formée sur la première électrode, et une seconde électrode formée sur la couche diélectrique, condensateur caractérisé en ce que: la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres de la couche de conduction, cette couche de conduction étant en contact avec la couche isolante dans les parties de fond des microsaignées et/ou des microcylindres; et une couche de conduction mince recouvre la couche de conduction à l'intérieur et à l'extérieur
des microsaignées et/ou des microcylindres.
Selon une autre caractéristique encore de l'invention, la couche de conduction mince est en polysilicium. Selon une autre caractéristique encore de l'invention, les microsaignées et/ou les microcylindres présentent une structure en forme de
trou de vis passant à travers la couche de conduction.
Selon un autre aspect encore de la présente invention, celle-ci concerne une cellule de mémoire à semi-conducteur comportant: un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi- conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une première couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une seconde couche de conduction en contact avec la zone de drain, cette seconde couche de conduction s'étendant sur la première couche isolante, une seconde couche isolante recouvrant la seconde couche de conduction pour isoler cette seconde couche de conduction, une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, une première électrode réalisée dans une couche de conduction et venant en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, cellule de mémoire à semi-conducteur caractérisée en ce que la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres de la couche de conduction, cette couche de conduction étant en contact avec la couche isolante dans les parties de fond des microsaignées et/ou des microcylindres; et une couche de conduction mince recouvrant la couche de conduction à l'intérieur et à l'extérieur
des microsaignées et/ou des microcylindres.
Selon une autre caractéristique encore de l'invention, la première couche de conduction et la seconde couche de conduction constituent
respectivement une ligne de mots et une ligne de bits.
Selon une autre caractéristique encore de l'invention, les microsaignées et/ou les microcylindres présentent une structure en forme de
trou de vis passant à travers la couche de conduction.
Selon une autre caractéristique encore de l'invention, la couche de conduction mince est en polysilicium. Selon une autre caractéristique encore de l'invention, la seconde couche isolante comporte une
surface aplatie.
Selon un autre aspect encore de la présente invention, celle-ci concerne une cellule de mémoire à semi-conducteur comportant: un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi- conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, une première électrode réalisée dans une couche de conduction et venant en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, cellule de mémoire à semi- conducteur caractérisée en ce que la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres de la couche de conduction, cette couche de conduction étant en contact avec la couche isolante dans les parties de fond des microsaignées et/ou des microcylindres; et une couche de conduction mince recouvrant la couche de conduction à l'intérieur et à l'extérieur
des microsaignées et/ou des microcylindres.
Selon une autre caractéristique encore de l'invention, les microsaignées et/ou les microcylindres présentent une structure en forme de
trou de vis passant à travers la couche de conduction.
Selon une autre caractéristique encore de l'invention, la couche de conduction mince est en polysilicium. Selon un autre aspect encore de la présente invention, celle-ci concerne un procédé de fabrication d'une électrode de stockage comportant un certain nombre de microsaignées et/ou de microcylindres, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former des grains sur une surface de l'électrode de stockage; former une couche de masque de gravure sur les parois latérales des grains respectifs; et effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure. Selon une autre caractéristique encore de l'invention, ce procédé comprend en outre l'étape consistant à supprimer les bords coupants des microsaignées et/ou des microcylindres après l'étape
de gravure anisotrope.
Selon un autre aspect encore de la présente invention, celle-ci concerne un procédé de fabrication d'une électrode de stockage comportant un certain nombre de microsaignées et/ou de microcylindres, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: aplatir une surface d'une couche isolante sur laquelle doit être formée l'électrode de stockage; former des grains sur une surface de l'électrode de stockage; former une couche de masque de gravure sur les parois latérales des grains respectifs; effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure de manière à former des trous en forme de trous de vis passant à travers l'électrode de stockage, pour exposer la couche isolante à travers ces trous; et former une couche de conduction mince de polysilicium recouvrant l'intérieur et l'extérieur des
trous en forme de trous de vis.
Selon un autre aspect encore de la présente invention, celle-ci concerne un procédé de fabrication d'un condensateur de stockage destiné à être utilisé dans un dispositif de mémoire à semi-conducteur, en utilisant une couche de polysilicium comportant un certain nombre de grains hémisphériques, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former une couche de masque de gravure sur les surfaces supérieures des grains hémisphériques; dessiner un motif sur la couche de polysilicium; effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure et retirer la couche de masque de gravure pour
former une électrode de stockage.
Selon une autre caractéristique encore de l'invention, le procédé ci-dessus comprend en outre une étape d'oxydation des surfaces supérieures des grains hémisphériques pour former sur ceux-ci la
couche de masque de gravure.
Selon une autre caractéristique encore de l'invention, le procédé ci-dessus comprend en outre une étape consistant à soumettre à la gravure anisotrope la couche de polysilicium située entre les
grains hémisphériques.
Selon une autre caractéristique encore de l'invention, le procédé ci-dessus comprend en outre les différentes étapes consistant à: former une couche diélectrique sur l'électrode de stockage; et former une électrode de plaque sur la couche
diélectrique.
Selon un autre aspect encore de la présente invention' celle-ci concerne un procédé de fabrication d'une première électrode de stockage dans un dispositif de mémoire à semi-conducteur comportant un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi- conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une première couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une seconde couche de conduction en contact avec la zone de drain, cette seconde couche de conduction s'étendant sur la première couche isolante, une seconde couche isolante recouvrant la seconde couche de conduction pour isoler cette seconde couche de conduction, une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, la première électrode étant constituée par une couche de conduction en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former une couche de polysilicium en contact avec la zone de source, cette couche de polysilicium comportant un certain nombre de grains hémisphériques sur sa surface et recouvrant la seconde couche isolante; former une couche de masque de gravure sur les surfaces supérieures des grains hémisphériques; dessiner un motif sur la couche de polysilicium; effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure et
retirer cette couche de masque de gravure.
Selon une autre caractéristique encore de l'invention, le procédé cidessus comprend en outre une étape d'oxydation des surfaces supérieures des grains hémisphériques pour former sur ceux-ci la
couche de masque de gravure.
Selon une autre caractéristique encore de l'invention, le procédé cidessus comprend en outre une étape consistant à soumettre à la gravure anisotrope la couche de polysilicium située entre les
grains hémisphériques.
Selon un autre aspect encore de la présente invention, celle-ci concerne un procédé de fabrication d'une électrode de stockage d'un condensateur de stockage sur une couche isolante aplatie formée sur un substrat semi-conducteur comportant une zone active, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former sur la couche isolante une couche de polysilicium en contact avec la zone active, cette couche de polysilicium comportant un certain nombre de grains hémisphériques espacés les uns des autres par une distance prédéterminée; former une couche de Si N sur la couche de polysilicium; déposer une couche de Verre de Filage aplatie sur la couche de Si N; soumettre le Verre de Filage à une rétrogravure pour exposer la couche de Si N formée sur les surfaces supérieures des grains hémisphériques; retirer la couche de Si N exposé pour exposer les surfaces supérieures des grains hémisphériques; oxyder les surfaces supérieures des grains hémisphériques pour former sur ceux-ci une couche de masque de gravure; soumettre la couche de polysilicium à une gravure anisotrope en utilisant comme masque la couche de masque de gravure; et
retirer cette couche de masque de gravure.
Selon une autre caractéristique encore de l'invention, le procédé cidessus est caractérisé en ce qu'il comprend en outre une étape consistant à soumettre à la gravure anisotrope la couche de
polysilicium située entre les grains hémisphériques.
Selon un autre aspect encore de la présente invention, celle-ci concerne un procédé de fabrication d'une électrode de stockage d'un condensateur de stockage sur une couche isolante aplatie formée sur un substrat semi-conducteur comportant une zone active, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former successivement sur la couche isolante aplatie une première intercouche isolante, une première couche isolante et une seconde couche isolante; former un trou de contact à travers l'intercouche isolante, la première couche isolante et la seconde couche isolante, de manière à exposer la zone active à travers ce trou; former sur la seconde couche isolante une couche de polysilicium en contact avec la zone active, cette couche de polysilicium comportant un certain nombre de grains hémisphériques; soumettre la couche de polysilicium à une gravure pour dessiner un motif; former sur le substrat semi-conducteur une couche isolante recouvrant la couche de polysilicium et soumettre cette couche isolante à une rétrogravure de manière à former un motif de masque de gravure avec les parties restantes de la couche isolante; et soumettre la couche de polysilicium à une gravure en utilisant comme masque le motif de masque
de gravure.
Selon une autre caractéristique encore de l'invention, la première couche isolante est en
nitrure.
Selon une autre caractéristique encore de l'invention, le procédé cidessus comprend en outre une étape consistant à former le motif de masque de gravure entre les grains hémisphériques et sur les parois latérales du motif de la couche de polysilicium. Selon un autre aspect enfin de la présente invention, celle-ci concerne un procédé de fabrication d'une électrode de stockage d'un condensateur de stockage sur une couche isolante aplatie formée sur un substrat semi- conducteur comportant une zone active, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former successivement sur la couche isolante aplatie une première intercouche isolante, une première couche isolante et une seconde couche isolante; former un trou de contact à travers l'intercouche isolante, la première couche isolante et la seconde couche isolante de manière à exposer la zone active à travers ce trou; former sur la seconde couche isolante une couche de polysilicium en contact avec la zone active, cette couche de polysilicium comportant un certain nombre de grains hémisphériques; former une troisième couche isolante sur la couche de polysilicium; soumettre à une gravure la couche de polysilicium et la troisième couche isolante de manière à former un motif; soumettre à une gravure des parties prédéterminées de la troisième couche isolante portant le motif, de manière à former un premier motif de masque de gravure constitué par la troisième couche isolante; soumettre la couche de polysilicium à une gravure d'épaisseur prédéterminée en utilisant comme masque le premier motif de masque; déposer une quatrième couche isolante sur toute la surface du substrat semi-conducteur; soumettre cette quatrième couche isolante à une rétrogravure de manière à former un second motif de masque de gravure avec les parties restantes de la quatrième couche isolante; et soumettre la couche de polysilicium à une gravure en utilisant comme masque le second motif de
masque de gravure.
Selon une autre caractéristique encore de l'invention, le premier motif de masque de gravure présente une taille plus petite, d'une largeur prédéterminée, que la couche de polysilicium portant
le motif, le long de sa circonférence.
Selon une autre caractéristique enfin de l'invention, le second motif de masque de gravure est formé entre les grains hémisphériques et sur les parois latérales de la couche de polysilicium portant
le motif.
L'invention sera décrite en détails ci-après sur des formes préférées de réalisation en se référant aux dessins ci-joints dans lesquels les mêmes parties sont repérées par les mêmes références et dans lesquels: la figure 1 représente une vue en plan d'une cellule de mémoire vive dynamique (DRAM) selon la présente invention; la figure 2 représente une vue en coupe suivant la ligne 2-2 de la figure 1; les figures 3 A à 3 C représentent des exemples de schémas explicatifs d'un processus de fabrication de la structure de la figure 2; la figure 4 A est un schéma agrandi destiné à illustrer une forme de réalisation d'une partie arrondie 100 de la figure 3 B; les figures 4 B et 4 C sont des exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage dans le cas o des grains hémisphériques sont formés de façon continue comme indiqué à la figure 4 A; la figure 5 A est un schéma agrandi destiné à illustrer une autre forme de réalisation de la partie arrondie 100 de la figure 3 B; les figures 5 B et 5 C sont des exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage dans le cas o les grains hémisphériques sont séparés les uns des autres d'une distance telle que celle représentée à la figure 5 A; la figure 6 représente une vue en plan d'une autre forme de réalisation d'une cellule de mémoire DRAM selon la présente invention; la figure 7 représente une vue en coupe suivant la ligne 3-3 de la figure 6; les figures 8 A à 8 Dreprésentent des exemples de schémas explicatifs d'un processus de fabrication de la structure de la figure 7; la figure 9 A est un schéma agrandi destiné à illustrer une forme de réalisation d'une partie arrondie 500 de la figure 8 C; les figures 9 B et 9 C sont des exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage dans le cas o des grains hémisphériques sont formés de façon continue comme indiqué à la figure 9 A; la figure 10 A est un schéma agrandi destiné à illustrer une autre forme de réalisation de la partie arrondie 500 de la figure 8 C; les figures l OB et 1 OC sont des exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage dans le cas o les grains hémisphériques sont séparés les uns des autres d'une distance telle que celle indiquée à la figure A les figures li A à 11 D représentent d'autres exemples de schémas explicatifs d'un processus de fabrication de la structure de la figure 7 i la figure 12 A est un schéma agrandi destiné à illustrer une partie arrondie telle que celle représentée à la figure 11 B; les figures 12 B à 12 I sont des exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage dans le cas o les grains hémisphériques sont séparés les uns des autres d'une distance telle que celle représentée à la figure 12 A; les figures 13 A à 13 F représentent d'autres exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage selon la présente invention; les figures 14 A à 14 H représentent d'autres exemples de schémas explicatifs d'un processus de fabrication d'un condensateur de stockage selon la présente invention; et la figure 15 est une vue en plan destinée à illustrer les motifs de gravure utilisés à la figure 14 C. En se référant aux figures 1 et 2, une couche d'oxyde polie 12 destinée à définir une zone de
cellules de mémoire, est formée sur un substrat semi-
conducteur 10 de type P Le substrat semi-conducteur peut être une zone de source de type P Un transistor de transfert comprenant une zone de source 16 de type N adjacente à la couche d'oxyde de champ 12, une zone de drain 20 de type N séparée de la zone de source 16 par une zone de passage 18 de type N, et une électrode de grille 24 disposée sur une couche d'oxyde de grille 22 par dessus la zone de passage 18 et au voisinage des zones de source et de drain 16 et , est formé dans une zone active 14 placée sur une surface principale du substrat semi- conducteur 10
entourée par la couche d'oxyde de champ 12.
L'électrode de grille 24 est branchée à une ligne de mots 26 Une ligne de mots 28 branchée à une électrode de grille d'un transistor de transfert formé dans une zone active adjacente, est formée sur la couche d'oxyde de champ 12 L'électrode de grille 24 est isolée de la ligne de mots 28 par une couche d'oxyde isolante 30 La couche d'oxyde isolante 30 comporte une ouverture 32 destinée à exposer une partie de la zone de source 16 Une première électrode d'une électrode de stockage 36 vient en contact avec la zone de source 16 dans une zone de contact de source 34, à travers l'ouverture 32, et définit la zone de condensateur de stockage 38 en s'étendant sur l'électrode de grille adjacente 24 et sur la ligne de
mots 28.
Selon la caractéristique de la présente invention, la partie supérieure de l'électrode de stockage 36 comporte un certain nombre de microsaignées ou de microcylindres de manière à augmenter la zone de surface de l'électrode de
stockage, comme cela sera décrit plus en détails ci-
après Une couche diélectrique 40 est formée sur la surface de l'électrode de stockage 36 et une couche d'électrode de plaque 42 est formée sur la couche diélectrique 40 Par suite, le condensateur de stockage 44 comprend l'électrode de stockage 36, la couche diélectrique 40 et la couche d'électrode de plaque 42 Une couche de protection 46 est formée sur une seconde électrode de l'électrode de plaque 42 et sur une partie exposée de la couche d'oxyde isolante 30 La couche de protection 46 comporte une ouverture adjacente à la zone de drain 50 du transistor de transfert et destinée à exposer une zone Ne fortement
dopée 48 s'étendant sur la surface du substrat semi-
conducteur 10 Une ligne de bits 52 constituée d'un matériau conducteur vient en contact avec la zone N+ 48 à l'endroit d'une zone de contact 54 de la ligne de bits, à travers l'ouverture 50, et coupe les lignes de mots 26, 28 en s'étendant sur la couche de protection 46 sous la forme d'une bande Une seconde couche de protection (non décrite) est déposée sur la ligne de
bits 52.
Comme décrit ci-dessus, une cellule de mémoire DRAM selon la présente invention comporte un transistor et un condensateur Le condensateur est un condensateur empilé comportant une électrode de stockage munie de microsaignées multiples dans une zone de 0,4 x 1,2 pim 2 occupée par la zone de condensateur de stockage 38 Cependant, on remarquera que la présente invention ne se limite pas à l'expansion de la surface de l'électrode de stockage. En se référant aux figures 3 A à 3 C, 4 A à 4 C, et 5 A et 5 C, on décrira en détails un processus de fabrication de la cellule de mémoire DRAM selon l'invention Cependant, comme le fonctionnement de la cellule de mémoire DRAM est bien connu de la
technique, sa description détaillée ne sera pas
reprise. En se référant à la figure 3 A, celle-ci représente une paire de transistors de transfert formés sur le substrat semi-conducteur 10 Bien qu'il soit bien connu, le processus de fabrication des transistors sera décrit brièvement à titre de référence. Le substrat 10 est une source de type P présentant une concentration de 4 5 x 1016 atomes/cm 3 formée sur une puce de silicium de type P présentant une surface de cristal < 1, 0, O> et une concentration de 1 x 1015 atomes/cm 3 La couche d'oxyde de champ 12 de 3000 d'épaisseur 1 A = 10-10 m est formée sur une
partie du substrat 10 pour définir la zone active 14.
Ensuite, la couche d'oxyde de grille 22 de 150 À d'épaisseur est formée sur le substrat semi-conducteur dans la zone active 14 par une oxydation de 02 à sec classique, et une couche de polysilicium dopé au phosphore est déposée sur le substrat semi-conducteur pour former l'électrode de grille 24 Après le dépôt du polysilicium, l'électrode de grille 24 ou ligne de mots 26, et la ligne de mots 28 sont dessinées par une photogravure classique Selon le processus de formation du dessin, la couche d'oxyde de grille se trouvant ailleurs que dans la partie inférieure de l'électrode de grille 24 et des lignes de mots 26, 28, est retirée pour exposer le substrat placé dans la zone active 14 Ensuite, une dose de 1,6 x 1013 ions/cm d'ions phosphore est implantée sous 60 Ke V pour former les zones de source et de drain 16, 20 Après l'implantation des ions phosphore, une couche isolante 30 de Si O 2 de 2700 t d'épaisseur est déposée uniformément par dépôt de vapeur chimique basse pression à environ 8200 C pour isoler l'électrode de grille 24, les lignes de mots 26, 28 et les zones
de source et de drain à implantation d'ions 18, 20.
En se référant à la figure 3 B, après formation de la couche d'oxyde isolante 30, l'ouverture 32 destinée à exposer une partie de la surface de la zone de source 16, est formée à travers la couche d'oxyde isolante 30 par le procédé de photogravure classique Après avoir retiré le produit photorésistant utilisé pour former l'ouverture 32, une couche de polysilicium 56 de 2500 d'épaisseur comportant un certain nombre de grains hémisphériques sur sa surface est formée sur le substrat en contact avec la zone de contact de source 34 à travers l'ouverture 32 Le polysilicium présentant une telle structure de surface peut être déposé par dépôt de vapeur chimique basse pression en utilisant du Si H 4 ( 20 %) additionné d'hélium à 5500 C sous une pression atmosphérique de 1 bar (voir IEEE Trans, on Electron Devices, Vol ED-36, No 2, pages 351-353, 1989, ou SSDM, pages 873-876, 1990) En variante, on peut fabriquer la couche de polysilicium 56 en déposant une couche de polysilicium d'environ 1 oo O d'épaisseur dans des conditions de température classiques (supérieures à 600 'C) pour déposer le polysilicium, puis en formant ensuite, sur la surface de polysilicium, une couche de polysilicium d'environ 1500 d'épaisseur comportant un certain nombre de grains hémisphériques sur sa surface Il est préférable que le diamètre ou la hauteur des grains hémisphériques soit d'environ 0,07 à 0,15 micromètres (PM). Après formation de la couche de polysilicium 56, on implante une dose d'ions arsenic de 3 x 1015 ions/cm 2sous 100 Ke V pour doper la couche de polysilicium 56 Bien qu'on puisse doper la couche de polysilicium 56 par des impuretés de phosphore, il est cependant préférable d'effectuer le dopage par des impuretés d'arsenic de manière à former une bonne structure de microsaignées sur la souche de polysilicium 56 On dépose ensuite une couche de masque 58 de Si O 2 de 300 d'épaisseur sur la couche de polysilicium dopé 56, par un dépôt de vapeur chimique classique On peut utiliser une substance diélectrique à permittivité élevée telle que Si 3 N 4 ou T 2 a 05 pour la couche de masque 58 Cependant, compte tenu du processus de gravure servant à former les microsaignées, il est préférable d'utiliser une substance diélectrique présentant une sélectivité
élevée de la substance polysilicium/diélectrique.
Après dépôt de la couche de masque 58, on effectue un processus de dessin du motif voulu pour définir la zone de condensateur de stockage 38, cette opération étant effectuée par le processus de photogravure classique Par suite, on forme ainsi la couche de polysilicium dessinée 56 comportant les microsaignées telles que celles indiquées à la figure 3 B, et la
couche de masque dessinée 58 de Si O 2.
On décrira en détails ci-après, en se référant aux figures 4 A-4 C et 5 A-5 C, un processus de gravure destiné à former les microsaignées selon la présente invention Les figures 4 A et 5 A sont des schémas agrandis destinés à illustrer différentes formes de réalisation d'une partie arrondie 100 décrite respectivement à la figure 3 B. La figure 5 A représente la disposition des grains dans le cas o la distance S entre les grains hémisphériques est supérieure au double de l'épaisseur X de la couche de masque 58 de Si O 2 (c'est à dire Sk 2 X), et la figure 4 A représente la disposition des
grains dans le cas o la distance S est nulle.
En pratique, si la couche de polysilicium 56 est déposée par dépôt de vapeur chimique basse pression dans une plage de températures à l'intérieur de laquelle la couche de polysilicium 56 passe de l'état non-cristalloide à l'état cristalloïde, la distance S entre les grains devient un mélange des états correspondant au cas S= O et au cas S> 2 X Ainsi, on remarquera qu'on peut obtenir en même temps les dispositions de grains représentées aux figures 4 A et
5 A.
En se référant à la figure 4 A, on met en oeuvre un processus de rétrogravure de Si O 2 utilisé pour former une paroi latérale servant dans le MOSFET LDD (MOSFET à Drain Légèrement Dopé), sur la couche d'oxyde de polysilicium 58, de manière à stopper la gravure à l'épaisseur X (= 300 ) Lorsqu'on dépose la couche 58 de Si O 2, comme cette couche de Si O 2 est déposée sous une plus grande épaisseur dans les creux entre les grains de polysilicium, le résultat du processus de rétrogravure est tel que le masque de gravure 62 subsiste et que les parties supérieures 66 des grain sont exposées comme indiqué à la figure 4 B. Ensuite, on effectue une gravure anisoptrope dont la sélectivité du polysilicium/Si O 2 est de 40, de manière à former des rainures de 0,2 pm d'épaisseur Une telle gravure est effectuée en utilisant le Modèle No "Arc en ciel 4400 " de LAM Co à une puissance de 200 watts sous une pression atmosphérique de 350 millibar, avec utilisation d'un mélange gazeux de HBR (hydro-bromure) : C 12 = 40 SCCM: 120 SCCM Par suite, des rainures en forme de -l,à parois intermédiaires cylindriques sont formées dans le polysilicium comme indiqué à la figure 4 C, et des parties hémisphériques 64 correspondant aux grains exposés 66 sont formées dans les surfaces de fond des rainures, ce qui permet ainsi d'augmenter encore la zone de surface de l'électrode de stockage 36 Après formation de ces microsaignées, on forme une couche de Si O 3 N 4 d'environ 70 d'épaisseur sur la surface de l'électrode de stockage par le procédé de dépôt de vapeur chimique classique, et l'on dépose une couche diélectrique 40 de structure N-O (ou de structure O-N-O si l'on y ajoute une couche de Si O 2 naturellement oxydée) d'environ 20 d'épaisseur de Si O 2 obtenue par oxydation à chaud de la surface de la couche de Si 3 N 4 Ensuite, une couche de polysilicium dopé est formée sur la couche diélectrique 40 par la technique classique et la couche de polysilicium dopé est dessinée par la technique de photogravure
classique pour former l'électrode de plaque 42.
Dans le cas des figures 5 A à 5 C, après une rétrogravure de la couche de masque 58, on forme une couche de masque de gravure 62 sur les parois latérales des grains 60 respectifs, comme indiqué à la figure 5 B, et l'on expose les parties supérieures 66 des grains 60 et les parties de surface 68 de la couche de polysilicium 56 disposées entre les grains On effectue ensuite une gravure de classe inférieure au micron, ce qui permet ainsi de former l'électrode de stockage 36 à microcylindres multiples 70, comme indiqué à la figure 5 C Dans ce cas également, les parties hémisphériques 64 qui correspondent à la forme des parties supérieures exposées 66, sont formées dans la surface de fond des cylindres 70 Cependant, les surfaces de fond 80 de l'extérieur des microcylindres 70 sont gravées plus profondément que les parties hémisphériques 64 Par suite, la fabrication des microsaignées ou des microcylindres peut être effectuée par le processus de gravure à auto-alignement, sans utiliser le produit photorésistant, ce qui simplifie ainsi le processus de fabrication. Dans le cas o la structure de la figure 4 A et la structure de la figure 5 A sont mélangées, on peut obtenir un certain nombre de microcylindres et des pôles comportant un certain nombre de
microsaignées, après la gravure anisotrope.
Ensuite, la couche diélectrique 40 de structure N-O ou de structure O-N-O, et l'électrode de plaque 42, sont formées sur la surface de l'électrode
de stockage 36 selon un processus prédéterminé.
On a décrit le processus de fabrication du condensateur empilé dans lequel la couche de masque de gravure 62 de Si O 2 est disposée sur la surface supérieure de l'électrode de stockage 36 Cependant, comme la couche de masque de gravure 62 ne peut jouer le rôle de la couche diélectrique, il est préférable de retirer la couche de masque de gravure 62 Cette couche de masque de gravure 62 de Si O 2 peut être retirée dans une solution de HF étendue, après le
processus de gravure anisotrope.
En général, après la gravure anisotrope, des bords coupants subsistent dans les parties de bords gravées Des bords coupants peuvent également être formés autour d'autres parties que les parties de bords attaquées par la gravure anisotrope L'existence de ces bords coupants empêche une formation fiable de la couche diélectrique mince 40 recouvrant l'électrode de stockage 36, et provoque en outre une diminution de
la tension de claquage du condensateur de stockage.
On peut mettre en oeuvre un processus pour arrondir les bords coupants avant de former la couche diélectrique 40 et après avoir retiré la couche de masque de gravure 62 (dans le cas d'un condensateur empilé sans la couche de masque de gravure 62) On forme une couche de Si O 2 d'environ 10 d'épaisseur sur l'électrode de stockage 36 en plongeant le substrat dans une solution constituée d'un mélange de HCL:H 202:H 20 = 1:1:6, à une température de 600 C à 800 C On retire ensuite les bords coupants en éliminant, par la solution de HF étendue, la couche d'oxyde formée pendant le processus d'oxydation chimique. La forme de réalisation selon la présente invention forme une couche de polysilicium 56 de 2500 d'épaisseur comportant les grains hémisphériques, et
grave les rainures à la profondeur de 2000 .
Cependant, on remarquera que la présente invention n'est pas limitée à ces valeurs numériques En augmentant l'épaisseur de la couche de polysilicium 56 et en gravant plus profondément les saignées suivant la sélectivité de la substance de polysilicium/diélectrique, on peut augmenter encore la
zone de surface de l'électrode de stockage 36.
En se référant de nouveau à la figure 3 C, celle-ci représente la plaque d'électrode 42 décrite ci-dessus Le processus suivant est un processus de reprise de coulée pour déposer la couche de protection
telle qu'une couche de VBPS (Verre au Boro-Phospho-
Silicate) ou de VPS sur le substrat 10 de manière à aplatir le dispositif Ensuite, l'ouverture 50 est formée par la technique classique comme indiqué à la figure 2, et une zone N+ 48 est formée à travers l'ouverture 50 Enfin, la ligne de bits 52 en
aluminium est formée en contact avec la zone N+ 48.
Dans la forme de réalisation selon la présente invention, la ligne de bits 52 vient s'étendre sur le transistor de transfert et sur le condensateur empilé 44, tandis que l'électrode de
grille du transistor de transfert est en polysilicium.
Cependant, on remarquera que la présente invention n'est pas limitée à une telle structure De plus, le polysilicium formant la première électrode peut être
remplacé par du silicium recristallisé.
On peut en outre utiliser la présente invention pour former une rainure dans un substrat semi-conducteur puis pour former ensuite un
condensateur empilé dans la rainure.
De plus, si l'on a besoin d'un condensateur de stockage à capacité de stockage élevée, dans une surface limitée sur un substrat isolé, on peut réaliser le condensateur en formant une électrode de stockage à microsaignées multiples sur le substrat
isolé, en formant une couche diélectrique sur celui-
ci, puis en formant enfin une électrode de plaque sur
la couche diélectrique.
On a décrit, sur des exemples, la structure de l'électrode de stockage et le processus de
fabrication de celle-ci selon la présente invention.
Cependant, on peut obtenir des formes de réalisation différentes sans sortir du cadre de la présente invention On se référera ci- après à différentes formes de réalisation possibles de la présente invention.
EXEMPLE 1
En se référant aux figures 6 et 7, celles-ci représentent une autre forme de réalisation d'une cellule de mémoire DRAM selon la présente invention, dans laquelle une couche d'oxyde de champ 12 destinée à définir la zone de cellule de mémoire, est formée sur un substrat semi-conducteur 10 de type P Le substrat semi-conducteur 10 peut être une zone de source de type P Un transistor de transfert comprenant une zone de source 16 de type N adjacente à la couche d'oxyde de champ 12, une zone de drain 20 de type N séparée de la zone de source 16 par une zone 18 de passage N, une couche d'oxyde de grille 22 formée sur la zone de passage 18, et une électrode de grille 24 disposée sur la couche d'oxyde de grille 22 au voisinage des zones de source et de drain 16 et 20, est formé dans une zone active 14 placée sur une surface principale du substrat semi-conducteur 10 et
entourée par la couche d'oxyde de champ 12.
L'électrode de grille 24 est branchée à une ligne de mots 26 Une ligne de mots 28 branchée à une électrode de grille d'un transistor de transfert formé dans une zone active adjacente, est formée sur la couche d'oxyde de champ 12 L'électrode de grille 24 est isolée de la ligne de mots 28 par une première couche isolante 30 La première couche isolante 30 comporte une ouverture 135 à travers laquelle la zone de drain du transistor de transfert vient en contact avec une ligne de bits 150 Une ouverture 125 est formée dans la première couche isolante 30 et dans une seconde couche isolante 190 recouvrant la ligne de bits 150 La surface de la seconde couche isolante 190 est aplatie Une électrode de stockage 200 vient en contact avec la zone de source 16 dans une zone de contact de source 18, à travers l'ouverture 125, et définit la zone de condensateur de stockage s'étendant sur l'électrode de grille adjacente 24 et sur la ligné
de mots 28.
Selon la caractéristique de la présente invention, une partie supérieure de l'électrode de stockage 200 comporte un certain nombre de microsaignées ou de microcylindres de manière à augmenter la zone de surface de cette électrode de
stockage, comme cela sera décrit plus en détails ci-
après Une couche diélectrique 40 est formée sur la surface de l'électrode de stockage 200 et une couche d'électrode de plaque 400 est formée sur la couche diélectrique 40 Une telle cellule de mémoire DRAM constitue une application d'une structure DASH (cellule de condensateur empilé diagonalement actif à noeud de stockage fortement empilé) dans laquelle une ligne de bits est formée au- dessous du condensateur de stockage La structure DASH est très bien décrite dans le IEDM 1988, pages 596-599 Dans une cellule de mémoire DRAM comportant la structure DASH, comme on peut concevoir une expansion du condensateur de stockage dans la direction horizontale sans limitation de la règle de conception de la ligne de bits, on peut facilement augmenter la capacité de stockage du condensateur par un processus simple, comparativement au cas d'une cellule de mémoire DRAM dans laquelle le condensateur de stockage est formé au-dessous de la ligne de bits On remarquera donc qu'on peut dilater très largement l'électrode de stockage 200 définissant la zone de condensateur de stockage, tant que cette électrode ne vient pas en contact avec l'électrode de
stockage d'un condensateur de stockage voisin.
On se référera maintenant aux figures 8 A à 8 D, 9 A à 9 C et 10 A à 10 C pour décrire un processus de fabrication de la cellule de mémoire DRAM de la figure 7. En se référant à la figure 8 A, on décrit un processus de fabrication d'une paire de transistors de transfert et de la ligne de bits 150 Le processus, avant la formation de la ligne de bits 150, est le même que le processus décrit en se référant à la figure 3 A Comme la ligne de bits 150 est formée sur la première couche isolante 30, il est préférable d'aplatir la surface de cette première couche isolante en utilisant un processus de reprise de coulée tel que le processus à VBPS Ensuite, une partie de la première couche isolante 30 formée sur la zone de drain 30 est retirée par le processus de photogravure classique de manière à former l'ouverture 135 à travers laquelle la zone de drain 20 du transistor de transfert est branchée à la ligne de bits 150 en
aluminium.
En se référant à la figure 8 B, après formation de la ligne de bits 150, une seconde couche isolante 190 de VBPS ou de VPS est déposée avec une épaisseur d'environ 5000 sur le substrat, puis réétalée pour aplatir la surface La seconde couche isolante 190 est généralement constituée par un oxyde de silicium ou par des couches empilées d'oxyde de silicium et de nitrure de silicium Dans les deux cas, le processus d'aplatissement de surface doit être effectué après le dépôt de la seconde couche isolante En variante, le processus d'aplatissement peut être effectué en déposant une couche d'oxyde de silicium sur le substrat, en déposant sur celui-ci des particules de produit résistant, puis en le gravant avec un taux de gravure contrôlé des particules de
produit résistant et de la couche d'oxyde de silicium.
En se référant à la figure 8 C, lorsque la formation et l'aplatissement de la seconde couche isolante 190 sont terminés, l'ouverture 125 destinée à exposer une partie de la surface de la zone de source 16 est formée à travers la seconde couche isolante 190 et la première couche isolante 30 par le processus de photogravure classique Après qu'on ait retiré le produit photorésistant utilisé pour former l'ouverture 125, la couche de polysilicium 56 de 2500 d'épaisseur comportant des grains hémisphériques sur sa surface, est formée sur la seconde couche isolante 190 de manière à venir en contact avec la surface de la zone de source 16, comme décrit en se référant à la figure 3 B Après la formation de la couche de polysilicium 56, on effectue l'implantation d'ions arsenic pour doper la couche de polysilicium, comme décrit à la figure 3 B Ensuite, on dépose une couche de masque 250 de Si O 2 sur la couche de polysilicium dopé 56, avec une épaisseur d'environ 300 à 500 par le processus de dépôt de vapeur chimique classique On peut utiliser pour la couche de masque 58 une substance diélectrique à permittivité élevée telle que Si 3 N 4 ou Ta 205 Cependant, compte tenu du processus de gravure destiné à former les microsaignées, il est préférable d'utiliser une substance diélectrique présentant une sélectivité élevée de la substance de polysilicium/diélectrique Après le dépôt de la couche de masque 250, on effectue un processus de dessin du motif voulu pour définir la zone de condensateur de
stockage par le processus de photogravure classique.
On décrira en détails ci-après un processus de formation des microsaignées selon la présente invention, en se référant aux figures 9 A et 10 A qui sont des schémas agrandis destinés à illustrer différentes formes de réalisation d'une partie arrondie 500 décrite respectivement à la figure 8 C La figure 10 A représente la disposition des grains dans le cas o la distance S entre les grains hémisphériques est supérieure au double de l'épaisseur X de la couche de masque 250 de Si O 2 (c'est à dire Sk 2 X), et la figure 9 A représente la disposition des
grains dans le cas o la distance S est nulle.
En se référant à la figure 9 A, on effectue un processus de rétrogravure de Si O 2 utilisé pour former une paroi latérale servant à la fabrication d'un MOSFET LDD classique (MOSFET à Drain Légèrement Dopé), sur la couche d'oxyde de polysilicium 250, de manière à stopper la gravure à l'épaisseur X (= 300 à 500 k) de la couche 250 de Si O 2 Ce processus est le même que le processus de la figure 4 B Lorsqu'on dépose la couche 250 de Si O 2, comme cette couche de Si O 2 est déposée sous une plus grande épaisseur dans les creux entre les grains de polysilicium 221, le résultat du processus de rétrogravure est tel que le masque de gravure 251 subsiste dans les creux et que les parties supérieures 222 des grains 221 sont exposées. En se référant maintenant à la figure 9 B, on effectue une gravure anisotrope dont la sélectivité du polysilicium/Si O 2 est de 40, pour éliminer complètement la couche de polysilicium 56 de 2500 d'épaisseur de manière à exposer la seconde couche
isolante 190 ailleurs que dans la partie située au-
dessous du masque de gravure 251 Une telle gravure est effectuée en utilisant le Modèle No "Arc en ciel 4400 " de LAM Co, à une puissance de 200 watts et sous une pression atmosphérique de 350 millibars, avec
utilisation d'un mélange de gaz de HBR (hydro-
bromure):c 12 = 40 SCCM:120 SCCM Par suite, on forme les microsaignées 230 présentant une structure en forme de trou de vis et passant à travers la couche de polysilicium 56 On remarquera que cette forme de réalisation estdifférente du processus de la figure 4 C en ce que la profondeur des rainures de la figure 4 C est de 0,2 micromètre tandis que la profondeur des
trous de cette forme de réalisation est de 2500 .
Après avoir formé les microsaignées en forme de trou de vis 230, on dépose uniformément une couche de polysilicium mince dopée 230 sur l'intérieur et l'extérieur des microsaignées 230 par dépôt de vapeur chimique basse pression à la vitesse de dépôt de 20 à (minute dans le gaz de décomposition de Si H 4, à une température supérieure à 6000 C pour laquelle le polysilicium est formé Du fait que l'épaisseur effective de la couche de polysilicium mince 240 doit être inférieure à la moitié du diamètre ( 0,07 à 0,15 micromètre) du grain hémisphérique 221 pour assurer la zone de surface suffisante du condensateur de stockage, il est préférable que l'épaisseur de la
couche de polysilicium mince 240 soit de 300 à 700 k.
Un processus de dessin d'un motif est effectué sur la couche de polysilicium mince 240 formée sur toute la surface du substrat par le processus de photogravure classique de manière à définir la surface du condensateur de stockage et à former l'électrode de stockage 200 Par suite, l'électrode de stockage 200 comprenant la couche de polysilicium 56 et la couche de polysilicium mince 240, comporte les microsaignées
multiples 230.
En se référant maintenant à la figure 9 C, après avoir formé l'électrode de stockage 200, on forme une couche de Si 3 N 4 d'environ 70 d'épaisseur sur la surface de la couche de polysilicium 240 (ou de l'électrode de stockage 200) par le procédé de dépôt de vapeur chimique classique, et l'on dépose sur celle-ci une couche diélectrique 40 de structure N-O (ou de structure 0-N-O si l'on y ajoute une couche de Si O 2 naturellement oxydée) de 20 k d'épaisseur de Si O 2 obtenu par oxydation à chaud de la surface de la couche de Si 3 N 4 Ensuite, on forme la couche 400 de polysilicium dopé sur la couche diélectrique 40 pour terminer la fabrication du condensateur de stockage représenté à la figure 8 D. Pendant ce temps, les figures I O Aà 10 C représentent une autre forme de réalisation du
condensateur de stockage selon la présente invention.
Dans ce cas, après une rétrogravure de la couche de masque 250, on forme une couche de masque de gravure 251 sur les parois latérales 225 des grains respectifs 221, comme indiqué à la figure 10 A, et l'on expose les parties supérieures 222 des grains 221 et les parties de surface 226 de la couche de polysilicium 56 disposées entre les grains 221 Ensuite, on effectue une gravure de classe inférieure au micromètre sur la couche de polysilicium 56 pour exposer la seconde couche isolante 190, et l'on dépose la couche de polysilicium mince 240 sur toute la surface du substrat Ensuite, on dessine le motif de l'électrode de stockage 200 comme indiqué à la figure l OB De plus, on forme successivement la couche diélectrique et l'électrode de plaque 400 sur l'électrode de
stockage 200.
On remarquera, pour un spécialiste de la question, que même dans le cas o les distances entre les grains hémisphériques ne sont pas uniformes, on peut réaliser le condensateur de stockage par le processus ci-dessus selon la présente invention On remarquera en outre qu'il n'est pas nécessaire d'effectuer un contrôle précis de la profondeur de gravure pour former les microsaignées, car on forme la couche de polysilicium mince 240 destinée à constituer l'électrode de stockage 200 après avoir complètement retiré le polysilicium 56 ailleurs que dans les parties situées au-dessous des couches de masque de gravure 251 avec une sélectivité élevée du
polysilicium/oxyde de silicium.
Dans ce qui précède, on considère un exemple dans lequel l'électrode de stockage comprend de l'oxyde de silicium utilisé comme masque de gravure. Cependant, comme la couche de masque de gravure 251 ne joue pas le rôle de la couche diélectrique et ne peut non plus augmenter la zone de surface du condensateur de stockage, il est préférable de retirer la couche de masque de gravure 251 en effectuant la gravure anisotrope et en plongeant l'électrode dans la
solution de HF étendue.
Bien que la forme de réalisation décrite en se référant à la figure 7 représente une cellule de mémoire DRAM présentant la structure DASH dans laquelle la ligne de bits est formée au-dessous du condensateur de stockage, la présente invention n'est pas limitée à une telle structure Par exemple, cette forme de réalisation peut être appliquée à la cellule de mémoire DRAM de la figure 2 Dans ce cas, avant de déposer la couche de polysilicium 56 servant d'électrode de stockage 36, on doit aplatir la couche isolante 30 formée au-dessous de la couche de
polysilicium 56.
EXEMPLE 2
On décrira maintenant ci-après une autre forme de réalisation de la présente invention en se référant aux figures l A à 11 D et 12 A à 12 I. Tout d'abord, en se référant à la figure li A, on forme sur la seconde couche isolante 190 la couche de polysilicium 56 de 2500 k d'épaisseur comportant les grains hémisphériques sur sa surface, de façon qu'ils viennent en contact avec la zone de source 16 à travers l'ouverture 125, puis on effectue l'implantation d'ions arsenic Ensuite, en se référant à la figure 11 B, on dépose une couche de Si N 330 d'environ 20 à 500 k d'épaisseur sur la couche de polysilicium 56, par le procédé de dépôt de vapeur chimique basse pression classique, et l'on dépose une couche de verre de filage 340 d'environ 2000 k d'épaisseur sur la couche de Si N 330 Comme l'épaisseur de la couche de verre de filage 340 est beaucoup plus grande que la hauteur des grains hémisphériques, la surface rugueuse de la couche de polysilicium 56 est complètement recouverte par la
couche de verre de filage 340.
La figure 12 A représente un schéma agrandi destiné à illustrer la partie arrondie de la figure 11 B Dans la figure 12 B, après avoir déposé et aplati la couche de verre de filage 340, cette couche 340 est rétrogravée ou gravée à sec pour exposer les parties supérieures 331 des grains hémisphériques 221 dont les surfaces sont recouvertes de la couche de Si N 330 On peut contrôler avec précision l'exposition de la couche de Si N 330 par la durée et l'étendue de la gravure A la figure 12 C, la couche de Si N exposé 331 est retirée par une gravure à sec en utilisant le Modèle No "Arc en ciel 4400 " de LAM Co, ou par une gravure humide en utilisant de l'acide phosphorique (H 3 PO 4) Ensuite, on retire complètement la couche de verre de filage restante 342, comme indiqué à la figure 12 D, en plongeant le substrat dans une solution étendue de gravure à l'acide pendant environ une minute. En se référant à la figure 12 E, les parties supérieures des grains hémisphériques 221 de la couche de polysilicium exposé 56 sont oxydées pour former une couche d'oxyde 231 de 100 à 1000 d'épaisseur On peut effectuer ce processus d'oxydation en utilisant du 02 sec ou en plongeant le substrat dans une solution d'un mélange de HCL: H 202:H 2 O = 1:1:6 à une température de à 80 C A ce moment, une couche d'oxyde mince 232 est également formée sur la couche de Si N 330, mais on peut retirer facilement cette couche d'oxyde en plongeant le substrat dans une solution étendue de gravure à l'acide pendant environ 10 secondes La couche d'oxyde 231 est utilisée comme masque de gravure pour former les microsaignées Après le processus d'oxydation, on retire la couche de Si N 330 restant sur les grains hémisphériques 221 et sur la couche de polysilicium 56, en plongeant le substrat dans une solution de H 3 PO 4 comme indiqué à la figure 12 F. En se référant de nouveau à la figure 11 C, après avoir formé le masque de gravure 231 de la couche d'oxyde, on dessine le motif sur la couche de polysilicium 56 par le processus de photogravure classique, de manière à former l'électrode de stockage On peut donc remarquer, dans le dessin du motif ci-dessus, que comme la couche de polysilicium 56 est formée sur la ligne de bits 150, on peut obtenir la dilatation de la zone de surface du condensateur de stockage sans limitation de la règle
de conception de la ligne de bits.
En se référant maintenant à la figure 12 G, on effectue la gravure anisotrope dont la sélectivité du polysilicium/si O 2 est de 40, sur la couche de polysilicium 56 jusqu'à l'épaisseur de 0,2 micromètre, en utilisant la couche de masque de gravure 231 On effectue une telle gravure en utilisant le Modèle No. "Arc en ciel 4400 " de LAM Co, à la puissance de 200 watts et sous une pression atmosphérique de 350 millibars, avec utilisation d'un mélange gazeux de HBR (hydro-bromure):C 12 = 4 OSCCM: 12 Os Cc M Par suite, on forme des microsaignées 224 présentant les parties arrondies qui correspondent à la forme des grains dans les parties inférieures, comme indiqué à la figure 12 C Les zones de fond des microsaignées 224 présentent des pentes douces Dans une telle structure, on peut améliorer les caractéristiques de couverture des marches de la couche diélectrique formée sur cette structure, comparativement aux autres structures. Maintenant, comme indiqué à la figure 12 H, on retire la couche de masque de gravure 231 qui ne peut servir de couche diélectrique, pour terminer la fabrication de l'électrode de stockage 201 On remarquera que la surface de l'électrode de stockage 201 dont on a retiré la couche de masque de gravure 231, est bien arrondie et ne comporte plus les parties coupantes On dépose ainsi une couche diélectrique de bonne qualité permettant d'éviter la diminution indésirable de la tension de claquage du condensateur
de stockage.
Ensuite, on forme une couche de Si 3 N 4 d'environ 70 d'épaisseur sur la surface de l'électrode de stockage 201 par le procédé de dépôt de vapeur chimique classique, et l'on dépose sur celle- ci une couche diélectrique 40 de structure N-O (ou de structure O-N- O) si l'on y ajoute une couche de Si O 2 naturellement oxydée) de 20 d'épaisseur de Si O 2 obtenu par oxydation à chaud de la surface de la couche de Si 3 N 4 On forme ensuite la couche 400 de polysilicium dopé sur la couche diélectrique 40 pour terminer la fabrication du condensateur de stockage représenté à la figure 12 I. Ensuite, une couche de protection 46 telle qu'une couche de VBPS (Verre au Boro-Phospho-Silicate) ou de VPS est déposée sur le substrat 10, et l'on effectue un processus de reprise de coulée pour aplatir le dispositif Par suite, on fabrique la cellule de mémoire DRAM représentée à la figure 11 D. Dans la forme de réalisation ci-dessus, l'épaisseur de la couche de polysilicium 220 servant d'électrode de stockage, est de 2500 , et la profondeur des saignées est de 2000 k Cependant, on remarquera que la présente invention n'est pas limitée à ces valeurs numériques En augmentant l'épaisseur de la couche de polysilicium 56 et en gravant plus profondément les saignées suivant la sélectivité du polysilicium/oxyde de silicium, on doit augmenter encore la zone de surface de l'électrode de stockage 201 Bien évidemment, la forme de réalisation selon la présente invention peut être appliquée à une électrode de stockage dans laquelle la distance entre les grains
hémisphériques est nulle.
EXEMPLE 3
On se référera encore aux figures 13 A à 13 F, 14 A à 14 H et 15 pour représenter une autre forme de
réalisation de la présente invention.
Tout d'abord, en se référant à la figure 13 A, on forme une électrode de grille 24 et une ligne de mots 28 sur un substrat semi-conducteur 10 d'un premier type de conduction, de la même manière que dans le cas de la figure 3 A Ensuite, on dépose une première intercouche d'isolation 600 telle qu'une couche de VBPS ou une couche d'oxyde sur toute la surface du substrat 10, puis on aplatit la structure obtenue Une première couche isolante 610 de 500 à 1000 d'épaisseur telle qu'une couche de nitrure, et une seconde couche isolante 620 de 1000 à 2000 A d'épaisseur telle qu'un couche d'oxyde, sont déposées successivement sur la première intercouche d'isolation 600 La première couche isolante 610 de nitrure est utilisée comme couche d'arrêt de gravure dans le
processus qui doit suivre.
La figure 13 B représente un processus de formation d'un premier trou de contact CH 1 et d'une première couche de conduction 56 en polysilicium Un motif photorésistant de forme voulue est réalisé sur la seconde couche isolante 620 par le processus suivant qui consiste à recouvrir le produit photorésistant et à exposer/dessiner la photorésistance En utilisant le motif photorésistant, on décape la première couche isolante 610, la seconde couche isolante 620 et la première intercouche d'isolation 600 de manière à former le premier trou de contact CH 1 qui relie l'électrode de stockage utilisée comme première électrode du condensateur de stockage,
à la zone de source 16 du transistor de transfert.
Après avoir retiré le motif photorésistant, on dépose sur toute la surface du substrat 10 une couche de polysilicium dopé 56 de 2000 à 6000 d'épaisseur comportant des grains hémisphériques sur sa surface A la figure 13 B, les grains sont reliés aux grains adjacents, c'est à dire que la distance S entre les grains est nulle comme indiqué aux figures 4 A et 9 A. Cependant, on peut également appliquer la présente invention à une électrode de stockage dans laquelle les grains sont séparés les uns des autres par une certaine distance, comme indiqué dans les formes de
réalisation précédentes.
La figure 13 C représente un processus de formation d'un motif sur la couche de photosilicium et sur une troisième couche isolante 630 Tout d'abord, un motif photorésistant de forme voulue est réalisé sur la première couche de conduction 56 en polysilicium, par les opérations successives consistant à recouvrir la photorésistance et à exposer/dessiner la photorésistance En utilisant le motif photorésistant, on décape la première couche de conduction 56 en polysilicium de manière à former le motif 56 ' de la couche de polysilicium comportant les grains hémisphériques sur sa surface Par des opérations successives, on retire le motif photorésistant et l'on dépose la troisième couche isolante 630 d'un OHT (Oxyde à Haute Température) de 300 à 1000 o d'épaisseur, sur toute la surface du
substrat 10.
La figure 13 D représente un processus de gravure de la troisième couche isolante 630 On effectue une rétrogravure sur le substrat 10 pour exposer les parties supérieures des grains du motif de polysilicium 56 ' Par suite, la troisième couche isolante 630 subsiste entre les grains De plus, la troisième couche isolante restante 630 ' se trouve sur
les parois latérales du motif de polysilicium 56 '.
La figure 13 E représente un processus de formation de l'électrode de stockage En utilisant la troisième couche isolante restante 630 ' comme masque, on décape le motif de photosilicium 56 ' pour former une électrode de stockage 202 Par suite, l'électrode de stockage 202 est munie des microsaignées ou des microcylindres formés dans les zones du motif de photosilicium 56 ' qui ne sont pas recouvertes par la troisième couche isolante restante 630 ' De plus, pendant le processus de gravure de l'électrode de stockage, les parties de parois latérales du motif de polysilicium 56 ' sont gravées en pente Dans ce cas, la gravure du motif de polysilicium 56 ' est effectuée par un mélange gazeux de Hbr ou de C 12 présentant un
sélectivité de gravure élevée au polysilicium/oxyde.
La figure 13 F représente un processus de formation du condensateur de stockage Après le processus de la figure 13 E, on retire la troisième couche isolante restante 630 ' utilisée comme masque, par le processus de gravure humide utilisant une solution de gravure à l'acide étendue ou une solution de HF étendue Ensuite, on dépose la couche diélectrique 40 de structure O-N-O (Oxyde- Nitrure- Oxyde) ou de structure N-O, sur toute la surface de l'électrode de stockage exposée 202 Ensuite, on dépose une seconde couche de conduction de polysilicium dopé sur la couche diélectrique 40, et l'on dessine le motif sur cette couche pour former l'électrode de plaque 400 Par suite, cela termine le processus de formation d'un condensateur de stockage constitué de l'électrode de stockage 202, de la couche
diélectrique 40 et de l'électrode de plaque 400.
Ensuite, on forme une ligne de bits en exposant la partie supérieure de la zone de drain 20 (non représentée) On peut former la ligne de bits avant de former la première couche de conduction de l'électrode
de stockage 202.
On se référera encore aux figures 14 A à 14 H pour représenter une autre forme de réalisation selon
la présente invention.
Le processus de la figure 14 A est le même que le processus de la figure 13 A A la figure 13 B, on forme successivement le premier trou de contact CH 1, la couche de polysilicium 56 et la troisième couche isolante 640, comme décrit à la figure 13 B Ensuite, à la figure 14 C, on forme un motif photorésistant 700 de forme voulue sur la troisième couche isolante 640 par un processus consistant successivement à recouvrir, à exposer et à photograver la photorésistance Ensuite, en utilisant le motif photorésistant comme masque, on grave la troisième couche isolante 640 et la couche de polysilicium 56, de manière à former un motif de polysilicium 56 a tel que celui représenté sur le dessin On décape de plus la troisième couche isolante 640 le long du motif de polysilicium 56 a par gravure humide en utilisant une solution de gravure à l'acide étendue ou une solution de HF étendue, de manière à former un motif 640 a de la troisième couche isolante. Dans ce cas, la profondeur de gravure utilisée pour former le motif 640 a de la troisième couche isolante,
correspond à une épaisseur d'environ 500 à 1000 .
On se référera maintenant à la figure 15 pour décrire plus clairement la zone A de la figure 14 C Le motif 56 a de la couche de polysilicium et le motif 700 de la photorésistance ont la même taille Le motif 640 a de la troisième couche isolante présente une taille plus petite, d'une largeur prédéterminée, que le motif 56 a de la couche de polysilicium le long de sa circonférence A la figure 14 D, on retire le motif photorésistant 700 de la figure 14 C et l'on grave le motif 56 a de la couche de polysilicium en utilisant le motif 640 a de la troisième couche isolante comme masque, de manière à former les mamelons B le long de la circonférence du motif 56 a de la couche de polysilicium A la figure 14 E, on retire le motif 640 a de la troisième couche isolante, et l'on dépose un film d'oxyde à haute température constituant une quatrième couche isolante 650 de 500 à 1000 k d'épaisseur, sur toute la surface du substrat 10 Un processus consistant à retirer le motif de la troisième couche isolante avant de déposer la
quatrième couche isolante, est sans importance.
Ensuite, à la figure 14 F, on effectue une rétrogravure sur le substrat 10 sur lequel est formée la quatrième couche isolante 650, de façon que le motif 650 a de la quatrième couche isolante subsiste entre les grains et sur les parois latérales du motif 56 a de la couche de polysilicium On remarquera qu'un élément d'écartement 651 constitué de la quatrième couche isolante restante, est formé sur les mamelons B L'élément d'écartement 651 est utilisé pour former des microcylindres le long des parois latérales de l'électrode de stockage dans ce dernier processus. Maintenant, à la figure 14 G, on grave le motif 56 a de la couche de polysilicium sur une épaisseur d'environ 4000 en utilisant le motif 650 a de la quatrième couche isolante comme masque, de manière à terminer la structure de l'électrode de stockage 204 comportant
les microsaignées et/ou les microcylindres multiples.
* Ensuite, à la figure 14 H, on retire le motif 650 a de la quatrième couche isolante restante et l'élément d'écartement 651 Enfin, on dépose la couche diélectrique 40 sur l'électrode de stockage 204 et l'on dépose le polysilicium dopé sur la couche
diélectrique 40 pour former l'électrode de plaque 400.
Cela permet ainsi de terminer le processus de
fabrication du condensateur de stockage.
Bien qu'on ait représenté et décrit ci-
dessus différentes structures d'un condensateur de stockage selon la présente invention, il apparaîtra à l'évidence à un spécialiste de la question que différentes modifications sont possibles sans sortir du cadre de la présente invention Par exemple, on peut utiliser la présente invention pour former une rainure dans un substrat semi- conducteur puis pour
former ensuite un condensateur empilé dans la rainure.
De plus, dans le cas o l'on doit utiliser un condensateur à capacité de stockage élevée dans une surface limitée d'un substrat isolé, on peut répondre à cette exigence en formant une électrode de stockage munie de microsaignées multiples selon la présente invention, en formant une couche diélectrique sur cette électrode de stockage, et en formant une
électrode de plaque sur la couche diélectrique.
Comme on peut le remarquer d'après la
description ci-dessus, un condensateur de stockage
selon la présente invention comporte une électrode de stockage présentant une plus grande surface dans une zone de surface limitée, ce qui permet ainsi d'augmenter la capacité de stockage De plus, comme on forme les microsaignées et/ou les microcylindres avec une bonne uniformité, cela permet d'obtenir un condensateur de fiabilité très élevée On remarquera enfin que le processus selon la présente invention est
comparativement simple.

Claims (8)

    R E V E N D I C A T I O N S le) Condensateur comportant une première électrode réalisée dans une couche de conduction formée sur une surface limitée d'un substrat, une couche diélectrique formée sur la première électrode, et une seconde électrode formée sur la couche diélectrique, condensateur caractérisé en ce que la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres formés sur une surface prédéterminée de la couche de conduction. ) Condensateur selon la revendication 1, caractérisé en ce que la couche de conduction est une couche de polysilicium. ) Cellule de mémoire à semi-conducteur comportant: un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi-conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une première couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, une première électrode en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, cellule de mémoire caractérisée en ce qu'un certain nombre de microsaignées et/ou de microcylindres sont formés sur la première électrode. ) Cellule de mémoire à semi-conducteur selon la revendication 3, caractérisée en ce que les microsaignées et/ou les microcylindres sont hémisphériques dans leurs parties de fond. ) Condensateur formé dans une surface limitée d'un substrat, comportant une première électrode réalisée dans un couche de conduction formée sur une couche isolante, une couche diélectrique formée sur la première électrode, et une seconde électrode formée sur la couche diélectrique, condensateur caractérisé en ce que: la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres de la couche de conduction, cette couche de conduction étant en contact avec la couche isolante dans les parties de fond des microsaignées et/ou des microcylindres; et une couche de conduction mince recouvre la couche de conduction à l'intérieur et à l'extérieur des microsaignées et/ou des microcylindres.
  1. 6 ) Condensateur selon la revendication 5, caractérisé en ce que la couche de conduction mince
    est en polysilicium.
    ) Condensateur selon la revendication 5, caractérisé en ce que les microsaignées et/ou les microcylindres présentent une structure en forme de
    trou de vis passant à travers la couche de conduction.
    80) Cellule de mémoire à semi-conducteur comportant un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi-conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une première couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une seconde couche de conduction en contact avec la zone de drain, cette seconde couche de conduction s'étendant sur la première couche isolante, une seconde couche isolante recouvrant la seconde couche de conduction pour isoler cette seconde couche de conduction, une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, une première électrode réalisée dans une couche de conduction et venant en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, cellule de mémoire à semi- conducteur caractérisée en ce que la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres de la couche de conduction, cette couche de conduction étant en contact avec la couche isolante dans les parties de fond des microsaignées et/ou des microcylindres; et une couche de conduction mince recouvrant la couche de conduction à l'intérieur et à l'extérieur
    des microsaignées et/ou des microcylindres.
  2. 9 ') Cellule de mémoire à semi-conducteur selon la revendication 8, caractérisée en ce que la première couche de conduction et la seconde couche de conduction constituent respectivement une ligne de
    mots et une ligne de bits.
  3. 10 ) Cellule de mémoire à semi-conducteur selon la revendication 8, caractérisée en ce que les microsaignées et/ou les microcylindres présentent une structure en forme de trou de vis passant à travers la
    couche de conduction.
    11) Cellule de mémoire à semi-conducteur selon la revendication 8, caractérisée en ce que la
    couche de conduction mince est en polysilicium.
  4. 12 ) Cellule de mémoire à semi-conducteur selon la revendication 8, caractérisée en ce que la
    seconde couche isolante comporte une surface aplatie.
  5. 13 ) Cellule de mémoire à semi-conducteur comportant: un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi-conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de 3 passage formée entre les zones de source et de drain, et une couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, une première électrode réalisée dans une couche de conduction et venant en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, cellule de mémoire à semi-conducteur caractérisée en ce que la première électrode comprend un certain nombre de microsaignées et/ou de microcylindres de la couche de conduction, cette couche de conduction étant en contact avec la couche isolante dans les parties de fond des microsaignées et/ou des microcylindres; et une couche de conduction mince recouvrant la couche de conduction à l'intérieur et à l'extérieur
    des microsaignées et/ou des microcylindres.
    140) Cellule de mémoire à semi-conducteur selon la revendication 13, caractérisée en ce que les microsaignées et/ou les microcylindres présentent une structure en forme de trou de vis passant à travers la
    couche de conduction.
  6. 15 ) Cellule de mémoire à semi-conducteur selon la revendication 13, caractérisée en ce que la
    couche de conduction mince est en polysilicium.
  7. 16 ) Procédé de fabrication d'une électrode de stockage comportant un certain nombre de microsaignées et/ou de microcylindres, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former des grains sur une surface de l'électrode de stockage; former une couche de masque de gravure sur les parois latérales des grains respectifs; et effectuer une gravure anisotrope en
    utilisant comme masque la couche de masque de gravure.
    ) Procédé selon la revendication 16, caractérisé en ce qu'il comprend en outre l'étape consistant à supprimer les bords coupants des microsaignées et/ou des microcylindres après l'étape
    de gravure anisotrope.
    ) Procédé de fabrication d'une électrode de stockage comportant un certain nombre de microsaignées et/ou de microcylindres, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: aplatir une surface d'une couche isolante sur laquelle doit être formée l'électrode de stockage; former des grains sur une surface de l'électrode de stockage; former une couche de masque de gravure sur les parois latérales des grains respectifs; effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure de manière à former des trous en forme de trous de vis passant à travers l'électrode de stockage, pour exposer la couche isolante à travers ces trous; et former une couche de conduction mince de polysilicium recouvrant l'intérieur et l'extérieur des
    trous en forme de trous de vis.
    ) Procédé de fabrication d'un condensateur de stockage destiné à être utilisé dans un dispositif de mémoire à semi- conducteur, en utilisant une couche de polysilicium comportant un certain nombre de grains hémisphériques, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à former une couche de masque de gravure sur les surfaces supérieures des grains hémisphériques; dessiner un motif sur la couche de polysilicium; effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure et retirer la couche de masque de gravure pour
    former une électrode de stockage.
  8. 20 ) Procédé selon la revendication 19, caractérisé en ce qu'il comprend en outre une étape d'oxydation des surfaces supérieures des grains hémisphériques pour former sur ceux-ci la couche de
    masque de gravure.
    210) Procédé selon la revendication 19, caractérisé en ce qu'il comprend en outre une étape consistant à soumettre à la gravure anisotrope la couche de polysilicium située entre les grains hémisphériques. 22 e) Procédé selon la revendication 19, caractérisé en ce qu'il comprend en outre les différentes étapes consistant à: former une couche diélectrique sur l'électrode de stockage; et former une électrode de plaque sur la couche diélectrique. 230) Procédé de fabrication d'une première électrode de stockage dans un dispositif de mémoire à semi-conducteur comportant: un transistor de transfert comprenant; une zone de source et une zone de drain d'un second type de conduction formées sur un substrat semi-conducteur d'un premier type de conduction, une première couche de conduction placée au voisinage des zones de source et de drain et isolée, par une couche d'oxyde de grille, d'une zone de passage formée entre les zones de source et de drain, et une première couche isolante recouvrant la première couche de conduction pour isoler cette première couche de conduction, et un condensateur de stockage comprenant; une seconde couche de conduction en contact avec la zone de drain, cette seconde couche de conduction s'étendant sur la première couche isolante, une seconde couche isolante recouvrant la seconde couche de conduction pour isoler cette seconde couche de conduction, une couche d'oxyde de champ formée sur le substrat, cette couche d'oxyde de champ étant placée au voisinage de la zone de source, la première électrode étant constituée par une couche de conduction en contact avec la zone de source, cette première électrode recouvrant une partie prédéterminée de la première couche de conduction et s'étendant sur la couche d'oxyde de champ, une couche diélectrique recouvrant la première électrode, et une seconde électrode recouvrant la couche diélectrique, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former une couche de polysilicium en contact avec la zone de source, cette couche de polysilicium comportant un certain nombre de grains hémisphériques sur sa surface et recouvrant la seconde couche isolante; former une couche de masque de gravure sur les surfaces supérieures des grains hémisphériques; dessiner un motif sur la couche de polysilicium; effectuer une gravure anisotrope en utilisant comme masque la couche de masque de gravure et
    retirer cette couche de masque de gravure.
    240) Procédé selon la revendication 23, caractérisé en ce qu'il comprend en outre une étape d'oxydation des surfaces supérieures des grains hémisphériques pour former sur ceux-ci la couche de
    masque de gravure.
    250) Procédé selon la revendication 23, caractérisé en ce qu'il comprend en outre une étape consistant à soumettre à la gravure anisotrope la couche de polysilicium située entre les grains
    hémisphériques.
    26-) Procédé de fabrication d'une électrode de stockage d'un condensateur de stockage sur une
    couche isolante aplatie formée sur un substrat semi-
    conducteur comportant une zone active, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former sur la couche isolante une couche de polysilicium en contact avec la zone active, cette couche de polysilicium comportant un certain nombre de grains hémisphériques espacés les uns des autres par une distance prédéterminée; former une couche de Si N sur la couche de polysilicium; déposer une couche de Verre de Filage aplatie sur la couche de Si N; soumettre le Verre de Filage à une rétrogravure pour exposer la couche de Si N formée sur les surfaces supérieures des grains hémisphériques; retirer la couche de Si N exposé pour exposer les surfaces supérieures des grains hémisphériques; oxyder les surfaces supérieures des grains hémisphériques pour former sur ceux-ci une couche de masque de gravure; soumettre la couche de polysilicium à une gravure anisotrope en utilisant comme masque la couche de masque de gravure; et
    retirer cette couche de masque de gravure.
    270) Procédé selon la revendication 26, caractérisé en ce qu'il comprend en outre une étape consistant à soumettre à la gravure anisotrope la couche de polysilicium située entre les grains hémisphériques. 280) Procédé de fabrication d'une électrode de stockage d'un condensateur de stockage sur une
    couche isolante aplatie formée sur un substrat semi-
    conducteur comportant une zone active, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former successivement sur la couche isolante aplatie une première intercouche isolante, une première couche isolante et une seconde couche isolante; former un trou de contact à travers l'intercouche isolante, la première couche isolante et la seconde couche isolante, de manière à exposer la zone active à travers ce trou; former sur la seconde couche isolante une couche de polysilicium en contact avec la zone active, cette couche de polysilicium comportant un certain nombre de grains hémisphériques; soumettre la couche de polysilicium à une gravure pour dessiner un motif; former sur le substrat semi-conducteur une couche isolante recouvrant la couche de polysilicium et soumettre cette couche isolante à une rétrogravure de manière à former un motif de masque de gravure avec les parties restantes de la couche isolante; et soumettre la couche de polysilicium à une gravure en utilisant comme masque le motif de masque
    de gravure.
    290) Procédé selon la revendication 28, caractérisé en ce que la première couche isolante est
    en nitrure.
    300) Procédé selon la revendication 28, caractérisé en ce qu'il comprend en outre une étape consistant à former le motif de masque de gravure entre les grains hémisphériques et sur les parois
    latérales du motif de la couche de polysilicium.
    310) Procédé de fabrication d'une électrode de stockage d'un condensateur de stockage sur une
    couche isolante aplatie formée sur un substrat semi-
    conducteur comportant une zone active, procédé caractérisé en ce qu'il comprend les différentes étapes consistant à: former successivement sur la couche isolante aplatie une première intercouche isolante, une première couche isolante et une seconde couche isolante; former un trou de contact à travers l'intercouche isolante, la première couche isolante et la seconde couche isolante de manière à exposer la zone active à travers ce trou; former sur la seconde couche isolante une couche de polysilicium en contact avec la zone active, cette couche de polysilicium comportant un certain nombre de grains hémisphériques; former une troisième couche isolante sur la couche de polysilicium; soumettre à une gravure la couche de polysilicium et la troisième couche isolante de manière à former un motif; soumettre à une gravure des parties prédéterminées de la troisième couche isolante portant le motif, de manière à former un premier motif de masque de gravure constitué par la troisième couche isolante; soumettre la couche de polysilicium à une gravure d'épaisseur prédéterminée en utilisant comme masque le premier motif de masque; déposer une quatrième couche isolante sur toute la surface du substrat semi-conducteur; soumettre cette quatrième couche isolante à une rétrogravure de manière à former un second motif de masque de gravure avec les parties restantes de la quatrième couche isolante; et soumettre la couche de polysilicium à une gravure en utilisant comme masque le second motif de
    masque de gravure.
    320) Procédé selon la revendication 31, caractérisé en ce que le premier motif de masque de gravure présente une taille plus petite, d'une largeur prédéterminée, que la couche de polysilicium portant
    le motif, le long de sa circonférence.
    330) Procédé selon la revendication 31, caractérisé en ce que le second motif de masque de gravure est formé entre les grains hémisphériques et sur les parois latérales de la couche de polysilicium
    portant le motif.
FR9210645A 1991-09-07 1992-09-07 Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples. Granted FR2681178A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR910015626 1991-09-07
KR920005409 1992-03-31

Publications (2)

Publication Number Publication Date
FR2681178A1 true FR2681178A1 (fr) 1993-03-12
FR2681178B1 FR2681178B1 (fr) 1997-02-07

Family

ID=26628732

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9210645A Granted FR2681178A1 (fr) 1991-09-07 1992-09-07 Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples.

Country Status (6)

Country Link
JP (1) JP2690434B2 (fr)
DE (1) DE4229837C2 (fr)
FR (1) FR2681178A1 (fr)
GB (1) GB2259406B (fr)
IT (1) IT1256130B (fr)
TW (1) TW222710B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9670058B2 (en) 2012-04-02 2017-06-06 Stmicroelectronics (Rousset) Sas Integrated circuit provided with a device for detecting its spatial orientation and/or a modification of this orientation
US10379254B2 (en) 2012-11-16 2019-08-13 Stmicroelectronics (Rousset) Sas Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a projection

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002097B1 (ko) * 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
US5254503A (en) * 1992-06-02 1993-10-19 International Business Machines Corporation Process of making and using micro mask
JPH0774268A (ja) * 1993-07-07 1995-03-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5383088A (en) * 1993-08-09 1995-01-17 International Business Machines Corporation Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
US5512768A (en) * 1994-03-18 1996-04-30 United Microelectronics Corporation Capacitor for use in DRAM cell using surface oxidized silicon nodules
US5869368A (en) * 1997-09-22 1999-02-09 Yew; Tri-Rung Method to increase capacitance
KR100675275B1 (ko) 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
TWI295822B (en) 2006-03-29 2008-04-11 Advanced Semiconductor Eng Method for forming a passivation layer
US11825645B2 (en) 2020-06-04 2023-11-21 Etron Technology, Inc. Memory cell structure
JP7339319B2 (ja) * 2021-12-03 2023-09-05 ▲ゆ▼創科技股▲ふん▼有限公司 メモリセル構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240057A (ja) * 1987-03-27 1988-10-05 Fujitsu Ltd スタツク型キヤパシタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282855A (ja) * 1988-05-09 1989-11-14 Mitsubishi Electric Corp 半導体基板上にキャパシタを形成する方法
JPH03165552A (ja) * 1989-11-24 1991-07-17 Sony Corp スタックトキャパシタ型ｄｒａｍとその製造方法
JPH03166730A (ja) * 1989-11-27 1991-07-18 Seiko Instr Inc 半導体装置の製造方法
DD299990A5 (de) * 1990-02-23 1992-05-14 Dresden Forschzentr Mikroelek Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
US5049517A (en) * 1990-11-07 1991-09-17 Micron Technology, Inc. Method for formation of a stacked capacitor
US5037773A (en) * 1990-11-08 1991-08-06 Micron Technology, Inc. Stacked capacitor doping technique making use of rugged polysilicon
KR930009583B1 (ko) * 1990-11-29 1993-10-07 삼성전자 주식회사 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법
JPH04207066A (ja) * 1990-11-30 1992-07-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
KR940005288B1 (ko) * 1991-07-11 1994-06-15 금성일렉트론 주식회사 반도체 장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240057A (ja) * 1987-03-27 1988-10-05 Fujitsu Ltd スタツク型キヤパシタ

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 33, no. 9, Février 1991, NEW YORK US pages 436 - 437 'MINI-TRENCHES IN POLYSILICON FOR DRAM STORAGE CAPACITANCE ENHANCEMENT' *
INTERNATIONAL ELECTRON DEVICES MEETING 1990 Décembre 1990, SAN FRANCISCO, CA, USA pages 655 - 658 M. SAKAO ET AL. 'A CAPACITOR-OVER-BIT-LINE (COB) CELL WITH A HEMISPHERICAL-GRAIN STORAGE NODE FOR 64 Mb DRAMs' *
JAPANESE JOURNAL OF APPLIED PHYSICS, SUPPLEMENTS: EXTENDED ABSTRACTS OF THE 21ST CONFERENCE ON SOLID STATE DEVICES AND MATERIALS 1989 1989, TOKYO JA pages 137 - 140 T. MINE ET AL. 'Capacitance-Enhanced Stacked-Capacitor with Engraved Storage Electrode for Deep Submicron DRAMs' *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 46 (E-711)(3394) 2 Février 1989 & JP-A-63 240 057 ( FUJITSU LTD ) 5 Octobre 1988 *
PATENT ABSTRACTS OF JAPAN vol. 15, no. 250 (E-108)26 Juin 1991 & JP-A-30 79 072 ( TOSHIBA CORP ) 4 Avril 1991 *
PATENT ABSTRACTS OF JAPAN vol. 15, no. 288 (E-109)22 Juillet 1991 & JP-A-31 01 261 ( SONY CORP ) 26 Avril 1991 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9670058B2 (en) 2012-04-02 2017-06-06 Stmicroelectronics (Rousset) Sas Integrated circuit provided with a device for detecting its spatial orientation and/or a modification of this orientation
US10379254B2 (en) 2012-11-16 2019-08-13 Stmicroelectronics (Rousset) Sas Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a projection
US11536872B2 (en) 2012-11-16 2022-12-27 Stmicroelectronics (Rousset) Sas Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a project

Also Published As

Publication number Publication date
DE4229837C2 (de) 1996-07-11
IT1256130B (it) 1995-11-29
JP2690434B2 (ja) 1997-12-10
DE4229837A1 (de) 1993-03-11
FR2681178B1 (fr) 1997-02-07
JPH05198745A (ja) 1993-08-06
GB9218898D0 (en) 1992-10-21
ITMI922067A0 (it) 1992-09-04
ITMI922067A1 (it) 1994-03-04
GB2259406A (en) 1993-03-10
GB2259406B (en) 1996-05-01
TW222710B (fr) 1994-04-21

Similar Documents

Publication Publication Date Title
US6562679B2 (en) Method for forming a storage node of a capacitor
US6410453B1 (en) Method of processing a substrate
EP2133919B1 (fr) Procédé de fabrication d&#39;un transistor SOI à plan de masse et grille auto alignés et avec oxyde enterré d&#39;epaisseur variable
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
FR2781310A1 (fr) Condensateur cylindrique et procede pour sa fabrication
US5290726A (en) DRAM cells having stacked capacitors of fin structures and method of making thereof
FR2773417A1 (fr) Procede de formation d&#39;un contact auto-aligne dans un dipositif a semiconducteur
FR2662850A1 (fr) Condensateur empile pour cellule dram et procede pour sa fabrication.
FR2681178A1 (fr) Dispositif de memoire a semi-conducteur muni d&#39;une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples.
FR2776835A1 (fr) Procede de fabrication d&#39;un condensateur de cellule de memoire vive dynamique
KR100207462B1 (ko) 반도체 장치의 커패시터 제조방법
KR20040080551A (ko) 포톤 흡수막을 갖는 반도체 소자 및 그 제조방법
US6030879A (en) Method of reducing particles during the manufacturing of fin or cylinder capacitors on a wafer
US6204117B1 (en) Removal of silicon oxynitride on a capacitor electrode for selective hemispherical grain growth
US5234854A (en) Method for manufacturing semiconductor device
US8053310B2 (en) Method for defect reduction for memory cell capacitors
KR19980050041A (ko) 캐패시터 제조방법
US20090221126A1 (en) Method of Fabricating Capacitor of Semiconductor Device
JPS63300518A (ja) 誘電体膜の形成方法
KR100284132B1 (ko) 메모리 소자의 전하저장전극 형성방법
KR940009632B1 (ko) 표면적이 증대된 전하저장전극 제조방법
KR960001338B1 (ko) 반도체 소자의 전하저장전극 제조 방법
KR970000220B1 (ko) 디램(dram)셀 커패시터 제조방법
KR940006661B1 (ko) 트랜치 커패시터 제조방법
KR100251983B1 (ko) 캐패시터 제조방법

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100531