FR2591802A1 - Protection contre l'oxydation de pastilles de connexion en cuivre au moyen de palladium - Google Patents

Protection contre l'oxydation de pastilles de connexion en cuivre au moyen de palladium Download PDF

Info

Publication number
FR2591802A1
FR2591802A1 FR8611632A FR8611632A FR2591802A1 FR 2591802 A1 FR2591802 A1 FR 2591802A1 FR 8611632 A FR8611632 A FR 8611632A FR 8611632 A FR8611632 A FR 8611632A FR 2591802 A1 FR2591802 A1 FR 2591802A1
Authority
FR
France
Prior art keywords
copper
layer
palladium
semiconductor device
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8611632A
Other languages
English (en)
Inventor
Hem P Takiar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of FR2591802A1 publication Critical patent/FR2591802A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Une structure de pastille de connexion en cuivre pour la connexion automatisée avec bande d'apport de dispositifs semi-conducteurs comporte une couche de palladium anti-oxydation 30 recouvrant le cuivre exposé 24. La couche de palladium a une épaisseur d'environ 80 à 300 Å et est particulièrement intéressante par sa très faible diffusibilité dans le cuivre, même à des températures élevées. Dans la réalisation préférée, la structure de pastille de connexion en cuivre comprend une couche d'aluminium 20 appliquée directement par-dessus une pastille de métallisation en aluminium 12, une couche de nickel 22 appliquée directement par-dessus la couche d'aluminium et une couche de cuivre 24 sur-jacente. La couche de nickel 22 s'oppose à la migration de cuivre au sein de l'aluminium, tandis que la couche de cuivre revêtue de palladium peut être directement reliée à la bande bosselée en cuivre. En variante, on façonne une bosse en cuivre directement par-dessus la pastille de connexion en cuivre, ce qui permet la liaison avec une bande de liaison en cuivre plate. (CF DESSIN DANS BOPI)

Description

La présente invention a trait d'une manière générale à
la connexion automatisée avec bande d'apport entre des pas-
tilles de connexion en cuivre prévues sur des dispositifs
semi-conducteurs et des cadres à conducteurs ou autres mon-
tages externes. Plus particulièrement, elle a trait à la protection contre la corrosion des pastilles de connexion en cuivre. La connexion automatisée avec bande d'apport est une méthode pour la connexion simultanée d'une série de pastilles de connexion d'un dispositif semiconducteur à un montage externe, typiquement par connexion à des conducteurs prévus
sur un cadre à conducteurs sur lequel on doit monter le dis-
positif. Les pastilles de connexion sont usuellement en cuivre et constituent les bornes d'entrée et de sortie du dispositif
semi-conducteur.
On effectue la connexion automatisée avec bande d'apport au moyen d'une bande métallique, typiquement mince bande de cuivre ou bande de cuivre portant un dépôt électrolytique
dans laquelle sont formées de courtes barrettes de connexion.
En centrant la bande sur le dispositif semi-conducteur, on
peut lier les extrémités intérieures des barrettes de conne-
xion aux pastilles de connexion du dispositif semi-conducteur en une seule opération, typiquement de compression thermique
ou de fusion, pour réaliser des connexions de conducteurs in-
térieurs. Après réalisation des connexions de conducteurs
intérieurs, on réalise des connexions de conducteurs exté-
rieurs entre les extrémités extérieures des barrettes-de con-
nexion et les conducteurs des cadres à conducteurs et l'on
sectionne l'excès de bande. -
Pour la réalisation des connexions des conducteurs inté-
rieurs, il est nécessaire de façonner une protubérance ou bosse soit sur les barrettes de connexion soit sur la pastille de connexion. Cette bosse sert à fournir le métal nécessaire à réalisation de la liaison ainsi qu'à établir la distance ou
décalage nécessaire entre la barrette de connexion et la mi-
croplaquette semi-conductrice. Dans l'un et l'autre cas, il est nécessaire de traiter la pastille de connexion en cuivre avec ou sans bosse pour s'opposer à l'oxydation du cuivre, laquelle nuirait à la qualité de la liaison et du contact
électrique résultant établi avec la barrette de connexion.
Jusqu'à présent, la pose de la pastille de connexion en cuivre avec ou sans bosse comportait le dépôt d'une mince couche d'or par-dessus la couche supérieure du dispositif semi-conducteur, typiquement par pulvérisation cathodique ou au moyen d'un bain de dorure par immersion. La couche d'or O était usuellement mince, ayant une épaisseur d'environ 500 A,
et les conducteurs intérieurs étaient façonnés de manière cou-
rante à l'aide de bande de cuivre soit bosselée, soit plate.
Bien que l'utilisation d'or pour s'opposer à l'oxydation
du cuivre soit dans l'ensemble admissible, elle présente cer-
tains inconvénients. En particulier, lors de l'exposition à
des températures relativement élevées, l'or diffuse à l'in-
térieur du cuivre sous-jacent, laissant le cuivre exposé à l'oxydation. Cette diffusion oblige à prévoir des couches d'or plus épaisses pour protéger adéquatement le cuivre sous-jacent et réduit dans certains cas l'aptitude de la couche d'or à
protéger le cuivre contre l'oxydation.
Pour ces raisons, il serait fort souhaitable de disposer d'autres méthodes pour la protection contre l'oxydation de
pastilles de connexion en cuivre bosselées ou non. En parti-
culier, il serait souhaitable de trouver d'autres matériaux
de revêtement protecteur qui soient conducteurs de l'électri-
cité, non réactifs dans les milieux auxquels le semi-conducteur
est susceptible d'être exposé, qui aient une faible diffusi-
bilité dans le cuivre, dans lesquels le cuivre soit faiblement
diffusible et qu'on puisse commodément appliquer sur la sur-
face du dispositif semi-conducteur.
La connexion automatisée avec bande d'apport avec des dispositifs semiconducteurs présentant des structures de connexion bosselées est décrite d'une manière générale dans le brevet US 4 000 842. La connexion automatisée avec bande d'apport au moyen de bande de liaison bosselée est décrite
d'une manière générale dans le brevet US 4 209 355. L'utili-
sation de divers revêtements anti-oxydants, entre autres d'or, de chromate et de phosphate de cuivre, sur des structures de
connexion en cuivre est décrite dans le brevet US 4 188 438.
Suivant l'invention, il est prévu des méthodes perfec-
tionnées pour la protection contre l'oxydation de structures
de connexion en cuivre prévues sur des dispositifs semi-
conducteurs. Les structures de connexion en cuivre sont du type servant à la connexion automatisée avec bande d'apport du semi-conducteur à un cadre à conducteurs ou autre montage externe. Plus particulièrement, les structures de connexion en cuivre assurent les liaisons des conducteurs intérieurs avec les barrettes de connexion de la bande de liaison. Le procédé selon la présente invention est intéressant à la fois
pour des structures de connexion bosselées destinées à s'ap-
parier avec de la bande de liaison plate et pour des struc-
tures de connexion non bosselées destinées à s'apparier avec
des bandesde liaison bosselées.
Le procédé selon la présente invention comprend l'ap-
plication d'une couche de palladium, en tant que couche de
protection contre la corrosion, sur les structures de conne-
xion en cuivre. De préférence, on applique la couche de palla-
O dium sur une épaisseur comprise entre 80 et 300 A et plus o préférablement entre 100 et 200 A. On effectue normalement cette application par dépôt par pulvérisation cathodique. On a constaté que le palladium, contrairement aux couches d'or de protection contre l'oxydation selon la technique antérieure, ne présente qu'un niveau très faible de migration au sein de
la couche de cuivre sous-jacente, même à de hautes tempéra-
tures. De plus, le cuivre n'a pas tendance à migrer au sein du palladium, même aux mêmes hautes températures. On a en outre constaté que le palladium n'entrave pas la formation de liaisons électriques à faible résistance entre la bande de liaison et la structure de connexion, et est sensiblement non réactif dans les conditions auxquelles le semiconducteur est normalement exposé. En particulier, le palladium a une haute résistance à l'oxydation en milieu à forte teneur en
oxygène à des températures élevées.
On va décrire la réalisation préférée de l'invention en se référant aux dessins annexés, sur lesquels: la figure 1 représente une pastille de métallisation à l'aluminium recouverte de deux couches isolantes avant le façonnage de la structure de pastille de connexion en cuivre selon la présente invention; la figure 2 représente la pastille de métallisation se-
lon la figure l après qu'une ouverture ait été ménagée parat-
taque chimique dans les couches isolantes pour offrir un
accès à la pastille de métallisation.
la figure 3 représente la pastille de métallisation exposée selon la figure 2 après application successive de couches d'aluminium, de nickel et de cuivre;
la figure 4 représente la structure de pastille de mé-
tallisation selon la figure 3, comportant encore une couche d'agent photorésistant formée par-dessus elle; le figure 5 représente la structure selon la figure 4, dans laquelle la couche d'agent photorésistant a subi une exposition et un développement pour l'élimination de toutes les zones autres que celles surjacentes à la pastille de métallisation;
la figure 6 représente la structure de pastille de con-
nexion en cuivre selon la présente invention, que l'on a
façonnée par attaque chimique des couches de cuivre, de ni-
ckel et d'aluminium et élimination de l'agent photorésistant;
la figure 7 représente la structure de pastille de con-
nexion en cuivre selon la figure 6 par-dessus laquelle on a appliqué une couche de palladium pour s'opposer à l'oxydation du cuivre;
la figure 8 illustre une variante de la présente inven-
tion, o la structure de pastille de connexion en cuivre se-
lon la figure 6 comporte une structure de bosse en cuivre formée audessus d'elle, ainsi qu'une couche de palladium
destinée à s'opposer à l'oxydation de la bosse en cuivre.
La présente invention fournit une structure de pastille
de connexion en cuivre perfectionnée pour la connexion auto-
matisée avec bande d'apport de dispositif semi-conducteurs.
La structure de pastille de connexion en cuivre est caracté-
risée par une couche de palladium finale qui s'oppose à l'o-
xydation de la structure de pastille de connexion en cuivre, tout en permettant la liaison par thenrmoccmpressioi de la structure de pastille de connexion en cuivre à une bande de
liaison en cuivre courante. La couche de palladium est norma-
lement en palladium pur, ou en alliage composé principalement de palladium, et on l'applique par dépôt par pulvérisation cathodique ou par dépôt sans courant aux derniers stades de
la fabrication de la microgalette.
Dans la réalisation préférée, la structure de connexion en cuivre est formée de trois couches métalliques déposées successivement sur une pastille de métallisation en aluminium, structure qui s'oppose à la migration de cuivre de la pastille de connexion au sein de l'aluminium sous-jacent. Bien que ce soit là le mode préféré de réalisation de l'invention, on conçoit que la présente invention présente autant d'intérêt avec d'autres structures de pastille de connexion actuellement
connues ou qui pourront être mises au point dans l'avenir.
La présente invention a trait à la protection contre l'oxy-
dation du cuivre exposé sur la structure de pastille de con-
nexion en cuivre, sans être limitée par la manière particu-
lière dont le cuivre est relié aux éléments de circuit sous-
jacents. On va maintenant décrire en détail, en-se référant aux
figures 1 à 8, le procédé de façonnage de structures de pas-
tille de connexion en cuivre selon la présente invention. La
figure 1 représente un subjectile semi-conducteur 10 présen-
tant une pastille de métallisation en aluminium 12 formée sur
sa surface. Des couches de passivation 14 et 16 ont été for-
mées, de manière courante, autour de la pastille de métallisa-
tion 12. En vue de former la structure de pastille de conne-
xion en cuivre selon la présente invention, il est d'abord nécessaire de ménager un trou d'accès à travers les couches isolantes 14 et 16. On peut avoir recours à cette fin à des techniques photolithographiques courantes pour ménager un
trou 18, tel que représenté sur la figure 2.
Apres avoir ménagé le trou 18, on peut former une couche d'aluminium 20 (figure 3) directement superposée la pastille de métallisation en aluminium 12 et recouvrant aussi la couche isolante 16. La couche d'aluminium a typiquement a une épaisseur d'au moins 2 000 A, plus typiquement comprise
O O
entre 2 000 et 6 000 A, et usuellement d'environ 4 000 A. Attendu que la couche d'aluminium est appliquée directement par-dessus la pastille de métallisation en aluminium 12, on peut l'appliquer par dépôt par pulvérisation cathodique,
métallisation sous vide ou autre technique courante.
Après dépôt de la couche d'aluminium 20, on dépose di-
rectement par-dessus cette couche une couche de nickel 22. La couche de nickel 22 est déposée par des méthodes courantes, typiquement par pulvérisation cathodique, et il se forme un alliage nickel-aluminium à l'interface entre les couches 20 et 22. L'épaisseur de la couche de nickel est suffisante pour
empêcher la migration du cuivre dans l'aluminium, étant usuel-
o lement d'au moins 2 000 A environ, plus usuellement comprise O entre 2 000 et 5 000 A et habituellement d'environ 3 000 A. On dépose ensuite par pulvérisation cathodique une couche o de cuivre 24 sur une épaisseur d'au moins 4 000 A, usuellement
comprise entre 4 000 et 15 000 A et plus habituellement d'en-
o viron 8 000 A. La couche de cuivre assure de manière courante
la liaison directe avec la bande bosselée en cuivre.
Apres application des trois couches métalliques 20, 22
et 24 de la structure de pastille de métallisation, on appli-
que une couche d'agent photorésistant 26 (figure 4) par-dessus le dispositif semi-conducteur. L'agent photorésistant servira
à définir les limites de la structure de pastille de métalli-
sation. D'abord, on expose l'agent photorésistant et l'on développe de façon que cet agent se trouve éliminé sur la majeure partie de la superficie du dispositif semi-conducteur, mais subsiste au-dessus de la pastille de métallisation 12, comme représenté sur la figure 5. On attaque ensuite les
couches de cuivre 22 et de nickel 24 dans un agent de gra-
vure chimique, tel qu'acide nitrique et peroxyde d'hydrogène,
puis on attaque l'aluminium dans un mélange d'acides phospho-
rique et acétique. On poursuit ces attaques jusqu'à ce que les couches métalliques soient sensiblement éliminées de toutes les zones du dispositif semi-conducteur sauf celles situées au-dessus de la pastille de métallisation 12, protégée par la coiffe d'agent photorésistant 26a et l'on décape le cuivre dans un acide doux. La structure résultante est représentée
sur la figure 6.
La structure représentée sur la figure 6 se prête d'une maniare générale à la réunion par thermocompression à de la bande de liaison en cuivre. Toutefois, la couche de cuivre exposée 24 subit une oxydation quand le dispositif
semi-conducteur est exposé à un milieu contenant de l'oxygène.
Cette oxydation est indésirable parce qu'elle nuit à l'appa-
rition d'une liaison à faible résistance avec la bande de
liaison en cuivre.
On se réfère maintenant à la figure 7; dans une pre-
mière réalisation de la présente invention, on s'oppose à l'oxydation de la structure de pastille de liaison en cuivre 24 en appliquant une mince couche-de palladium 30 par-dessus la couche de métallisation en cuivre 24. On applique la couche de palladium 30 sur toute la surface supérieure du dispositif semi-conducteur soit par dépôt par pulvérisation cathodique, soit par dépôt sans courant. On élimine ensuite la couche de palladium 30 de toutes les zones de la galette autres que les pastilles de connexion en cuivre 24 par des techniques de masquage photolithographies courante. En variante, la couche
de palladium pourrait être appliquée par dépôt par pulvéri-
sation cathodique ou par métallisation sous vide sur la struc-
ture selon la figure 3. Le palladium excédentaire serait alors éliminé au cours de l'opération de gravure ultérieure
décrite à propos des figures 4 à 6.
Dans l'un ou l'autre cas, on applique le palladium sur o
une épaisseur finale de 80 à 300 A et plus usuellement d'en-
o viron 100 à 200 A. On a constaté que les couches de palladium o de moins de 80 A recouvrant du cuivre présentent souvent des
discontinuités et s'opposent donc moins efficacement à l'o-
xydation. En revanche, les couches de palladium d'une épais-
o seur dépassant 300 A environ sont très fragiles et tendent à se fissurer pendant la réunion par thermocompression à la bande de liaison en cuivre. La couche de palladium 30 est normalement appliquée par dépôt par pulvérisation cathodique, bien qu'on puisse aussi avoir recours au dépôt sans action électrique. On se réfère maintenant à la figure 8, qui illustre un second mode de réalisation de la présente invention. Une bosse de cuivre 32 est formée directement par-dessus la couche de cuivre 24. La bosse de cuivre 32 est formée par des techniques courantes et fait typiquement saillie à en-
viron 25/m au dessus de la surface du dispositif semi-
conducteur. On applique ensuite une couche de palladium 34 par-dessus la bosse en cuivre par l'une ou l'autre des techniques décrites à propos de la figure 7. Telle que représentée sur la figure 8, la couche de palladium 34 aurait
été appliquée sur la structure selon la figure 3 et ulté-
rieurement attaquée avec les couches 20, 22 et 24, attendu
que les surfaces verticales du palladium ont été éliminées.
Après le dépôt de la couche de palladium 30 ou 34, les dispositifs semiconducteurs sont généralement prêts pour la réalisation par techniques courantes des connexions des conducteurs intérieurs au moyen de la bande de liaison en cuivre.
Bien entendu, la description qui précède n'est pas
limitative et l'on pourra adopter diverses modifications et
variantes sans sortir, pour autant, du cadre de l'invention.

Claims (25)

REVENDICATIONS
1. Dispositif semi-conducteur présentant au moins une
structure de pastille de connexion en cuivre (24), caracté-
risé en ce que cette pastille de connexion en cuivre est -
recouverte d'une couche de palladium (30) destinée à s'oppo-
ser à l'oxydation du cuivre sous-jacent.
2. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la couche de palladium (30) a une O
épaisseur comprise entre 80 et 300 A environ.
3. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la couche de palladium a été appliquée par dépôt par pulvérisation cathodique ou par dépôt sans courant.
4. Dispositif semi-conducteur selon la revendication
1, caractérisé en ce que la structure de pastille de conne-
xion en cuivre (24) est bosselée.
5. Dispositif semi-conducteur selon la revendication
1, caractérisé en ce que la structure de pastille de conne-
xion en cuivre (24) n'est pas bosselée.
6. Dispositif semi-conducteur caractérisé en ce qu'il comporte au moins une structure de métallisation constituée par une pastille de métallisation en aluminium (12), une couche d'aluminium (20) déposée directement par-dessus la pastille de métallisation en aluminium (12), une couche de
nickel (22) déposée directement par-dessus la couche d'alu-
minium (20) pour former un alliage aluminium-nickel stable à l'interface par dépôt par pulvérisation cathodique, une couche de cuivre (24) déposée par-dessus la couche de nickel (22) pour permettre la liaison avec la bande de liaison en cuivre, et une couche de palladium (30) déposée pardessus 3u la couche de cuivre pour s'opposer à l'oxydation du cuivre sousjacent.
7. Dispositif semi-conducteur selon la revendication 6, caractérisé en ce que la couche d'aluminium (20) a une o
épaisseur comprise entre 2 000 et 6 000 A environ.
8. Dispositif semi-conducteur selon la revendication 6, caractérisé en ce que la couche de nickel (22) a une 1U O
épaisseur comprise entre 2 000 et 5 000 A environ.
9. Dispositif semi-conducteur selon la revendication 6, caractérisé en ce que la couche de cuivre (24) a une o
épaisseur comprise entre 4 000 et 15 000 A environ.
10. Dispositif semi-conducteur selon la revendication
6, caractérisé en ce que la couche de palladium a une épais-
o
seur comprise entre 80 et 300 A environ.
11. Dispositif semi-conducteur selon la revendication
6, caractérisé en ce que la couche de cuivre (24) est bosse-
lée.
12. Dispositif semi-conducteur selon la revendication 6, caractérisé en ce que la couche de cuivre (24) n'est pas bosselée.
13. Dispositif semi-conducteur selon la revendication 6, caractérisé en ce que la couche de palladium (30) est appliquée par dépôt par pulvérisation cathodique ou par
dépôt sans courant.
14. Procédé de façonnage d'une structure de connexion en cuivre sur une pastille de métallisation en aluminium (12), ladite structure étant susceptible de liaison avec de la bande de cuivre, caractérisé en ce qu'il comprend: l'application d'une couche d'aluminium directement par- dessus la pastille de métallisation en aluminium;
l'application d'une couche de nickel directement par-
dessus la couche d'aluminium;
l'application d'une couche de cuivre directement par-
dessus la couche de nickel; et l'application par-dessus la couche de cuivre d'une couche de palladium destinée à s'opposer à l'oxydation du
cuivre.
15. Procédé selon la revendication 14, caractérisé en ce qu'on applique la couche d'aluminium sur une épaisseur a
comprise entre 2 000 et 6 000 A environ.
16. Procédé selon la revendication 14, caractérisé en ce qu'on applique la couche de nickel sur une épaisseur
comprise entre 2 000 et 5 000 A environ.
17. Procédé selon la revendication 14, caractérisé en
ce qu'on applique la couche de cuivre sur une épaisseur -.
o
comprise entre 4 000 et 15 000 A environ.
18. Procédé selon la revendication 14, caractérisé en ce qu'il comprend encore l'application d'une bosse en cuivre
par-dessus la couche de cuivre avant le dépôt du palladium.
19. Procédé selon la revendication 14, caractérisé en ce qu'on applique la couche de palladium sur une épaisseur O
comprise entre 80 et 300 A environ.
20. Procédé selon la revendication 19, caractérisé en ce qu'on applique le palladium par dépôt par pulvérisation
cathodique ou par dépôt sans courant.
21. Procédé de façonnage sur un dispositif semi-
conducteur d'une structure de connexion en cuivre pour la
liaison par thermocompression à une bande de cuivre, caracté-
risé en ce qu'on applique une couche de palladium par-dessus
la structure de connexion en cuivre pour s'opposer à l'oxy-
dation du cuivre.
22. Procédé selon la revendication 21, caractérisé en ce qu'on applique la couche de palladium sur une épaisseur O comprise entre 80 et 300 A.
23. Procédé selon la revendication 21, caractérisé en
ce qu'on applique la couche de palladium par dépôt par pul-
vérisation cathodique ou par dépôt sans courant.
24. Procédé selon la revendication 21, caractérisé en
ce que la structure de connexion en cuivre est bosselée.
25. Procédé selon la revendication 21, caractérisé en
ce que la structure de connexion en cuivre n'est pas bosselée.
FR8611632A 1985-12-16 1986-08-12 Protection contre l'oxydation de pastilles de connexion en cuivre au moyen de palladium Pending FR2591802A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80944385A 1985-12-16 1985-12-16

Publications (1)

Publication Number Publication Date
FR2591802A1 true FR2591802A1 (fr) 1987-06-19

Family

ID=25201346

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8611632A Pending FR2591802A1 (fr) 1985-12-16 1986-08-12 Protection contre l'oxydation de pastilles de connexion en cuivre au moyen de palladium

Country Status (4)

Country Link
JP (1) JPS62145758A (fr)
DE (1) DE3640248A1 (fr)
FR (1) FR2591802A1 (fr)
GB (1) GB2184288A (fr)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308971B1 (fr) * 1987-09-24 1993-11-24 Kabushiki Kaisha Toshiba Soudure et procédé pour sa réalisation
DE3823347A1 (de) * 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement
NL8902695A (nl) * 1989-11-01 1991-06-03 Philips Nv Interconnectiestructuur.
JPH0448627U (fr) * 1990-06-01 1992-04-24
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
US5825078A (en) * 1992-09-23 1998-10-20 Dow Corning Corporation Hermetic protection for integrated circuits
DE19724595A1 (de) * 1997-06-11 1998-12-17 Micronas Semiconductor Holding Verfahren zum Herstellen einer Halbleiteranordnung mit strukturierter Metallisierung
US6759597B1 (en) 1998-02-02 2004-07-06 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces
US6423642B1 (en) 1998-03-13 2002-07-23 Semitool, Inc. Reactor for processing a semiconductor wafer
US6218732B1 (en) * 1998-09-15 2001-04-17 Texas Instruments Incorporated Copper bond pad process
US7217325B2 (en) 1999-01-22 2007-05-15 Semitool, Inc. System for processing a workpiece
JP3165129B2 (ja) * 1999-02-26 2001-05-14 日本発条株式会社 熱電発電用熱電変換モジュールブロック
EP1190446A1 (fr) * 1999-06-28 2002-03-27 Unaxis Balzers Aktiengesellschaft Composant et son procede de realisation
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6511901B1 (en) 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6613671B1 (en) 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6171712B1 (en) * 2000-03-15 2001-01-09 Ford Global Technologies, Inc. Palladium and palladium/copper thin flat membranes
EP1139413B1 (fr) * 2000-03-24 2005-03-16 Texas Instruments Incorporated Procédé de microcablage
US8354692B2 (en) * 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same
WO2008078268A1 (fr) * 2006-12-27 2008-07-03 Nxp B.V. Composant semiconducteur a couches de surface metalliques encapsulees inertes
JP2012069691A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置とその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2313772A1 (fr) * 1975-06-02 1976-12-31 Nat Semiconductor Corp Revetement antioxydant pour elements en cuivre de liaison d'ensemble par thermocompression de dispositifs semi-conducteurs
FR2383522A1 (fr) * 1977-03-08 1978-10-06 Ates Componenti Elettron Procede de formation de zones metallisees sur une serie de dispositifs a semi-conducteurs
EP0176746A1 (fr) * 1984-09-20 1986-04-09 Siemens Aktiengesellschaft Fabrication de plots de contact en cuivre pour circuits intégrés

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282043A (en) * 1980-02-25 1981-08-04 International Business Machines Corporation Process for reducing the interdiffusion of conductors and/or semiconductors in contact with each other

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2313772A1 (fr) * 1975-06-02 1976-12-31 Nat Semiconductor Corp Revetement antioxydant pour elements en cuivre de liaison d'ensemble par thermocompression de dispositifs semi-conducteurs
FR2383522A1 (fr) * 1977-03-08 1978-10-06 Ates Componenti Elettron Procede de formation de zones metallisees sur une serie de dispositifs a semi-conducteurs
EP0176746A1 (fr) * 1984-09-20 1986-04-09 Siemens Aktiengesellschaft Fabrication de plots de contact en cuivre pour circuits intégrés

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TECHNICAL NOTES, TN no. 1142, 18 février 1976, pages 1-3; M.A. SPAK et al.: "A non-corrosive, high conductivity, over oxide, solderable, multi-layer metalization system" *

Also Published As

Publication number Publication date
GB2184288A (en) 1987-06-17
JPS62145758A (ja) 1987-06-29
DE3640248A1 (de) 1987-06-19
GB8614593D0 (en) 1986-07-23

Similar Documents

Publication Publication Date Title
FR2591802A1 (fr) Protection contre l'oxydation de pastilles de connexion en cuivre au moyen de palladium
US3760238A (en) Fabrication of beam leads
JP2983486B2 (ja) ろう材料層を有する半導体基体
EP2091086A2 (fr) Dispositif semi-conducteur a heterojonctions
FR2567709A1 (fr) Ensemble a paillette comprenant un substrat de cablage multi-couche
FR2691837A1 (fr) Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
FR2697923A1 (fr) Structure de ligne de signaux pour un affichage à cristaux liquides à transistor à couches minces et procédé pour sa fabrication.
EP0709886A1 (fr) Film conducteur anisotrope pour la microconnectique
FR2713018A1 (fr) Procédé pour l'établissement de contacts sur des piles solaires à couches minces.
FR2752334A1 (fr) Dispositif a semiconducteurs muni d'un cadre de montage et son procede de fabrication
EP0299894B1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
FR2554277A1 (fr) Systeme de formation de contacts pour cellules solaires en couche mince
FR2514565A1 (fr) Ensemble a pile solaire et procede de fixation d'une barre omnibus a une pile solaire
FR2477772A1 (fr) Procede pour faire adherer une couche de passivation sur des zones dorees d'un semi-conducteur
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
FR2584241A1 (fr) Bande revetue de nickel
FR2919213A1 (fr) Procede de soudure de deux elements entre eux au moyen d'un materiau de brasure
EP0004219B1 (fr) Circuit intégré comportant un système d'interconnexion à deux nappes de conducteurs; procédé de fabrication d'un tel circuit
FR2510307A1 (fr) Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif
EP0933812B1 (fr) Electroplacage d'éléments conducteurs dans un circuit intégré
TW200308069A (en) Lead frame and manufacturing method thereof and a semiconductor device
FR2583925A1 (fr) Semi-conducteur a plot de metallisation de structure perfectionnee, et procede de realisation d'un tel plot
EP0514297A2 (fr) Procédé de prise de contact sur un composant semiconducteur
FR2519201A1 (fr) Procede de traitement de surfaces d'organes de liaison electrique
JPS6125221B2 (fr)