JP2012069691A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2012069691A
JP2012069691A JP2010212558A JP2010212558A JP2012069691A JP 2012069691 A JP2012069691 A JP 2012069691A JP 2010212558 A JP2010212558 A JP 2010212558A JP 2010212558 A JP2010212558 A JP 2010212558A JP 2012069691 A JP2012069691 A JP 2012069691A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor device
electrode pad
copper
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010212558A
Other languages
English (en)
Inventor
Tomohiro Iguchi
知洋 井口
Kazuto Higuchi
和人 樋口
Hiroshi Tojo
啓 東條
Masaru Honna
勝 本名
Teppei Tsukamoto
哲平 塚本
Tokuhide Kitamura
徳秀 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010212558A priority Critical patent/JP2012069691A/ja
Publication of JP2012069691A publication Critical patent/JP2012069691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】銅のワイヤを用いたボンディングに関し、効率の良い製造が可能な半導体装置とその製造方法を提供する。
【解決手段】基材２上に形成されている銅の電極パッド３と、前記電極パッド３を覆うように設けられている金の金属層４と、前記金属層４上にボンディングされている銅のワイヤ５とを有することを特徴としている。
【選択図】図１

Description

本発明の実施形態は、ワイヤボンディングにより接続をおこなう半導体装置とその製造方法に関する。
近年、各種の電子機器において、高機能、低コスト化が進められており、これに伴って半導体装置の電極と配線基板上の配線との接続を金に替わり、銅のワイヤを用いてワイヤボンディングによりおこなうようになってきている。
例えば、図３に示すように、従来の半導体装置１０１は、基板１０２上に設けられている銅配線１０３を覆うように、Ｎｉめっき層１０４、Ｐｄめっき層１０５、Ａｕめっき層１０６の順にめっき層を積層して形成している。そして、Ａｕめっき層１０６上へと銅のワイヤ１０７をワイヤボンディングし、図示しないプリント配線基板上の配線との電気的な接続をおこなっている。
特開２０１０−１７１３８６号公報
しかし、従来の半導体装置１０１では、銅配線１０３上に複数のめっき層を設けているため、複雑である上に、製造する際に時間がかかってしまうことから、製造効率があまり良くないと考えられる。
そこで本発明では、効率の良い製造が可能な半導体装置とその製造方法の提供を目的とする。
上記目的を達成するために、実施形態の半導体装置は、基材上に形成されている銅の電極パッドと、電極パッドを覆うように設けられている金の金属層と、金属層上にボンディングされている銅のワイヤとを有することを特徴としている。
また、実施形態の半導体装置の製造方法は、基材上に銅の電極パッドを設ける工程と、電極パッド上に金の金属層を設ける工程と、金属層上に銅のワイヤを用いてボンディングする工程とを有することを特徴としている。
本発明の実施形態に係る半導体装置の断面図。 本発明の実施形態に係る半導体装置の製造方法の工程断面図。 従来の半導体装置を示す断面図。
以下、本発明の実施形態に係る効率の良い製造が可能な半導体装置とその製造方法を、図面を参照して詳細に説明する。
まず、本発明の実施形態に係る半導体装置について、図１、図２を参照して説明する。図１に示すように、本実施形態における半導体装置１は、不図示の電子回路が形成されている半導体基板２（以下、基材２とする）、基材２上に設けられている電極パッド３と、電極パッド３を覆うように金（Ａｕ）の金属層４が設けられている。そして、金属層４上へと銅（Ｃｕ）のワイヤ５をボンディングし、図示しないプリント配線基板上の配線と接続して形成されている。なお、本実施形態ではプリント配線基板上の配線と接続しているが、これに限られることはなく、例えば半導体素子と接続していてもよい。
電極パッド３は、基材２の電子回路と電気的に接続可能に設けられており、銅（Ｃｕ）により形成されている。また、電極パッド３は例えば電解めっきにより形成されており、５．５μｍの厚みに形成されている。なお、電極パッド３の厚みはこれに限られることはなく、基材２と図示しないプリント配線基板上の配線との接続が可能であればどのような厚みであってもよい。また、本実施形態では電極パッドを電解めっきにより形成しているが、これに限られるものではなく、例えば無電解めっきやスパッタ等により形成してもよい。
そして、電極パッド３を覆っている金（Ａｕ）の金属層４は、例えば電解めっきにより形成されている。なお、本実施形態では電解めっきにより金属層４を設けているが、これに限られるものではなく、例えば無電解めっき、スパッタ、蒸着等でおこなってもよい。
また、金属層４の厚みは約０．５〜５μｍ、望ましくは約１〜２μｍの厚さに形成されている。このような厚みにする理由としては、金属層４を形成している金（Ａｕ）が拡散し、電極パッド３を形成している銅（Ｃｕ）と合金層を形成してしまうことから、これ以上薄い金属層４にしてしまうと、金属層４が合金層となり、銅（Ｃｕ）のワイヤ５が接続し難くなるためである。
また、この他にも理由がある。電極パッド３の銅（Ｃｕ）と、金属層４の金（Ａｕ）、そしてワイヤ５の銅（Ｃｕ）が積層して一定時間経過すると、金（Ａｕ）と銅（Ｃｕ）の合金層が形成されるのだが、その際に第１、第２界面Ｓ１，Ｓ２近傍でカーケンダルボイドが発生してしまい、接続不良になる可能性が高くなり、信頼性が低下してしまうことが考えられる。そして、このカーケンダルボイドは金属層４の金（Ａｕ）が厚くなるほど合金を形成する量が増加するため、ボイドの発生が増加することが懸念される。
そのため、金（Ａｕ）が拡散し、銅（Ｃｕ）との合金層を形成しても、ワイヤ５を接続する際に、ワイヤ５と接続する第２界面Ｓ２が合金層とならない厚みであり、またボイドの発生が少なくなるような厚みである約０．５〜５μｍ、望ましくは約１〜２μｍの厚さに形成している。
次に、本発明の実施形態に係る半導体装置の製造方法について図２を用いて説明する。まず、図２（ａ）に示すように、基材２上に電極パッド３を銅（Ｃｕ）の電解めっきにより５．５μｍの厚さになるまで形成させる。
そして、図２（ｂ）に示すように、電極パッド３を覆うように、金（Ａｕ）の金属層４を電解めっきにより約１〜２μｍの厚さになるまで形成させる。なお、電解めっきを行う際に、電極パッド３を形成している銅（Ｃｕ）がめっき液内に溶出する可能性があるため、例えば置換めっき抑制剤等を用いて、銅（Ｃｕ）の溶出を防ぐようにすることで、より純度の高い金（Ａｕ）めっきを繰り返し行うことが可能となる。
次に、図２（ｃ）に示すように、金（Ａｕ）の金属層４上に銅（Ｃｕ）のワイヤ５を用いてボンディングをおこなう。
以上、本実施形態によれば、基材２上に銅（Ｃｕ）の電極パッド３を設け、その上に金（Ａｕ）の金属層４を覆うように形成し、金属層４上に銅（Ｃｕ）のワイヤ５によりボンディングを行って半導体装置１が形成されている。このように、電極パッド３上に設ける金属層４を１層とすることで、製造工程が簡略化でき、製造時間を短縮することが出来るため、より効率の良い製造が可能となる。
更に、金（Ａｕ）の金属層４を約０．５〜５μｍ、望ましくは約１〜２μｍの厚みに形成することにより、ワイヤ５と接続する第２界面Ｓ２が合金層とならず、またワイヤボンディング後に金（Ａｕ）の金属層４が銅（Ｃｕ）のワイヤ５および銅（Ｃｕ）の電極パッド３へと拡散し、金（Ａｕ）の金属層４がすべて合金層となってもボイドの発生が少なくなり、信頼性の高い半導体装置１を製造することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１０１…半導体装置
２…基材（半導体基板）
３…電極パッド
４…金属層
５，１０７…ワイヤ
１０２…基板
１０３…銅配線
１０４…Ｎｉめっき層
１０５…Ｐｄめっき層
１０６…Ａｕめっき層
Ｓ１…第１界面
Ｓ２…第２界面

Claims (4)

  1. 基材上に形成されている銅の電極パッドと、
    前記電極パッドを覆うように設けられている金の金属層と、
    前記金属層上にボンディングされている銅のワイヤと、
    を有することを特徴とする半導体装置。
  2. 前記金属層は約０．５〜５μｍであることを特徴とする請求項１記載の半導体装置。
  3. 基材上に銅の電極パッドを設ける工程と、
    前記電極パッド上に金の金属層を設ける工程と、
    前記金属層上に銅のワイヤを用いてボンディングする工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記金属層は約０．５〜５μｍであることを特徴とする請求項３記載の半導体装置の製造方法。
JP2010212558A 2010-09-22 2010-09-22 半導体装置とその製造方法 Pending JP2012069691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010212558A JP2012069691A (ja) 2010-09-22 2010-09-22 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212558A JP2012069691A (ja) 2010-09-22 2010-09-22 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2012069691A true JP2012069691A (ja) 2012-04-05

Family

ID=46166609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212558A Pending JP2012069691A (ja) 2010-09-22 2010-09-22 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2012069691A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016185675A1 (ja) * 2015-05-15 2018-02-08 パナソニックＩｐマネジメント株式会社 インタポーザ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129139A (ja) * 1984-07-20 1986-02-10 Hitachi Ltd 半導体装置
JPS62145758A (ja) * 1985-12-16 1987-06-29 ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JPS63249347A (ja) * 1987-04-04 1988-10-17 Minolta Camera Co Ltd Ｉｃチツプ搭載型フレキシブル・プリント基板
JP2001168483A (ja) * 1999-12-10 2001-06-22 Kyocera Corp 配線基板
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2009059962A (ja) * 2007-08-31 2009-03-19 Sumitomo Metal Mining Co Ltd 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129139A (ja) * 1984-07-20 1986-02-10 Hitachi Ltd 半導体装置
JPS62145758A (ja) * 1985-12-16 1987-06-29 ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JPS63249347A (ja) * 1987-04-04 1988-10-17 Minolta Camera Co Ltd Ｉｃチツプ搭載型フレキシブル・プリント基板
JP2001168483A (ja) * 1999-12-10 2001-06-22 Kyocera Corp 配線基板
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2009059962A (ja) * 2007-08-31 2009-03-19 Sumitomo Metal Mining Co Ltd 半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016185675A1 (ja) * 2015-05-15 2018-02-08 パナソニックＩｐマネジメント株式会社 インタポーザ
US10062820B2 (en) 2015-05-15 2018-08-28 Panasonic Intellectual Property Management Co., Ltd. Interposer

Similar Documents

Publication Publication Date Title
JP4121542B1 (ja) 電子装置の製造方法
JP2011114226A (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US20120186852A1 (en) Structure of electrolessly palladium and gold plated films and process for making the same, assembled structure of palladium and gold plated films bonded with copper or copper-palladium wire and assembling process therefore
US20080054418A1 (en) Chip carrier with signal collection tape and fabrication method thereof
JP2014056880A (ja) モジュール部品及びその製造方法
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
US9112063B2 (en) Fabrication method of semiconductor package
TW201505492A (zh) 印刷電路板及其製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2008311593A (ja) 電子装置
JP2012069691A (ja) 半導体装置とその製造方法
JP2018204066A (ja) 電極形成方法及び半導体素子電極構造
JP2007220873A (ja) 半導体装置及びその製造方法
JP2017069493A (ja) 配線基板及び配線基板の製造方法
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP2020047794A (ja) 半導体装置の製造方法
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
JP6110084B2 (ja) プリント配線板およびその製造方法
US20140331493A1 (en) Method of fabricating a package substrate
JP2017108034A (ja) 配線板及びその製造方法
US20130233602A1 (en) Surface treatment structure of circuit pattern
JP2015153822A (ja) 半導体装置の製造方法
JP2009295958A (ja) 半導体装置
JP2015109334A (ja) 半導体装置
JP2004186453A (ja) 多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140523