FR2583925A1 - Semi-conducteur a plot de metallisation de structure perfectionnee, et procede de realisation d'un tel plot - Google Patents

Semi-conducteur a plot de metallisation de structure perfectionnee, et procede de realisation d'un tel plot Download PDF

Info

Publication number
FR2583925A1
FR2583925A1 FR8608961A FR8608961A FR2583925A1 FR 2583925 A1 FR2583925 A1 FR 2583925A1 FR 8608961 A FR8608961 A FR 8608961A FR 8608961 A FR8608961 A FR 8608961A FR 2583925 A1 FR2583925 A1 FR 2583925A1
Authority
FR
France
Prior art keywords
layer
aluminum
nickel
copper
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8608961A
Other languages
English (en)
Inventor
Hem P Takiar
Divyesh P Shah
Jagdish G Belani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of FR2583925A1 publication Critical patent/FR2583925A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

STRUCTURE DE PLOT DE METALLISATION POUR DISPOSITIFS SEMI-CONDUCTEURS. ELLE COMPREND DES COUCHES D'ALUMINIUM 10, DE NICKEL 22 ET DE CUIVRE 24 DEPOSEES DIRECTEMENT PAR-DESSUS UN PLOT DE METALLISATION EN ALUMINIUM COURANT 12. LA COUCHE DE NICKEL S'OPPOSE A LA MIGRATION DE CUIVRE AU SEIN DU COUSSIN DE METALLISATION EN ALUMINIUM SOUS-JACENT, TANDIS QUE LA COUCHE D'ALUMINIUM SUPPLEMENTAIRE S'OPPOSE A LA MIGRATION TANT DE NICKEL QUE DE CUIVRE VERS L'INTERIEUR DU SUBSTRAT 10 DU DISPOSITIF.

Description

La présente invention a trait d'une manière généra-
le à la liaison par ruban automatisée entre des plots de métal-
lisation sur des dispositifs semi-conducteurs et des cadres de connecteurs pour ces dispositifs. Plus particulièrement, l'invention a trait à une structure de plot de métallisation originale, intéressante pour la liaison à du ruban bosselé en cuivre et qui utilise une couche d'arrêt en nickel pour empêcher la migration de cuivre depuis le ruban jusqu'au
sein de l'aluminium de métallisation sous-jacente.
La liaison automatisée au ruban adhésif est une méthode pour la connexion simultanée d'une série de plots de
métallisation sur un dispositif semi-conducteur à des connec-
teurs correspondants sur le cadre de connecteurs sur lequel le dispositif doit être monté. Les plots de métallisation constituent les bornes d'entrée et de sortie du dispositif semi-conducteur et il faut les relier à des connecteurs
individuels présents sur le cadre de connecteurs pour facili-
ter la connexion du dispositif à des plaquettes de circuits
imprimés et analogues. On effectue la liaison par ruban auto-
matisée en utilisant un ruban métallique, typiquement ruban
de cuivre mince, dans lequel sont façonnés de courts connec-
teurs ou barrettes de connexion. En alignant le ruban avec le
dispositif semi-conducteur, on peut lier les extrémités inté-
rieures des connecteurs aux plots de métallisation du dispo-
sitif semi-conducteur en une seule opération de compression, typiquement compression thermique. Une fois les connexions d'extrémités intérieures réalisées, le dispositif est monté sur le cadre de connecteurs, les liaisons extérieures entre les extrémités extérieures des barrettes et les cadres de
connecteurs réalisées et l'excès de ruban est coupé.
La réalisation des liaisons des connecteurs inté-
rieurs exige qu'une saillie ou bosse soit façonnée soit sur le ruban soit sur le plot de métallisation. Cette bosse sert
à fournir le métal nécessaire pour réaliser la liaison, ain-
si qu'à ménager la distance ou décalage nécessaire entre la barrette de connexion et la pastille semi-conducteur. La présente invention a trait à l'utilisation de ruban bosselé dont les bosses sont façonnées sur les conducteurs intérieurs
des barrettes de connexion.
Lorsqu'on utilise du ruban de cuivre bosselé, il est nécessaire d'empêcher ou d'inhiber la migration de cuivre depuis le ruban jusque dans l'aluminium de métallisation du semi-conducteur. De plus, il est nécessaire de prévoir une structure permettant au ruban de se lier au coussin de métal-
lisation en aluminium. Jusqu'à présent, on empêchait la migra-
tion de cuivre dans l'aluminium de métallisation à l'aide d'une couche d'arrêt en tungstène-titane interposée entre le ruban en cuivre et l'aluminium. Certes, cette solution est possible, mais il serait souhaitable d'éviter le dépôt de la
couche d'arrêt en tungstène-titane.
Il serait souhaitable de proposer des variantes
de procédés et de structures de métallisation de nature à fa-
ciliter la réalisation des liaisons des connecteurs intérieurs lorsqu'on utilise du ruban bosselé en cuivre. En particulier,
il serait souhaitable de proposer de tels procédés et struc-
tures qui éviteraient la nécessité d'utiliser des couches
d'arrêt en titane-tungstène au-dessus du plot de métallisa-
tion. La présente invention propose une structure de
plot de métallisation originale comprenant trois couches mé-
talliques déposées successivement par-dessus un plot de métal-
lisation en aluminium. Cette structure à trois couches permet de lier les connecteurs intérieurs de ruban en cuivre bosselé
à une pastille semi-conductrice, tout en inhibant la migra-
tion des métaux des couches au sein du plot de métallisation
en aluminium.
On réalise la structure de plot de métallisation par dépôts sucessifs de couches d'aluminium, de nickel et de cuivre sur le plot de métallisation en aluminium. La couche
d'aluminium adhère fortement au plot de métallisation sous-
jacent et est appliquée sur une épaisseur pour que les cou-
ches métalliques la recouvrant ne pénètrent pas dans le subs-
trat en silicium. La couche de nickel est appliquée en tant que couche intermédiaire entre l'aluminium et la couche de cuivre le recouvrant. La couche de nickel forme un alliage
nickel-aluminium stable à l'interface avec la couche d'alu-
minium. On peut ensuite appliquer directement la couche de
cuivre par-dessus la couche de nickel par dépôt par pulvéri-
sation, en formant pareillement un alliage cuivre-nickel sta-
ble à l'interface. Dans la structure résultante, la couche de nickel agit en couche d'arrêt bloquant la migration de
cuivre au sein de l'aluminium de métallisation.
On va maintenant décrire la réalisation préférée
de l'invention en se référant aux dessins annexés, sur les-
quels: la figure 1 représente un plot de métallisation
recouvert d'une paire de couches isolantes avant la réalisa-
tion de la structure de coussin de métallisation selon la présente invention; la figure 2 représente le plot de métallisation selon la figure 1 après qu'on ait ménagé par gravure dans les couches isolantes un trou d'accès au plot de métallisation; la figure 3 représente le plot de métallisation
dénudé selon la figure 2 après application sucessive de cou-
ches d'aluminium, de nickel et de cuivre; la figure 4 représente la structure de coussin de
métallisation selon la figure 3, comportant en outre une cou-
che de photomasque la recouvrant;
la figure 5 représente la structure selon la fi-
gure 4, dans laquelle on a exposé et développé la couche de photomasque pour éliminer toutes les zones autres que celle recouvrant le plot de métallisation; la figure 6 représente la structure finale de plot de métallisation selon la présente invention, façonnée par gravure des couches de cuivre, de nickel et d'aluminium et
dépouillement de l'agent photo-résistant.
L'invention propose une structure de plots de métal-
lisation en aluminium prévue pour la liaison automatisée avec
du ruban bosselé en cuivre. La structure de plot de métallisa-
tion comprend trois couches métalliques déposées successive-
ment par-dessus le plot de métallisation en aluminium dénudé
pour constituer une structure convenable pour la liaison direc-
te par compression thermique au ruban de cuivre bosselé. D'abord on applique directement une couche d'aluminium sur le plot
de métallisation en aluminium sous-jacent. La couche d'alumi-
nium est d'épaisseur suffisante pour inhiber la migration des métaux ultérieurement déposés à l'intérieur du substrat en
silicium sous-jacent. Une couche de nickel est ensuite appli-
quée directement sur la couche en aluminium, formant à l'in-
terface un alliage nickel-aluminium. Le nickel adhère forte-
ment à l'aluminium sous-jacent, formant un alliage nickel-
aluminium stable à l'interface. Enfin une couche de cuivre
est appliquée directement par-dessus la couche de nickel,for-
mant un alliage cuivre-nickel stable à l'interface. Le cuivre peut être lié directement au ruban bosselé en cuivre pour
constituer les liaisons intérieures des connecteurs.
On va maintenant décrire en détail, en se référant aux figures 1 à 6, le processus de réalisation des -tructures de plot de métallisation selon la présente invention. La figure 1 représente un substrat semi-conducteur 10 comportant sur sa surface un plot de métallisation aluminium 12. Des couches isolantes 14 et 16 ont été formées de manière courante sur
le coussin de métallisation 12. En vue de réaliser la struc-
ture de plot de métallisation selon la présente invention,
il est d'abord nécessaire de ménager un trou d'accès à tra-
vers les couches isolantes 14 et 16. On peut adopter des techniques photolithographiques courantes pour ménager le
trou d'accès 18, comme représenté sur la figure 2.
Après avoir ménagé le trou d'accès 18, on peut
former une couche d'aluminium 20 (figure 3) recouvrant direc-
tement le coussin de métallisation en aluminium 12 et recou-
vrant aussi la couche isolante 16. L'épaisseur de la couche d'aluminium n'est pas critique, mais doit être suffisante
pour s'opposer à la migration du nickel et du cuivre à appli-
quer lors d'opérations ultérieures. La couche d'aluminium a
typiquement une épaisseur d'au moins 200 nm, plus typique-
ment de 200 à 600 nm et usuellement d'environ 400 nm. Attendu que la couche d'aluminium est appliquée directement sur le
coussin de métallisation en aluminium 12, on peut l'appli-
quer par pulvérisation et vaporisation ou autres courantes.
L'application d'aluminium a l'avantage qu'il est inutile d'éliminer la pellicule d'oxyde d'aluminium qui se formerait
sur le plot de métallisation en aluminium.
Après dépôt de la couche d'aluminium 20, on dé-
pose directement par-dessus celle-ci une couche de nickel 22.
La couche de nickel 22 est déposée par des méthodes courantes, typiquement par pulvérisation sous vide, et forme un alliage
nickel-aluminium à l'interface entre les couches 20 et 22.
L'épaisseur de la couche de nickel est suffisante pour empê-
cher la migration de cuivre dans l'aluminium, étant usuelle-
ment d'environ 200 nm, plus couramment comprise entre 200 et
500 nm et habituellement d'environ 300 nm.
La couche de cuivre 24 est déposée ensuite par pulvérisation sous vide sur une épaisseur d'au moins 400 nm, usuellement comprise entre 400 et 1 500 nm environ et plus habituellement d'environ 800 nm. La couche de cuivre sert à assurer la liaison directe avec le ruban bosselé en cuivre
de manière courante.
Après avoir appliqué les trois couches métalliques , 22 et 24 de la structure de plot de métallisation, on
applique une couche de photomasque 26 (figure 4) sur le dis-
positif semi-conducteur. Le photomasque sert à définir les limites de la structure de coussin de métallisation. D'abord on expose le photomasque et on le développe de façon qu'il soit éliminé de la majeure partie de l'aire du dispositif semi-conducteur, mais subsiste sur le plot de métallisation,
comme représenté sur la figure 5. On attaque ensuite les cou-
ches de cuivre 22 et de nickel 24 dans un agent d'attaque chimique tel qu'acide nitrique et peroxyde d'hydrogène, puis on attaque l'aluminium dans un mélange d'acides phosphorique
et acétique. L'attaque se poursuit jusqu'à ce que les cou-
ches métalliques soient sensiblement éliminées sur toute l'aire du dispositif semi-conducteur sous réserve des zones situées au-dessus des plots de métallisation 12 qui sont
protégées par des coiffes de photomasque 26a. On élimine en-
suite les coiffes de photomasque 26a et l'on décape le cui-
vre dans un acide organique doux, tel qu'acide citrique, pen-
dant un temps bref, typiquement d'environ 1 minute. La struc-
ture résultante est représentée sur la figure 6.
Généralement, il est souhaitable de déposer une
mince couche d'or sur l'ensemble du dispositif semi-conduc-
teur, en utilisant typiquement une solution de dorure par déplacement telle que bain de cyanure d'or, pendant un temps bref, typiquement d'environ 5 minutes. La couche d'or est relativement mince, ayant typiquement une épaisseur de 20 à
nm, habituellement d'environ 50 nm. Le dispositif semi-
conducteur est alors dans l'état voulu pour être lié aux con-
ducteurs intérieurs d'un ruban bosselé en cuivre, d'une ma-
nière courante.
Bien que l'invention précédente ait été décrite de façon détaillée dans un but d'illustration et d'exemple en vue de faciliter la compréhension, il est évident que l'on pourra mettre en oeuvre divers changements et modifications
dans la portée des revendications.

Claims (17)

REVENDICATIONS
1. Dispositif semi-conducteur caractérisé en ce
qu'il comporte au moins une structure de plot de métallisa-
tion comprenant un plot de métallisation en aluminium (12), une couche d'aluminium (20) déposée directement par-dessus le plot de métallisation en aluminium, une couche de nickel (22) déposée directement par-dessus la couche d'aluminium, pour former un alliage aluminium-nickel stable à interface, par pulvérisation sous vide et une couche de cuivre (24) déposée par-dessus la couche de nickel pour permettre la liaison avec
du ruban de liaison en cuivre.
2. Dispositif semi-conducteur selon la revendica-
tion 1, caractérisé en ce que la couche d'aluminium a une
épaisseur comprise entre 200 et 600 nm environ.
3. Dispositif semi-conducteur selon la revendica-
tion 1, caractérisé en ce que la couche de nickel a une épais-
seur comprise entre 200 et 500 nm environ.
4. Dispositif semi-conducteur selon la revendica-
tion 1, caractérisé en ce que la couche de cuivre a une épais-
seur comprise entre 400 et 1 500 nm environ.
5. Dispositif semi-conducteur selon la revendica-
tion 1, caractérisé en ce qu'il comporte en outre une couche
d'or déposée par-dessus la structure de plot de métallisa-
tion.
6. Dispositif semi-conducteur selon la revendica-
tion 5, caractérisé en ce que la couche d'or a une épaisseur
comprise entre 20 et 100 nm environ.
7. Dispositif semi-conducteur selon la revendica-
tion 6, caractérisé en ce que la couche d'or est déposée par
dépôt par déplacement.
8. Procédé de réalisation d'une structure de liai-
son sur un plot de métallisation en aluminium, ladite struc-
ture étant susceptible de liaison à un ruban bosselé en cui-
vre, caractérisé en ce qu'il comprend: l'application directe d'une couche d'aluminium par-dessus le plot de métallisation en aluminium;
l'application directe d'une couche de nickel par-
dessus la couche d'aluminium; et
l'application directe d'une couche de cuivre par-
dessus la couche de nickel.
9. Procédé selon la revendication 8, caractérisé en ce qu'on applique la couche d'aluminium sur une épaisseur
comprise entre 200 et 600 nm environ.
10. Procédé selon la revendication 8, en ce qu'on applique la couche de nickel sur une
comprise entre 200 et 500 nm.
11. Procédé selon la revendication 8, en ce qu'on applique la couche de cuivre sur une
comprise entre 400 et 1 500 nm.
12. Procédé selon la revendication 8, caractérisé épaisseur caractérisé épaisseur caractérisé
en ce qu'on applique en outre une couche d'or sur le dispo-
sitif semi-conducteur après dépôt de la couche de cuivre.
13. Procédé selon la revendication 12, caractérisé
en ce qu'on applique la couche d'or sur une épaisseur com-
prise entre 20 et 100 nm environ.
14. Procédé selon la revendication 12, caractérisé
en ce qu'on applique l'or par dépôt par déplacement.
15. Procédé selon la revendication 8, caractérisé en ce qu'on applique la couche d'aluminium par pulvérisation
sous vide.
16. Procédé selon la revendication 8, caractérisé en ce qu'on applique la couche de nickel par pulvérisation
sous vide.
17. Procédé selon la revendication 8, caractérisé en ce qu'on applique la couche de cuivre par pulvérisation
sous vide.
FR8608961A 1985-06-24 1986-06-20 Semi-conducteur a plot de metallisation de structure perfectionnee, et procede de realisation d'un tel plot Withdrawn FR2583925A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US74758885A 1985-06-24 1985-06-24

Publications (1)

Publication Number Publication Date
FR2583925A1 true FR2583925A1 (fr) 1986-12-26

Family

ID=25005744

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8608961A Withdrawn FR2583925A1 (fr) 1985-06-24 1986-06-20 Semi-conducteur a plot de metallisation de structure perfectionnee, et procede de realisation d'un tel plot

Country Status (4)

Country Link
JP (1) JPS61296752A (fr)
DE (1) DE3620405A1 (fr)
FR (1) FR2583925A1 (fr)
GB (1) GB2176938A (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449955A (en) * 1994-04-01 1995-09-12 At&T Corp. Film circuit metal system for use with bumped IC packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL143369B (nl) * 1967-01-26 1974-09-16 Philips Nv Werkwijze voor het aanbrengen van een elektrische aansluiting op een oppervlak van een halfgeleiderinrichting en halfgeleiderinrichting verkregen volgens deze werkwijze.
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating

Also Published As

Publication number Publication date
DE3620405A1 (de) 1987-01-02
JPS61296752A (ja) 1986-12-27
GB8613511D0 (en) 1986-07-09
GB2176938A (en) 1987-01-07

Similar Documents

Publication Publication Date Title
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
US4417387A (en) Gold metallization in semiconductor devices
FR2591802A1 (fr) Protection contre l'oxydation de pastilles de connexion en cuivre au moyen de palladium
JPH0191438A (ja) 半導体装置
EP0647357A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
JPH1012507A (ja) ろう材料層を有する半導体基体
FR2691837A1 (fr) Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
US5739046A (en) Method of making a reliable barrier layer
EP0299894B1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
US4310569A (en) Method of adhesion of passivation layer to gold metalization regions in a semiconductor device
FR2583925A1 (fr) Semi-conducteur a plot de metallisation de structure perfectionnee, et procede de realisation d'un tel plot
US6548386B1 (en) Method for forming and patterning film
JP2000021914A (ja) 半導体装置及びその製造方法
JPS6395661A (ja) 半導体素子電極
JPH02253628A (ja) 半導体装置の製造方法
EP0514297B1 (fr) Procédé de prise de contact sur un composant semiconducteur
JPH03101234A (ja) 半導体装置の製造方法
JP4788017B2 (ja) 膜の形成方法および電極あるいは配線の形成方法
TW200308069A (en) Lead frame and manufacturing method thereof and a semiconductor device
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
EP0168287B1 (fr) Procédé pour la réalisation d'un circuit imprimé et circuit imprimé obtenu par la mise en oeuvre dudit procédé
JP2842528B2 (ja) 半導体装置の製造方法
US6500528B1 (en) Enhancements in sheet processing and lead formation
JPH01268150A (ja) 半導体装置
JPS612360A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse