DE69832380T2 - Herstellungsmethode für die verdrahtung von halbleiteranordnungen - Google Patents

Herstellungsmethode für die verdrahtung von halbleiteranordnungen Download PDF

Info

Publication number
DE69832380T2
DE69832380T2 DE69832380T DE69832380T DE69832380T2 DE 69832380 T2 DE69832380 T2 DE 69832380T2 DE 69832380 T DE69832380 T DE 69832380T DE 69832380 T DE69832380 T DE 69832380T DE 69832380 T2 DE69832380 T2 DE 69832380T2
Authority
DE
Germany
Prior art keywords
copper
conductor layer
wiring
deposited
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69832380T
Other languages
English (en)
Other versions
DE69832380D1 (de
Inventor
Shoichiro Fuji-shi TONOMURA
Toyohiko Nobeoka-shi KUNO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Kasei Corp
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp, Asahi Chemical Industry Co Ltd filed Critical Asahi Kasei Corp
Application granted granted Critical
Publication of DE69832380D1 publication Critical patent/DE69832380D1/de
Publication of DE69832380T2 publication Critical patent/DE69832380T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden von Verdrahtungen, die aus einem Metallmaterial hergestellt sind, in Verbindungslöchern oder Verdrahtungsrillen, die auf einem Halbleitersubstrat ausgebildet sind, um leitende Verbindungen zwischen Verdrahtungen und Halbleitersubstraten herzustellen, und insbesondere ermöglicht die vorliegende Erfindung ein vollständiges und einheitliches Füllen des Metallmaterials in Verbindungslöcher oder Verdrahtungsrillen, ohne dass ein Herstellungsverfahren kompliziert gemacht wird.
  • Verdrahtungen in integrierten Schaltungen, wie z.B. LSI's, wurden im Allgemeinen durch Herstellen von Filmen aus Legierungen der Aluminiumreihe (Al-Reihe), die durch ein Sputterverfahren unter Verwendung von z.B. Photolithographie oder Trockenätzen abgeschieden worden sind, gebildet.
  • Zusammen mit einem zunehmenden Integrationsgrad für integrierte Halbleiterschaltungen wurden die Durchmesser für Verbindungslöcher oder die Durchmesser für Verdrahtungsrillen, die für eine leitende Verbindung zwischen Verdrahtungen und Halbleitersubstraten geöffnet sind, feiner und deren Seitenverhältnis hat mehr und mehr zugenommen. Daher ist es schwierig, Verdrahtungen mit einer vorgegebenen Dicke an der Innenseite der Verbindungslöcher mit dem Sputterverfahren zu bilden, so dass Probleme der Verminderung der Stufenüberdeckung, des Erhöhens des Widerstands der Kontaktlochverdrahtungen und der Verschlechterung der Dauerbeständigkeit der Elektromigration resultieren.
  • Um diese Probleme zu vermeiden, wird bei LSI's mit Gestaltungsvorgaben unter einem halben Mikrometer ein Verfahren zur Bildung von Verdrahtungen an einem vertikalen Verdrahtungsabschnitt in Verbindungslöchern mit einem CVD-Verfahren (chemisches Dampfabscheidungsverfahren) unter Verwendung von Wolfram (W) eingesetzt.
  • Bei dem bestehenden Verfahren der Bildung von Verdrahtungen mit dem CVD-Verfahren unter Verwendung von Wolfram ist es jedoch erforderlich, einen Wolframfilm, der auf der gesamten Oberfläche eines Substrats ausgebildet ist, nur in den Verbindungslöchern zu belassen, während andere Abschnitte mit einem Trockenätzverfahren oder einem chemischmechanischen Polierverfahren (CMP) entfernt werden, und wieder Verdrahtungen aus einer Legierung der Aluminiumreihe gebildet werden, da der Widerstand von Wolfram hoch ist. Dies führt daher zu einem Problem dahingehend, dass der Schritt zur Bildung der Verdrahtung lange dauert, so dass die Kosten erhöht werden.
  • Andererseits war, da die Größe der Verdrahtungen geringer geworden ist, für Verdrahtungsmaterialien eine hohe Dauerbeständigkeit der Elektromigration und ein niedriger Widerstand erwünscht, und gegenwärtig wird ein Filmabscheidungsverfahren und ein Verdrahtungsherstellungsverfahren untersucht, bei denen Kupfer verwendet wird, das solche Anforderungen für ein Verdrahtungsmaterial erfüllen kann.
  • Da jedoch ein Film aus Kupfer mit einem üblichen Sputterverfahren nicht einheitlich in einem Verbindungsloch abgeschieden werden kann, wurde ein Verfahren des Abscheidens des Kupferfilms mit einem CVD-Verfahren untersucht, jedoch besteht nach wie vor ein Bedarf zur Entwicklung von Organometallverbindungen von Kupfer als Ausgangsmaterial und zur Entwicklung einer CVD-Vorrichtung.
  • Während auch ein elektrolytisches Plattierungsverfahren für Kupfer untersucht worden ist, läuft die Elektroabscheidung an dem Umfang außerhalb der feinen Verbindungslöcher oder Verdrahtungsrillen ab, so dass zuerst Einlässe für die Verbindungslöcher oder Verdrahtungsrillen geschlossen werden, was ein Problem dahingehend verursacht, dass es schwierig ist, Kupfer in die feinen Verbindungslöcher zu füllen, ohne Hohlräume zu bilden.
  • Ferner ist es schwierig, Kupfer durch Trockenätzen herzustellen, und es wurde z.B. ein duales Damaszenerverfahren vorgeschlagen, bei dem Kontaktlöcher und Verdrahtungslöcher auf einem Isolierfilm gebildet werden, Kupfer auf der gesamten Oberfläche abgeschieden wird und dann überschüssiges Kupfer durch ein chemisch-mechanisches Polierverfahren entfernt wird, wodurch in geeigneter Weise Verdrahtungen mit vertikalen Verbindungsabschnitten gebildet werden. Die Entwicklung einer Technik zum Füllen und Abscheiden eines Kupferfilms in geeigneter Weise in Loch- oder Rillenabschnitte mit einem hohen Seitenverhältnis, wie z.B. ein Verbindungsloch oder Verdrahtungsrillen, war im Hinblick auf die Anwendung auf dieses Verfahren ebenfalls erwünscht.
  • Im Hinblick auf die vorstehenden Erläuterungen wurde die vorliegende Erfindung unter Berücksichtigung des vorstehend genannten, noch nicht gelösten Problems gemacht. Es ist eine Aufgabe der Erfindung, ein selektives Plattierungsverfahren, das Rillen- oder Lochabschnitte mit einem hohen Seitenverhältnis vollständig und einheitlich füllen kann, und ein Verdrahtungsbildungsverfahren für eine Halbleitervorrichtung bereitzustellen, bei dem dieses eingesetzt wird.
  • Zur Lösung der vorstehend genannten Aufgabe stellt die vorliegende Erfindung ein Verfahren zum Bilden von Verdrahtungen für eine Halbleitervorrichtung bereit, das die Schritte umfasst: Bereitstellen eines Halbleitersubstrats mit einem darauf ausgebildeten Isolierfilm, Bilden von Kanälen mit einem Seitenverhältnis von 1 bis 5 und einer Breite von 1,0 μm oder weniger in dem Isolierfilm, Bilden einer ersten Leiterschicht mit einem CVD-Verfahren auf der Oberfläche des Isolierfilms, einschließlich der Innenoberfläche der Kanäle, anschließend Bilden einer zweiten Leiterschicht durch ein Sputterverfahren auf der Oberfläche der ersten Leiterschicht, mit Ausnahme der Innenoberfläche der Kanäle, wobei die erste Leiterschicht und die zweite Leiterschicht jeweilige Oberflächenpotenziale aufweisen, die derart sind, dass die Spannung zum Abscheiden eines Metalls der Kupferreihe aus einer Plattierungslösung auf der zweiten Leiterschicht – die zweite Überspannung – höher ist als die Spannung zum Abscheiden eines Metalls der Kupferreihe aus einer Plattierungslösung auf der ersten Leiterschicht – die erste Überspannung, anschließend Eintauchen mindestens der Kanäle in die Plattierungslösung und Durchführen einer Plattierungsbehandlung bei einer Spannung, die höher ist als die erste Überspannung und niedriger ist als die zweite Überspannung, zum Abscheiden des Metallmaterials der Kupferreihe auf der Innenoberfläche der Kanäle, und Polieren des abgeschiedenen Metallmaterials der Kupferreihe zur Entfernung nicht erforderlicher Abschnitte, wodurch das abgeschiedene Metall der Kupferreihe Verdrahtungen bildet, die sich in den Kanälen befinden.
  • D.h., die erste Leiterschicht mit einer ersten Abscheidungsspannung wird auf der Innenoberfläche der Verdrahtungskanäle, wie z.B. der Verbindungslöcher oder der Verdrahtungsrillen, die in dem Isolierfilm ausgebildet sind, der auf dem Halbleitersubstrat abgeschieden ist, mit einem CVD-Verfahren gebildet, und dann wird die zweite Leiterschicht mit einer zweiten Abscheidungsspannung darauf mit einem Sputterverfahren derart ausgebildet, dass sie die Oberfläche der ersten Leiterschicht mit Ausnahme der Innenoberfläche der Kanäle bedeckt. Dann werden diese derart in die Plattierungslösung getaucht, dass mindestens die Kanäle in die Plattierungslösung eingetaucht werden, und eine Plattierungsbehandlung wird bei einer Abscheidungsspannung durchgeführt, die höher ist als die erste Spannung und niedriger ist als die zweite Spannung. Da die Abscheidungsspannung eine Spannung ist, die zum Abscheiden eines Metallmaterials der Kupferreihe in der Plattierungslösung mit einer vorgegebenen Geschwindigkeit erforderlich ist, wird das Metallmaterial nicht auf einem Abschnitt abgeschieden, in dem die zweite Leiterschicht freiliegt, wohingegen chemische Reaktionen zwischen dem Metallmaterial in der Plattierungslösung und der ersten Leiterschicht stattfinden, so dass das Metallmaterial abgeschieden und eine Kupferplattierung auf den Abschnitt aufgebracht wird, in dem die erste Leiterschicht freiliegt. D.h., da eine Kupferplattierung nur auf den Abschnitt aufgebracht wird, in dem die erste Leiterschicht freiliegt, nämlich nur auf die Innenoberfläche der Kanäle, auf die eine Plattierung aufgebracht werden soll, so dass ein mit Kupfer gefüllter Zustand resultiert, kann eine Verdrahtung, die aus Kupfer besteht, das in die Kanäle gefüllt ist, durch Polieren des Kupfers erhalten werden.
  • In diesem Fall wird die zweite Leiterschicht durch ein stark anisotropes Abscheidungsverfahren gebildet. Dies wird zur Bildung der zweiten Leiterschicht in einem Bereich mit Ausnahme eines zu plattierenden Bereichs durchgeführt, nämlich nur in einem Bereich mit Ausnahme der Innenoberfläche der Kanäle, und die Bildung der zweiten Leiterschicht in den Verdrahtungskanälen wird vermieden.
  • In der Erfindung weist jeder Verdrahtungskanal ein Seitenverhältnis von 1 oder mehr und 5 oder weniger und eine Breite von 1,0 μm oder weniger auf. Dies ist deshalb so definiert, um die Bildung der zweiten Leiterschicht auf der Innenoberfläche der Kanäle bei der Bildung der zweiten Leiterschicht durch ein Sputterverfahren zu vermeiden.
  • Ferner wird in einem Fall des Aufbringens einer mehrschichtigen Verdrahtungsstruktur auf eine Halbleitervorrichtung ein Plattieren zur Bildung von Verdrahtungen eingesetzt und dann werden die Verdrahtungen dadurch, dass darauf ferner ein Metallfilm gebildet wird, leitend verbunden. Wenn Verdrahtungen auf einem Isolator ausgebildet werden, wird im Allgemeinen ein dünner elektrisch leitfähiger Film dazwischen z.B. mit dem Ziel bereitgestellt, die Haftung und die Dauerbeständigkeit der Elektromigration zu verbessern. In diesem Fall kann der Schritt des Ausbildens von Verdrahtungen durch Nutzen der Schicht als dünnen elektrisch leitfähigen Film verkürzt werden, da die erste Leiterschicht über der Oberfläche des Halbleitersubstrats ausgebildet wird.
  • Ferner wird das abgeschiedene Metall vorzugsweise durch ein chemisch-mechanisches Polierverfahren poliert, durch das die Verdrahtungen einfach und genau gebildet werden können.
  • Ferner können dann, wenn die erste Leiterschicht mit Titannitrid, die zweite Leiterschicht mit Titan und die letzte Plattierung mit dem Metallmaterial der Kupferreihe gebildet wird, Kupferverdrahtungen, die einheitlich in die Kanäle gefüllt sind, durch Bilden eines Titannitridfilms auf der Innenoberfläche der Kanäle, wie z.B. von Verbindungslöchern oder Verdrahtungsrillen, Bilden eines Titanfilms, so dass die Oberfläche des Titannitridfilms mit Ausnahme der Verdrahtungskanäle bedeckt wird, und dann Eintauchen derselben in eine Plattierungslösung gebildet werden.
  • 1 ist eine Teilquerschnittsansicht, die einen Teil eines Verdrahtungsbildungsschritts in einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine Teilquerschnittsansicht, die einen Teil eines Verdrahtungsbildungsschritts in einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 zeigt ein Beispiel einer anderen Ausführungsform der vorliegenden Erfindung.
  • 4 zeigt ein Beispiel eines anderen Beispiels der vorliegenden Erfindung.
  • Nachstehend wird die Art und Weise der Durchführung der vorliegenden Erfindung erläutert.
  • Im Allgemeinen wird bei der elektrolytischen Plattierung eines Metalls ein Elektrodenpotenzial auf ein Potenzial eingestellt, das um eine Überspannung negativer ist als ein thermodynamisches Gleichgewichtspotenzial zur Reduktion, um Metallionen in der Plattierungslösung abzuscheiden. Beim stromlosen Plattieren wird ein Reduktionsmittel mit einem Reduktionsvermögen (Oxidations/Reduktionspotenzial) verwendet, das höher ist als ein Gleichgewichtspotenzial, das zur Abscheidung von Metallionen erforderlich ist.
  • Die Abscheidung durch eine Reduktion von Metallionen läuft selbst dann nicht mit einer wesentlichen Geschwindigkeit ab, wenn das thermodynamische Gleichgewichtselektrodenpotenzial oder ein Oxidationsmittel, welches das Oxidations/Reduktionspotenzial bereitstellt, verwendet wird. Um eine wesentliche Reaktion ablaufen zu lassen, ist eine Überspannung erforderlich, die abhängig von der Art des darunter liegenden Metalls unterschiedlich ist. D.h., es gibt ein Phänomen, das derart ist, dass ein Elektrodenpotenzial oder ein Oxidations/Reduktionspotenzial des Reduktionsmittels (nachstehend als Abscheidungsüberspannung bezeichnet) über dem thermodynamischen Gleichgewichtspotenzial erforderlich ist, das abhängig von der Art des darunter liegenden Metalls unterschiedlich ist.
  • Wenn ein Kupferfilm unter Verwendung von Substraten, die mit darunter liegenden Metallen ausgebildet sind, mit verschiedenen Abscheidungsüberspannungen unter Nutzung des vorstehend beschriebenen Phänomens abgeschieden wird, wurde ein Phänomen gefunden, das derart ist, dass sich Kupfer nur an dem Abschnitt abscheidet, an dem ein Metall mit niedriger Abscheidungsüberspannung freiliegt, und folglich wurde ein selektives Kupferplattierungsverfahren gefunden.
  • D.h., zum Abscheiden von Kupfer nur in den Verdrahtungsrillen oder den Verbindungslöchern, die in dem Isolierfilm ausgebildet sind, wird ein erstes darunter liegendes Metall mit einer niedrigeren Abscheidungsüberspannung als die erste Abscheidungsüberspannung ausgewählt und als Film auf einem Abschnitt, auf dem Kupfer abgeschieden werden soll, abgeschieden, ein zweites darunter liegendes Metall mit einer Abscheidungsüberspannung als zweite Abscheidungsüberspannung, die höher ist als die erste Abscheidungsüberspannung, wird ausgewählt und als Film auf einem Abschnitt abgeschieden, auf dem Kupfer nicht abgeschieden werden soll, und eine Spannung, die höher ist als die erste Abscheidungsüberspannung und niedriger ist als die zweite Abscheidungsüberspannung wird als Elektrodenpotenzial relativ zu einer Gegenelektrode in einem Fall des elektrolytischen Plattierens eingestellt, wohingegen ein Oxidations/Reduktionspotenzial eines Reduktionsmittels im Fall eines stromlosen Plattierens höher eingestellt wird als die erste Abscheidungsüberspannung und niedriger eingestellt wird als die zweite Abscheidungsüberspannung.
  • Daher wird Kupfer zur Bildung eines Metallfilms nur auf einem Abschnitt, bei dem das erste darunter liegende Metall freiliegt, abgeschieden. Demgemäß wird ein Plattieren durchgeführt, bis Kupfer auf der oberen Fläche der Verdrahtungsrillen und der Verbindungslöcher abgeschieden worden ist, um einen Zustand bereitzustellen, bei dem ein Metallfilm aus dem abgeschiedenen Kupfer in die Verdrahtungsrillen und die Kontaktlöcher gefüllt worden ist. Demgemäß können Verdrahtungen aus Kupfer, das in die Verdrahtungsrillen und die Kontaktlöcher gefüllt worden ist, durch Polieren des abgeschiedenen Kupfers durch ein chemisch-mechanisches Polierverfahren zur Entfernung des nicht erforderlichen Abschnitts erhalten werden.
  • Wenn Verdrahtungen aus Aluminium oder Kupfer auf dem Isolierfilm gebildet werden, werden im Allgemeinen dichte, dünne elektrisch leitfähige Filme, wie z.B. aus Titannitrid (TiN), an der Grenzfläche zwischen dem Isolierfilm und den Verdrahtungen für verschiedene Zwecke gebildet, wie z.B. zur Verhinderung einer Diffusion, zur Verbesserung der Haftung und zur Verbesserung der Dauerbeständigkeit der Elektromigration. Da solche Filme verglichen mit Aluminium oder Kupfer einen höheren Widerstand aufweisen, ist es nicht bevorzugt, sie unnötig dick zu machen. Beim elektrolytischen Plattieren kann der elektrische Strom durch das darunter liegende Metall, wie z.B. Titannitrid, das als Film auf der gesamten Oberfläche des Isolierfilms ausgebildet ist, zugeführt werden. Wenn demgemäß Titannitrid als erstes darunter liegendes Metall mit der ersten Abscheidungsüberspannung als Abscheidungsüberspannung verwendet wird und als Film auf der gesamten Oberfläche des Isolierfilms abgeschieden wird, und dann ein Film aus einem Metall, wie z.B. Titan, mit einer hohen Abscheidungsüberspannung durch ein stark anisotropes Abscheidungsverfahren, bei dem es sich um Sputtern handelt, auf einem Bereich, der nicht plattiert werden soll, nämlich einem Bereich mit Ausnahme der Seitenwand und des Bodens der Verbindungslöcher und der Verdrahtungsrillen, dünn ausgebildet wird, wird ein Kupferfilm auf dem Abschnitt, auf dem Titan abgeschieden worden ist, nicht gebildet, und Kupfer kann im Wesentlichen nur auf dem Abschnitt abgeschieden werden, auf dem Titan nicht abgeschieden worden ist, nämlich nur auf der Seitenwand und dem Boden der Verbindungslöcher und den Verdrahtungsrillen.
  • Demgemäß kann in einem Zustand des Ausbildens der Verdrahtungen in den Verbindungslöchern oder den Verdrahtungsrillen, die in dem Isolierfilm ausgebildet sind, da der Film aus Titannitrid auf der Oberfläche des Halbleitersubstrats abgeschieden worden ist, der Titannitridfilm als dünner elektrisch leitfähiger Film zur Verbesserung der Haftung und zur Verbesserung der Dauerbeständigkeit der Elektromigration genutzt werden, so dass es nicht erforderlich ist, einen zusätzlichen dünnen elektrisch leitfähigen Film zu bilden, z.B. im Fall des Aufbringens von Drähten bei der mehrschichtigen Verdrahtungsstruktur, und der Verdrahtungsbildungsschritt kann weggelassen werden.
  • Das zweite darunter liegende Metall, das die zweite Abscheidungsüberspannung als Abscheidungsüberspannung aufweist, wird als Film durch das Sputterverfahren abgeschieden, jedoch haftet das Metall mit einer hohen Abscheidungsüberspannung am Boden der Verdrahtungsrillen und der Verbindungslöcher, wenn die Breite der Verdrahtungsrillen und der Durchmesser der Verbindungslöcher groß sind. Daher beträgt die Breite der Rillen und der Durchmesser der Verbindungslöcher 1,0 μm oder weniger, und das Seitenverhältnis als das Verhältnis der Breite zur Tiefe in den Verdrahtungsrillen und den Verbindungslöchern beträgt 1 bis 5. Gegebenenfalls kann eine bevorzugte Abscheidung durch die Bereitstellung eines Reinigungsschritts vor der Elektroabscheidung durch elektrolytisches Plattieren durchgeführt werden.
  • Demgemäß werden Hohlräume in dem Metallfilm nicht gebildet und ein einheitlicher Kupferfilm kann erhalten werden, da der Metallfilm aus Kupfer so ausgebildet wird, dass er die Verdrahtungsrillen und dergleichen durch Anwenden des vorstehend beschriebenen Plattierens füllt.
  • Ferner können Verdrahtungen selbst in feinen Verdrahtungsrillen oder Verbindungslöchern effektiv gebildet werden und darüber hinaus kann als Verdrahtungsmaterial Kupfer mit einer hohen Dauerbeständigkeit der Elektromigration und einem niedrigen Widerstand verwendet werden, so dass das Verfahren selbst auf feine Verdrahtungsrillen angewandt werden kann oder für Verbindungslöcher geeignet ist, und es ist in einem Fall bevorzugt, bei dem feine Verdrahtungen ausgebildet werden, wie z.B. die Verbindungsabschnitte zwischen einem Siliziumsubstrat und Verdrahtungen, oder zwischen Verdrahtungsschichten in einer mehrschichtigen Verdrahtungsstruktur. Da ferner feine Verdrahtungen gebildet werden können, kann die Größe des Halbleitersubstrats vermindert werden.
  • Ferner ist eine selektive Abscheidung auch durch ein Verfahren des Maskierens eines Abschnitts möglich, auf dem Kupfer nicht abgeschieden werden soll, nämlich eines Abschnitts, auf den keine Plattierung mit einem Isolierfilm angewandt werden soll, und dieses Verfahren ist üblich. Bei diesem Verfahren erhöht jedoch die Haftung des Isolierfilms, selbst in einer geringen Menge, an der Innenseite der Verdrahtungsrillen den Widerstand, so dass ein Problem auftritt. Da darüber hinaus der Isolierfilm für den nicht erforderlichen Abschnitt nach der Abscheidung vollständig entfernt werden muss, ist es nicht effizient, den Schritt des Bildens von Verdrahtungen auszudehnen. In der vorstehend beschriebenen Ausführungsform können Hochleistungsverdrahtungen in dem Verdrahtungsbildungsschritt in kürzerer Zeit ausgeführt werden, da das Substrat nach der Abscheidung von Titannitrid- und Titanfilmen nur in die Plattierungslösung getaucht werden muss.
  • Die Leiter mit verschiedenen Abscheidungsüberspannungen können gemäß der Art des abzuscheidenden Metalls einfach experimentell bestimmt werden. Wenn beispielsweise das abzuscheidende Metall Kupfer ist, kann Kupfer (Cu), Zink (Zn) oder Gold (Au) als Leiter mit niedriger Abscheidungsüberspannung verwendet werden, und andererseits können Eisen (Fe), Nickel (Ni), Cobalt (Co), Titan (Ti) und Wolfram (W) als Leiter mit hoher Abscheidungsüberspannung verwendet werden. Da ferner die Differenz bei der Abscheidungsüberspannung relativ ist, können optionale Materialien ausgewählt werden.
  • Wenn ferner ein Isolator anstelle eines Metalls mit hoher Abscheidungsüberspannung verwendet wird, ist dies nicht geeignet, da ein Isolierfilm, der dünn an der Innenseite der Verbindungslöcher und der Verdrahtungsrillen haftet, einen hohen Widerstand ergibt, und die Verwendung eines Leiters mit einem niedrigen Widerstand ist bevorzugt, obwohl dieser eine hohe Abscheidungsüberspannung aufweist.
  • Die vorstehend beschriebene Ausführungsform wird konkret unter Bezugnahme auf Beispiele beschrieben.
  • Gemäß der 1(a) wurde ein 15 cm-Substrat (6 Zoll-Substrat) 1 aus einem n-Typ-Si (100)-Einkristall mit einem Widerstand von 2 Ω . cm als Halbleitersubstrat verwendet und ein Silizi umoxid-Isolierfilm 2 wurde durch ein Plasma-CVD-Verfahren in einer Dicke von 2,0 μm auf dem Substrat gebildet.
  • Dann wurden in dem Siliziumoxid-Isolierfilm 2 unter Verwendung eines photolithographischen Verfahrens und eines Trockenätzverfahrens ein Verbindungsloch 3 und eine Verdrahtungsrille 4 gebildet (1(b)). Das Verbindungsloch 3 wies einen Durchmesser von 0,6 μm und eine Tiefe von 1,0 μm auf und die Verdrahtungsrille 4 wies eine Breite von 0,8 μm und eine Tiefe von 1,0 μm auf. Das Verbindungsloch 3 und die Verdrahtungsrille 4 entsprechen dem Verdrahtungskanal.
  • Dann wurde ein Titannitridfilm (erste Leiterschicht) 5 mit einer Abscheidungsüberspannung von etwa -100 mV in einer Dicke von 0,1 μm auf der gesamten Oberfläche des Halbleitersubstrats 1 mit einem CVD-Verfahren abgeschieden (1(c)). Die Abscheidungsüberspannung von Titannitrid ist ein Wert auf der Basis einer gesättigten Kalomelelektrode.
  • Dann wurde Titan (zweite Leiterschicht) 6 mit einer Abscheidungsüberspannung von etwa -300 mV in einer Dicke von 0,03 μm auf eine flache Oberfläche gesputtert, d.h. auf einen Abschnitt mit Ausnahme des Verbindungslochs 3 und der Verdrahtungsrille 4 (2(a)). Als Verfahren zum Sputtern des Titanfilms wird ein übliches Sputterverfahren, ein Sputterverfahren unter Verwendung eines Kollimators, ein Verfahren des Sputterns mit großem Abstand oder dergleichen eingesetzt. Die Abscheidungsüberspannung von Titan ist ein Wert auf der Basis einer gesättigten Kalomelelektrode.
  • Der Prüfkörper (zu plattierendes Material) wurde 10 min einer Elektrolyse bei konstantem Strom in einer Plattierungslösung mit Kupfersulfat (Kupfer(II)-Metallmaterial) unter Verwendung einer Kupferelektrode als Gegenelektrode bei einem Strom von 50 mA unterzogen. Die Potenzialdifferenz zwischen beiden Elektroden betrug etwa 200 mV.
  • Wenn in diesem Verfahren die Stromdichte erhöht wird, ist die Elektroabscheidung innerhalb einer kürzeren Zeit vollständig. Da dies jedoch das Elektrodenpotenzial erhöht und die Selektivität aufgrund der Differenz der Überspannung verloren geht, ist es erforderlich, die Stromdichte oder das Elektrodenpotenzial innerhalb eines Bereichs auszuwählen, in dem die Selektivität entwickelt werden kann.
  • Dann wurde nach dem Waschen mit Wasser beim Betrachten dieses Prüfkörpers mit einem optischen Mikroskop bestätigt, dass Kupfer nur auf dem Abschnitt für die Verdrahtungsrille und das Verbindungsloch abgeschieden worden ist, jedoch Kupfer nicht an einem flachen Abschnitt haftete, nämlich einem Abschnitt, an dem Titan 6 abgeschieden worden ist (2(b)).
  • Dann wurde der Prüfkörper durch ein chemisch-mechanisches Polierverfahren poliert, um im Überschuss abgeschiedenes Kupfer zu entfernen, wodurch Verdrahtungen 7 gebildet wurden, die aus Kupfer bestanden (2(c)).
  • Nach der Bildung der Verdrahtungen 7 konnte bei der Betrachtung eines Querschnitts mit einem Elektronenmikroskop des Streutyps bestätigt werden, dass die Verdrahtungen 7 in einem Zustand ausgebildet waren, bei dem Kupfer in das Verbindungsloch 3 und die Verdrahtungsrille 4 gefüllt war.
  • In der vorstehend beschriebenen Ausführungsform kann, obwohl ein Fall erläutert wurde, bei dem nur das im Übermaß abgeschiedene Kupfer entfernt worden ist, wie es in der 2(c) gezeigt ist, der Prüfkörper auch unter Verwendung des chemisch-mechanischen Polierverfahrens zur Entfernung von im Übermaß abgeschiedenem Kupfer, Titan und Titannitrid poliert werden, wie es in der 3(a) gezeigt ist, und anschließend kann z.B. ein Formen durchgeführt werden.
  • Alternativ wird nach der Entfernung des im Übermaß abgeschiedenen Kupfers, Titans und Titannitrids, wie es in der 3(a) gezeigt ist, der Siliziumoxid-Isolierfilm 8 erneut gebildet und anschließend werden ein Verbindungsloch 9 und eine Verdrahtungsrille 10 in dem Siliziumoxid-Isolierfilm 8 gebildet, wie es in der 3(b) gezeigt ist, und zwar durch Wiederholen der vorstehend beschriebenen Verfahren. Dann wird nach dem Abscheiden eines Titannitridfilms 11 auf der gesamten Oberfläche des Prüfkörpers ein Titanfilm auf einem Abschnitt mit Ausnahme des Verbindungslochs 9 und der Verdrahtungsrille 10 abgeschieden, dann wird ein Plattieren unter den gleichen Bedingungen durchgeführt, wie sie vorstehend beschrieben worden sind, und überschüssiges Kupfer und dergleichen werden durch Polieren entfernt, wodurch Verdrahtungen 12 in dem Verbindungsloch 9 und der Verdrahtungsrille 10 zur Bildung einer mehrschichtigen Verdrahtung gebildet werden.
  • Obwohl in der vorstehend beschriebenen Ausführungsform ein Fall des Bildens der Verdrahtungen 7 in dem Siliziumoxid-Isolierfilm 2 erläutert worden ist, ist dies nicht beschränkend aufzufassen. Beispielsweise wird, wie es in der 4 gezeigt ist, nach der Bildung nur des Verbindungslochs 3 in einem Siliziumoxid-Isolierfilm 2 ein Titannitridfilm 14 auf der gesamten Oberfläche des Prüfkörpers abgeschieden. Ferner wird ein Titanfilm 15 auf einem Bereich mit Ausnahme des Verbindungslochs 3 gebildet und dann wird ein Plattieren durchgeführt, um durch Abscheiden von Kupfer Verdrahtungen 7 in dem Verbindungsloch 3 zu bilden. Dann wird überschüssiges Kupfer durch Polieren entfernt, ein Verdrahtungsfilm 17 wird ferner darauf abgeschieden und der Verdrahtungsfilm 17, der Titanfilm 15 und der Titannitridfilm 14 werden zur Bildung von Verdrahtungen zusammen strukturiert. Im Fall der Bildung von Verdrahtungen auf einem Isoliermaterial wird ein elektrisch leitfähiger dünner Film im Allgemeinen zwischen diesen angeordnet, um die Haftung und die Dauerbeständigkeit der Elektromigration zu verbessern. Wie es in der 4 gezeigt ist, bleiben nach dem Polieren des abgeschiedenen Kupfers der Titannitridfilm 14 und der Titanfilm 15 zurück und der Verdrahtungsfilm 17 wird auf dem Titanfilm 15 abgeschieden, so dass der Titannitridfilm 14 als dünner elektrisch leitfähiger Film verwendet werden kann, um den Schritt der Bildung der Verdrahtungen zu verkürzen.

Claims (3)

  1. Verfahren zum Bilden von Verdrahtungen für eine Halbleitervorrichtung, das die Schritte umfasst: Bereitstellen eines Halbleitersubstrats (1) mit einem darauf ausgebildeten Isolierfilm (2), Bilden von Kanälen (4) mit einem Seitenverhältnis von 1 bis 5 und einer Breite von 1,0 μm oder weniger in dem Isolierfilm (2), Bilden einer ersten Leiterschicht (5) mit einem CVD-Verfahren auf der Oberfläche des Isolierfilms, einschließlich der Innenoberfläche der Kanäle (4), anschließend Bilden einer zweiten Leiterschicht durch ein Sputterverfahren auf der Oberfläche der ersten Leiterschicht (5), mit Ausnahme der Innenoberfläche der Kanäle (4), wobei die erste Leiterschicht (5) und die zweite Leiterschicht (6) jeweilige Oberflächenpotenziale aufweisen, die derart sind, dass die Spannung zum Abscheiden eines Metalls der Kupferreihe aus einer Plattierungslösung auf der zweiten Leiterschicht – die zweite Überspannung – höher ist als die Spannung zum Abscheiden eines Metalls der Kupferreihe aus einer Plattierungslösung auf der ersten Leiterschicht – die erste Überspannung, anschließend Eintauchen mindestens der Kanäle (4) in die Plattierungslösung und Durchführen einer Plattierungsbehandlung bei einer Spannung, die höher ist als die erste Überspannung und niedriger ist als die zweite Überspannung, zum Abscheiden des Metallmaterials der Kupferreihe auf der Innenoberfläche der Kanäle (4), und Polieren des abgeschiedenen Metallmaterials der Kupferreihe zur Entfernung nicht erforderlicher Abschnitte, wodurch das abgeschiedene Metall der Kupferreihe Verdrahtungen bildet, die sich in den Kanälen (4) befinden.
  2. Verfahren nach Anspruch 1, das auf eine Halbleitervorrichtung mit einer mehrschichtigen Verdrahtungsstruktur angewandt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die erste Leiterschicht (5) aus Titannitrid, die zweite Leiterschicht (6) aus Titan und das Metallmaterial (7) aus einem Metallmaterial der Kupferreihe hergestellt ist.
DE69832380T 1997-03-10 1998-03-06 Herstellungsmethode für die verdrahtung von halbleiteranordnungen Expired - Lifetime DE69832380T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5459397 1997-03-10
JP5459397 1997-03-10
PCT/JP1998/000939 WO1998040910A1 (en) 1997-03-10 1998-03-06 Wiring forming method for semiconductor device and semiconductor device

Publications (2)

Publication Number Publication Date
DE69832380D1 DE69832380D1 (de) 2005-12-22
DE69832380T2 true DE69832380T2 (de) 2006-08-03

Family

ID=12975034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69832380T Expired - Lifetime DE69832380T2 (de) 1997-03-10 1998-03-06 Herstellungsmethode für die verdrahtung von halbleiteranordnungen

Country Status (8)

Country Link
US (2) US6384484B1 (de)
EP (2) EP1533837A1 (de)
JP (1) JP4297292B2 (de)
KR (1) KR20000076081A (de)
CN (1) CN1250545A (de)
AU (1) AU6120898A (de)
DE (1) DE69832380T2 (de)
WO (1) WO1998040910A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694594B2 (ja) * 1998-09-03 2005-09-14 株式会社荏原製作所 微細孔および／または微細溝を有する基材の孔埋めめっき方法
US6610126B2 (en) 2001-06-06 2003-08-26 Donaldson Company, Inc. Filter element having sealing members and methods
KR100440471B1 (ko) * 2002-10-02 2004-07-14 아남반도체 주식회사 반도체 소자 제조 방법
US7238610B2 (en) 2003-03-31 2007-07-03 Intel Corporation Method and apparatus for selective deposition
US20080261400A1 (en) * 2005-12-21 2008-10-23 Asahi Glass Company, Limited Polishing composition, polishing method, and method for forming copper wiring for semiconductor integrated circuit
WO2007112768A1 (en) * 2006-03-30 2007-10-11 Freescale Semiconductor, Inc. Process for filling recessed features in a dielectric substrate
CN100419514C (zh) * 2006-10-13 2008-09-17 友达光电股份有限公司 液晶显示器用基板的制作方法
DE102006062189B4 (de) 2006-12-22 2009-03-19 Dr. Mirtsch Gmbh Verfahren zum Herstellen einer strukturierten Materialbahn für das Durchströmen von fluiden Medien, strukturierte Materialbahn und Verwendung derselben
US8764961B2 (en) 2008-01-15 2014-07-01 Applied Materials, Inc. Cu surface plasma treatment to improve gapfill window
JP5498751B2 (ja) * 2009-10-05 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011096705A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd 基板製造方法及び基板
CN103219278A (zh) * 2012-01-19 2013-07-24 刘胜 硅圆片通孔金属填充工艺
DE102013002213B4 (de) 2013-02-07 2016-06-02 Dr. Mirtsch Gmbh Verfahren zum Herstellen einer strukturierten Materialbahn aus gewirkten, gestrickten oder gewebten Fäden und Verwendung derselben

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1175667A (en) * 1966-04-07 1969-12-23 Associated Semiconductor Mft Improvements in the Electrodeposition of Metals using a Composite Mask
SE446751B (sv) * 1974-02-19 1986-10-06 Western Electric Co Forfarande for selektiv elektropletering av mjukt guld pa ett edelmetallomrade
JPS59205735A (ja) * 1983-05-09 1984-11-21 Nec Corp 半導体装置の製造方法
US4988412A (en) 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
US5188723A (en) * 1992-04-13 1993-02-23 Micron Technology, Inc. Selective electro-deposition and circuit patterning technique
JPH0799199A (ja) * 1993-06-03 1995-04-11 Nec Corp 半導体装置の製造方法
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
US5602423A (en) * 1994-11-01 1997-02-11 Texas Instruments Incorporated Damascene conductors with embedded pillars
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect

Also Published As

Publication number Publication date
CN1250545A (zh) 2000-04-12
WO1998040910A1 (en) 1998-09-17
EP0984485B1 (de) 2005-11-16
US20020105090A1 (en) 2002-08-08
EP0984485A4 (de) 2001-05-23
EP1533837A1 (de) 2005-05-25
US6384484B1 (en) 2002-05-07
AU6120898A (en) 1998-09-29
KR20000076081A (ko) 2000-12-26
DE69832380D1 (de) 2005-12-22
US6541379B2 (en) 2003-04-01
EP0984485A1 (de) 2000-03-08
JP4297292B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
DE4292563C1 (de) Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung
DE60030976T2 (de) Kupfermetallisierung für verbindungen in integrierten schaltungen
DE69832380T2 (de) Herstellungsmethode für die verdrahtung von halbleiteranordnungen
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE10318921A1 (de) Halbleitereinrichtung und Herstellungsverfahren dafür sowie Beschichtungslösung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE19723062C2 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE2507102A1 (de) Matrize zum herstellen von mehrfachkopien
DE69829716T2 (de) Verfahren zum Ausbilden eingebetteter Kupferzwischenverbindungen und eingebettete Kupferzwischenverbindungsstruktur
DE102015219012A1 (de) Halbleiterstruktur, die eine Schicht aus einem ersten Metall zwischen einer Diffusionsbarrierenschicht und einem zweiten Metall umfasst und Verfahren für ihre Herstellung
DE10103340A1 (de) Verfahren zum Wachsen von Kohlenstoff-Nanoröhren oberhalb einer elektrisch zu kontaktierenden Unterlage sowie Bauelement
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
DE102004039803A1 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
DE1589076A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
EP0249834A2 (de) Herstellung von Feinstrukturen für die Halbleiterkontaktierung
DE69837251T2 (de) Elektrochemische Abscheidung von Metallen in Halbleiteranordnungen
DE19958202C2 (de) Verfahren zur Herstellung einer Metallschicht mit einer vorgegebenen Dicke
DE19829152A1 (de) Doppeltes Damaszierverfahren
DE2045304A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper

Legal Events

Date Code Title Description
8364 No opposition during term of opposition