DE60030976T2 - Kupfermetallisierung für verbindungen in integrierten schaltungen - Google Patents

Kupfermetallisierung für verbindungen in integrierten schaltungen Download PDF

Info

Publication number
DE60030976T2
DE60030976T2 DE60030976T DE60030976T DE60030976T2 DE 60030976 T2 DE60030976 T2 DE 60030976T2 DE 60030976 T DE60030976 T DE 60030976T DE 60030976 T DE60030976 T DE 60030976T DE 60030976 T2 DE60030976 T2 DE 60030976T2
Authority
DE
Germany
Prior art keywords
copper
tantalum
layer
trench
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60030976T
Other languages
English (en)
Other versions
DE60030976D1 (de
Inventor
D. Mark Fishkill HOINKIS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE60030976D1 publication Critical patent/DE60030976D1/de
Publication of DE60030976T2 publication Critical patent/DE60030976T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

  • Bereich der Erfindung
  • Diese Erfindung betrifft integrierte Schaltungsvorrichtungen und genauer eine Technologie für das Verbinden von diskreten Schaltungskomponenten einer Schaltung zum Bilden einer integrierten Schaltung.
  • Hintergrund der Erfindung
  • Da integrierte Schaltungen dichter werden, indem die Schaltungskomponenten kleiner gestaltet werden und sie enger aneinandergepackt werden, wird es vermehrt wichtig, die Schaltungskomponenten mittels Leitern mit einem Widerstand, der so gering ist wie praktisch möglich, zu einer integrierten Schaltung zu verbinden. Zu diesem Zweck besteht aufgrund sowohl der günstigen elektrischen Eigenschaften als auch der relativ geringen Kosten ein gesteigertes Interesse an der Verwendung von Kupfer als Material der Wahl zum Liefern solcher Verbindungen. Kupfer hat das besondere Interesse bestätigt, wenn es als Metall des rückwärtigen Endes der Leitung verwendet wird, um die letzte Metallverbindung zu liefern, insbesondere als Teil eines einfachen oder doppelten Damaszener-Verfahrens, bei dem ein Muster von Gräben in eine Isolationsschicht geformt wird. Das Muster der Gräben wird anschließend überfüllt, indem eine Kupferschicht über der Oberfläche der Isolierschicht abgeschieden wird, und das Kupfer wird anschließend von der Schicht entfernt, außer dort, wo es das Muster ausgefüllt hat. Das Entfernen wird typischerweise durch chemisch-mechanisches Polieren (CMP) durchgeführt. Allgemein ist es notwendig, aufgrund von räumlichen Betrachtungen mit Grabenmustern zu arbeiten, die relativ enge Linien aufweisen. Um eine hohe Leitfähigkeit (geringer Widerstand) im Hinblick auf die Verwendung von Gräben geringer Breite zu erzielen, ist es wünschenswert, die Gräben relativ tief zu machen.
  • Die derzeit bevorzugte Technologie für das Füllen von Gräben einer Breite von zwischen 0,15 und 0,25 μm und einer Tiefe von etwa 0,3 bis 0,4 μm mit Kupfer erfordert eine Abfolge von Schritten. Diese umfassen zunächst das Bedampfen (physikalische Dampfablagerung) einer Grenzklebstoffmantelschicht über den Wänden der zu füllende Graben, anschließendes Bedampfen einer Keimschicht aus Kupfer darauf, und schließlich das Vervollständigen des Füllvorgangs durch Galvanisierung von Kupfer. Die derartige Technologie hat sich jedoch für im Wesentlichen vollständige Kupferfüllungen von Gräben mit Seitenverhältnissen von größer als fünf oder sechs als relativ ineffektiv erwiesen.
  • Die Bezeichnung "Graben" wird hier verwendet, um sowohl eine ausgedehnte Ausnehmung als auch ein lokalisiertes Durchtrittsloch in einem Bereich zu beschreiben, der sich vom Boden der Ausnehmung zu einer örtlich begrenzten Verbindung mit einem darunter liegenden leitenden Bereich, beispielsweise einem Bereich des Halbleiterchips oder einer anderen leitenden Leitungsbahn, erstreckt.
  • Die vorliegende Erfindung will eine Technologie bereitstellen, die eine ausreichende Kupferfüllung von Gräben mit Seitenverhältnissen, die deutlich höher als 5 oder 6, beispielsweise 10 oder 12, sind, erzielen kann.
  • Ein weiteres Problem bei Kupfer ist die Frage der Verlässlichkeit. Insbesondere ist es wichtig, dass die Leitfähigkeit der Kupferfüllung über lange Anwendungszeiträume relativ konstant bleibt und nicht unter einem Nachteil leidet, der als "Belastungsmigration" bezeichnet wird, welches zu einer Veränderung, üblicherweise einer Erhöhung, des Widerstands der Füllung führt. Wiederum ist in der derzeitigen Technologie immer noch Raum für eine Verbesserung in dieser Hinsicht. Die vorliegende Erfindung verbessert als ein weiteres Merkmal die Verlässlichkeit insbesondere unter Reduzierung der Belastungsmigration.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung will eine Technologie für das Füllen von Gräben mit hohen Seitenverhältnissen mit Kupfer bereitstellen, die sowohl die Füllung der Gräben als auch ihre Verlässlichkeit verbessert, und die insbesondere die Belastungsmigration der Kupferfüllung reduziert.
  • Zu diesem Zweck basiert die Erfindung unter einem Gesichtspunkt auf der Entdeckung, dass eine besondere vorläufige Behandlung des Substrats, um einen Grenzklebstoffmantel über den Wänden des Grabens vor jeglicher Abscheidung von Kupfer bildet, hilfreich bei der Verbesserung der Zuverlässigkeit ist, insbesondere für die Reduzierung des Belastungsmigrations-Effekts. Insbesondere sollte dieser Mantel eine Schicht von Titannitrid aufweisen, das vorteilhafterweise mittels chemischer Dampfablagerung (CVD) in einer Dicke von zwischen etwa 2,5 und 20 nm abgelagert ist. Zusätzlich kann der Mantel entweder unterhalb und/oder oberhalb dieser Titannitrid-Schicht eine tantalreiche Schicht entweder aus Tantal oder aus Tantalnitrid aufweisen, die durch physikalische Dampfablagerung (PVD), vorteilhafterweise unter Verwendung einer ionisierten PVD-Quelle, abgelagert wird.
  • Unter einem weiteren Gesichtspunkt betrifft die Erfindung eine Ablagerungsfolge, die zu einer vollständigeren Kupferfüllung eines Grabens mit hohen Seitenverhältnissen führt, die durch die üblichen Fülltechniken des Standes der Technik nicht zufrieden stellend gefüllt würde.
  • Vor allem habe ich herausgefunden, dass der beste Kupfer-Füllungsprozess für Gräben mit einer Breite unterhalb von 1 μm, beispielsweise weniger als 0,2 μm, bei Seitenverhältnis sen von über 5 oder 6, etwa zwischen 10 und 12, die Ablagerung einer Kupferkeimschicht mit einer Dicke von weniger als etwa 100 nm und vorteilhafterweise zwischen etwa 40 und 50 nm mittels CVD beinhaltet. Dem geht vorzugsweise eine Flash-Ablagerung von Kupfer, insbesondere mittels Aufdampfung oder physikalischer Dampfablagerung, einer Schicht mit einer Dicke von ebenfalls weniger als etwa 100 nm und vorteilhafterweise zwischen etwa 40 und 50 nm voraus. Es hat sich herausgestellt, dass der vorläufige PVD-Schritt bei der Keimbildung des späteren CVD-Kupferfilms hilft. Die anfängliche PVD-Flash-Ablagerung muss keinen kontinuierlichen Film über den Wänden des Grabens bilden, um hilfreich zu sein. Der Rest der Füllung für den Graben kann anschließend durch Galvanisieren des Kupfers auf übliche Weise geliefert werden, beispielsweise unter Verwendung eines Galvanisierungsbads mit Kupfersulfat (CuSO4) und Schwefelsäure (H2SO4).
  • Unter einem Gesichtspunkt ist die vorliegende Erfindung auf ein Verfahren für die Ablagerung von Kupfer in einem Graben gerichtet, das die Schritte aufweist, zunächst die Wände des Grabens mit einem Mantel zu beschichten, die eine Schicht von Titannitrid mit einer Dicke von zwischen etwa 2,5 und 20 nm aufweist, die durch chemische Dampfablagerung abgelagert wird, und anschließend Kupfer abzulagern, um den Graben zu füllen. Der Mantel kann optional eine tantalreiche Schicht aufweisen.
  • Unter einem anderen Gesichtspunkt ist die vorliegende Erfindung auf ein Verfahren für die Ablagerung von Kupfer in einem Graben zum Füllen des Grabens gerichtet, das die Schritte aufweist, zunächst mittels chemischer Dampfablagerung auf den Wänden des Grabens eine Keimschicht von Kupfer mit einer Dicke von zwischen etwa 20 und 100 nm abzulagern und anschließend den Graben durch Galvanisierung von Kupfer zu füllen.
  • Aus einem spezielleren Gesichtspunkt heraus ist die vorliegende Erfindung auf ein Verfahren zum Füllen eines Grabens in einer Isolierschicht über einem Siliziumsubstrat gerichtet, um Verbindungen mit geringem Widerstand zu bilden. Das Verfahren weist folgende Schritte auf: Bilden eines Mantels mit einer Schicht von Titannitrid über der Oberfläche des Grabens; Bilden eines keimbildenden Films über dem Mantel, indem eine Flash-Schicht von Kupfer aufgedampft wird; Bilden einer Keimschicht von Kupfer über dem keimbildenden Film durch chemische Dampfablagerung, und anschließendes Füllen des Grabens durch Galvanisierung von Kupfer.
  • Die Erfindung wird aus der nachfolgenden detaillierten Beschreibung besser verständlich.
  • Detaillierte Beschreibung
  • Wie oben erörtert, war es in der Vergangenheit übliche Praxis, das Verfahren des Füllens eines engen Grabens für die Verbindung von Komponenten der integrierten Schaltung mit Kupfer damit zu beginnen, die Wände des Grabens mit einer Grenzklebeschicht zu überziehen, allgemein aus Tantal und/oder Tantalnitrid. In einer Form kann der neuartige Kupferfüllungsprozess gemäß der Erfindung optional ohne die übliche Grenzklebemantelschicht angewendet werden, die normalerweise anfänglich abgelagert wird, um die passenden Eigenschaften von Kupfer gegenüber den Materialien, typischerweise eine der verschiedenen Siliziumverbindungen, die die Isolationsschicht bilden, in der der Graben ausgebildet ist, und gegenüber dotiertem Silizium oder einem anderen Leiter, auf dem Kupfer eine ohmsche Verbindung mit geringem widerstand bilden soll, zu verstärken.
  • Ich habe jedoch für die Verwendung als Mantelschicht in Verbindung mit dem Problem der Belastungsmigration insbesondere die folgende Gruppe von fünf zur Auswahl stehenden Möglichkeiten ermittelt: CVD TiN; CVD TiN/PVD Ta; PVD Ta/CVD TiN/PVD Ta; PVD TaN/PVD Ta und PVD Ta. Wie erwähnt weisen einige dieser Schichten mehrere Filme auf, die üblicherweise sowohl durch chemische Dampfablagerung als auch physikalische Dampfablagerung erzeugte Filme umfassen. Allgemein waren diese Schichten auf eine Gesamtdicke von weniger als 50 nm an den Seitenwänden des Grabens begrenzt, und zwar 0,4 μm unter der Oberfläche eines Grabens gemessen, die weniger als 0,2 μm breit war. Typischerweise waren einzelne Filme auf eine Dicke zwischen etwa 5 und 40 nm begrenzt.
  • Vor allem wurde herausgefunden, dass für die Reduzierung der Belastungsmigration der Einschluss eines Films mit durch chemische Dampfablagerung (CVD) aufgebrachtem TiN (Titannitrid) in der Mantelschicht wichtig war. Bessere Ergebnisse wurden erhalten, wenn außerdem ein mittels ionisierter physikalischer Dampfablagerung (I-PVD) aufgebrachter tantalreicher Film beinhaltet war. Die besten Ergebnisse wurden erhalten, wenn zunächst ein tantalreicher Film mittels I-PVD abgelagert wurde, wiederum gefolgt durch CVD TiN- und tantalreiche I-PVD-Filme. Vorteilhafterweise sollte jeder dieser Ablagerungen ein üblicher Entgasungs- und Bedampfungsreinigungsschritt vorausgehen. Die gesamte Dicke der Keimmantelschicht beträgt vorzugsweise weniger als 50 nm, und das Verfahren sollte Ablagerungstemperaturen von höher als etwa 500°C vermeiden, um nicht die Eigenschaften der integrierten Schaltung zu beeinflussen.
  • Der tantalreiche Film kann entweder ein Film aus Tantal und/oder ein Film aus Tantalnitrid sein. Wenn er vorhanden ist, sollte jeder typischerweise auch im Bereich von zwischen 5 und 40 nm dick sein.
  • Nachdem der Mantel ausgebildet ist, kann man mit der Kupferfüllung fortfahren. Gemäß einem anderen Merkmal der Erfindung, das sich auf das verbesserte Füllen mit Kupfer, insbesondere von Gräben mit Seitenverhältnissen von zwischen 8 und 12, bezieht, weist die Kupferfüllungsabfolge die chemische Dampfablagerung einer Kupferkeimschicht auf, der vorzugsweise eine physikalische Dampfablagerung einer Flash-Kupferschicht vorangeht, um die Keimbildung der nachfolgenden CVD-Kupferkeimschicht zu unterstützen. Sowohl die Kupfer-Flashschicht als auch die Kupferkeimschicht sind dünn, vorzugsweise jeweils weniger als 100 nm. Das Füllen wird anschließend vervollständig durch übliches Kupfergalvanisieren. Allgemein wird die Galvanisierung mit einem Kupfersulfat- und Schwefelsäurebad durchgeführt, aber jedes andere vergleichbare Bad erscheint möglich. Allgemein wird die Galvanisierung verwendet, um die Gräben zu überfüllen und der überstehende Rest außerhalb des Grabens wird durch Planarisierung der Oberfläche durch chemisch-mechanisches Polieren entfernt, wie es beim Damaszener-Verfahren typisch ist.

Claims (15)

  1. Verfahren für die Ablagerung von Kupfer in einem Graben mit den Schritten, zunächst die Wände des Grabens mit einem Mantel zu beschichten, der eine Schicht aus Titannitrid mit einer Dicke von zwischen etwa 2,5 und 20 nm aufweist, die durch chemische Dampfablagerung abgelagert wird, und anschließend das Kupfer abzulagern, um den Graben zu füllen, wobei das Kupfer zum Füllen des Grabens abgelagert wird, indem zunächst mittels chemischer Dampfablagerung eine Keimschicht von Kupfer mit einer Dicke von weniger als etwa 100 nm abgelagert wird, und das Füllen durch Kupfergalvanisierung vervollständigt wird.
  2. Verfahren nach Anspruch 1, bei dem der Mantel wenigstens eine tantalreiche Schicht aufweist.
  3. Verfahren nach Anspruch 2, bei dem die tantalreiche Schicht aus der Gruppe ausgewählt ist, die Tantal und Tantalnitrid umfasst.
  4. Verfahren nach Anspruch 3, bei dem die tantalreiche Schicht eine Dicke von zwischen etwa 5 und 40 nm aufweist.
  5. Verfahren zum Füllen eines Grabens in einer Isolierschicht über einem Siliziumsubstrat zum Bilden einer Verbindung mit geringem Widerstand, mit folgenden Schritten: Ausbilden eines Mantels einschließlich einer Schicht von Titannitrid über der Oberfläche des Grabens; Ausbilden eines keimbildenden Films über dem Mantel, indem eine Flash-Schicht von Kupfer aufgedampft wird; Ausbilden einer Keimschicht von Kupfer über dem keimbildenden Film durch chemische Dampfablagerung; und anschließendes Füllen des Grabens durch Kupfergalvanisierung.
  6. Verfahren nach Anspruch 5, bei dem der Graben überfüllt wird und das überstehende Kupfer durch chemisch-mechanisches Polieren entfernt wird.
  7. Verfahren nach Anspruch 5, bei dem ein Mantel wenigstens eine tantalreiche Schicht aufweist.
  8. Verfahren nach Anspruch 7, bei dem die tantalreiche Schicht aus der Gruppe ausgewählt wird, die Tantal und Tantalnitrid umfasst.
  9. Verfahren nach Anspruch 8, bei dem der Mantel eine Dicke von weniger als etwa 50 nm aufweist.
  10. Verfahren nach Anspruch 9, bei dem jede tantalreiche Schicht eine Dicke von zwischen etwa 5 und 40 nm aufweist.
  11. Verfahren nach Anspruch 5, bei dem die keimbildende Kupferschicht und die Kupferkeimschicht jeweils eine Dicke von zwischen etwa 40 und 50 nm aufweist.
  12. Verfahren nach Anspruch 11, bei dem das Kupfer aus einem Bad von Kupfersulfat und Schwefelsäure galvanisiert wird.
  13. Verfahren nach Anspruch 11, bei dem die Gräben überfüllt werden und das überstehende Kupfer durch chemisch-mechanisches Polieren entfernt wird.
  14. Verfahren nach Anspruch 11, bei dem der Mantel eine tantalreiche Schicht aufweist, die aus der Gruppe ausgewählt wird, die Tantal und Tantalnitrid umfasst.
  15. Verfahren nach Anspruch 14, bei dem der Mantel eine Dicke von weniger als 50 nm aufweist.
DE60030976T 1999-05-19 2000-04-18 Kupfermetallisierung für verbindungen in integrierten schaltungen Expired - Lifetime DE60030976T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US315091 1999-05-19
US09/315,091 US6146517A (en) 1999-05-19 1999-05-19 Integrated circuits with copper metallization for interconnections
PCT/US2000/011065 WO2000070924A1 (en) 1999-05-19 2000-04-18 Integrated circuits with copper matallization for interconnections

Publications (2)

Publication Number Publication Date
DE60030976D1 DE60030976D1 (de) 2006-11-09
DE60030976T2 true DE60030976T2 (de) 2007-05-03

Family

ID=23222852

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60030976T Expired - Lifetime DE60030976T2 (de) 1999-05-19 2000-04-18 Kupfermetallisierung für verbindungen in integrierten schaltungen
DE60037692T Expired - Lifetime DE60037692T2 (de) 1999-05-19 2000-04-18 Kupfermetallisierung für Verbindungen in integrierten Schaltungen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60037692T Expired - Lifetime DE60037692T2 (de) 1999-05-19 2000-04-18 Kupfermetallisierung für Verbindungen in integrierten Schaltungen

Country Status (7)

Country Link
US (1) US6146517A (de)
EP (2) EP1605736B1 (de)
JP (1) JP2003500841A (de)
KR (1) KR20020007409A (de)
DE (2) DE60030976T2 (de)
TW (1) TW463350B (de)
WO (1) WO2000070924A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459372B2 (ja) * 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
JP3998373B2 (ja) * 1999-07-01 2007-10-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6328871B1 (en) * 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US6331237B1 (en) * 1999-09-01 2001-12-18 International Business Machines Corporation Method of improving contact reliability for electroplating
US6610596B1 (en) * 1999-09-15 2003-08-26 Samsung Electronics Co., Ltd. Method of forming metal interconnection using plating and semiconductor device manufactured by the method
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US10047430B2 (en) 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6562715B1 (en) * 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
US6383929B1 (en) * 2001-01-11 2002-05-07 International Business Machines Corporation Copper vias in low-k technology
US6433379B1 (en) * 2001-02-06 2002-08-13 Advanced Micro Devices, Inc. Tantalum anodization for in-laid copper metallization capacitor
WO2002080244A2 (en) 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
JP2002343859A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
US6455413B1 (en) * 2001-06-27 2002-09-24 Advanced Micro Devices, Inc. Pre-fill CMP and electroplating method for integrated circuits
US7129161B2 (en) * 2001-07-19 2006-10-31 Trikon Holdings Limited Depositing a tantalum film
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US7504006B2 (en) * 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7189146B2 (en) * 2003-03-27 2007-03-13 Asm Nutool, Inc. Method for reduction of defects in wet processed layers
DE10351005B4 (de) * 2003-10-31 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582315A (en) * 1968-03-22 1971-06-01 Lilly Co Eli Methods and compositions for inhibiting plant growth
US5163220A (en) * 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US5851913A (en) * 1996-06-05 1998-12-22 Advanced Micro Devices, Inc. Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
KR100226742B1 (ko) * 1996-12-24 1999-10-15 구본준 반도체 소자의 금속배선 형성 방법
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6077780A (en) * 1997-12-03 2000-06-20 Advanced Micro Devices, Inc. Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure
US6015749A (en) * 1998-05-04 2000-01-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6054378A (en) * 1998-06-25 2000-04-25 Vlsi Technology, Inc. Method for encapsulating a metal via in damascene
US6048790A (en) * 1998-07-10 2000-04-11 Advanced Micro Devices, Inc. Metalorganic decomposition deposition of thin conductive films on integrated circuits using reducing ambient
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure

Also Published As

Publication number Publication date
TW463350B (en) 2001-11-11
EP1605736A2 (de) 2005-12-14
EP1605736B1 (de) 2008-01-02
DE60030976D1 (de) 2006-11-09
EP1190607B1 (de) 2006-09-27
KR20020007409A (ko) 2002-01-26
WO2000070924A1 (en) 2000-11-23
EP1190607A1 (de) 2002-03-27
EP1605736A3 (de) 2006-12-20
JP2003500841A (ja) 2003-01-07
DE60037692D1 (de) 2008-02-14
US6146517A (en) 2000-11-14
DE60037692T2 (de) 2008-12-24

Similar Documents

Publication Publication Date Title
DE60030976T2 (de) Kupfermetallisierung für verbindungen in integrierten schaltungen
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE19700868C2 (de) Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil
DE10031626B4 (de) Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE10318921B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE102006001253B4 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102011054120B4 (de) Halbleiter-struktur und verfahren zu deren herstellung
DE112006001397T5 (de) Kohlenstoff-Nanoröhren-Verdrahtungskontakte
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102005020060A1 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE10153763B4 (de) Überwachung der Void-Bildung in einem Damascence-Prozess
DE102010028137A1 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
DE69832380T2 (de) Herstellungsmethode für die verdrahtung von halbleiteranordnungen
DE2123595A1 (de) Halbleiteranordnung
DE102004062472B4 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist

Legal Events

Date Code Title Description
8364 No opposition during term of opposition