KR0144913B1 - 반도체장치의 금속배선층 형성방법 - Google Patents

반도체장치의 금속배선층 형성방법

Info

Publication number
KR0144913B1
KR0144913B1 KR1019950004381A KR19950004381A KR0144913B1 KR 0144913 B1 KR0144913 B1 KR 0144913B1 KR 1019950004381 A KR1019950004381 A KR 1019950004381A KR 19950004381 A KR19950004381 A KR 19950004381A KR 0144913 B1 KR0144913 B1 KR 0144913B1
Authority
KR
South Korea
Prior art keywords
layer
forming
contact hole
aluminum
metal wiring
Prior art date
Application number
KR1019950004381A
Other languages
English (en)
Other versions
KR960035795A (ko
Inventor
박창수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950004381A priority Critical patent/KR0144913B1/ko
Priority to JP04297496A priority patent/JP3607398B2/ja
Priority to US08/610,442 priority patent/US5960320A/en
Publication of KR960035795A publication Critical patent/KR960035795A/ko
Application granted granted Critical
Publication of KR0144913B1 publication Critical patent/KR0144913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

신규한 반도체장치의 금속배선층 형성방법이 개시되어 있다. 그 위에 절연막이 형성되어 있는 반도체기판 상에 금속 배선 및 콘택홀이 형성될 부위를 정의한 다음, 결과물 상에 장벽층을 형성한다. 장벽층이 형성된 결과물 전면에 전자사이클로트론공명(ECR) 식각 및 SiH4플라즈마 처리를 연속으로 실시한다. 화학기상증착(CVD) 방법으로 금속배선 및 콘택홀 부위의 내부에만 알루미늄을 증착한 다음, 절연막의 표면에 존재하는 물질층들을 식각한다. ECR 식각에 의해 금속배선 및 콘택홀 부위의 측벽 표면을 매끄럽게함과 동시에 알루미늄의 핵생성 및 성장이 균일하고 빠르게 일어나도록 하고, SiH4플라즈마 처리에 의해 금속배선 부위 및 콘택홀 부위의 내부에만 CVD 알루미늄을 성장시킬 수 있다.

Description

반도체장치의 금속배선층 형성방법
제1a도 내지 제1e도는 종래방법에 의한 반도체장치의 금속배선층 형성방법을 설명하기 위한 단면도들.
제2a도 내지 제2g도는 본 발명에 의한 반도체장치의 금속배선층 형성방법을 설명하기 위한 단면도들.
제3a도 내지 제3d도는 각각, 질화티타늄(TiN)의 처리방법 및 하지막에 따른 화학기상증착(CVD) 알루미늄의 증착 특성을 나타내는 그래프들.
*도면의 주요부분에 대한 부호의 설명
10:실리콘기판 12:절연층
14:층간절연막 16:제1포토레지스트 패턴
18:제2포토레지스트 패턴 20:장벽층
22:박막의 실리콘층 21:텅스텐층
24:CVD 알루미늄 플러그 26:금속층
본 발명은 반도체장치의 금속배선중 형성방법에 관한 것으로, 특히 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 한다)알루미늄을 이용하여 금속 콘택홀의 매몰 및 금속배선층을 동시에 형성하는 반도체장치의 금속배선층 형성방법에 관한 것이다.
반도체장치의 배선구조가 다층화됨에 따라 콘택홀의 경우, 횡방향과 같은 비율로 종방향의 기하학적 사이즈를 축소하기가 어려워져서 어스펙트 비(aspect ratio)가 증대일로에 있다. 이에 따라, 기존의 금속배선층 형성방법을 사용하는 경우, 비평탄화, 불량한 단차 도포성(step coverage), 잔류성 금속 단락, 낮은 수율, 및 신뢰성의 열화등과 같은 문제점들이 발생하게 된다.
따라서, 최근에는 이러한 문제점들을 해결하기 위한 새로운 배선기술로서 금속 콘택홀의 매몰과 금속배선층을 동시에 형성하는 소위, 이중-물결무뉘(Dual Damascene) 기술을 사용하고 있다. 상기 이중-물결무뉘 기술에서는 블랭킷(blanket)-CVD 텅스텐(W)을 사용하는 것이 일반적이다.
제1a도 내지 제1e도는 종래의 이중-물결무뉘 기술에 의한 반도체장치의 금속배선층 형성방법을 설명하기 위한 단면도들이다.
제1a도를 참조하면, 소정의 단차물이 형성되어 있는 실리콘기판(10) 상에 절연층(12)을 형성한 후, 그 위에 층간절연막(14)으로서 산화막을 소정 두께로 증착한다. 이어서, 상기 결과물 상에 금속배선층을 형성하기 위한 제1포토레지스트 패턴(16)을 음각으로 형성한 후, 이를 마스크로 사용하여 상기 층간절연막(14)을 식각한다.
제1b도를 참조하면, 상기 제1포토레지스트 패턴(16)을 제거한 후, 결과물 상에 콘택홀을 형성하기 위한 제2포토레지스트 패턴(18)을 음각으로 형성한다. 이어서, 상기 제2포토레지스트 패턴(18)을 마스크로 사용하여 층간절연막(14) 및 절연층(12)을 식각한다.
제1c도를 참조하면, 상기 제2포토레지스트 페턴(18)을 식각한 후, 결과물 상에 티타늄(Ti) 및 질화티타늄(TiN)을 스퍼터링 방법 또는 CVD 방법으로 차례로 증착하여 오믹층(ohmic layer)(도시되지 않음) 및 장벽층(20)을 형성한다.
제1d도를 참조하면, 상기 장벽층(20)이 형성된 결과물 상에 텅스텐을 CVD 방법에 의해 블랫킹으로 증착하여 텅스텐층(21)을 형성한다.
제1e도를 참조하면, 상기 층간절연막(14) 상부의 텅스텐층(21)을 화학기계폴리싱(Chemical Mechanical Polishing; 이하 CMP라 한다) 방법으로 식각함으로써, 금속 콘택홀의 내부만을 텅스텐으로 매몰시킴과 동시에 텅스텐 배선을 형성한다.
상술한 종래의 이중-물결무뉘 기술에 의한 금속배선층 형성방법에 의하면 다음과 같은 문제점들이 발생한다.
첫째, 금속 플러그로 사용되는 텅스텐의 비저항이 알루미늄보다 높기 때문에(알루미늄의 비저항은 2.7~3.3μΩ-cm이고 텅스텐의 비저항은 5~6μΩ-cm이다) 금속 배선의 속도가 지연된다.
둘째, 텅스텐은 원주형(columnar) 구조로 성장하기 때문에 콘택홀의 내부에 부정합에 따른 홈(seam)이 형성된다. 따라서, 후속의 CMP 공정을 진행할 때 상기 홈 부위에서 식각률이 빨라져서 V-형태의 밸리(valley)가 텅스텐 배선의 중심부에 존재하게 된다(제1d도 및 제1e도 참조).
셋째, 텅스텐의 경도(hardness)가 알루미늄의 경도보다 크며 상기 텅스텐을 수천Å 두께로 증착하기 때문에, CMP 방법으로 식각할 때 알루미늄에 비해 공정 소요시간이 길어지게 된다.
한편, 본 출원인(발명자: 박 창수)은 선택적(selective) CVD 알루미늄을 사용하여 금속배선층과 콘택홀의 매몰을 동시에 형성하는 방법을 발명하여 한국특허 출원번호 제94-21084호로 출원한 바 있으며, 현재 한국특허청에 계속중이다. 상기 선택적 CVD-알루미늄에 의한 금속배선층 형성방법에 의하면, 콘택홀을 형성한 후 장벽층을 증착한 상태에서 SiH4플라즈마 처리를 실시함으로써 콘택홀 내부에만 알루미늄 플러그를 형성할 수 있다. 그러나, 반도체장치의 집적도가 증가함에 따라 배선 폭 및 배선간의 간격이 급격히 좁아지게 되어 통상의 사진식각 공정으로는 수직 프로파일을 얻기가 힘들기 때문에, 상기한 선택적 CVD 알루미늄 방법을 사용하더라도 금속이 없는 노출부위에서 산란된 식각소스 가스들에 의해 배선의 측벽 부분이 식각되어 금속배선층의 신뢰성이 저하되는 문제가 발생한다.
따라서, 본 발명의 목적은 상술한 종래방법의 문제점들을 해결할 수 있는 반도체장치의 금속배선층 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 그 위에 절연막이 형성되어 있는 반도체기판 상에 금속배선층을 형성하는 방법에 있어서, 상기 절연막에 금속 배선 및 콘택홀이 형성될 부위를 정의하는 단계; 상기 결과물 상에 장벽층을 형성하는 단계; 상기 장벽층이 형성된 결과물 전면에 전자사이클로트론공명(Electron Cyclotron Resonance; 이하 ECR:이라 한다) 식각 및 SiH4플라즈마 처리를 연속적으로 실시하는 단계; 화학기상증착(CVD) 방법으로 상기 금속배선 부위 및 콘택홀 부위의 내부에만 알루미늄을 증착하는 단계; 및 상기 절연막의 표면에 존재하는 물질층들을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법을 제공한다.
상기 장벽층을 형성하는 단계 전에, 상기 금속배선 부위 및 콘택홀 부위가 정의된 결과물 상에 오믹층 및 장벽 금속층을 차례로 형성하는 단계를 더 구비할 수 있다.
상기 ECR 식각은 아르곤(Ar) 가스, 수소(H2) 가스, 또는 아르곤과 수소의 혼합가스의 어느 하나를 사용하여 실시할 수 있으며, 아르곤 가스를 사용한 ECR 식각은 -70volt의 바이어스 및 1000kW, 2.45GHz 마이크로웨이브 전력을 사용하여 60초 이내로 실시하는 것이 바람직하다. 상기 SiH4플라즈마 처리는 350℃의 기판 온도 및 100Watt의 전력 조건에서 실시하는 것이 바람직하다.
상기 알루미늄은 대기압보다 낮은 압력을 사용하는 화학기상증착설비에서 증착하며, 상기 화학기상증착 설비에서 전체 압력을 1torr 이하로 유지하는 것이 바람직하다. 상기 알루미늄은 350℃ 이하의 온도에서 증착하는 것이 바람직하다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 그 위에 절연막이 형성되어 있는 반도체기판 상에 금속배선층을 형성하는 방법에 있어서, 상기 절연막에 금속 배선 및 콘택홀이 형성될 부위를 정의하는 단계; 상기 결과물 상에 장멱층을 형성하는 단계; 상기 장벽층이 형성된 결과물 전면에 ECR 식각 및 SiH4플라즈마 처리를 연속적으로 실시하는 단계; CVD 방법으로 상기 금속배선 부위 및 콘택홀 부위의 내부에만 알루미늄을 증착하는 단계; 상기 알루미늄이 증착된 결과물 상에 물리증착 방법으로 금속층을 형성하는 단계; 상기 금속층이 형성된 결과물 전면에 열처리를 실시하는 단계; 및 상기 절연막의 표면에 존재하는 물질층들을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법을 제공할 수 있다.
상기 열처리는, 상기 금속층을 형성한 후 대기노출 없이 연속으로 450℃~600℃의 온도에서 10분 이하로 실시하는 것이 바람직하다.
상기 금속층을 구성하는 물질로 구리(Gu), 티타늄(Ti), 팔라듐(Pd) 및 텅스텐(W)의 군에서 선택된 어느 하나를 사용하는 것이 바람직하다.
본 발명에 의하면, ECR 식각의 표면처리를 실시하여 금속배선 부위 및 콘택홀 부위의 측벽 전체에서 균일하게 알루미늄의 핵생성이 일어나도록 한 후, SiH4플라즈마 처리를 실시하여 금속배선 부위 및 콘택홀 부위를 제외한 나머지 영역 상에서 알루미늄이 성장되지 않도록 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
제2a도 내지 제2g도는 본 발명에 의한 반도체장치의 금속배선층 형성방법을 설명하기 위한 단면도들이다.
제2a도는 층간절연막(14) 및 금속배선 부위를 정의하는 단계를 도시한다. 소정의 단차 구조물이 형성되어 있는 실리콘기판(10) 상에 절연물질, 예컨대 산화물을 증착하여 절연층(12)을 형성한 후, 상기 결과물을 평탄화시키기 위해 절연물질, 예컨대 산화물을 두껍게 증착하여 층간절연막(14)을 형성한다. 이어서, 상기 층간절연막(14) 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 금속배선층을 형성하기 위한 제1포토레지스트 패턴(16)을 음각으로 형성한다. 다음에, 상기 제1포토레지스트 패턴(16)을 마스크로 사용하여 상기 층간절연막(14)을 식각함으로써 금속배선 부위를 정의한다.
제2b도는 콘택홀 부위를 정의하는 단계를 도시한다. 상기 제1포토레지스트 패턴(16)을 제거한 후, 결과물 상에 다시 포토레지스트를 도포하고 이를 노광 및 현상하여 콘택홀을 형성하기 위한 제2포토레지스트 패턴(18)을 음각으로 형성한다. 이어서, 상기 제2포토레지스트 패턴(18)을 마스크로 사용하여 층간절연막(14) 및 절연층(12)을 식각함으로써 콘택홀 부위를 정의한다.
제2c도는 장벽층(20)을 형성하는 단계를 도시한다. 상기 제2포토레지스트 패턴(18)을 제거한 후, 상기 정의된 금속배선 부위 및 콘택홀 부위를 예컨대, 황산(H2SO4) 및 희석된 HF 용액으로 세정하여 상기 부위들 바닥의 실리콘기판 상에 존재하는 유기물 및 자연산화막을 제거한다. 이어서, 상기 결과물 상에 티타늄(Ti) 및 질화티타늄(TiN)을 스퍼터링 방법 또는 CVD 방법으로 차례로 증착함으로써, 콘택저항을 감소시키기 위한 오믹층(도시되지 않음) 및 후속공정에서 형성될 플러그와 실리콘기판과의 계면에서의 상호 확산을 방지하기 위한 장벽층(barrier layer; 20)을 형성한다. 다음에, 상기 결과물을 로(furnace)에서 열처리하여 TiOxNy 형태의 강화된 장벽층을 형성한다.
제2d도는 ECR 식각 및 SiH4플라즈마 처리를 실시하는 단계를 도시한다. 고진공이 유지된 스퍼터 챔버(chamber) 또는 CVD 챔버에서 박막의 질화티타늄으로 이루어진 장벽층을 추가로 증착한 후, 상기 결과물을 직진성이 우수한 아르곤, 수소, 또는 아르곤과 수소의 혼합가스로 이루어진 ECR 플라즈마로 식각함으로써, 금속배선 부위 및 콘택홀 부위의 측벽에 존재하는 장벽층(20)의 표면을 매끄럽게함과 동시에 티타늄화된 질화티타늄 표면을 형성한다. 이때, 상기 ECR 식각을 아르곤 가스를 이용하여 진행할 경우, -70volt의 바이어스 및 1000kW, 2.45GHz의 마이크로웨이브 전력(microwave power) 조건에서 60초 이하로 식각을 실시한다.
일반적으로, 질화티타늄층 상에 CVD 알루미늄을 증착할 경우, 티타늄은 촉매적 기능을 갖고 있지만 상기 질화티타늄층의 표면 전체에 핵생성을 위한 티타늄이 균일하게 존재하지 않기 때문에 매우 거친 표면의 CVD 알루미늄이 성장하게 된다. 즉, 질화티타늄층의 표면에 존재하는 티타늄에 의해 CVD 알루미늄이 빠르게 성장하여 그 표면이 거칠어지기 때문에, 성장이 불균일하게 되어 금속배선 부위 및 콘택홀 부위 내에 보이드(void)가 형성될 수 있다. 따라서, 본 발명에서는 직진성이 우수한 ECR 식각처리로 금속배선 부위 및 콘택홀 부위의 측벽을 매끄럽게함과 동시에 그 표면을 티타늄이 풍부한 상태로 만들어줌으로써 상기 측벽 전체에서 균일하게 핵생성이 일어나도록 할 수 있다. 다음의 표 1은 ECR 식각 전후에 XPS를 사용하여 분석한 질화티타늄층 표면의 조성을 나타낸다.
상기 표 1을 참조하면, 질화티타늄의 증착후 아르곤 ECR 식각을 실시함에 따라 질화티타늄층의 표면에서 티타늄의 양이 상대적으로 증가함을 알 수 있다.
이어서, 상기 ECR 식각을 실시한 후 결과물을 대기노출 없이 연속적으로 SiH플라즈마에 수십초간 노출시킨다. 이때, 실리콘기판이 위치하는 서셉터(susceptor)의 온도를 350℃로 가열하고 100watt의 전력을 걸어준다. 상기 SiH플라즈마는 노출되는 면적이 넓은 표면에만 접촉되고 사이즈가 작은 금속배선 부위 및 콘택홀 부위의 측벽 및 바닥에는 접촉되지 않기 때문에, 상기 금속배선 부위 및 콘택홀 부위를 제외한 장벽층(20) 상에 박막의 실리콘층(22)이 형성된다.
제2e도는 CVD 알루미늄 플러그(24)를 형성하는 단계를 도시한다. 상기 SiH플라즈마 처리가 완료된 결과물을 고진공 상태가 유지되어 있는 CVD 알루미늄 증착 챔버에 넣은 다음, 320℃ 이하의 온도에서 수분이하의 시간동안 알루미늄 소스 기체, 예컨대 디메틸알루미늄 하이드라이드(Dimethyl Aluminum Hydride; DMAH) 또는 5%의 트리메틸 알루미늄(Trimethyl Alumiunm; TMA)을 함유하는 DMAH를 운반기체인 수소(H)와 함께 흘려준다. 그 결과, 상기 SiH플라즈마가 접촉되지 않은 금속배선 부위 및 콘택홀 부위의 측벽 및 바닥 위에 알루미늄이 성장하게 되어, 상기 금속배선 부위 및 콘택홀 부위의 내부에만 CVD 알루미늄 플러그(24)가 형성된다.
제2f도는 금속층(26)을 형성하는 단계를 도시한다. 상기 형성된 CVD 알루미늄은 단결정 크리스탈과 유사한 구조를 가지며, 금속배선만 존재하는 경우에도 금속배선 부위의 측벽을 질화티타늄 장벽층이 감싸고 있기 때문에 실리콘이나 구리(Cu)의 도핑 없이 순수한 알루미늄만으로 금속배선을 형성하더라도 우수한 신뢰성을 확보할 수 있다. 그러나, 필요하다면, 상기 CVD 알루미늄 플러그(24)가 형성된 결과물을 대기노출 없이 스퍼터 챔버로 이동시켜 100Å 두께 이하의 구리 박막을 증착하고, 450℃에서 5분 이하로 고온 열처리를 가하여 CVD 알루미늄 내로 구리 및 주변의 실리콘을 확산시킴으로써 Al-Si-Cu 합금의 금속층(26)을 형성할 수 있다.
제2g도는 상기 층간절연막(14) 상에 존재하는 물질층들, 즉 SiH플라즈마 처리에 의해 형성된 박막의 실리콘층(22) 및 금속층(26)을 CMP 방법으로 제거하는 단계를 도시한다.
제3a도 내지 제3d도는 각각, 질화티타늄(TiN)의 처리방법 및 하지막에 따른 화학기상증착(CVD) 알루미늄의 증착 특성을 나타내는 그래프들이다. 제3a도는 질화티타늄을 증착한 경우를, 제3b도는 상기 증착후 로에서 450℃, 30분의 열처리를 한 경우를, 제3c도는 상기 열처리후 350℃, 30초, 100W에서 SiH플라즈마 처리를 한 경우를, 제3d도는 (111) 방향의 단결정실리콘층의 경우를 나타낸다.
상기 제3a도 내지 제3d도에서 알 수 있듯이, CVD 알루미늄의 증착 온도를 240℃에서 320℃로 증가시키면, 질화티타늄층 상에서는 온도에 무관하게 CVD 알루미늄이 성장하는 반면(제3a도 참조), 단결정실리콘층 상에서는 일정온도 이상에서만 CVD 알루미늄의 성장이 관찰되었다(제3d도 참조). 그런, SiH4 플라즈마 처리를 한 경우에는, 320℃까지 CVD 알루미늄이 증착되지 않았으나 그 이상의 온도에서는 작은 입자(particle) 형태의 알루미늄이 성장함이 관찰되었다(제3c도 참조).
이상 상술한 바와 같이 본 발명에 의한 반도체장치의 금속배선층 형성방법에 의하면, ECR 식각의 표면처리를 실시하여 금속배선 부위 및 콘택홀 부위의 측벽 표면을 매끄럽게함과 동시에 알루미늄의 핵생성 및 성장이 균일하고 빠르게 일어나도록 한 후, SiH4 플라즈마 처리를 실시하여 금속배선 부위 및 콘택홀 부위를 제외한 나머지 영역 상에서 알루미늄이 성장되지 않도록 한다. 따라서, 보이드가 발생하지 않는 금속배선층을 형성할 수 있다.
또한, 통상적으로 금속을 선택적으로 증착하기 위해서는 마지막이 서로 다른 경우에만 가능하기 때문에, 종래의 이중-물결무뉘 기술에 의한 금속배선층 형성방법에 의하면, 질화티타늄 장벽층이 웨이퍼 전면에 증착되어 있는 상태에서 금속배선 부위 및 콘택홀 부위에만 선택적으로 텅스텐 플러그를 형성할 수 없다. 더욱이, 본 발명에 의하면, 상기 제1c도부터 제1f도 까지의 공정단계들을 CVD 및 스퍼터 설비가 함께 모듈화되어 있는 클러스터(cluster) 형태의 설비에서 연속적으로 진행할 수 있기 때문에(상기 설비는 현재 일반적으로 보급되어 있다), 1단계 또는 2단계 정도로 쓰루풋(throuput)의 지연없이 공정을 진행할 수 잇다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (11)

  1. 그 위에 절연막이 형성되어 있는 반도체기판 상에 금속배선층을 형성하는 방법에 있어서, 상기 절연막에 금속 배선 및 콘택홀이 형성될 부위를 정의하는 단계; 상기 결과물 상에 장벽층을 형성하는 단계; 상기 장벽층이 형성된 결과물 전면에 전자사이클로트론공명(ECR) 식각 및 SiH4플라즈마 처리를 연속으로 실시하는 단계; 화학기상증착(CVD) 방법으로 상기 금속배선 부위 및 콘택홀 부위의 내부에서만 알루미늄을 증착하는 단계; 및 상기 절연막의 표면에 존재하는 물질층들을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  2. 제1항에 있어서, 상기 장벽층을 형성하는 단계 전에, 상기 금속배선 부위 및 콘택홀 부위가 정의된 결과물 상에 오믹층 및 장벽 금속층을 차례로 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  3. 제1항에 있어서, 상기 ECR 식각을 아르곤(Ar) 가스, 수소(H2) 가스, 또는 아르곤과 수소의 혼합가스의 어느 하나를 사용하여 실시하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  4. 제3항에 있어서, 상기 아르곤 가스를 사용한 ECR 식각은 -70volt의 바이어스 및 1000kW, 2.4GHz 마이크로웨이브 전력을 사용하여 60초 이내로 실시하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  5. 제1항에 있어서, 상기 SiH4플라즈마 처리는 350℃의 기판 온도 및 100Watt의 전력 조건에서 실시하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  6. 제1항에 있어서, 상기 알루미늄은 대기압보다 낮은 압력을 사용하는 화학기상증착 설비에서 증착하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  7. 제6항에 있어서, 상기 화학기상증착 설비에서 전체 압력을 1torr 이하로 유지하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  8. 제1항에 있어서, 상기 알루미늄을 350℃ 이하의 온도에서 증착하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  9. 그 위에 절연막이 형성되어 있는 반도체기판 상에 금속배선층을 형성하는 방법에 있어서, 상기 절연막에 금속 배선 및 콘택홀이 형성될 부위를 정의하는 단계; 상기 결과물 상에 장벽층을 형성하는 단계; 상기 장벽층이 형성된 결과물 전면에 전자사이클로트론공명(ECR) 식각 및 SiH4플라즈마 처리를 연속으로 실시하는 단계; 화학기상증착(CVD) 방법으로 상기 금속배선 부위 및 콘택홀 부위의 내부에만 알루미늄을 증착하는 단계; 상기 알루미늄이 증착된 결과물 상에 물리증착 방법으로 금속층을 형성하는 단계; 상기 금속층이 형성된 결과물 전면에 열처리를 실시하는 단계; 및 상기 절연막의 표면에 존재하는 물질층들을 식각하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  10. 제9항에 있어서, 상기 열처리는, 상기 금속층을 형성한 후 대기노출 없이 연속적으로 450℃~600℃의 온도에서 10분 이하로 실시하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
  11. 제9항에 있어서, 상기 금속층을 구성하는 물질로 구리(Cu), 티타늄(Ti), 팔라듐(Pd) 및 텅스텐(W)의 군에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체장치의 금속배선층 형성방법.
KR1019950004381A 1995-03-03 1995-03-03 반도체장치의 금속배선층 형성방법 KR0144913B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950004381A KR0144913B1 (ko) 1995-03-03 1995-03-03 반도체장치의 금속배선층 형성방법
JP04297496A JP3607398B2 (ja) 1995-03-03 1996-02-29 半導体装置の金属配線層の形成方法
US08/610,442 US5960320A (en) 1995-03-03 1996-03-04 Metal wiring layer forming method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004381A KR0144913B1 (ko) 1995-03-03 1995-03-03 반도체장치의 금속배선층 형성방법

Publications (2)

Publication Number Publication Date
KR960035795A KR960035795A (ko) 1996-10-28
KR0144913B1 true KR0144913B1 (ko) 1998-08-17

Family

ID=19409186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004381A KR0144913B1 (ko) 1995-03-03 1995-03-03 반도체장치의 금속배선층 형성방법

Country Status (3)

Country Link
US (1) US5960320A (ko)
JP (1) JP3607398B2 (ko)
KR (1) KR0144913B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368320B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
DE19621855C2 (de) * 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
KR100414306B1 (ko) * 1996-12-30 2004-03-30 주식회사 하이닉스반도체 반도체장치의금속콘택방법
JP4297292B2 (ja) * 1997-03-10 2009-07-15 旭化成エレクトロニクス株式会社 半導体装置の配線形成方法及び半導体装置
KR100253385B1 (ko) * 1997-12-22 2000-05-01 김영환 반도체 소자의 배선형성 방법
JPH11220025A (ja) * 1998-02-03 1999-08-10 Rohm Co Ltd 半導体装置およびその製造方法
US6057230A (en) * 1998-09-17 2000-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dry etching procedure and recipe for patterning of thin film copper layers
TW439204B (en) * 1998-09-18 2001-06-07 Ibm Improved-reliability damascene interconnects and process of manufacture
US6207545B1 (en) * 1998-11-30 2001-03-27 Taiwan Semiconductor Manufacturing Corporation Method for forming a T-shaped plug having increased contact area
US6194307B1 (en) * 1999-04-26 2001-02-27 Taiwan Semiconductor Manufacturing Company Elimination of copper line damages for damascene process
KR100585063B1 (ko) * 1999-06-15 2006-05-30 삼성전자주식회사 선택적 전기도금공정을 이용한 금속층 형성방법
US6251770B1 (en) 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6103569A (en) * 1999-12-13 2000-08-15 Chartered Semiconductor Manufacturing Ltd. Method for planarizing local interconnects
US6274483B1 (en) 2000-01-18 2001-08-14 Taiwan Semiconductor Manufacturing Company Method to improve metal line adhesion by trench corner shape modification
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
KR100366633B1 (ko) * 2000-10-20 2003-01-09 삼성전자 주식회사 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법
JP2003124211A (ja) * 2001-09-28 2003-04-25 Agere Systems Inc エレクトロマイグレーションを減す構造及び方法
US6673718B1 (en) * 2002-11-27 2004-01-06 Samsung Electronics Co., Ltd. Methods for forming aluminum metal wirings
WO2004066383A1 (en) * 2003-01-20 2004-08-05 Systems On Silicon Manufacturing Company Pte Ltd Titanium underlayer for lines in semiconductor devices
JP2008141051A (ja) * 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
US7763987B2 (en) * 2007-02-27 2010-07-27 Qimonda Ag Integrated circuit and methods of manufacturing a contact arrangement and an interconnection arrangement
US8252679B2 (en) * 2010-02-10 2012-08-28 United Microelectronics Corp. Semiconductor process
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368320B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
JP3607398B2 (ja) 2005-01-05
JPH08250497A (ja) 1996-09-27
KR960035795A (ko) 1996-10-28
US5960320A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
KR0144913B1 (ko) 반도체장치의 금속배선층 형성방법
US6946401B2 (en) Plasma treatment for copper oxide reduction
US6803310B2 (en) Method for forming a plug metal layer
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6905965B2 (en) Reactive preclean prior to metallization for sub-quarter micron application
US7358612B2 (en) Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance
US7053002B2 (en) Plasma preclean with argon, helium, and hydrogen gases
US7045455B2 (en) Via electromigration improvement by changing the via bottom geometric profile
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
WO2000029642A1 (en) Removing oxides or other reducible contaminants from a substrate by plasma treatment
KR20010052610A (ko) 엑스-시츄 콘택 충진을 위한 플라즈마 처리
US6002176A (en) Differential copper deposition on integrated circuit surfaces
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JP2000058544A (ja) 半導体装置及びその製造方法
US7014887B1 (en) Sequential sputter and reactive precleans of vias and contacts
US7094681B2 (en) Semiconductor device fabrication method
US6355553B1 (en) Method of forming a metal plug in a contact hole
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
KR20010003614A (ko) 반도체 소자의 상감형 금속배선 형성방법
JP2000252357A (ja) 半導体装置の製造方法
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
US20070037381A1 (en) Method for fabricating Al metal line
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100370781B1 (ko) 반도체소자의금속배선제조방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee