DE69712302T2 - Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis - Google Patents

Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis

Info

Publication number
DE69712302T2
DE69712302T2 DE69712302T DE69712302T DE69712302T2 DE 69712302 T2 DE69712302 T2 DE 69712302T2 DE 69712302 T DE69712302 T DE 69712302T DE 69712302 T DE69712302 T DE 69712302T DE 69712302 T2 DE69712302 T2 DE 69712302T2
Authority
DE
Germany
Prior art keywords
integrated circuit
highly doped
doped region
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69712302T
Other languages
English (en)
Other versions
DE69712302D1 (de
Inventor
Richard A. Blanchard
Pierangelo Confalonieri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of DE69712302D1 publication Critical patent/DE69712302D1/de
Application granted granted Critical
Publication of DE69712302T2 publication Critical patent/DE69712302T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft den Entwurf integrierter Halbleiterschaltungen, insbesondere eine parallele Kondensator- und Diodenstruktur, welche in einem Bauelement zur Auswahl von Entwurfsoptionen bei einer integrierten Schaltung verwendet wird.
  • EP-A-0 685 887 offenbart ein Bauelement zur Auswahl von Entwurfsoptionen einer integrierten Schaltung.
  • Es ist bekannt, daß es während des Entwurfes einer komplexen integrierten Schaltung oft schwierig ist, im Voraus mit Gewißheit die am meisten vorteilhafte Schaltungskonfiguration oder die am meisten geeignete Komponente festzulegen, um eine bestimmte Funktion zu erzielen. Beispielsweise kann es schwierig wenn nicht sogar unmöglich sein, die beste Zeitkonstante für eine bestimmte Funktion oder den geeignetsten Einschaltschwellenwert für eine bestimmte Schaltung oder den idealen Strom, den ein Stromgenerator zuführen soll, abzuschätzen. Ferner kann es auch nützlich sein, einen Abschnitt der integrierten Schaltung in mehreren verschiedenen Betriebsbedingungen zu testen, beispielsweise mit und ohne einem Netzwerk zum Korrigieren eines Parameters, um den Korrektureffekt auszuwerten, wie im Falle einer "Offset"-Annulierungsschaltung, dessen Ausschluß es erlauben würde, die Größe des "Offset" auszuwerten.
  • Es ist auch bekannt, daß es während des Entwurfes einer integrierten Schaltung günstig sein kann, die Wahl zwischen mehreren Varianten von Schaltungskonfigurationen und/oder Parametern offenzulassen, um die Herstellung von integrierten Schaltungen zu ermöglichen, deren allgemeine funktionelle Charakteristiken im wesentlichen identisch sind, welche allerdings geringfügig unterschiedliche Anwendungsanforderungen erfüllen.
  • Um daher die oben beschriebenen "Entwurfsoptionen" zu ermöglichen, ist es oft notwendig, im Entwurfsstadium modifizierbare Verbindungen oder wahlweise adressierbare Speicherzellen oder Register vorzusehen, welche ermöglichen, daß die Eingänge von zugehörigen Schaltungseinheiten modifiziert werden, so daß verschiedene Betriebszustände in Abhängigkeit der Zustände der zuvor erwähnten modifizierbaren Verbindungen oder der Speicherzellen oder Register eingenommen werden.
  • Die verschiedenen Optionen werden sodann getestet und diejenige, welche die funktionellen Charakteristiken aufweist, die den gewünschten am nächsten kommen, wird ausgewählt und die endgültige Topographie der integrierten Schaltung, welche in die Produktion umgesetzt wird, sodann festgelegt.
  • Die bekannten Techniken zum Erfüllen der Entwurfsanforderungen, wie sie vorstehend beschrieben sind, stellen den Einsatz von Anschlüssen des Bauelements bereit, durch welche eine Verbindung von Sicherungen innerhalb der integrierten Schaltung hergestellt werden kann. Diese können durch hohe Ströme durchschmolzen werden, welche zwischen geeigneten Anschlüssen der integrierten Schaltung, von EPROM Zellen, programmierbaren Registerzellen oder Masken unterschiedlicher Metallisierung für die verschiedenen Entwurfsoptionen angelegt werden. All diese Techniken, mit Ausnahme der letztgenannten, benötigen relativ große Flächen der integrierten Schaltung; insbesondere benötigt man bei Verwendung von Anschlüssen des Bauelements die Bildung von Kontakt-Pads, welche bekanntlich notwendigerweise große Dimensionen haben; Sicherungen benötigen breite Metallverbindungsstreifen, weil hohe Ströme zum Durchschmelzen notwendig sind, und sie sind außerdem unzuverlässig; zusätzlich zu dem Platz, den EPROM Zellen einnehmen, erfordern EPROM Zellen einen speziellen Herstellungsprozeß. In jedem Fall ist es für all diese Techniken notwendig, Versuchssignale bereitzustellen, welche zur Steuerung der integrierten Schaltung zu den jeweiligen Punkten mittels geeigneter Metalleitungen geleitet werden müssen, welche ebenfalls sehr voluminös sind.
  • Einem Designer von integrierten Schaltungen ist bekannt, daß nach Festlegen der günstigsten Entwurfsoptionen eine Modifikation der Topographie der integrierten Schaltung zum Wiedergewinnen der für die Testkomponenten und/oder Verbindungen vorgesehenen Flächen oft nicht durchgeführt werden kann, und diese Flächen sind daher unvermeidbar verloren, was die Kompaktheit der endgültigen integrierten Struktur beeinträchtigt.
  • Was die Technik betrifft, welche unterschiedliche Metallisierungsmasken für verschiedene Optionen bereitstellt, d. h. Veränderungen der Maske für die Bildung der letzten Schicht von Verbindungen in der Folge von Schritten im Herstellungsprozeß, liegt das Problem nicht in der verbrauchten Fläche, weil in diesem Fall keine zusätzlichen Komponenten oder Verbindungen notwendig sind, sondern vielmehr in den Kosten und der für die Umsetzung benötigten Zeit. Tatsächlich entspricht jede zu testende Variante einer unterschiedlichen Maske, welche ihrerseits relativ kostspielig ist, und der Herstellung eines Satzes von Testchips, was eine sehr lange Wartezeit zur Auswertung des Tests mit sich bringt. Diese Technik ist daher nur geeignet, wenn die Anzahl von zu testenden Varianten sehr gering ist.
  • Ein Ziel der vorliegenden Erfindung ist es, ein Bauelement zur Auswahl zwischen Entwurfsoptionen bei einer integrierten Schaltung vorzuschlagen, welches zuverlässig ist, nahezu keinen Energieverbrauch hat, eine sehr geringe Fläche benötigt, keine zusätzlichen Masken oder Prozeßschritte erfordert und ohne Begrenzungen bezüglich der Anzahl von zu testenden Varianten verwendbar ist.
  • Ein weiteres Ziel der Erfindung ist es, eine Struktur mit einer Diode und einem Kondensator, die parallel geschaltet sind, bereitzustellen, welche in Standard-Bipolartechnologie sowie in CMOS-Technologie mit einer N- oder P-Wanne realisiert werden kann.
  • Eine integrierte Schaltung nach der vorliegenden Erfindung ist in Anspruch 1 angegeben.
  • Die Erfindung ist besser verständlich aus der nachfolgenden Beschreibung, welche als nicht-einschränkendes Beispiel angegeben ist, mit Bezugnahme auf die beigefügte Zeichnung.
  • Fig. 1 ist ein schematisches Schaltungsdiagramm, welches eine integrierte Schaltung mit einem Bauelement nach der Erfindung zeigt.
  • Fig. 2 ist ein schematisches Schaltungsdiagramm, welches eine Variante des erfindungsgemäßen Bauelements zeigt.
  • Fig. 3 ist ein Schaltungsdiagramm des Bauelements nach Fig. 1.
  • Fig. 4 zeigt einen Querschnitt eines Abschnittes einer integrierten Schaltung mit einem Bauelement, welche zum Verständnis der Erfindung nützlich ist.
  • Fig. 5 zeigt einen Querschnitt eines Abschnittes einer integrierten Schaltung in Fig. 1 nach dem ersten Ausführungsbeispiel der Erfindung.
  • Fig. 6 zeigt einen Querschnitt eines Abschnittes der integrierten Schaltung in Fig. 1 nach einem zweiten Ausführungsbeispiel der Erfindung.
  • Fig. 7 zeigt einen Querschnitt eines Abschnittes der integrierten Schaltung nach Fig. 2 nach einem dritten Ausführungsbeispiel.
  • Fig. 1 zeigt eine integrierte Schaltung 10 mit einem Bauelement 11 gemäß der Erfindung, und einer Schaltungseinheit 12. Die Einheit 12 stellt als Beispiel eine sehr einfache Form einer Schaltung dar, welche zwei unterschiedliche Betriebszustände in Abhängigkeit eines Signals, welches an einem Steueranschluß davon anliegt, einnehmen kann. Die Einheit 12 umfaßt zwei Widerstände R1 und R2, die in Serie geschaltet sind, und einen elektrischen Schalter, welcher als Schalter SW gezeigt und parallel mit R2 geschaltet ist und einen Steueranschluß 13 aufweist. In diesem Fall entsprechen die zwei unterschiedlichen Betriebszustände zwei unterschiedlichen Werten des Widerstandes zwischen den Anschlüssen 14 und 15 der Schaltungseinheit 12, und zwar abhängig von dem offenen oder geschlossenen Zustand des elektronischen Schalters SW.
  • Das Auswahlelement 11 umfaßt einen Inverter 16, dessen Ausgang 17 mit dem Steueranschluß 13 des elektronischen Schalters SW verbunden ist, und dessen Eingangsanschluß 18 mit einem der Versorgungsanschlüsse der integrierten Schaltung, als Vdd bezeichnet, über einen Leiter verbunden ist, welcher zwischen zwei Punkten A und B unterbrechbar ist. Der Eingang 18 des Inverters 16 ist auch mit dem anderen Versorgungsanschluß der integrierten Schaltung, welcher durch ein Erdungs- bzw. Massesymbol gekennzeichnet ist, über ein kapazitives Mittel verbunden, welches in diesem Ausführungsbeispiel ein Kondensator C1 ist, der mit einer Komponente mit Einwegleitungscharakteristik parallel verbunden ist, welche in diesem Ausführungsbeispiel eine Diode D1 ist, welche, wie dargestellt, für eine Leitung in Umkehrrichtung angeschlossen ist.
  • Die Verbindung zwischen dem Eingang 18 und dem Versorgungsanschluß Vdd, oder wenigstens der Abschnitt davon zwischen den Punkten A und B, umfaßt eine leitende Leiterbahn oder Verbindung, vorzugsweise aus Metall, welche sich auf die integrierte Schaltung erstreckt oder, genauer ausgedrückt, auf die Oberfläche des "Chips" aus Halbleitermaterial, auf welcher sie ausgebildet ist; und sie kann mit den üblichen Instrumenten zum Betrachten der Oberflächen von Halbleiterbauelementen einfach erkannt und unterbrochen, entfernt oder durch ein einfaches mechanisches oder ein Laserschneidinstrument geöffnet werden.
  • Bei intakter Verbindung zwischen den Punkten A und B befindet sich der Eingang des Inverters 15 auf einem hohen Pegel (H- Pegel) und sein Ausgang 17 befindet sich daher auf einem niedrigen Pegel (L-Pegel). Unter diesen Bedingungen ist der elektronische Schalter SW nicht aktiviert, d. h. er ist geöffnet, und der Zustand der Einheit 12 zwischen deren Anschlüssen 14 und 15 wird durch die Summe der Widerstandswerte der zwei Serienwiderstände R1 und R2 bestimmt.
  • Falls die Verbindung zwischen den Punkten A und B unterbrochen ist, ist das Potential am Eingangsanschluß 18 im wesentlichen dasjenige von Erdpotential, d. h. Null Volt, und der Ausgang des Inverters 16 befindet sich auf einem hohen Pegel. Unter diesen Bedingungen wird der elektronische Schalter SW aktiviert, d. h. er ist geschlossen, und der Zustand der Einheit 12 zwischen deren Anschlüsse 14 und 15 wird durch den Widerstandswert des Widerstandes R1 allein bestimmt, weil der Widerstand R2 durch den Schalter SW kurzgeschlossen ist. Die Diode D1 hat die Funktion, zu verhindern, daß der Eingangsanschluß 18, dessen Widerstandswert in Bezug auf Erdpotential praktisch unendlich ist, auf ein positives Potential geladen wird; dieses Potential könnte den Schwellenwert erreichen, bei welchem der Inverter getriggert wird, und zwar als Ergebnis der im Dielektrikum des Kondensators C1 und der Eingangskapazität des Inverters 16 nach einer langen Betriebsperiode der integrierten Schaltung angesammelten Ladungen. Die Diode D1 führt einen endlichen, wenngleich sehr hohen, Widerstand zwischen dem Eingangsanschluß 18 und Erde ein. Das heißt, die Diode D1 ermöglicht einen Leckstrom, der zwischen dem Anschluß 18 und Erdpotential fließen kann, wenn sich Ladung am Knoten 18 ansammelt. Dieser Leckstrom entlädt den Knoten 18 und verhindert auf diese Weise die Ansammlung von Ladungen am Knoten 18, wenn die Verbindung zwischen den Punkten A und B geöffnet oder auf andere Weise entfernt wird. Andererseits beeinflußt die Diode D1 nicht den Betrieb des Bauelements, wenn die Verbindung zwischen den Punkten A und B unversehrt ist, weil sie für eine Leitung in Umkehrrichtung angeschlossen ist.
  • Fig. 2 zeigt die inverse Version des Bauelements 11 von Fig. 1. In diesem Fall ist der Ausgangsanschluß 17' des Inverters 16' auf einem hohen Pegel, wenn die Verbindung zwischen dessen Eingang 18' und Erdpotential unversehrt ist, und er ist auf einem niedrigen Pegel, wenn die Verbindung unterbrochen ist. Der Kondensator C2 und die Diode D2 haben dieselbe Funktion wie der Kondensator C1 und die Diode D1 von Fig. 1; sie dienen jeweils dazu, sicherzustellen, daß nach einer Unterbrechung der Verbindung zwischen A' und B' der Eingangsanschluß 18' des Inverters 16' auf einem hohen Pegel verbleibt, d. h. nahe der positiven Versorgungsspannung Vdd, und sie bilden einen endlichen Widerstand zwischen diesem Anschluß und dem Anschluß Vdd.
  • In der praktischen Ausführung des Bauelements nach der vorliegenden Erfindung, wie sie in Fig. 3 gezeigt ist, umfaßt der Inverter 16 ein Paar von komplementären Feldeffekt- Transistoren, d. h. einen p-Kanal-Transistor, als MP bezeichnet, und einen n-Kanal-Transistor, als MN bezeichnet, welche gemeinsame Drain-Elektroden haben, die den Ausgangsanschluß 13 bilden, gemeinsame Gate-Elektroden, die den Eingangsanschluß 18 bilden, und Source-Elektroden, von welchen eine mit dem positiven Versorgungsanschluß Vdd und die andere mit dem negativen Versorgungsanschluß oder Erde verbunden sind.
  • Das Diagramm zeigt auch die intrinsischen Kapazitäten CMP, CMN, welche zwischen den Gate- und Source-Anschlüssen der Transistoren MP bzw. MN existieren, sowie einen Kondensator C3 und eine Diode D3, welche jeweils dem Kondensator C1 und der Diode D1 von Fig. 1 entsprechen. Bei der Wahl der Kapazität des Kondensators C3 müssen die intrinsischen Kapazitäten, die oben angegeben sind, berücksichtigt werden. In diesem Zusammenhang ist zu berücksichtigen, daß die Kapazität CMN die Wirkung des Kondensators C3 zwischen dem Eingangsanschluß 18 und Erde erhöht, wohingegen die Kapazität CMP dazu tendiert, diesen Effekt zu verringern. Wenn CMN, CMP und C3 die Kapazitäten der Kondensatoren angeben, welche durch dieselben Symbole in der Zeichnung angezeigt sind, und Vs die Schwelle des Inverters bezeichnet, d. h. diejenige Spannung zwischen dem Eingangsanschluß 18 und Erdpotential, welche bewirkt, daß sich der logische Zustand am Ausgangsanschluß 13 ändert, muß die Kapazität des Kondensators C3 die folgende Beziehung erfüllen:
  • CMP/(C3 + CMN + CMP).Vdd < Vs
  • Die Transistoren MP und MN können eine solche Größe haben, derart, daß die Schwellenspannung ausreichend hoch ist, und der Transistor MP kann sehr klein sein und daher eine geringe Kapazität CMP aufweisen, so daß der Kondensator C3 sehr klein sein kann.
  • Ein Bauelement, welches von der vorliegenden Erfindung nicht umfaßt ist, kann besonders vorteilhaft durch ein Verfahren zum Herstellen von integrierten CMOS-Halbleiterschaltungen hergestellt werden, bei welchen die Kondensatorelektroden unter Verwendung einer hochdotierten Region des Siliziumsubstrats, beispielsweise einer mit Arsen auf einem p-Typ Substrat implantierten Region, und eines gegenüberliegenden Abschnittes von polykristallinem Silizium gebildet werden können, welche durch eine dünne Schicht von Siliziumdioxid getrennt sind. In diesem Fall ist der Kondensator C3 wie in Fig. 4 dargestellt ausgebildet, wobei das Siliziumsubstrat mit 20, die hochdotierte n- Typ Region, welche die erste Elektrode bildet, mit 21, das Siliziumdioxid, welches das Dielektrikum bildet, mit 22, und die Schicht von polykristallinem Silizium, welches die zweite Elektrode bildet, mit 23 bezeichnet sind. Eine Metallverbindung 24a, welche an der Oberfläche der Region 21 gebildet ist, führt zu den Gate-Elektroden der zwei Transistoren (nicht gezeigt), d. h. zu dem Eingangsanschluß 18 des Inverters 16, und die zweite Elektrode 23 ist mit dem Erdanschluß und ferner mit dem Substrat 20 an einer p&spplus; Region 25 durch eine Metallregion 24b verbunden.
  • Fig. 5 zeigt ein erstes erfindungsgemäßes Ausführungsbeispiel der Struktur aus parallel geschalteter Diode D1 und Kondensator C1, wie sie in Fig. 4 dargestellt ist. Nachdem bei dieser Struktur das erste Dielektrikum 22 auf dem Substrat 20 über der implantierten Region 21 gebildet wurde, wird das Dielektrikum strukturiert, um zwei Substratkontakte freizulegen. Als nächstes wird ein Implantationsschritt durchgeführt, typischerweise unter Verwendung von Bordotant-Ionen, um eine hochdotierte p- Typ Region im Substrat zu bilden. Die hochdotierte p-Typ Region wird unterhalb des zweiten Kontaktes gebildet, um die zweite Elektrode für die Diode D1 zu bilden. Sodann wird eine polykristalline Siliziumschicht 23 über dem Dielektrikum 22 und in den zweiten Kontakt hinein abgeschieden, wodurch die zweite Elektrode mit der polykristallinen Siliziumschicht 23 gekoppelt wird. Das polykristalline Silizium wird mit Bor entweder während der Abscheidung oder durch einen separaten Dotierungsschritt nach der Abscheidung dotiert. Eine Metallverbindung 24 wird sodann in dem ersten Kontakt ausgebildet. Diese Struktur kombiniert die zwei Erdleitungen des Ausführungsbeispiels nach Fig. 4 in einer einzigen Leitung. Folglich sind die Diode, wie durch eine gestrichelte Linie dargestellt, und ein Kondensator parallel zwischen dem Eingangsanschluß 18 und dem Erdanschluß 26 ausgebildet.
  • Die Schaltungsstrukturen der Fig. 1 und 2 können in jeder komplementären Bipolartechnologie und jeder CMOS-Technologie durch Hinzufügen einer Isolationswanne 30 zu der Struktur gemäß Fig. 5 realisiert werden, wie es in den Fig. 6 und 7 gezeigt ist. Die Isolationswannen 30 haben einen ersten bzw. zweiten Leitfähigkeitstyp und werden durch typische Implantations- und Diffusionsschritte ausgebildet. Bei der Schaltung nach Fig. 1 wird ein P-Typ Dotant, typischerweise Bor-Ionen, implantiert, um die Isolationswannenstruktur 30 zu bilden, wie sie in Fig. 6 dargestellt ist. Andererseits wird ein N-Typ Dotant, typischerweise Arsen-Ionen, implantiert, um die Isolationswanne 30 für die Schaltung nach Fig. 2 zu bilden, wie in Fig. 7 dargestellt.
  • Es wird darauf hingewiesen, daß die Diode D3 von Fig. 3 zusammen mit dem Kondensator C3 gebildet wird, ohne zusätzliche Siliziumfläche zu verwenden und ohne weitere Prozeßschritte. Wie einfach zu erkennen ist, wird die Diode durch die Grenzschicht zwischen der Region 21 und dem Substrat 20 gebildet. Ähnlich ist es mit einem unterschiedlichen Prozeß möglich, eine Diode herzustellen, deren Kathode eine bestimmte Kapazität in Bezug auf Erdpotential aufweist. Es ist somit nicht notwendig, einen echten Kondensator zu bilden, weil die parasitäre oder inherente Kapazität der Diode verwendet werden kann, um die Funktion des Kondensators C3 auszuführen.
  • Wie einfach bestätigt werden kann, kann das Bauelement gemäß der vorliegenden Erfindung auf einer sehr kleinen Fläche gebildet werden, da es nur aus zwei Signaltransistoren, d. h. Transistoren sehr geringer Energie, einen Kondensator geringer Kapazität und eine Diode, welche in dem vorstehenden Ausführungsbeispiel intrinsisch aus der Struktur des Kondensators resultiert, gebildet ist. Ferner benötigt es keine Steuersignale und daher keine zusätzliche Leiterbahn auf der integrierten Schaltung. Ferner hat es praktisch keinen Energieverbrauch, da die beteiligten Ströme lediglich Leckströme sind. In einer praktischen Ausführung auf einer integrierten Schaltung mit einer Fläche von 25 mm² belegt das Bauelement gemäß der vorliegenden Erfindung eine Fläche von ungefähr 500 um².
  • Es wird darauf hingewiesen, daß mit einer der bekannten Techniken, wie sie einleitend erwähnt wurden, mit Ausnahme derjenigen, welche unterschiedliche Metallisierungsmasken für die unterschiedlichen Optionen bereitstellt, eine Fläche von mindestens 10 mal so viel benötigt würde, um ähnliche Entwurfsoptionen zu erhalten.
  • Selbstverständlich können viele dieser Bauelemente gleichzeitig auf der selben integrierten Schaltung ausgebildet werden, um alle möglichen Entwurfsoptionen, welche bewertet werden sollen, zu ermöglichen. Wenn die am besten geeigneten Entwurfsvarianten festgestellt werden, kann eine einzige Maske bereitgestellt werden, um das Verbindungslayout der integrierten Schaltung festzulegen, welche für die Produktion beabsichtigt ist. Jede zukünftige Veränderung kann nur durch Modifikation dieser Maske ermöglicht werden.
  • Die Erfindung wird durch die beigefügten Ansprüche festgelegt; Änderungen innerhalb des Schutzbereiches dieser Ansprüche sind möglich.
  • Beispielsweise kann der Inverter ersetzt werden durch nichtkomplementäre Feldeffekt-Transistoren oder durch komplementäre oder nichtkomplementäre Bipolar-Transistoren oder durch einen nicht-invertierenden Puffer, je nach der Art der integrierten Schaltung, für welche das erfindungsgemäße Bauelement beabsichtigt ist, und je nach zum fraglichen Zeitpunkt verfügbarem Herstellungsprozeß.

Claims (6)

1. Integrierte Schaltung, aufweisend:
erste und zweite Versorgungsanschlüsse, die mit einem Substrat (21, 20, 30) verbunden sind;
eine Mehrzahl von Halbleiterschichten, welche auf dem Substrat gebildet sind und eine Gruppe von integrierten Schaltungskomponenten aufweisen, die darin ausgebildet sind;
eine Schaltungseinheit (12) von der Gruppe von Komponenten, welche betreibbar ist, um in einer von einer Anzahl von Konfigurationen in Reaktion auf ein Signal konfiguriert zu werden;
eine trennbare Verbindung von der Gruppe von Komponenten mit einem ersten Verbindungsanschluß (A), der mit dem ersten Versorgungsanschluß verbunden ist, und einem zweiten Verbindungsanschluß (B);
einen Puffer (16) von der Gruppe von Komponenten mit einem Puffereingangsanschluß (18), der mit dem zweiten Verbindungsanschluß verbunden ist, und einem Pufferausgangsanschluß, der mit der Schaltungseinheit verbunden ist, wobei der Puffer betreibbar ist, um ein Signal am Pufferausgangsanschluß zu erzeugen;
einen Isolator (22) auf einem Abschnitt des Substrats, welcher strukturiert ist, um einen ersten und einen zweiten Direktsubstratkontaktbereich freizulegen;
eine erste hochdotierte Region von einem ersten Leitfähigkeitstyp, welche in einem Oberflächenabschnitt vom einem ersten Leitfähigkeitstyp des Substrats unterhalb des ersten Kontaktbereiches und in direktem Kontakt mit einer zweiten Elektrodenschicht (23), welche aus einer Einzelschicht gebildet ist, angeordnet ist; und
eine zweite hochdotierte Region von einem zweiten Leitfähigkeitstyp (21), welche unterhalb des Isolators (22) ausgebildet ist und sich über den zweiten Kontaktbereich hinaus erstreckt, wobei die zweite hochdotierte Region seitlich von der ersten hochdotierten Region beanstandet ist, wobei die zweite hochdotierte Region mit dem zweiten Verbindungsanschluß (B) verbunden ist und die erste hochdotierte Region mit dem zweiten Versorgungsanschluß verbunden ist, wobei der Oberflächenabschnitt und die zweite hochdotierte Region eine Diode parallel zu einem Kondensator bilden, welcher durch die zweite hochdotierte Region, den Isolator und die zweite Elektrodenschicht (23) gebildet wird, welche sich auf dem Isolator über der zweiten hochdotierten Region und zu der ersten hochdotieren Region hin erstreckt.
2. Integrierte Schaltung nach Anspruch 1, bei welcher der Ladungswert des kapazitiven Elements geringer als ein Schwellenspannungswert des Puffers ist.
3. Integrierte Schaltung nach Anspruch 1, bei welcher der zweite Verbindungsanschluß eine hohe Impedanz aufweist, wenn die Sicherung durchbrochen ist.
4. Integrierte Schaltung nach Anspruch 1, bei welcher die erste und zweite Region innerhalb einer Wannenregion vom zweiten Leitfähigkeitstyp enthalten sind.
5. Integrierte Schaltung nach Anspruch 4, bei welcher das Substrat vom ersten Leitfähigkeitstyp ist.
6. Integrierte Schaltung nach Anspruch 1, bei welcher das Substrat vom zweiten Leitfähigkeitstyp ist.
DE69712302T 1996-12-31 1997-12-12 Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis Expired - Fee Related DE69712302T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US77841696A 1996-12-31 1996-12-31

Publications (2)

Publication Number Publication Date
DE69712302D1 DE69712302D1 (de) 2002-06-06
DE69712302T2 true DE69712302T2 (de) 2002-10-24

Family

ID=25113282

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69712302T Expired - Fee Related DE69712302T2 (de) 1996-12-31 1997-12-12 Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis

Country Status (4)

Country Link
US (1) US6215170B1 (de)
EP (1) EP0856893B1 (de)
JP (1) JPH10242290A (de)
DE (1) DE69712302T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151036B1 (en) * 2002-07-29 2006-12-19 Vishay-Siliconix Precision high-frequency capacitor formed on semiconductor substrate
EP1633005A1 (de) * 2004-09-03 2006-03-08 Infineon Technologies AG Monolithisch integrierter Kondensator
JP2013128038A (ja) * 2011-12-19 2013-06-27 Elpida Memory Inc 半導体装置
US11063034B2 (en) * 2019-06-27 2021-07-13 Micron Technology, Inc. Capacitor structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211941A (en) * 1978-08-03 1980-07-08 Rca Corporation Integrated circuitry including low-leakage capacitance
US4287441A (en) 1979-03-30 1981-09-01 The United States Of America As Represented By The Secretary Of The Army Correlated double sampling CCD video preprocessor-amplifier
JPS56129423A (en) 1980-03-14 1981-10-09 Sony Corp Triangle wave generating circuit
DE3030620A1 (de) 1980-08-13 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Anordnung zur aenderung der elektrischen schaltungskonfiguration von integrierten halbleiterschaltkreisen
DE3232843C2 (de) 1981-09-03 1986-07-03 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa MOS-Logikschaltung
IT1211141B (it) 1981-12-04 1989-09-29 Ates Componenti Elettron Circuito limitatore-trasduttore disegnali in alternata codificati in forma binaria, come stadio d'ingresso di un circuito integrato a igfet.
JPS59142800A (ja) 1983-02-04 1984-08-16 Fujitsu Ltd 半導体集積回路装置
JPS59178761A (ja) * 1983-03-30 1984-10-11 Nec Corp 半導体装置
JPS60121599A (ja) 1983-12-06 1985-06-29 Fujitsu Ltd 集積回路装置
JPS60182219A (ja) 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置
JPS6489338A (en) 1987-05-19 1989-04-03 Gazelle Microcircuits Inc Semiconductor device
JP3039930B2 (ja) 1988-06-24 2000-05-08 株式会社日立製作所 Ｍｉｓ容量の接続方法
US5026537A (en) 1989-04-06 1991-06-25 Centocor, Inc. Methods for imaging atherosclerotic plaque
JPH0378315A (ja) 1989-08-21 1991-04-03 Nec Corp 半導体集積回路
JP2724893B2 (ja) 1989-12-28 1998-03-09 三菱電機株式会社 半導体集積回路装置
JP2686338B2 (ja) 1990-03-14 1997-12-08 三菱電機株式会社 半導体装置
JP2740038B2 (ja) 1990-06-18 1998-04-15 株式会社東芝 Ｍｏｓ（ｍｉｓ）型コンデンサー
US5410186A (en) 1991-12-19 1995-04-25 International Business Machines Company Programmable digital to analog converter
JP3088821B2 (ja) 1992-03-18 2000-09-18 沖電気工業株式会社 パワーオンリセット回路
CA2124687A1 (en) * 1992-10-15 1994-04-28 Frank M. Wanlass Electrical isolation in integrated circuits
EP0685887B1 (de) * 1994-05-30 1998-07-01 STMicroelectronics S.r.l. Schaltung zur Auswahl von Entwurfsmöglichkeiten in einer integrierten Schaltung

Also Published As

Publication number Publication date
EP0856893A2 (de) 1998-08-05
EP0856893A3 (de) 1999-05-19
DE69712302D1 (de) 2002-06-06
US6215170B1 (en) 2001-04-10
EP0856893B1 (de) 2002-05-02
JPH10242290A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
DE69231267T2 (de) Maskierung einer dynamischen Schaltung für mikroelektronische integrierte Digitallogik-Schaltkreise
DE2841429C2 (de) Polaritätsumkehrschaltung
DE69030791T2 (de) Integrierter VDMOS/Logikschaltkreis mit vertikalem Transistor vom Verarmungstyp und einer Zenerdiode
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE4210849B4 (de) Logische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69132387T2 (de) Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium
DE4412899A1 (de) Verbesserte invertierende Ausgangstreiberschaltung zum Reduzieren der Elektronen-Injektion in das Substrat
DE2731873A1 (de) Serien-festspeicher-struktur
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE2338239A1 (de) Integrierte halbleiterschaltung
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE69332303T2 (de) Gleichrichtende Übertragungstorschaltung
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
DE19517975B4 (de) CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
DE19752014A1 (de) Integrierte Halbleiterschaltungsanordnung
DE69712302T2 (de) Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis
DE19934297C1 (de) Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung)
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE2539967C2 (de) Logikgrundschaltung
EP0135136A2 (de) Integrierte RS-Flipflop-Schaltung
DE19735231C2 (de) Neuronales MOSFET-Modul
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE69411368T2 (de) Schaltung zur Auswahl von Entwurfsmöglichkeiten in einer integrierten Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee