DE69636338T2 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE69636338T2
DE69636338T2 DE69636338T DE69636338T DE69636338T2 DE 69636338 T2 DE69636338 T2 DE 69636338T2 DE 69636338 T DE69636338 T DE 69636338T DE 69636338 T DE69636338 T DE 69636338T DE 69636338 T2 DE69636338 T2 DE 69636338T2
Authority
DE
Germany
Prior art keywords
substrate
chip
chips
tape
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69636338T
Other languages
English (en)
Other versions
DE69636338D1 (de
Inventor
Mitsuo Usami
Kunihiro Tsubosaki
Kunihiko Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE69636338D1 publication Critical patent/DE69636338D1/de
Publication of DE69636338T2 publication Critical patent/DE69636338T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

  • Gebiet der Erfindung
  • Diese Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere einer Halbleitervorrichtung, die sehr dünn ist, mit geringer Wahrscheinlichkeit durch Biegebeanspruchung bricht und zur Verwendung für verschiedene Typen von Karten geeignet ist, und auch ein Verfahren zur stabilen und kostengünstigen Herstellung einer solchen dünnen Halbleitervorrichtung.
  • Stand der Technik
  • Bei der Bildung verschiedener Kartentypen, wie Chipkarten, wurde die Verwendung einer sehr dünnen Halbleitervorrichtung vorgeschlagen. Bisher war es schwierig, Karten zu erhalten, die in praktischen Anwendungen eingesetzt werden können, weil durch Biegebeanspruchung leicht Brüche auftreten.
  • Herkömmliche Technologien zur Montage dünner Halbleitervorrichtungen sind beispielsweise in "LSI Handbook" (herausgegeben von Electronic Communication Society und veröffentlicht von Ohom Corporation am 30. November 1984, S. 406–416) beschrieben. Bei diesen herkömmlichen Technologien zur Montage von Halbleitervorrichtungen wurden Halbleiterwafer verwendet, die eine Dicke von etwa 200 μm oder mehr aufweisen, welche mit sehr geringer Wahrscheinlichkeit brechen, wenn sie direkt gehandhabt werden.
  • Wie auf dem Fachgebiet wohlbekannt ist, wurde ein Polierverfahren weit verbreitet zum dünn Machen eines Halbleiterwafers verwendet. Zum gleichmäßigen Verarbeiten eines Halbleiterwafers, beispielsweise mit einer Verarbeitungsgenauigkeit von 5 %, durch das Polierverfahren ist es wesentlich, dass der Halbleiterwafer mit hoher Genauigkeit und hoher Wiederholbarkeit parallel zu einer Poliervorrichtung angeordnet wird. Zum Verwirklichen eines solchen sehr hohen Grads an Parallelität ist eine sehr kostspielige Vorrichtung notwendig, woraus sich bei praktischen Anwendungen Schwierigkeiten ergeben.
  • Es wurde ein Versuch unternommen, ein Polierverfahren auszuführen, während die Dicke eines Halbleiterwafers überwacht wurde. Falls ein Bereich mit einer großen Fläche nach diesem Verfahren poliert wird, nimmt dies eine sehr lange Zeit in Anspruch, was zur Verringerung der Produktivität führt.
  • Wenn ein Halbleiterwafer alternativ auf eine sehr geringe Dicke, beispielsweise etwa 0,1 μm, poliert wird, ergibt sich das Problem, dass verschiedene Typen von Halbleitervorrichtungen, wie Transistoren, die an der Oberfläche des Halbleiterwafers ausgebildet sind, durch die infolge des Polierens hervorgerufenen Spannungen brechen.
  • Wenn ein solcher dünn gemachter Halbleiterchip weiterhin nach den Technologien aus dem Stand der Technik direkt gehandhabt wird, tritt das Problem auf, dass der Halbleiterchip bricht. Es war daher schwierig, eine Halbleitervorrichtung mit einer hohen Ausbeute und zu geringen Kosten herzustellen.
  • In US-A-3 015 784 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung offenbart, wobei einzelne Halbleiterchips von einem Wafer getrennt werden und zu einem Träger überführt werden. Bei diesem Verfahren wird ein Wafer an einen Träger gebondet und zersägt, um seine Chips voneinander zu trennen. Der Träger zum Entgegennehmen der Chips weist einen elastischen, harzartigen Kontaktfleck auf und wird gegen die Chips an der Oberfläche des Substrats gedrückt. Dann wird ein Trennfluid durch den Kontaktfleck gedrängt, um die Bindung der Chips mit dem Substrat zu lösen. Alle Chips werden dann von dem Substrat gelöst und durch Anwenden eines Vakuums auf den Träger zu dem Träger mit dem Kontaktfleck überführt. Auf diese Weise werden alle Chips eines Wafers gemeinsam zu einem Träger überführt. Das Doku ment betrifft jedoch nicht das Platzieren einzelner Chips in der Schaltung, wo sie benötigt werden.
  • In JP-A-4-30 542, JP-A-5-235 094 und DE-A-40 32 397 sind Verfahren zum Befestigen einzelner Chips mit der Oberfläche nach unten auf einem Substrat offenbart. Unter diesen offenbart das zuerst erwähnte Dokument einen anisotropen leitfähigen Film, der leitfähige Teilchen enthält, die in einer Haftschicht für das Bonden eines LCD-Treiber-ICs auf einem LCD-Glassubstrat mit der Oberfläche nach unten dispergiert sind. In dem zweiten erwähnten Dokument ist die Verwendung eines wärmehärtenden Klebstoffs zum Bonden eines IC-Chips mit der Oberfläche nach unten auf das Glassubstrat einer LCD offenbart. In dem zuletzt erwähnten Dokument ist die Verwendung eines elektrisch leitfähigen Klebstoffs zum Bonden von Chips mit der Oberfläche nach unten auf ein Substrat einer Hybridschaltung offenbart.
  • In US-A-5 268 065 ist ein Verfahren zum dünn Machen eines Halbleiterwafers durch Schleifen und anschließendes Ätzen offenbart. Verfahren zum Ätzen von Halbleiterwafern sind weiter in EP-A-0 510 965 und JP-A-1-225 509 offenbart.
  • Offenbarung der Erfindung
  • Eine Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, wobei ein dünner Chip gehandhabt werden kann, ohne zu brechen.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Die abhängigen Ansprüche betreffen bevorzugte Ausführungsformen der Erfindung.
  • Es ist unwahrscheinlich, dass eine durch ein Verfahren gemäß einer Ausführungsform der Erfindung hergestellte Halbleitervorrichtung infolge der darauf ausgeübten Biegebeanspruchung bricht, und sie kann für verschiedene Typen von Karten verwendet werden.
  • Eine Ausführungsform der Erfindung sieht ein Verfahren zur Herstellung einer Halbleitervorrichtung vor, wodurch ein Halbleiterchip bis auf ein Niveau von etwa 0,1 bis 110 μm dünnt gemacht werden kann und ein solcher sehr dünner Chip gehandhabt werden kann, ohne dass Risse auftreten.
  • Gemäß einer Ausführungsform der Erfindung kann eine Halbleitervorrichtung hergestellt werden, die einen dünnen Halbleiterchip und ein Substrat aufweist, die über eine organische Haftschicht, welche eine Vielzahl leitfähiger Teilchen enthält, einander zugewandt sind, wobei ein Kontaktfleck aus einem leitfähigen Film an der Oberfläche auf der Substratseite des Halbleiterchips ausgebildet ist, und eine Substratelektrode auf der Oberfläche auf der Chipseite des Substrats bereitgestellt ist, so dass der Kontaktfleck und die Substratelektrode über die leitfähigen Teilchen elektrisch miteinander verbunden sind.
  • Der dünne Halbleiterchip und das Substrat aus einem elastischen Material, die einander zugewandt angeordnet sind, werden durch die organische Haftschicht verbunden und aneinander befestigt, so dass es sehr unwahrscheinlich ist, dass sie brechen, wenn von außen eine Biegebelastung darauf ausgeübt wird.
  • Die elektrische Verbindung zwischen dem Halbleiterchip und dem Substrat wird durch die in dem organischen Klebstoff vorhandenen leitfähigen Teilchen gewährleistet. Die leitfähigen Teilchen werden durch Ausüben von Druck auf die Kontaktstelle des Halbleiterchips und die Elektrode des Substrats, die einander zugewandt angeordnet sind, verformt. Die so verformten leitfähigen Teilchen dienen der elektrischen Verbindung des Halbleiterchips und des Substrats miteinander, und die elektrische Verbindung zwischen dem Kontaktfleck und der Elektrode ist daher sehr zuverlässig.
  • Ein Passivierungsfilm mit einem gegebenen Muster wird auf dem Halbleiterchip ausgebildet, und der Kontaktfleck wird an einem Abschnitt gebildet, an dem kein Passivierungsfilm gebildet wurde. Die Dicke des Kontaktflecks ist geringer als jene des Passivierungsfilms, so dass die zwischen dem Kontaktfleck und der Elektrode, die einander zugewandt sind, vorhandenen leitfähigen Teilchen wirksam an einer Migration nach außen gehindert werden. Auf diese Weise können der Kontaktfleck und die Elektrode durch die leitfähigen Teilchen zuverlässig elektrisch verbunden werden.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung weist die folgenden Schritte auf: Bringen eines Halbleiterwafers, der an einem Band befestigt wurde, in Kontakt mit einem Ätzmittel, während der Wafer mit hoher Geschwindigkeit innerhalb seiner Ebenenrichtung gedreht wird oder seitlich hin- und herbewegt wird, so dass die Dicke des Halbleiterwafers durch Ätzen gleichmäßig verringert wird, Zerlegen des so reduzierten Halbleiterwafers zur Unterteilung in mehrere Chips und Ausführen eines Heißpressens der einzelnen dünnen Chips gegen ein Substrat, um sie nacheinander einzeln auf das Substrat zu bonden.
  • Während der Wafer mit hoher Geschwindigkeit innerhalb seiner Ebenenrichtung gedreht wird oder seitlich hin- und herbewegt wird, wird er in Kontakt mit einem Ätzmittel gebracht, so dass er sehr gleichmäßig geätzt wird. Demgemäß kann ein sehr dünner Halbleiterwafer (0,1 bis 110 μm) erhalten werden, der im Wesentlichen frei von Unregelmäßigkeiten und Verzerrungen ist.
  • Mehrere dünne Halbleiterchips, die durch Zerlegen des sehr dünnen Halbleiterwafers in Chips geringerer Größe erhalten werden, werden jeweils von dem Band, das ein erstes Substrat ist, getrennt und auf einem zweiten Substrat erwärmt und durch Kompressionsdruck geschweißt. Auf diese Weise können die Halbleiterchips, unabhängig davon, ob sie sehr dünn sind, fest an das zweite Substrat angeklebt oder gebondet werden, ohne dass ein unerwünschtes Reißen auftreten würde. Insbesondere wird, wenn ein nicht steifes Band als das erste Substrat verwendet wird, nur ein gewünschter Chip nach oben gedrückt und selektiv erwärmt, so dass es sehr einfach ist, den gewünschten Chip an das zweite Substrat anzukleben. Für das Zerlegen des Wafers in die Chips ist es für prakti sche Anwendungen bevorzugt, dass der Wafer durch Zerlegen bzw. Zersägen vollständig in einzelne Chips aufgeteilt wird.
  • Die Haftung zwischen dem zweiten Substrat und dem Halbleiterchip wird durch einen leitfähigen Klebstoff bewirkt, wodurch jedes Drahtbonden unnötig wird, so dass dies bei der Vereinfachung der Schritte und der Verringerung der Kosten sehr wirksam ist.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Es zeigen:
  • 1 eine erste Ausführungsform der Erfindung,
  • 2 ein Verfahren aus dem Stand der Technik,
  • 3 eine Draufsicht einer Ausführungsform der Erfindung,
  • 4(1) eine Draufsicht der Verbindung zwischen einem Chip und einem Substrat,
  • 4(2) eine Schnittansicht der Verbindung zwischen dem Chip und dem Substrat,
  • 4(3) eine Schnittansicht eines Verbindungsabschnitts zwischen dem Chip und dem Substrat,
  • die 5(1) bis 5(3) jeweilige schematische Ansichten zur Veranschaulichung der Schritte gemäß einer zweiten Ausführungsform der Erfindung,
  • die 6(1) bis 6(5) jeweilige schematische Ansichten zur Veranschaulichung der Schritte gemäß einer dritten Ausführungsform der Erfindung und
  • die 7(1) bis 7(6) jeweilige schematische Ansichten zur Veranschaulichung der Schritte gemäß einer vierten Ausführungsform der Erfindung.
  • BEVORZUGTE AUSFÜHRUNGSFORM DER ERFINDUNG
  • Beispiel 1
  • Wie in 1 dargestellt ist, wird ein dünner Halbleiterwafer 105 auf ein Band 107 (HA-1506 von Hitachi Chemical Ltd.) gesetzt, das mit einem Rahmen 101 gehalten wird. Dieser Halbleiterwafer 105 wird durch Sägerillen 104 vollständig auseinander geschnitten und in mehrere Chips 105' zerlegt.
  • Die zerlegten Chips 105' werden durch einen Heizkopf 106 von der Rückseite des Bands 107 nach oben geschoben und gegen ein Substrat 102 gedrückt, auf den zuvor ein Klebstoff 103 aufgebracht wurde, wodurch bewirkt wird, dass der Chip thermisch mit dem Substrat 102 verbunden wird. Der Klebstoff 103 ist ein anisotroper leitfähiger Klebstoff aus einem Verbundmaterial eines organischen Materials und leitfähiger Teilchen, so dass eine auf dem Substrat 102 ausgebildete Elektrode (nicht dargestellt) und eine Elektrode (d.h. ein nicht dargestellter Kontaktfleck) des dünnen Chips 105 durch die leitfähigen Teilchen, die in dem Klebstoff 103 enthalten sind, durch das Anwenden eines Kompressionsdrucks und von Wärme elektrisch miteinander verbunden werden.
  • Es sei bemerkt, dass der Chip 105' eine Dicke von lediglich etwa 0,1 bis 110 μm aufweist und biegsam ist. Falls die Dicke kleiner als 0,1 μm ist, wird die Bildung verschiedener Typen von Halbleitervorrichtungen auf dem Chip 105' schwierig. Falls die Dicke größer als 110 μm ist, kann der Chip beim Biegen reißen. Die Dicke des Chips 105' sollte vorzugsweise innerhalb eines Bereichs von 0,1 bis 110 μm liegen.
  • Das Band 107 ist nicht steif. Wenn das Band 107 nach oben gedrückt wird, während es mit dem Heizkopf 106 erwärmt wird, wird auch der dünne Chip 105' auf dem Band 107 nach oben gedrückt, wodurch eine gleichmäßige und stabile Verbindung mit dem darüber angeordneten Substrat 102 gewährleistet wird.
  • 3 zeigt eine ebene Struktur von 1, wobei das Band 107 mit einem ringförmigen Rahmen 101 gehalten wird und der Wafer 105 durch die Sägerillen 104 in mehrere Chips 105' zerlegt ist. Der Außenbereich 304 des Wafers 105 liegt innerhalb der Innenseite des Rahmens 101 und ist an das abgeflachte Band 107 angeklebt. Der Rahmen 101 besteht aus Edelstahl oder einem Kunststoffmaterial. Wenngleich der Wafer 105 sehr dünn ist und lediglich eine Dicke von 0,1 bis 110 μm aufweist, ist er durch einen druckempfindlichen Klebstoff fest an das Band 107 geklebt. In diesem Zustand werden die sich ergebenden dünnen Chips 105' nicht einzeln vom Band 107 abgeschält, wenn der Wafer 105 zersägt wird, während er an dem Band 107 haftet.
  • 4 zeigt den Zustand, der beobachtet wird, nachdem der dünne Chip 105 an das Substrat 102 gebondet wurde. 4(1) ist eine Draufsicht, und 4(2) ist eine Schnittansicht. Der dünne Chip 105' wird an eine gegebene Position des Substrats 102 gebondet. Eine Elektrode (Kontaktstelle), die auf dem dünnen Chip 105' gebildet ist, und eine Elektrode (Substratelektrode), die auf dem Substrat 102 gebildet ist, werden durch Bonden mit der Oberfläche nach unten miteinander verbunden. Alternativ können sie durch Drahtbonden oder eine leitfähige Paste miteinander verbunden werden.
  • Das Montieren der dünnen Chips kann leicht verwirklicht werden, wie vorstehend dargelegt wurde, so dass das Verdünnen der Halbleitervorrichtungen, das Versehen von ihnen mit einer hohen Funktionalität und das Herstellen zu geringen Kosten erleichtert werden können, wodurch es möglich wird, die Anwendungsbereiche in viele neue Felder zu erweitern.
  • Es sei bemerkt, dass 4(3) eine vergrößerte schematische Schnittansicht ist, in der ein Teil der Verbindung zwischen dem dünnen Chip 105' und dem Substrat 102, wie in den 4(1) und 4(2) gezeigt ist, dargestellt ist. Wie in 4(3) dargestellt ist, besteht der Kontaktfleck (d.h. eine auf dem Halbleiterchip bereitgestellte Elektrode) 405 aus einem leitfähigen Film, der auf einem Oberflächenabschnitt des dünnen Chips 105' ausgebildet ist, der frei von einem Passivierungsfilm 408 ist, und mit der Substratelektrode 412 verbunden ist, die durch die leitfähigen Teilchen 406 an der Oberfläche des Substrats 102 ausgebildet ist. Ein organischer Film (ein organischer Haftfilm) 409 ist zwischen dem Substrat 102 und dem Chip 105' bereitgestellt. Die leitfähigen Teilchen 410 sind in dem organischen Film 409 enthalten und gewährleisten eine elektrische Leitung zwischen dem Kontaktfleck 405 und der Substratelektrode 412. In diesem Fall ist, wie in 4(3) dargestellt ist, die Dicke des Passivierungsfilms 409 größer als jene des Kontaktflecks 405. Hierdurch wird wirksam die Migration der leitfähigen Teilchen 406 zwischen dem Kontaktfleck 405 und der Substratelektrode 412 nach außen unterdrückt. Dadurch sind der Kontaktfleck 405 und die Substratelektrode 412 sehr zuverlässig elektrisch miteinander verbunden.
  • Bei einem in 2 dargestellten Verfahren aus dem Stand der Technik wird ein auf ein Band 203 gesetzter Chip 202 mit einer Vakuumaufspannvorrichtung 201 behandelt und auf ein anderes Substrat (nicht dargestellt) bewegt. Insbesondere ist der auf das Band 203 gesetzte Chip 202 ein Chip, der einzeln durch Zersägen eines Wafers gebildet wird. Die mit einem Hochstellstift 204 hochgestellten Chips 202 werden durch die Vakuumaufspannvorrichtung 201 angesogen und nacheinander einzeln bewegt.
  • Auf das Band 203 ist ein druckempfindlicher Klebstoff aufgebracht, dessen Haftwirkung durch Bestrahlen mit Ultraviolettlicht (UV-Licht) oder durch Anwenden von Wärme verringert wird, es verbleibt jedoch noch eine leichte Haftfähigkeit. Dementsprechend kann der Chip 202 durch den synchron mit der Vakuumaufspannvorrichtung 201 betriebenen Hochstellstift 204 vom Band 203 getrennt werden.
  • Bei dem bekannten Verfahren zum Hochstellen des Chips mit dem Hochstellstift 204 kann der Chip 202 jedoch leicht brechen, wenn er eine sehr geringe Dicke von 0,1 bis 110 μm aufweist. Demgemäß nimmt die Produktivität ab, wodurch es schwierig wird, das Verfahren bei praktischen Anwendungen weit verbreitet einzusetzen.
  • Beispiel 2
  • Dieses Beispiel zeigt ein Verfahren zum Verdünnen eines Halbleiterwafers.
  • Wie in 5(1) dargestellt ist, wird ein Si-Wafer 105 durch einen druckempfindlichen Klebstoff auf einem Band 107 befestigt, das an einem Rahmen 101 angebracht ist, woraufhin, während der Si-Wafer 105 mit einer hohen Geschwindigkeit von 1000 U/min oder darüber gedreht wird, ein Ätzmittel 502 von einer Ätzdüse 501 auf den Si-Wafer 105 getropft wird, wodurch die Oberfläche des Si-Wafers 105 geätzt wird. Das Ätzmittel 502, das in diesem Beispiel verwendet wird, besteht aus einer wässrigen Lösung von Kaliumhydroxid (Konzentration: 40 %). Andere Ätzmittel als Kaliumhydroxid können auch verwendet werden.
  • Weil das Ätzmittel 502 aufgetropft wird, während sich der Si-Wafer 105 mit hoher Geschwindigkeit dreht, bewegt sich das auf die Oberfläche des Si-Wafers 105 getropfte Ätzmittel 502 seitlich mit hoher Geschwindigkeit in Bezug auf die Oberfläche des Si-Wafers 105, wie in 5(2) dargestellt ist. Hierdurch wird bewirkt, dass die Oberfläche des Si-Wafers 105 gleichmäßig geätzt wird, wodurch es ermöglicht wird, dass der Si-Wafer 105 dünn gemacht wird, ohne dass Höhendifferenzen oder Schäden auftreten.
  • Wie in 5(3) dargestellt ist, bewegt sich das Ätzmittel 502, wenn es aufgetropft wird, während mit einer hohen Geschwindigkeit von 1000 U/min oder darüber hin- und herbewegt wird, ebenfalls mit hoher Geschwindigkeit seitlich entlang der Oberfläche des Si-Wafers 105. Auf diese Weise wird die Oberfläche des Si-Wafers 105 gleichmäßig geätzt, ohne dass Höhendifferenzen oder Schäden hervorgerufen werden, und er kann auf diese Weise verdünnt werden.
  • Beispiel 3
  • 6 ist ein Prozessdiagramm, in dem eine weitere Ausführungsform der Erfindung dargestellt ist.
  • Wie in 6(1) dargestellt ist, wird ein Si-Wafer 105 an einem Band 107 befestigt, das an einem Rahmen 101 angebracht ist, woraufhin der Si-Wafer 105 nach dem in Beispiel 2 erläuterten Verfahren geätzt und verdünnt wird, wodurch eine in 6(2) dargestellte Schnittstruktur gebildet wird. Weiterhin wird der Si-Wafer 105, wie in 6(3) dargestellt ist, mit Sägerillen 104 versehen, um ihn in mehrere Chips 105' zu zerlegen.
  • Dann wird, wie in 6(4) dargestellt ist, ein gegebener Chip 105' in Position auf das Substrat 102 gesetzt, woraufhin mit einem Heizkopf 106 von unten gedrückt wird und der Chip 105' gegen das Substrat 102 heißgepresst wird, um den dünnen Chip 105' auf das Substrat 102 zu bewegen, wie in 6(5) dargestellt ist, wodurch sie mit einem Klebstoff 103 miteinander verbunden werden. Die charakteristischen Eigenschaften jedes Chips 105' wurden vor dem Zerlegen in Form eines Wafers vorläufig gemessen, wodurch nicht defekte und defekte Chips einzeln bestimmt wurden. Demgemäß werden nicht defekte Chips allein selektiv an ihre Position gesetzt und bewegt und auf das Substrat 102 gebondet.
  • Es sei bemerkt, dass in den Beispielen 2 und 3 das verwendete Band 107 von dem gleichen Typ ist wie jenes, das in Beispiel 1 verwendet wird, dass jedoch auch andere Bandtypen verwendet werden können.
  • Beispiel 4
  • Dieses Beispiel veranschaulicht das Bonden eines dünnen Chips und eines Substrats durch Bonden mit der Oberfläche nach unten, wodurch die Hauptfläche des Chips und die Hauptfläche des Substrats einander zugewandt sind.
  • Zunächst wird, wie in 7(1) dargestellt ist, ein Si-Wafer 105 durch ein druckempfindliches Band an einem ersten Band 107 befestigt, das an einem ersten Rahmen 101 angebracht ist. Anschließend wird der Si-Wafer in der gleichen Weise wie in Beispiel 2 verdünnt, wie in 7(2) dargestellt ist.
  • Als nächstes wird, wie in 7(3) dargestellt ist, die Oberfläche des Si-Wafers 105 nach unten gedreht und der Oberfläche eines zweiten Bands 107' gegenübergestellt, das an einem zweiten Rahmen 101' angebracht ist, wodurch sie zusammengeklebt werden.
  • Das erste Band 107 wird vom Si-Wafer 105 gelöst, um eine Struktur zu erhalten, bei der der Si-Wafer 105 auf der Oberfläche des zweiten Bands 107' ausgebildet ist. Anschließend werden, wie in 7(4) dargestellt ist, Sägerillen 104 in dem Si-Wafer 105 ausgebildet, um den Wafer in mehrere Chips 105' zu zerlegen.
  • Wie in 7(5) dargestellt ist, wird ein gegebener Chip 105' an der Position des Substrats 102 angeordnet, woraufhin durch einen Heizkopf 106 von unten gedrückt wird und ein Heißpressen ausgeführt wird, um den dünnen Chip 105' durch einen anisotropen leitfähigen Klebstoff 103 an das Substrat 102 zu bonden, wie in 7(6) dargestellt ist.
  • Gemäß diesem Beispiel wird der Chip 105 nach der Bewegung auf dem zweiten Band 107 auf dem Substrat 102 bewegt. Hierdurch werden die Oberseite und die Unterseite, verglichen mit dem Fall aus Beispiel 1, gewechselt. Insbesondere wird die zunächst oben liegende Fläche des Si-Wafers 105 nach dem Verbinden mit dem Substrat 102 oben gehalten. Dementsprechend wird in diesem Beispiel, falls eine gewünschte Halbleitervorrichtung auf der Oberfläche des Si-Wafers 105 gebildet wird, nachdem der Si-Wafer 105 dünn gemacht wurde, die Halbleitervorrichtung an der Oberfläche des Chips 105' angeordnet, die auf der Oberfläche des Substrats 102 gebildet wurde.
  • Wie anhand des vorstehend Erwähnten klar geworden sein wird, können die folgenden Wirkungen und Vorteile gemäß der Erfindung erwartet werden:
    • (1) Ein sehr dünner Halbleiterchip wird durch einen Klebstoff auf ein Substrat gebondet, und ein auf der Oberfläche des Halbleiterchips gebildeter Kontaktfleck und eine auf der Oberfläche des Substrats gebildete Substratelektrode werden durch die in dem Klebstoff enthaltenen leitfähigen Teilchen elektrisch miteinander verbunden, wodurch gewährleistet wird, dass die Möglichkeit eines Brechens durch Biegen verringert wird und eine hohe Zuverlässigkeit der elektrischen Verbindung gewährleistet wird.
    • (2) Weil der Halbleiterwafer durch ein Ätzmittel verdünnt wird, das sich mit hoher Geschwindigkeit entlang der Hauptfläche des Wafers bewegt, kann leicht ein gleichmäßig dünner Halbleiter erhalten werden, ohne dass darin Spannungen oder Defekte auftreten.
    • (3) Das Lösen eines dünnen Halbleiterchips von dem Band und das Bonden an ein Substrat werden im selben Schritt ausgeführt, so dass der dünne Halbleiterchip ohne Reißen auf das Substrat gebondet werden kann.
    • (4) Während ein gewünschter Halbleiterchip selektiv erwärmt und komprimiert wird, wird er auf dem Substrat bewegt, wodurch das sehr leichte und kostengünstige Montieren des dünnen Chips auf dem Substrat gewährleistet wird.
    • (5) Jeder Halbleiterchip kann durch einen anisotropen leitfähigen Klebstoff auf ein Substrat gebondet werden, so dass der Chip ohne Drahtbonden elektrisch mit dem Substrat verbunden werden kann.
    • (6) Die Dicke des Halbleiterchips ist sehr gering und beträgt beispielsweise 0,1 bis 110 μm, innerhalb derer der Chip gebogen werden kann, wodurch es möglich wird, eine biegefeste dünne Halbleitervorrichtung zu verwirklichen.

Claims (8)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Halbleiterchip (105'), der mittels einer Haftschicht (103) zwischen ihm und einem Substrat an das Substrat (102) gebondet ist, mit folgenden Schritten: Bringen eines Ätzmittels in Kontakt mit einer Oberfläche eines Halbleiterwafers (105), der auf einem Band (107, 107') gehalten wird, und Bewegen des Ätzmittels mit hoher Geschwindigkeit über die Oberfläche, um die Dicke des Halbleiterwafers zu verringern, Schneiden des Halbleiterwavers (105), dessen Dicke verringert ist, in mehrere Chips (105'), die an dem Band (107, 107') angebracht sind, Bereitstellen des genannten Substrats (102), Zuwenden eines (105') der an dem Band (107, 107') angebrachten Chips zu dem Substrat (102), Befestigen des genannten einen Chips (105') auf dem Substrat (102), indem er mittels eines Heizkopfes (106) über die Haftschicht (103) auf die Oberfläche des Substrats gedrückt wird; und Trennen des genannten einen Chips (105') von dem Band (107, 107').
  2. Verfahren nach Anspruch 1, wobei die Halbleiterchips eine Dicke im Bereich von 0, 1 μm bis 110 μm aufweisen.
  3. Verfahren nach Anspruch 2 mit einem Schritt zum vollständigen Trennen der Chips (105') voneinander durch Schneiden des Wafers (105).
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei unter den Chips (105') auf dem Band (107, 107') defekte von nicht defekten Chips unterschieden werden und der Befestigungsschritt lediglich für nicht defekte Chips (105') ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei zwischen dem Ätzschritt und dem Schneidschritt ein Schritt zum Übertragen des Wafers (105) von dem Band (107), auf dem er während des Ätzschritts gehalten wird, auf ein anderes Band (107') ausgeführt wird, auf dem er während des Schneidschritts gehalten wird und von dem die Chips (105') während des Befestigungs- und des Trennschritts auf das Substrat (102) übertragen werden, und die Haftschicht eine anisotrope leitfähige Haftschicht (103) ist und der genannte Halbleiterchip (105') und das Substrat (102) in dem Befestigungsschritt Front an Front so aneinander befestigt werden, daß ein leitfähiger Kontaktfleck (405) auf der Substratseite des Chips und eine Elektrode (412) auf der Chipseite des Substrats über die anisotrope leitfähige Haftschicht (103) elektrisch miteinander verbunden werden.
  6. Verfahren nach Anspruch 5, wobei die anisotrope leitfähige Haftschicht einen Verbund aus einem organischen Material (409) und leitfähigen Teilchen (406, 410) enthält.
  7. Verfahren nach Anspruch 5 oder 6, wobei auf der substratseitigen Oberfläche des Halbleiterchips (105') ein Passivierungsfilm (108) ausgebildet wird, der Kontaktfleck aus einem leitfähigen Film (405) auf einem vom Passivierungsfilm freien Oberflächenbereich hergestellt ist und der Passivierungsfilm eine größere Dicke als der Kontaktfleck aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei der Heizkopf (106) im Befestigungsschritt gegen eine Oberfläche des Bands (107, 107') drückt, die derjenigen Oberfläche des Bands gegenüberliegt, auf der der genannte eine Chip (105') befestigt ist.
DE69636338T 1995-05-18 1996-05-14 Verfahren zur herstellung einer halbleitervorrichtung Expired - Lifetime DE69636338T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12023695 1995-05-18
JP12023695A JP3197788B2 (ja) 1995-05-18 1995-05-18 半導体装置の製造方法
PCT/JP1996/001263 WO1996036992A1 (en) 1995-05-18 1996-05-14 Semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
DE69636338D1 DE69636338D1 (de) 2006-08-24
DE69636338T2 true DE69636338T2 (de) 2007-07-05

Family

ID=14781218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69636338T Expired - Lifetime DE69636338T2 (de) 1995-05-18 1996-05-14 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (10)

Country Link
US (4) US5893746A (de)
EP (1) EP0828292B1 (de)
JP (1) JP3197788B2 (de)
KR (1) KR100606254B1 (de)
CN (2) CN100466224C (de)
AU (1) AU718934B2 (de)
CA (1) CA2221127A1 (de)
DE (1) DE69636338T2 (de)
TW (1) TW420867B (de)
WO (1) WO1996036992A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP2270845A3 (de) * 1996-10-29 2013-04-03 Invensas Corporation Integrierte Schaltungen und Verfahren zu ihrer Herstellung
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6448153B2 (en) 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
DE19840226B4 (de) * 1998-09-03 2006-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
US6465809B1 (en) * 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP4239352B2 (ja) 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
KR100411256B1 (ko) * 2001-09-05 2003-12-18 삼성전기주식회사 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US7110356B2 (en) * 2001-11-15 2006-09-19 Fujitsu Limited Pre-provisioning a light path setup
US6624048B1 (en) * 2001-12-05 2003-09-23 Lsi Logic Corporation Die attach back grinding
JP4100936B2 (ja) 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
JP4514490B2 (ja) * 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
TWI299555B (en) * 2006-04-28 2008-08-01 Taiwan Tft Lcd Ass Semiconductor flip-chip package component and fabricating method
JP4589265B2 (ja) * 2006-05-22 2010-12-01 パナソニック株式会社 半導体接合方法
JP4589266B2 (ja) * 2006-05-22 2010-12-01 パナソニック株式会社 半導体超音波接合方法
WO2007141836A1 (ja) * 2006-06-02 2007-12-13 Hitachi, Ltd. Ｉｃタグ用インレットの製造方法
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP5323331B2 (ja) * 2007-08-24 2013-10-23 リンテック株式会社 ウェハ加工用シート
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US20110019370A1 (en) * 2009-07-27 2011-01-27 Gainteam Holdings Limited Flexible circuit module
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
CN103378226A (zh) * 2012-04-25 2013-10-30 展晶科技(深圳)有限公司 发光二极管的制造方法
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP6480583B2 (ja) * 2014-08-05 2019-03-13 ユニカルタ・インコーポレイテッド 組み立てが容易な超小型または超薄型離散コンポーネントの構成
US9704820B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and associated semiconductor manufacturing system
CN106549115B (zh) * 2016-10-27 2018-07-20 武汉华星光电技术有限公司 异方性导电胶膜及异方性导电胶膜的剥离方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN111509107B (zh) * 2020-04-24 2021-06-04 湘能华磊光电股份有限公司 一种将led晶圆分离n份的倒膜的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915784A (en) * 1972-04-26 1975-10-28 Ibm Method of semiconductor chip separation
DE3336606A1 (de) * 1983-10-07 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur mikropackherstellung
JPH06105718B2 (ja) * 1984-06-05 1994-12-21 日本電気株式会社 半導体装置及びその製造方法
JPH0682718B2 (ja) * 1985-08-12 1994-10-19 日本電信電話株式会社 電子デバイスの試験装置およびその使用方法
JPS6237939U (de) * 1985-08-27 1987-03-06
US4729963A (en) * 1986-11-21 1988-03-08 Bell Communications Research, Inc. Fabrication method for modified planar semiconductor structures
JPH01225509A (ja) * 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の分割方法
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH0774328B2 (ja) * 1989-09-05 1995-08-09 千住金属工業株式会社 電子部品の仮固定用粘着剤
JP2835145B2 (ja) * 1990-05-28 1998-12-14 株式会社東芝 電子装置
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
JP3055193B2 (ja) * 1991-03-19 2000-06-26 セイコーエプソン株式会社 回路の接続方法及び液晶装置の製造方法
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5143855A (en) * 1991-06-17 1992-09-01 Eastman Kodak Company Method for making contact openings in color image sensor passivation layer
JPH0521529A (ja) 1991-07-16 1993-01-29 Sony Corp ボンデイング装置
JPH05152303A (ja) 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JPH06105728B2 (ja) * 1992-02-06 1994-12-21 カシオ計算機株式会社 半導体装置の接合方法
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JPH05283480A (ja) 1992-04-02 1993-10-29 Toshiba Corp 電子回路部品の接続方法
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
JPH0669278A (ja) 1992-08-18 1994-03-11 Toshiba Corp 半導体素子の接続方法
JPH06105728A (ja) * 1992-09-22 1994-04-19 Hino Motors Ltd 車両用シートのヘッドレスト装置
US5268065A (en) 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JPH06204267A (ja) 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置の製造方法
JPH06244095A (ja) 1993-02-12 1994-09-02 Dainippon Screen Mfg Co Ltd 基板冷却装置
JPH06260531A (ja) 1993-03-04 1994-09-16 Hitachi Ltd テープキャリア半導体装置
JPH06349892A (ja) 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5656552A (en) * 1996-06-24 1997-08-12 Hudak; John James Method of making a thin conformal high-yielding multi-chip module
WO2013173115A1 (en) * 2012-05-17 2013-11-21 Dow Global Technologies Llc Hydroclone with inlet flow shield

Also Published As

Publication number Publication date
US20030027376A1 (en) 2003-02-06
KR19990014853A (ko) 1999-02-25
WO1996036992A1 (en) 1996-11-21
CN1188563A (zh) 1998-07-22
CN100466224C (zh) 2009-03-04
AU5659896A (en) 1996-11-29
CA2221127A1 (en) 1996-11-21
JP3197788B2 (ja) 2001-08-13
US6514796B2 (en) 2003-02-04
TW420867B (en) 2001-02-01
US6162701A (en) 2000-12-19
EP0828292A1 (de) 1998-03-11
US6589818B2 (en) 2003-07-08
EP0828292A4 (de) 2000-01-05
US20010000079A1 (en) 2001-03-29
KR100606254B1 (ko) 2006-12-07
CN1098534C (zh) 2003-01-08
US5893746A (en) 1999-04-13
CN1514479A (zh) 2004-07-21
DE69636338D1 (de) 2006-08-24
EP0828292B1 (de) 2006-07-12
AU718934B2 (en) 2000-05-04
JPH08316194A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE10013067A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch Chipvereinzelung
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP0140126B1 (de) Verfahren zur Mikropackherstellung
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE2802654B2 (de) Befestigung einer Halbleiterplatte an einer Läppscheibe
DE19623070A1 (de) Verfahren zum Herstellen einer Substratsanordnung für eine Flüssigkristallanzeigevorrichtung
DE19840226A1 (de) Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
DE102005019553A1 (de) Füllmassenstruktur und Verfahren für WL-CSP
DE4010370A1 (de) Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE10146936B4 (de) Herstellverfahren für eine Chipkomponenten-Baugruppe
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
AT515443B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE19822512A1 (de) Verfahren zum Vereinzeln und Positionieren von Halbleiter-Bauteilen
DE102012106431B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE3922671A1 (de) Akustoelektronisches bauelement mit einer oberflaechenwellenanordnung und einer elektronischen halbleiterschaltung
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
WO2005027200A2 (de) Verfahren und vorrichtung zum kontaktieren von halbleiterchips auf einem metallischen substrat
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
WO2000014679A1 (de) Verfahren zur kontaktierung eines schaltungschips

Legal Events

Date Code Title Description
8364 No opposition during term of opposition