DE69531913T2

DE69531913T2 - Synchronisierungsschaltung

Info

Publication number: DE69531913T2
Application number: DE69531913T
Authority: DE
Inventors: Timothy William Indianapolis Saeger; Donald Henry Indianapolis Willis
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1994-06-10
Filing date: 1995-05-31
Publication date: 2004-05-06
Anticipated expiration: 2015-06-01
Also published as: KR100379313B1; MY113714A; CN1130321A; JP3737838B2; US5565928A; CN1062096C; SG45102A1; JPH08279927A; EP0692908A2; EP0692908A3; TW449977B; EP0692908B1; DE69531913D1; KR960003292A

Description

Die Erfindung betrifft die Phasensynchronisierung eines spannungsgesteuerten Oszillators mit einem. Eingangs-Synchronsignal.
Rasterabtastschaltungen von Fernsehempfängern sind mit der Synchronkomponente des empfangenen Bildsignals synchronisiert, die Horizontal- und Vertikalsynchronkomponenten umfaßt, die horizontale Zeilen und vertikale Halbbilder schreiben. Beispielsweise ist das standardmäßige NTSC-Bildsignal durch zwei aufeinander-folgende Halbbilder mit jeweils 262,5 Zeilen mit einer mit fH bzw. 1fH oder 1H bezeichneten Zeilenfrequenz von 15.734 Hz definiert. Die Zeilen der beiden Halbbilder sind durch aufeinanderfolgende Anzeige ineinander-geschrieben, um ein 525-Zeilen-Vollbild zu bilden, das mit einer Rate von 29,97 Hz wiederholt wird.
Zu Bemühungen zur Verbesserung der Bildqualität von Fernsehempfängern hat die Entwicklung von fortlaufend abgetasteten bzw. nicht ineinandergeschriebenen Anzeigesystemen gehört, bei denen ein Vollbild von 525 Zeilen während der einem Halbbild mit 262,5 Zeilen zugeordneten Zeit im Bildsignal angezeigt wird. Das erfordert, daß die Zeilen mit einer Anzeigefrequenz gleich dem Doppelten der Bildsignalfrequenz bzw. 2fH bei Synchronbetrieb mit dem Bildsignal abgetastet werden. Ein derartiger Fernsehempfänger muß ein Zeilentriggersignal mit einer Anzeigefrequenz erzeugen, die das Doppelte der Zeilenfrequenz des Bildsignals ist, und im Effekt Zeilentriggerimpulse genau zwischen die vom Eingangssynchronsignal erhaltenen Impulse einfügen. Auf ähnliche Weise könnte ein 1fH-Bildsignal mit irgendeinem anderen Mehrfachen der Bildsignalfrequenz wiedergegeben werden. Beispielsweise könnte ein 1fH- oder 2fH-Bildsignal mit einer 4fH-Wiedergabeabtastfrequenz wiedergegeben werden, oder es könnte ein sonstiges Mehrfaches benutzt werden.
Eine Schaltung zum Erzeugen eines Wiedergabefrequenzsignals umfaßt vorteilhafterweise eine multiplizierende Phasenregelschleife, die die Synchronkomponente des empfangenen Eingangssignals verfolgt. In einer multiplizierenden Phasenregelschleife, beispielsweise zur Entwicklung von mit einem empfangenen Bildsignal synchronisierten Zeilentriggersignalen, wird ein spannungsgesteuerter Oszillator typischerweise mit einer Frequenz betrieben, die irgendein Mehrfaches des Eingangssignals beträgt. Die Ausgabe des spannungsgesteuerten Oszillators wird um dieses Mehrfache heruntergezählt, nämlich auf 1fH, beispielsweise unter Verwendung von einem oder mehreren Zählern oder Flipflops als Frequenzteiler. Das heruntergezählte 1fH-Signal vom Frequenzteiler wird zu einem Phasenvergleicher zurückgekoppelt, der auf die Synchronkomponente des Bildsignals reagiert und eine Ausgangsspannung als Funktion der Phasenausrichtung zwischen der Synchronkomponente des Bildsignals und dem Oszillator erzeugt. Die Ausgabe des Phasenvergleichers stellt eine Abstimmspannung zur Steuerung der Frequenz des Oszillators bereit und ermöglicht dem Fernsehempfänger, die Synchronkomponente des Bildsignals zu suchen und sich damit zu synchronisieren.
Angenommen, daß das Eingangsbildsignal stabil ist, dann erzeugt der Phasenvergleicher eine Abstimmspannung, wenn die Schleife synchronisiert ist, wobei die Durchschnittsbzw. Gleichstromkomponente der Abstimmspannung stabil ist. Die Abstimmspannung kann sich jedoch periodisch mit der Rate des Synchronsignals verändern, zum Beispiel rampenoder sägezahnförmig in Abhängigkeit von der zum Filtern der Abstimmspannung benutzten Schaltung. Der Sägezahn moduliert die Oszillatorausgangsfrequenz innerhalb der Periode des Eingangssynchronsignals selbst wenn das heruntergezählte 1fH-Signal genau phasengleich mit dem Bildsynchronsignal gehalten wird. In einer derartigen Schaltung kann ein Triggersignal mit einem Mehrfachen des 1fH-Signals erzeugt werden, indem an einer Stelle in der Frequenzteilerkette angezapft wird, die eine Ausgabe mit einer höheren Frequenz als das die Basis für die Phasensynchronisierungsregelung bildende 1fH-Rückkopplungssignal erzeugt. Unerwünschterweise treten Impulse mit einer solchen höheren Frequenz aufgrund der durch die Wechselstromkomponente der Abstimmspannung eingeführten Sägezahnmodulation der Oszillatorfrequenz nicht symmetrisch zwischen Impulsen mit der geregelten 1fH-Frequenz auf.
Die Wirkung solcher periodischen Veränderungen der Oszillatorfrequenz kann in Verbindung mit einem Beispiel eingeschätzt werden, bei dem der spannungsgesteuerte Oszillator mit 32fH arbeitet. Die Oszillatorausgabe wird durch 32 frequenzgeteilt, um ein 1fH-Rückkopplungssignal zum Phasenvergleicher zu erzeugen. Die Oszillatorfrequenz wird durch 16 geteilt, um ein 2fH-Signal zum Steuern von für nicht ineinandergeschriebene Zeilenabtastung benutzten Ablenkschaltungen bereitzustellen. Wenn sich die 32fH-Ausgangsfrequenz aufgrund von Abstimmspannungsmodulation während eines 1fH-Zyklus verändert, werden abwechselnde Zeilen mit 2fH von ungleicher Länge sein. In der Anzeige wird ein Zeilenausreißeffekt erzeugt, da abwechselnde Zeilen unterschiedliche Längen besitzen und senkrecht nicht ausgerichtet sind. Durch Resonanzwirkungen der Ablenkschaltungen wird dieser Zeilenausreißeffekt verstärkt, was bei einer fortlaufend abgetasteten Wiedergabe höchst unerwünscht ist.
Die Phasenvergleicherausgabe ist typischerweise an den Oszillator über ein Tiefpaßfilter angekoppelt, das das Ausmaß verringern kann, in dem die Oszillatorausgangsfrequenz mit einer 1fH-Rate moduliert wird. Durch übermäßiges Filtern werden jedoch der Schleifengang und die Verfolgungsfähigkeit der Phasenregelschleife verringert. Zusätzlich können mehrere Phasenregelschleifen in Kaskade angeordnet werden, wobei eine erste Phasenregelschleife ein 2fH-Triggersignal aus dem Eingangssynchronsignal erzeugt und eine zweite, der Ablenkschaltung zugeordnete Phasenregelschleife die Abtastung mit dem erzeugten 2fH- Triggersignal synchronisiert. Den beiden Phasenregelschleifen werden jedoch widersprüchliche Anforderungen auferlegt, und eine ausreichende Dämpfung der 1fH-Komponente ist u. U. nicht ohne Aufgabe irgendeines anderen Systemparameters erreichbar.
Die Erfindung wird durch den Gegenstand der Ansprüche 1 und 27 definiert.
1 ist ein Blockschaltbild der Elemente der erfindungsgemäßen Synchronisierungsschaltung bei ihrer Anwendung in einem Fernsehempfänger.
2(a) und 2(b) sind Zeitdiagramme, in denen die Bildsynchronisations- und Zeilenabtast-Triggersignale in einem Fernsehempfänger mit nicht fortlaufend abgetasteter Wiedergabe verglichen werden.
3(a) bis 3(h) sind Zeitdiagramme, in denen das Zeilensynchronsignal, die Abstimmspannung, die Oszillatorausgabe- und Triggersignale verglichen werden, die von der Schaltung der 1 entwickelt werden.
4 ist eine Darstellung einer Anzeige, die einen Effekt des Rasterreißens zeigt.
5(a) und 5(b) sind jeweilige Frequenzspektren der in 3(d) gezeigten Signale, die entsprechend eines erfindungsgemäßen Merkmals korrigiert sind.
6 ist ein ausführliches Schaltbild einer beispielhaften Schaltung zum Verschieben der Phase eines 2fH-Triggersignals bezüglich des Bildsynchronsignals.
7 ist eine Logiktabelle der Ausgabe der Schaltung nach 6.
8 ist ein Blockschaltbild einer Verzögerungsab gleichschaltung zum Neupositionieren der Phase des 2fH-Triggersignals.
9 ist ein Blockschaltbild eines ersten erfindungsgemäßen Aufbaus einer Synchronisierungsschaltung mit einer ersten Verzögerung in einem Rückkopplungsweg und einer zweiten Verzögerung an einem Ausgang.
10 ist ein Blockschaltbild eines zweiten erfindungsgemäßen Aufbaus mit einer Verzögerung in einem zu einem Frequenzteiler führenden Rückkopplungsweg.
11 ist ein Blockschaltbild eines dritten erfindungsgemäßen Aufbaus mit der Kombination eines Tiefpaßfilters und einer Verzögerung.
12(a) bis 12(f) sind Zeitdiagramme, in denen das Zeilensynchronsignal, die Abstimmspannung, die Oszillatorausgangs- und Triggersignale verglichen werden, die durch die Schaltungen der 9 und 10 entwickelt werden.
In einer Synchronisierungsschaltung liefert ein Oszillator ein Ausgangssignal mit einer Frequenz, die ein höheres ganzzahliges Mehrfaches als das eines Eingangssynchronsignals ist. Mit einer auf das Eingangssignal und ein das Ausgangssignal darstellendes Rückkopplungssignal reagierenden Steuerschaltung wird ein Steuersignal erzeugt, das einen Phasen- oder Frequenzunterschied zwischen den Eingangs- und Ausgangssignalen anzeigt. Der Oszillator reagiert auf das Steuersignal zum synchronisierten Verfolgen des Ausgangssignals zum Eingangssignal. Das Steuersignal weist eine periodische Veränderung auf, die in der Regel eine Abweichung des Oszillatorausgangssignals aus seinem synchronisierten Verfolgungszustand entsprechend der periodischen Veränderung ergibt. Um dieser Abweichung entgegenzuwirken, wird die Phase des Ausgangssignals in bezug auf eine entsprechende Phase der periodischen Veränderung des Steuersignals verschoben.
1 zeigt eine besonders für einen Fernsehempfänger bestimmte Synchronisierungsschaltung 22 nach einer beispielhaften Ausführungsform der Erfindung. Die Synchronisierungsschaltung 22 enthält eine erste Phasenregelschleife 24, die auf ein Eingangssynchronsignal 26 mit einer Synchronfrequenz reagiert, und eine zweite Phasenregelschleife 54, die auf eine Ausgabe 167 von der ersten Phasenregelschleife 24 reagiert. Das Eingangssynchronsignal 26 kann die Zeilenabtastkomponente bzw. das Synchronsignal eines standardmäßigen Bildsignals sein, das mit einer Frequenz 1fH wiederholt wird. Um fortlaufende Abtastung bereitzustellen, entwickelt die Synchronisierungsschaltung 22 eine Triggerausgabe 32 mit einem Mehrfachen der Eingangssynchronfrequenz, beispielsweise mit dem Zweifachen der Synchronfrequenz bzw. mit einer 2fH-Frequenz. Dafür erzeugt ein steuerbarer Oszillator 34 bzw. VCO ein Ausgangssignal mit einem ersten relativ höheren Mehrfachen der Synchronfrequenz, wie beispielsweise 32fH. Von mindestens einem Teiler 42 wird die Ausgabe des Oszillators 34 über eine Teilungsperiode heruntergezählt, um ein Triggersignal mit einem unterschiedlichen Mehrfachen der Synchronfrequenz, wie beispielsweise 2fH in dem gezeigten Beispiel, bereitzustellen. Andere spezifische Mehrfache der Synchronfrequenz können zum Abtasten oder für andere Zwecke im Fernsehempfänger benutzt werden.
In der dargestellten Ausführungsform werden zwei Frequenzteiler 42, 44 bereitgestellt. Ein phasenabhängiger Teiler 42 weist einen durch 16 teilenden, ladbaren Zähler 74 auf, um aus der 32fH-Ausgabe des Oszillators 34 ein 2fH-Signal zu entwickeln. Der andere Teiler 44 teilt mittels eines Zählers 72 durch 32, um ein 1fH-Signal 48 bereitzustellen, das zum Phasenvergleich mit dem Eingangssignal 26 in der Phasenregelschleife 24 rückgekoppelt wird. Das Ausgangssignal 32 mit 2fH ist beispielsweise an die Ablenkschaltung 52 des Fernsehempfängers angekoppelt, und stellt ein Trigger- oder Bezugssignal für die zweite Phasenregelschleife 54 bereit, die der Zeilenablenkwicklung und dem Zeilenkipptransformator des Fernsehempfängers zugeordnet ist, die nicht dargestellt sind.
Das Eingangssynchronsignal 26 und das durch Teilen der Frequenz der Oszillatorausgabe 36 entwickelte rückgekoppelte Phasensynchronisierungssignal 48 liefern Eingaben in einen Phasenvergleicher 58 zum Vergleichen des Phasensynchronisierungssignals 48 und des Synchronsignals 26. Von der Phasenregelschleife 24 wird eine Abstimmspannung 62 mit einem Mittelwert erzeugt, der das Ausmaß des Phasenabgleichs der beiden Eingaben darstellt. Der Phasenvergleicher 58 und das Filter 68 erzeugen eine in 3(b) gezeigte Ausgangswellenform mit einer periodischen Komponente bei der Synchronfrequenz und einer Gleichstromkomponente bzw. einem Mittelwert 65. Wenn die zwei Eingangssignale 26, 48 in ihrer Phase und Frequenz abgeglichen bleiben, bleibt die Gleichstromkomponente 65 konstant. Wenn das eine oder das andere der Signale 26, 48 dem anderen in seiner Phase oder Frequenz vor- oder nachläuft, ändert sich die Gleichstromkomponente 65. Die Phasenvergleicher-Abstimmspannung 62 wird mittels eines Filters 68 mit einer Übertragungsfunktion G(s), im allgemeinen einer Tiefpaßfunktion, erzeugt, um Steuerung des Oszillators 34 bereitzustellen. Von der Phasenregelschleife 24 wird auf diese Weise eine Synchronisation oder Verfolgung der Oszillatorfrequenz und -phase mit dem Eingangssynchronsignal 26 gesucht und aufrechterhalten.
Die Frequenzteiler 42, 44 weisen jeweils eine Teilungsperiode auf, die sie wiederholt durchlaufen. Der Teiler 42 im Verhältnis 1 : 16 weist einen Vier-Bit-Binärzähler 74 auf. Der Frequenzteiler 44 im Verhältnis 1 : 32 enthält einen Fünf-Bit-Binärzähler 72. Der Zähler im Verhältnis 1 : 32 wird durch die Handlung des Phasenvergleichers 58 und des Oszillators 34 mit dem 1fH-Eingangssignal 26 synchronisiert, aber der Zähler 74 im Verhältnis 1 : 16 muß voreingestellt werden, um sicherzustellen, daß die Teilungszyklen der beiden Zähler an derselben Periode des 32fH-Oszillators 36 beginnen. Diese Voreinstellung kann durch Ankoppeln der 1fH-Ausgabe des Zählers 72 im Verhältnis 1 : 32 an den Zähler 74 oder direkte Verbindung der 1fH-Leitung 49 und der Zähler-Voreinstellungs-Triggerleitung 152 in der 1 erreicht werden. Die Teilungsperiode des Zählers 74 beginnt dann mit derselben 32fH-Periode wie die Teilungsperiode des Zählers 72, obwohl der Zähler 74 im Verhältnis 1 : 16 zwei Teilungsperioden für jede Teilungsperiode des Zählers 72 im Verhältnis 1 : 32 durchläuft. Dies könnte zu dem oben besprochenen 1fH-Modulationsproblem führen.
Bei der Ausführung eines erfindungsgemäßen Merkmals ist der Zähler 74 parallel ladbar und zum Verschieben der Phase der Teilungsperiode des Zählers 74 im Verhältnis 1 : 16 und dadurch zum Einstellen der Phase der zur Entwicklung des Triggersignals 32 benutzten Phase der 2fH-Periode in bezug auf eine Phase des Synchronsignals 26 wird eine Phasenverschiebungsschaltung 142 bereitgestellt. Dies ist vorteilhaft zum Eliminieren einer Modulation der heruntergezählten 2fH-Ausgabe 32 der Synchronisierungsschaltung 22 auf der 1fH-Eingangsfrequenz. Das Ausgangssignal 32 wird dann durch einen Verzögerungsabgleichblock 160 eingestellt, um ein Antriebssignal 167 mit dem richtigen Phasenverhältnis zur ursprünglichen Synchroneingabe 26 bereitzustellen. Das 2fH-Antriebssignal 167 wird als die Synchronisierungseingabe in die nachfolgende Phasenregelschleife 54 benutzt. Die Phasenregelschleife 54 ist von herkömmlicher Art und umfaßt einen Phasenvergleicher 258, ein Tiefpaßfilter 268, einen gesteuerten Oszillator 234 zum Antreiben der Ablenkschaltung 52 und eine 2fH-Zeilenrücklauf-Rückkopplung zum Phasenvergleicher 258 von der Ablenkschaltung 52. Ein weiterer Verzögerungsblock 264 kann beispielsweise-in das Rückkopplungssignal eingefügt werden, um die Phase zur horizontalen Bild-Zentrierung einzustellen.
Die Funktionsweise der Synchronisierungsschaltung 22 läßt sich auf den Zeitdiagrammen der 2(a), 2(b) und 3(a) bis 3(h) erkennen. Ein für ineinandergeschriebene Halbbilder angeordnetes, standardmäßiges Bildsignal enthält aufeinanderfolgende erste und zweite Halbbilder während aufeinanderfolgender Bildintervalle. In der 2(a) wird jede zweite Zeile m, m + 2 zwischen 1fH-Impulsen im Eingangssynchronsignal 26 übertragen, und die Halbbilder von geradzahligen und ungeradzahligen Zeilen werden durch aufeinanderfolgende Wiedergabe während abwechselnder Bildperioden ineinandergeschrieben, um ein Vollbild bereitzustellen. Bei aufeinanderfolgender Abtastung muß jedoch die Zeilenabtastrate zweimal so schnell wie die Bildzeilensynchronrate sein, wie in der 2(b) durch das Antriebssignal 167 dargestellt ist. Nach der Darstellung in 2(a) und 2(b) sind die 1fH-Impulse und die 2fH-Impulse gleichphasig. Diese Signale sind idealisiert, und in einer bestimmten Ausführungsform kann es auch angemessen sein, die Phase des 2fH-Signals im Verhältnis zur 1fH-Eingabe zu verschieben, beispielsweise als Mittel zum horizontalen Zentrieren des Bildes auf dem Bildschirm.
Die Zeilentriggerimpulse für die Ablenkschaltung sollten durch dasselbe Intervall zwischen Impulsen getrennt sein. Phasenvergleicher 58 erzeugt jedoch eine in 3(b) dargestellte Abstimmspannung 62, die sich periodisch mit einer 1fH-Rate um einen Mittelwert 65 ändert. Die durch den Betrieb des Phasenvergleichers erzeugte periodische Komponente kann durch das Filter 68 verringert, aber normalerweise nicht vollständig beseitigt werden. Darüber hinaus würde eine übermäßige Filterung den Schleifengang der Phasenregelschleife auf unerwünschte Weise ändern. So verursacht die Abstimmspannung 62 eine periodische 1fH-Änderung der Impulsbreite der Ausgabe 36 des Oszillators 34, die übertrieben in der 3(c) gezeigt wird.
Beispielsweise sind die Impulse 102 am Ausgang 36 des Oszillators 34 breiter als die mittlere Impulsbreite über eine 1fH-Periode, wenn die Abstimmspannung 62 relativ höher als ihr Mittelwert 65 ist. Die Impulse 104, die auftreten, wenn die Abstimmspannung 62 relativ niedriger als der Mittelwert ist, sind schmaler. Durch die Änderung wird die Periode des Zählers 72 im Teilungsverhältnis 1 : 32, mit dem die Phasenregelschleife 24 mit dem Eingangssynchronsignal 26 mit 1fH synchron gehalten wird, nicht beeinträchtigt, da sich die längeren und die kürzeren Impulse über die 32 Zyklen über die Periode des Signals 26 ausgleichen.
Würde der Zähler 74 im Teilungsverhältnis 1 : 16 in einem Zählzyklus betrieben werden, der am Anfang des Zählzyklus des Zählers 72 im Teilungsverhältnis 1 : 32 beginnt, dann wird der Zähler 74 im Teilungsverhältnis 1 : 16 durch die 1fH-Änderung der Impulsbreite beeinflußt, da die Änderungsperiode mehr als einen Teilungszyklus des Zählers 74 überspannt. Der Zähler 74 zählt vornehmlich Impulse 102 einer überdurchschnittlich langen Periode über eine erste 2fH-Teilungsperiode und dann überdurchschnittlich kurze Impulse 104 in der nächsten Teilungsperiode. Obwohl die Phasenregelschleife 74 genau auf 1fH synchronisiert ist, ist das Signal 32 mit 2fH, wie in 3(d) gezeigt, wo das Intervall Δt1 kürzer als das Intervall Δt2 ist, nicht symmetrisch. Die Verwendung eines Signals 32 mit der in 3(d) gezeigten Eigenschaft zum Triggern der Zeilenabtastung bewirkt das in 4 und 5(a) gezeigte Ergebnis. Aufeinanderfolgende 2fH-Zeilenabtastzeilen L1 und L2 sind in ihrer Dauer und Wiedergabelage ungleich. Das in 5(a) gezeigte Frequenzspektrum erzeugt zusätzlich zu dem gewünschten 2fH-Signal unerwünschte Frequenzkomponenten bei 1fH und 3fH. Nach der Darstellung in 4 ist die praktische Auswirkung das zeilenweise Aufreißen des Rasters.
Bezug nehmend auf 1 wird nach einem erfindungsgemäßen Aspekt das Rasterzeilenaufreißen durch Bereitstellung einer Phasenverschiebungsschaltung 142 zum Verschieben der Phase der Frequenzteilungsperiode im Teilungsverhältnis 1 : 16 in bezug auf eine Phase des Eingangssynchronsignals 26 gelindert. Insbesondere wird die Periode im Teilungsverhältnis 1 : 16, während der der Zähler 74 einen Teilungszyklus durchzählt, in bezug auf 1fH-Signale 26, 48 und in bezug auf die Teilungsperiode des Zählers im Teilungsverhältnis 1 : 32, der durch den Betrieb der Phasenregelschleife 24 mit dem Eingangssignal 26 synchronisiert ist, verschoben. Der Betrag dieser Verschiebung genügt dazu, die Teilungsperiode im Teilungsverhältnis 1 : 16 in bezug auf 1fH-Signale 26, 48 an eine Stelle zu verschieben, wo einige längere 32fH-Impulse 102 und einige kürzere 32fH-Impulse 104 in jede Teilungsperiode fallen, so daß aufeinanderfolgende 2fH-Teilungsperioden, wie durch das Ausgangssignal 32 in der 3(e) gezeigt, im wesentlichen zeitgleich sind. Anders ausgedrückt wird die 2fH-Teilungsperiode in bezug auf die Abstimmspannung 62 und das Rückkopplungssignal 48 ausreichend verschoben, so daß der Mittelwert der Abstimmspannung 62 um seine Wechselstrom-Nullspannungslinie 65 herum während jedes nachfolgenden Zählzyklus bzw. jeder nachfolgenden Teilungsperiode im Teilungsverhältnis 1 : 16 der gleiche ist. In den 3a–3h ist diese Phasenoder Zeitverschiebung durch das Intervall t1–t2 dargestellt.
Das Ausmaß der Phasenverschiebung der Periode im Teilungsverhältnis 1 : 16 in bezug auf die 1fH-Periode kann auf eine vorbestimmte gezählte Anzahl von 32fH-Zyklen eingestellt werden. Diese Anzahl wird so ausgewählt, daß das optimale Phasenverhältnis zwischen der Periode im Teilungsverhältnis 1 : 16 und der 1fH-Synchronsignalperiode erhalten wird. Nach der Darstellung in 5(b) hat sich herausgestellt, daß eine Auswahl der Phase zur 32fH-Periode oder -Zählung, die der optimalen Phase am nächsten liegt, die 1fH-Modulation der 2fH-Zeilentriggerfrequenz um bis zu 18 dB herabsetzt.
In 1, in Verbindung mit 6–8, ist eine erfindungsgemäße Ausführungsform dargestellt, wo die Phase der Teilungsperioden des Zählers 47 im Teilungsverhältnis 1 : 16 um eine bestimmte gezählte Anzahl von 32fH-Zyklen in bezug auf die Teilungsperiode des Zählers 72 im Teilungsverhältnis 1 : 32 und in bezug auf das Eingangssynchronsignal 26 verschoben werden kann. Die Phasenverschiebungsschaltung 142 enthält eine zwischen das 1fH-Signal 49 vom Zähler 72 und einen Voreinstellungseingang 152 des Zählers 74 im Teilungsverhältnis 1 : 16 gekoppelte Zeitschaltung 110. Die Phasenverschiebungsschaltung 142 liefert eine Zählung, bei der der Zähler 147 im Teilungsverhältnis 1 : 16 einen Ausgangsimpuls auf dem 2fH-Triggersignal 32 erzeugt und damit die Phase des Teilungszyklus bestimmt. In der dargestellten Ausführungsform wird die Zählung von einem Ausgang eines Mikroprozessors oder einer Steuerung 115 des Fernsehempfängers über die Zeitschaltung 110 beispielsweise durch Vorbelegen einer Zählung im Zähler 74 im Teilungsverhältnis 1 : 16 an einer Flanke des 1fH-Signals eingestellt. Der Zähler 74 kann dann zwei Teilungsperioden bzw. zwei Folgen von 16 Zählungen durchlaufen, bis er wieder vorbelegt wird. Es kann nach Bedarf eine beliebige bestimmte Zählung vorbelegt werden, um die gewünschte Phasenverschiebung des 2fH-Signals zu erreichen, bis zu einer Auflösung von einem Teil in 16. Der Zähler 74 im Teilungsverhältnis 1 : 16 wird daher mit jedem Zyklus des 1fH-Signals rückgesetzt, wodurch der Zähler 74 mit dem Zähler 72 synchron gehalten wird, und zur gleichen Zeit wird das 2fH-Ausgangssignal 32 aufgrund der Phasenverschiebung symmetrisiert.
Die Verwendung des Mikroprozessors 115 zum Einstellen der Vorbelegungszählung ist nur eine Alternative.
Festverdrahtete Brücken, Schaltungsschalter oder sonstige Mittel sind ebenfalls mögliche Mittel zur Bereitstellung einer Phasenauswahleingabe 132 in die Eingänge 153 des Zählers 74.
In 6 ist die Phasenverschiebungsschaltung 142 zum Verschieben der Phase der 2fH-Teilungsperiode in bezug auf eine Phase von Synchronsignalen 26 oder 48, so daß der Mittelwert der Abstimmspannung 62 während aufeinanderfolgender Perioden des 2fH-Ausgangssignals 32 gleich ist, ausführlicher dargestellt. Durch die mit dem 32fH-Signal synchron laufende Zeitschaltung 110 wird der Zähler 74 während jedes 1fH-Zyklus vorbelegt. Das Oszillatorausgangssignal 36 mit 32fH ist durch einen Inverter-Treiber 117 an die Takteingänge von zwei in Reihe geschalteten D-Flipflops 121, 123 und an den Takteingang des Vier-Bit-Binärzählers 74 angekoppelt. Der Zähler 74 wird vom Mikroprozessor 115 über einen an den Paralleleingang 153 des Zählers 74 angekoppelten Vier-Bit-Bus 132 parallel belegt bzw. voreingestellt. Eine alternative, nicht dargestellte Möglichkeit ist eine serielle Buskonfiguration. Der D-Eingang des ersten Flipflops 121 ist über einen Inverter 119 an das rückgekoppelte Eingangssynchronsignal 49 mit 1fH angekoppelt, so daß eine Zustandsänderung auf der 1fH-Frequenz in der nachfolgenden Periode des 32fH-Signals am Ausgang des Flipflops 121 erscheint und an den D-Eingang des nächsten Flipflops 123 in der Reihe angekoppelt ist. Der Ausgang des zweiten Flipflops 123 ist an einen Eingang eines NAND-Gatters 134 angekoppelt, dessen anderer Eingang über einen Inverter 136 an den D-Eingang des Flipflops angekoppelt ist.
Mit der 32ten Zählung geht die Ausgabe des Zählers 72 mit Teilungsverhältnis 1 : 32 auf Hoch, was als Signal 49 in den 3(h) und 6 dargestellt ist, und die Eingabe in den ersten Flipflop 121 geht auf Tief, ebenso die Ausgabe des NAND-Gatters 34 eine Zählung später. Der Binärzähler 74 wird dann vom Bus 132 mit einer vorgewählten Anfangszählung belegt. Das 1fH-Signal 49 ändert seinen Zustand für mehrere 32fH-Zyklen nicht, aber das Zählerbelegungssignal geht nach einem 32fH-Taktzyklus auf Hoch und erlaubt damit dem Binärzähler 74, 32fH-Impulse vom spannungsgesteuerten Oszillator zu zählen. Der Zähler 74 zählt 32 Impulse lang, nämlich über zwei Teilungsperioden mit 2fH, bis er an der nächsten ansteigenden Flanke des 1fH-Signals 49 wieder vorbelegt wird.
Nach dieser Ausführungsform arbeitet der Binärzähler 74 als der Zähler im Teilungsverhältnis 1 : 16. Die vier Ausgänge des Binärzählers 74 sind als Eingänge an eine Torschaltung 143 angekoppelt, die während mindestens einem, aber typischerweise mehreren benachbarten Taktzyklen mit 32fH eine Impulsausgabe bereitstellt. Die Torschaltung 143 enthält ein NAND-Gatter 144 und ein NOR-Gatter 148, deren Ausgänge an ein weiteres NAND-Gatter 154 angekoppelt sind. Zusätzlich zu der Bereitstellung einer Ausgabe mit einer 1 : 16- bzw. 2fH-Rate von der gezählten Ausgabe des 32fH-Oszillators 34 liefert die Torschaltung 143 einen 2fH-Ausgangsimpuls, der während jeder 2fH-Periode drei 32fH-Taktzyklen lang auf Tief liegt. Diese Impulsbreite wird aufgrund der in der Tabelle der 7 dargestellten Logikanordnung erhalten.
Der Binärzähler 74 kann auf eine beliebige Vier-Bit-Ziffer belegt werden und trotzdem fortlaufend umlaufen. Durch Wählen der Anfangszählung, mit der der Binärzähler 74 vom Bus 132 belegt wird, kann die Phasenlage der drei Tief-Zyklen während jeder 2fH-Periode an eine beliebige Stelle in den 16 Zählungsstellen mit 32fH, die während der 2fH-Teilungsperiode auftreten, gelegt werden.
Als Teil einer Fernsehempfänger-Einstellfunktion wird eine gewünschte Phasenverschiebung für die Taktflanke des 2fH-Ausgangssignals 32 in bezug auf die Taktflanke des Synchronsignals 26 ausgewählt, so daß der Mittelwert der Abstimmspannung 62 über aufeinanderfolgende 2fH-Perioden des Triggersignals 32 gleich ist. Einzelne 32fH-Impulse des Oszillators 34 dürfen sich in ihrer Breite ändern, aber die 2fH-Teilungsperioden sind zeitlich gleich, da die längeren und kürzeren Impulse 102, 104 in aufeinanderfolgenden Perioden ungefähr gleich verteilt sind, anstatt daß längere Impulse vornehmlich während einer Periode und kürzere Impulse vornehmlich während der nächsten gezählt werden. Die Dauer jeder nachfolgenden 2fH-Periode ist infolgedessen im wesentlichen die gleiche. Nach der Darstellung in 5(b) wird das Frequenzspektrum des Ausgangssignals 32 im wesentlichen von unerwünschter Modulation bereinigt. Obwohl Modulation mit der 1fH-Frequenz, wie oben erläutert, eliminiert wird, sind die Phasenlagen der Übergänge am 2fH-Signal 32 in bezug auf die 1fH-Periode verschoben. Es kann vorteilhaft sein, ein bestimmtes Phasenverhältnis zwischen dem 2fH-Signal und dem Eingangssynchronsignal aufrechtzuerhalten, z. B. mit mit dem 1fH-Signal synchronen 2fH-Impulsen, so daß die an die zweite Phasenregelschleife 54 angekoppelte Ablenkschaltung 52 im Gleichschritt mit dem Eingangssynchronsignal 26 arbeitet. Nach einem weiteren erfindungsgemäßen Merkmal ist das Phasenverhältnis des 2fH-Ausgangssignals 32 in bezug auf das Eingangssynchronsignal 26 durch eine allgemein in der 1 und in einer spezifischen Ausführungsform in 8 dargestellte Verzögerungsabgleichschaltung 160 einstellbar. In der 8 wird die Verzögerung koordiniert mit der Einstellung der Vorbelegungszählung im Zähler 74 im Teilungsverhältnis 1 : 16 durch Verwendung beispielsweise desselben als Eingaben 153 in den Zähler 174 gekoppelten Vier-Bit-Datensignals eingestellt. Die Verzögerungsableichschaltung 160 umfaßt zwei hintereinandergeschaltete monostabile Schaltungen 164, 166. Die erste monostabile Schaltung 164 steuert die Zeitverschiebung bzw. Verzögerung zwischen Flanken des 2fH-Ausgangssignals 32 und des 2fH-Antriebssignals 167, das der zweiten Phasenregelschleife 54 zugeführt wird. Die zweite monostabile Schaltung 166 steuert die Breite der Impulse des Antriebssignals 167.
Die monostabile Schaltung 164 liefert eine beispielsweise durch den Mikroprozessor 115 über die Zeitschaltung 110 in der 1 gesteuerte auswählbare Verzögerung. Das Ausmaß der Verzögerung kann als Einstellfunktion gewählt werden, so daß sie mit der Anzahl von 32fH-Zyklen koordiniert ist, um die das Triggerausgangssignal 32 vom voreinstellbaren Binärzähler 74 verschoben wurde. Beispielsweise wird die einstellbare Verzögerung der monostabilen Schaltung 164 so eingestellt, daß sie eine Bildverschiebung aufgrund der im Teiler 42 eingefügten Verzögerung ausgleicht.
Die Impulsbreite der monostabilen Schaltung 164 wird durch die Zeitkonstante eines Kondensators C1 und eines ausgewählten der Widerstände R1–Rn bestimmt, die über ein Koppelfeld 165 an die monostabile Schaltung 164 angekoppelt sind. In dem dargestellten Beispiel wird einer von sechzehn Widerständen R1–Rn durch eine Vier-Bit-Eingabe von der Zeitschaltung 110 ausgewählt. Die Impulsbreite der monostabilen Schaltung 166 wird durch die Werte eines Kondensators C2 und eines Widerstandes Ra auf eine Breite festgelegt, die zur Verwendung in der zweiten Phasenregelschleife 54 geeignet ist.
In der dargestellten und beschriebenen multiplizierenden Phasenregelschleife 24 werden das Ausgangssignal 32 und das Antriebssignal 167 durch ein erstes Mehrfaches des empfangenen Bildsynchronsignals 26 erzeugt. Der spannungsgesteuerte Oszillator 34 liefert Taktsignale 36 mit einem zweiten Mehrfachen der empfangenen Signalfrequenz, das höher als das erste Mehrfache ist. Durch Einfügen einer Phasenverschiebung für die Teilungsperiode des Teilers 64, um den beschriebenen Phasenabgleich zu erhalten, wird eine Modulation des Ausgangssignals 32 verhindert. Die Phase des Antriebssignals 167 wird dann auf die erforderliche Antriebsphase korrigiert.
1 und 9–11 stellen alternative erfindungsgemäße Konfigurationen dar, in denen Verzögerungsschaltungen und Frequenzteiler in unterschiedlichen Anordnungen in bezug aufeinander und in bezug auf das Tiefpaßfilter und den Oszillator zusammengekoppelt sind. 12(a)–12(f) zeigen den Zeitablauf von Signalen A–F an den bezeichneten Stellen in den 9 und 10, vergleichbar mit 3(a)–3(h) und 1.
In 9 und 10 weisen die Phasenregelschleifen 210, 220 jeweils einen Phasenvergleicher 201, ein Tiefpaßfilter 202 und einen VCO 203 auf, die in Reihe an ein 1fH-Synchronsignal D angekoppelt sind, wobei ein Rückkopplungsweg mit einem Frequenzteiler 204 und einer Verzögerung 205 zum Sicherstellen einer symmetrischen Oszillatorausgabe zum Phasenvergleicher 201 zurückführt. Vorteilhafterweise arbeitet der VCO 203 mit derselben Frequenz wie die nicht dargestellte Abtastschaltung und erzeugt ein mit dem 1fH-Synchronsignal D synchronisiertes, symmetrisches 2fH-Antriebssignal. Der Ausgang E des Phasenvergleichers 201 ist an das Tiefpaßfilter 202 angekoppelt, dessen Ausgabe F das Steuersignal bzw. die Abstimmspannung für den VCO 203 ist. Die Ausgabe A des VCO 203 ist in jedem Fall ein symmetrisches 2fH-Signal, wobei die Zeitdauer abwechselnder Zyklen ta–tb und tb–tc die gleichen ist. In der 9 wird durch den Verzögerungsabgleichblock 206 die Ausgabe A so eingestellt, daß die zum Antreiben weiterer Schaltungen, wie beispielsweise der zweiten Phasenregelschleife 54 der 1, benötigte Antriebsphase erreicht wird.
In 9–11 werden dieselben Bezugsziffern zur Kennzeichnung entsprechender Schaltungselemente benutzt. Die erfindungsgemäße Schaltung in 10 bietet dieselben Verzögerungs- und Rückkopplungsfunktionen in einer 2fH-Phasenregelschleife 220, erfordert aber nur eine Verzögerung, nämlich die in den Rückkopplungsweg eingefügte Verzögerung 205. Durch den Frequenzteiler 204 vorgeschaltete Anordnung der Verzögerung 205 liegt das an die zweite Phasenregelschleifenschaltung 54 angekoppelte Ausgangssignal phasenrichtig, und zur gleichen Zeit kann das Rückkopplungssignal B2 in seiner Phase richtig in bezug zum Ausgang A des VCO 203 eingestellt werden, um einen symmetrischen Oszillatorbetrieb zu erhalten.
Nach der Darstellung in 12(a)–12(f) ist die Ausgabe A des VCO 203 in jedem Fall symmetrisch, aber um z. B. das Intervall tc–td zur Synchroneingabe D und zur Abstimmspannung F für VCO 203 phasenverschoben. In 9 und 12(d) ist das Rückkopplungssignal B mit 1fH zur Synchroneingabe D phasenverschoben. In 10 und 12(c) ist das Rückkopplungssignal B2 nicht nur symmetrisch, sondern phasengleich zur Synchroneingabe D. Vom Frequenzteiler 204 wird dann die Oszillatorfrequenz zur Eingabe in den Phasenvergleicher 201 heruntergeteilt. Dadurch, daß der VCO 203 in bezug auf die Signale C oder B2 entlang der Rückkopplungsschleife phasenverschoben betrieben wird, liefern beide Schaltungen ein symmetrisches 2fH-Signal, d. h. ohne 1fH-Modulation, und beide Schaltungen liefern ein Phasenvergleichssignal C an den Phasenvergleicher 201, das die Schaltungen synchron hält.
Durch eine weitere erfindungsgemäße, in einer Phasenregelschleife 230 der 11 dargestellte Konfiguration wird eine Verzögerung auf dem Weg der Abstimmspannung bzw. des Steuersignals F anstelle auf dem Rückkopplungsweg zum Betreiben des VCO mit einer symmetrischen Ausgabe bereitgestellt. In der 11 ist für diesen Zweck die Analogverzögerung 207 an den Ausgang des Tiefpaßfilters 202 angekoppelt. Die Tiefpaß- und Verzögerungsfunktionen können beispielsweise in einer einzigen Analogschaltung mit einer mehrpoligen Übertragungsfunktion erzeugt werden.
In allen dargestellten erfindungsgemäßen Konfigurationen erzeugt die Phasenregelschleife eine Oszillatorsteuersignal-Abstimmspannung, die den Unterschied in der Phase oder Frequenz zwischen dem 1fH-Eingangs-Zeilensynchronsignal und dem Oszillatorausgang-ssignal anzeigt, wobei die Ausgangssignalfrequenz ein höheres ganzzahliges Mehrfaches der Eingangssignalfrequenz beträgt.
Der Phasendetektor erzeugt selbst nach dem Filtern eine Abstimmspannung, die eine periodische Veränderung, d. h. mit einer 1fH-Rate, aufweist. Wenn die Abstimmspannung an den Oszillatorsteuereingang angelegt wird, erzeugt sie gewöhnlich eine Abweichung des Oszillatorausgangssignals aus seinem synchronisierten Verfolgungszustand, d. h. aus seiner mittleren Periode. So erzeugt die zyklische 1fH-Veränderung der Abstimmspannung eine 1fH-Abweichung aus der mittleren Periode der 2fH-Oszillatorausgabe. Diese Abweichung könnte bei anderen Oszillatoren auftreten, die Abtastantrieb mit anderen höheren Mehrfachen des Eingangs-Synchronsignals bereitstellen. Aufgrund der durch die Phasenregelschleife gebotenen Frequenzsteuerung verfolgt die mittlere Periode der Oszillatorausgabe immer noch die mittlere Periode des Eingangssynchronsignals.
Der Abweichung der Oszillatorausgabe wird durch Steuern der Phase des Oszillatorausgangssignals in bezug auf die Phase der periodischen Veränderung der Abstimmspannung entgegengewirkt. In der 1 wird dies durch direktes Verschieben der Phase des 2fH-Ausgangssignals durch Auswählen des zutreffenden Zyklus des 32fH-VCO 34, von dem ab der Teiler 42 sein Herunterzählen beginnt, erreicht. In den 9 und 10 wird der Oszillatorabweichung durch Verschieben der Phase des Oszillator-Rückkopplungssignals und in der 11 durch direktes Verschieben der Phase der durch den Phasendetektor 201 erzeugten Abstimmspannung entgegengewirkt.

Claims

Synchronisierungsschaltung mit folgendem: einer Quelle eines Synchronsignals (SYNC) mit einer Eingangsfrequenz; einem Oszillator (34; 203) mit einem an diese Quelle eines Synchronsignals angekoppelten Eingang zur Bereitstellung eines Ausgangssignals mit einer Ausgangsfrequenz, die ein höheres ganzzahliges Mehrfaches der Eingangsfrequenz ist; auf Eingangssignale mit dem Synchronsignal und einem das Ausgangssignal darstellenden Rückkopplungssignal reagierenden Mitteln (24; 210; 220; 230) zum Erzeugen eines Steuersignals, das einen Unterschied in der Phase oder der Frequenz zwischen den Eingangs- und Ausgangssignalen anzeigt, wobei dieser Oszillator zum Herstellen des Gleichlaufs des Oszillatorausgangssignals mit dem Synchronsignal auf das Steuersignal reagiert, wobei das Steuersignal eine periodische Änderung aufweist, die allgemein eine Abweichung des Oszillatorausgangssignals von seinem synchronisierten Gleichlauf zustand entsprechend dieser periodischen Änderung ergibt; gekennzeichnet durch Mittel (142; 204; 205; 204, 207) zum Ändern des Phasenverhältnisses zwischen dem Ausgangssignal und den Eingangssignalen, um dieser Abweichung entgegenzuwirken.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel (142; 204, 205; 204, 207) mit dem Oszillator verbunden sind, um eine Phase des Ausgangssignals in bezug auf eine entsprechende Phase der periodischen Änderung des Steuersignals zu verschieben.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel einen an eine Zeitverschiebungsschaltung (205) angekoppelten Frequenzteiler (204) in einem Weg der Ausgangssignalerzeugung umfaßt, wobei das Rückkopplungssignal an einem Ausgang (B2) der Zeitverschiebungsschaltung entwickelt wird.
Schaltung nach Anspruch 1, weiterhin gekennzeichnet durch eine Abtastschaltung (52), die durch das Ausgangssignal mit einer höheren Frequenz als das Eingangssignal angetrieben wird, aber damit synchronisiert ist.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel einen an eine Zeitverschiebungsschaltung (205) angekoppelten Frequenzteiler (204) in einem Weg des Rückkopplungssignals umfaßt.
Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Ausgangssignal an einem Ausgang (B2) dieser Zeitverschiebungsschaltung erhalten wird.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Oszillator (34; 203) ein Schwingungssignal mit einer Schwingungsfrequenz entwickelt, die höher als die der Ausgangsfrequenz und ein ganzzahliges Mehrfaches der Eingangsfrequenz ist, und mit einem auf das Schwingungssignal reagierenden Teiler (42; 204) zum Erzeugen des Ausgangssignals.
Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel (142) ein Mittel (110) zum Verschieben einer Phase einer Teilungsperiode des Teilers in bezug auf eine Phase des Eingangssynchronsignals umfaßt.
Schaltung nach Anspruch 8, weiterhin gekennzeichnet durch ein Mittel (160) zum Verschieben einer Phase des Ausgangssignals, um eine durch das Phasenverschiebungsmittel erzeugte Phasenverschiebung auszugleichen.
Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel eine monostabile Schaltung (164, 166) umfaßt.
Schaltung nach Anspruch 9, weiterhin gekennzeichnet durch eine Abtastschaltung (52), die durch das phasenverschobene Ausgangssignal mit einer höheren Frequenz als das Eingangssignal, aber damit synchronisiert angetrieben wird.
Schaltung nach Anspruch 1, weiterhin gekennzeichnet durch eine Abtastschaltung (52) für eine Bildwiedergabe, die auf das Oszillatorausgangssignal reagiert und ein Abtastintervall aufweist, das durch die Periode des Ausgangssignals festgelegt wird und der Änderung desselben unterliegt.
Schaltung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Mittel (142, 204, 205, 204, 208) an das Steuersignalerzeugungsmittel angekoppelt sind, um eine Phase des Rückkopplungssignals in bezug auf eine entsprechende Phase des Ausgangssignals zu verschieben.
Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Abweichung des Oszillatorausgangssignals eine Änderung der Periode des Ausgangssignals um eine mittlere Periode herum umfaßt.
Schaltung nach Anspruch 1, gekennzeichnet durch einen Phasenvergleicher (58) zum Vergleichen einer Oszillatorausgabe und des Synchronsignals zum Erzeugen eines an den Oszillator angekoppelten Abstimmsignals zum Synchronisieren des Ausgangssignals mit dem Synchronsignal.
Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß das Abstimmsignal eine periodische Komponente mit der Synchronfrequenz aufweist, und wobei das Phasenverschiebungsmittel eine Phasenverschiebung bereitstellt, die eine periodische Komponente derselben Frequenz im Ausgangssignal verringert.
Schaltung nach Anspruch 16, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel eine derartige Phasenverschiebung bereitstellt, daß das Ausgangssignal aufeinanderfolgende Perioden mit im wesentlichen gleicher Dauer aufweist.
Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß der Teiler einen digitalen Zähler (74) umfaßt und das Phasenverschiebungsmittel Mittel (121, 123, 136, 134, 152, 143) für das Voreinstellen einer vorbestimmten Anfangszählung des Zählers und/oder das Triggern einer Ausgabe bei einer vorbestimmten Zählung des Zählers umfaßt.
Schaltung nach Anspruch 18, weiterhin gekennzeichnet durch ein Mittel (115) zum Auswählen der vorbestimmten Zählung, so daß die Phase der Teilungsperiode in bezug auf die Phase des Synchronsignals auswählbar ist, um den Mittelwert des Abstimmungssignals so einzustellen, daß er im wesentlichen während aufeinanderfolgender Perioden des Triggersignals gleich ist.
Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß der Teiler (42) einen ersten digitalen Zähler (74) zum Herunterzählen des ersten Mehrfachen der Synchronfrequenz zum zweiten Mehrfachen der Synchronfrequenz umfaßt und weiterhin einen zweiten Zähler (72) zum Herunterzählen zur Synchronfrequenz enthält.
Schaltung nach Anspruch 20, dadurch gekennzeichnet, daß der erste digitale Zähler (74) mit einem Ladesignal (bei 152) versorgt wird, so daß der erste digitale Zähler während jeder Periode des Synchronsignals auf die voreingestellte Zählung belegt wird, wobei eine Steuerung (115) an den ersten digitalen Zähler (74) angekoppelt ist, um die voreingestellte Zählung bereitzustellen.
Schaltung nach Anspruch 21, weiterhin gekennzeichnet durch ein an das Ausgangssignal angekoppeltes Verzögerungsmittel (160), wobei das Verzögerungsmittel durch die Steuerung (115) auf eine vorbestimmte Verzögerung einstellbar ist.
Schaltung nach Anspruch 21, weiterhin gekennzeichnet durch ein an das Ausgangssignal angekoppeltes Verzögerungsmittel (160) zum Bereitstellen eines Antriebssignals mit einer einstellbaren Verzögerung in bezug auf das Ausgangssignal, und wobei die voreingestellte-Zählung des ersten digitalen Zählers (74) und die einstellbare Verzögerung koordiniert werden, um eine Phase des Antriebssignals in bezug auf das Eingangssynchronsignal abzugleichen.
Schaltung nach Anspruch 13, weiterhin gekennzeichnet durch eine an die Abtastschaltung angekoppelte Phasenregelschleife (54), die auf eine Ausgabe des Phasenverschiebungsmittels (142) reagiert.
Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel (160) und das Phasenverschiebungsmittel (142) koordiniert werden, um den vorbestimmten Phasenabgleich mit dem Eingangssynchronsignal aufrechtzuerhalten.
Schaltung nach Anspruch 25, dadurch gekennzeichnet, daß das Phasenverschiebungsmittel (142) einen digitalen Zähler (74) und das Phasenverschiebungsmittel (160) eine monostabile Schaltung (164) mit auswählbarer Impulsbreite umfaßt, wobei eine Steuerung (115) zum Auswählen der vorbestimmten Zählung betrieben werden kann.
Synchronisierungsschaltung einer Quelle eines Eingangssynchronsignals (SYNC), und mit einer Quelle (34) von Taktsignalen; gekennzeichnet durch Mittel (24) zum Synchronisieren der Taktsignale mit dem Eingangssignal, wobei die Taktsignale eine periodische Änderung der Frequenz in jeder Periode des Eingangssynchronsignals aufweisen; einen an die Quelle von Taktsignalen angekoppelten Teiler (42) zum Teilen der Frequenz der Taktsignale, um ein Ausgangssignal mit einer höheren Frequenz als der des Eingangssignals zu erhalten; und ein Mittel (142) zum Verschieben einer Phase einer Teilungsperiode des Teilers in bezug auf eine Phase des Eingangssynchronsignals, um der periodischen Frequenzänderung entgegenzuwirken.
Schaltung nach Anspruch 27, weiterhin gekennzeichnet durch ein Mittel (160) zum Verschieben einer Phase des Ausgangssignals, um eine durch das Phasenverschiebungsmittel erzeugte Phasenverschiebung auszugleichen.
Schaltung nach Anspruch 28, weiterhin gekennzeichnet durch eine Abtastschaltung (52), die durch das phasenverschobene Ausgangssignal mit einer höheren Frequenz als das Eingangssignal, aber damit synchronisiert angetrieben wird.