DE3689051T2 - Zeilenablenkungsanordnung. - Google Patents

Description

• Die Erfindung bezieht sich auf eine Schaltung, die eine Folge von Impulsen mit höherer Frequenz (train of higher frequency pulses) erzeugt, die mit Eingangs-Synchronimpulsen synchronisiert sind, wie sie in einem Fernsehgerät verwendet werden kann.
• Kürzlich gab es Interesse dafür, ein Videosignal der verschachtelten Art (interlaced type), wie das des NTSC-Standards, zur Herabsetzung der Effekte von Artefakten in nichtverschachteltem Abtastformat (non-interlaced scanning format) darzustellen. Ein solches Darstellungsformat erfordert in der Regel das Schalten von Ablenkstrom bei einer Frequenz, die ein Vielfaches der Horizontalfrequenz fH der Horziontal-Synchronimpulse ist. In Fernsehsystemen, die ein Format mit doppelter Horizontal-Abtastrate verwenden, kann es beispielsweise erforderlich sein, zwei Horizontal- Ablenkstrom-Zyklen aus jedem Horizontal-Synchronimpuls zu erzeugen. Im Vergleich dazu ist die Korrespondenz in Standard-Fernsehsystemen ein Zyklus aus jedem Synchronimpuls.
• In einigen Schaltungen im Stand der Technik wird die Verdopplung der Horizontalraten-Frequenz durch eine PLL-Schaltung erreicht, die einen spannungsgesteuerten Oszillator (VCO) beinhaltet. Die Ausgangsfrequenz des VCO ist gleich einem Vielfachen der Horizontalrate. Im digitalen Fernsehen ist es beispielsweise wünschenswert, den Ablenkstrom durch Verwenden von Signalen zu erzeugen, die aus einem gemeinsamen Systemtakt statt von einem VCO abgeleitet sind.
• Aus z. B. der US 4,317,133 ist es auch bekannt, ein Analog- Zwei-Schleifen-Horizontal-Automatik-Frequenz- Phasensteuersystem mit einer ersten Schleife vorzusehen, die auf Eingangs-Horizontal-Synchronsignale anspricht, zum Erzeugen eines in Frequenz und Phase mit dem Horizontal- Synchronsignal synchronen Ausgangssignals. Eine zweite Schleife spricht auf das Ausgangssignal und Rücklaufimpulse (flyback pulses) an, um die Phase der Horizontal-Ablenk- Treibersignale abzustimmen, und das Bild auf dem TV-Schirm zu zentrieren. Es würde wünschenswert sein, ein solches bekanntes Zwei-Schleifen-System in ein Digitalsystem, wie oben beschrieben, mit Doppel-Horizontalraten-Frequenz zu übernehmen.
• Unter Berücksichtigung des Vorstehenden schafft die Erfindung eine Ablenkeinrichtung, die auf ein Zeilensynchron- Eingangssignal zum Erzeugen eines Ablenk-Ausgangssignals anspricht, das korrespondierende Ablenkzyklen in eine Ablenkschaltung während einer gegebenen Periode des Eingangssignals so bildet, daß die Frequenz der Ablenkzyklen ein ganzzahliges Vielfaches des Eingangssignals ist, wobei die Einrichtung aufweist: eine PLL-Schaltung, die auf das Zeilensynchron-Eingangssignal zum Erzeugen eines periodischen Signals in seiner gegebenen Periode mit einer Frequenz anspricht, die zu der Frequenz des Eingangssignals Bezug hat; eine Zeilen-Ausgangsstufe der Zeilen-Ablenkschaltung, die auf das Ausgangssignal zum Erzeugen der Ablenkzyklen vielfacher Frequenz und zum Bilden eines Kennzeichnungssignals für den Ablenkzyklus anspricht, das Phaseninformation der Höherfrequenz-Ablenkzyklen beinhaltet; und eine Phasen- Steuerschleife mit einem Phasendetektor, der ein Steuersignal in Übereinstimmung mit dem Kennzeichnungssignal für Höherfrequenz-Ablenkzyklen und in Übereinstimmung mit dem periodischen Signal erzeugt, wobei die Phasen-Steuerschleife auf das periodische Signal zum Erzeugen des Ausgangssignals anspricht, welches die Ablenkzyklen mit einer Frequenz, die ein Vielfaches des Eingangssignals ist, und mit einer Phase bildet, die in Übereinstimmung mit dem Steuersignal des Phasendetektors bestimmt wird.
• In einer Einrichtung gemäß einem Aspekt der Erfindung spricht eine PLL-Schaltung auf ein periodisches Zeilensynchron- Eingangssignal an und wird zum Erzeugen synchronisierter erster bzw. zweiter periodischer Signale zu denselben jeweiligen relativen Zeiten bezüglich des Eingangssignals und in jeder Periode des Eingangssignals verwendet.
• In Übereinstimmung mit einem Aspekt der Erfindung spricht eine Phasen-Steuerschleifen-Schaltung (phase control loop) - nachfolgend als PCL bezeichnet - auf ein Ablenkzyklus- Kennzeichnungssignal einer Ablenkschaltung und auf zumindest eines der ersten und zweiten periodischen Signale zum Erzeugen erster und zweiter Ablenk-Ausgangssignale zu jeder Periode des Zeilensynchron-Eingangssignals an. Eine Ausgangsstufe der Ablenkschaltung wird zum Erzeugen eines Ablenkstrom-Zyklus' bei Auftreten jedes des ersten und zweiten Ablenk-Ausgangssignals verwendet.
• Bei der Gestaltung eines speziellen Ausführungsbeispieles der Erfindung verdoppelt die Schaltung beispielsweise die Frequenz der Synchronimpulse, um in der Ausgangsstufe Ablenkstrom mit 2·fH-Frequenz zu erhalten.
• Die Zeitverläufe jedes der ersten und zweiten periodischen Signale wird mit einer Auflösung eines Bruchteils einer gemeinsamen Taktsignal-Periode festgelegt. Jede Periode des Synchron-Eingangssignals ergibt eine korrespondierende Sequenz von Zuständen in der PLL-Schaltung. Jeder Zustand wird synchron mit dem gemeinsamen Taktsignal erzeugt. Die PLL-Schaltung liefert die ersten und zweiten periodischen Signale, die ein erstes bzw. zweites periodisches Ereignis kennzeichnen, an eine PCL-Schaltung, um daraus die ersten bzw. zweiten Ablenk-Ausgangssignale zu erzeugen.
• In Übereinstimmung mit einem anderen Aspekt der Erfindung erhält die PCL-Schaltung von der Ablenkschaltungs- Ausgangsstufe ein Rücklaufsignal (retrace signal) zum z. B. nur einmaligen Korrigieren der Zeitverläufe der Ausgangssignale während einer gegebenen Periode des Synchron- Eingangssignals und in Übereinstimmung mit den Zeitverläufen eines Signals des ersten und zweiten Signals. Die Ausgangssignal-Zeitverläufe werden so korrigiert, daß die Zeitverläufe von alternierenden Ablenkzyklen mit den ersten bzw. zweiten periodischen Ereignissen korrespondieren.
• In Übereinstimmung mit noch einem weiteren Aspekt der Erfindung ist die Nachführ-Reaktionszeit (tracking response time) der PCL-Schaltung in Bezug auf die Phasenänderungen des Rücklaufsignals rasanter als die entsprechende Nachführ- Reaktionszeit der PLL-Schaltung in Bezug auf Phasenänderungen des Synchron-Eingangssignals, das die Synchronimpulse beinhaltet. Das ist so, weil die PCL-Schaltung optimiert ist, schnelle Schaltzeit-Änderungen in der Ausgangsstufe zu verkraften, die aufgrund eines sich schnell ändernden Elektronenstrahl-Stromes auftreten können; dagegen ist die PLL-Schaltung optimiert, die Synchronimpulse begleitendes Rauschen oder Jitter zu unterdrücken.
• In der Zeichnung:
• Fig. 1 veranschaulicht ein allgemeines Blockschaltbild einer Ablenkschaltung, die eine PLL-Schaltung (phase-locked-loop circuit) und eine PCL-Schaltung (phase-control-loop circuit) beinhaltet, und einen Aspekt der Erfindung realisiert;
• Fig. 2 veranschaulicht ein detailliertes Blockschaltbild der Ablenkschaltung von Fig. 1;
• Fig. 3a bis 3g veranschaulichen Zeitverläufe, die hilfreich bei der Erläuterung der Synchronisation der PLL-Schaltung von Fig. 2 sind;
• Fig. 4a bis 4r veranschaulichen Zeitdiagramme, die hilfreich bei der Erläuterung der Betriebsweise der Schaltung von Fig. 2 sind; und
• Fig. 5 veranschaulicht ein Ausführungsbeispiel eines Phasenkomparators von Fig. 2.
• Fig. 1 veranschaulicht ein Blockschaltbild einer Horizontal- Ablenkschaltung mit einer PLL-Schaltung 20. Sie beinhaltet einen sequentiellen Zähler 21, der die einem VCO einer konventionellen PLL-Schaltung analoge Funktion hat. Der Zähler 21 ist ein programmierbarer Zähler, der nach jeder Vorderflanke (leading edge) eines Taktimpulses CK inkrementiert wird, welcher eine Periode tCK hat, wie in dem Zeitdiagramm von Fig. 4a veranschaulicht. Er zählt von einem Anfangswert von beispielsweise 1 aufwärts, bis er auf den Anfangswert durch einen Rücksetzimpuls (RESET) an einem Eingangsanschluß 21a der Fig. 1 zurückgesetzt wird. Der RESET-Impuls steuert die Anzahl der Takt-CK-Perioden tCK, die in einer entsprechenden Periode oder Sequenz N des Zählers 21 beinhaltet sind. Aufeinanderfolgen von Sequenzen N, die vom Zähler 21 erzeugt werden, definieren eine wiederkehrende Sequenz (recurring sequence). Jedes Wort CT an einem Ausgangsport 21b des Zählers 21 liefert - in einer gegebenen Sequenz N - den aktuellen Zählstand (count) des Zählers 21.
• Zur Veranschaulichung wird hier ein digitales Wort durch eine Zahl zur Basis 2 repräsentiert, die eine ganze Zahl, einen Bruch oder eine Kombination aus einer ganzen Zahl und einem Bruch beinhaltet. Eine negative Zahl wird als Zweier- Komplementzahl repräsentiert.
• Horizontal-Synchronimpulse Hs mit einer Periode H (1H Synchronimpulse HS) werden beispielsweise von einem konventionellen Synchrontrenner 60 eines Fernsehempfängers zu einem Phasendetektor 202 gekoppelt. Wenn die PLL-Schaltung 20 mit den Synchronimpulsen HS phasenverriegelt ist, vorausgesetzt, daß sie von niedrigpegeligem Rauschen begleitet werden, tritt die Vorderflanke jedes Impulses MS, der zum Phasendetektor 202 gekoppelt wird, im wesentlichen zeitgleich mit der letzten Flanke des Taktes CK auf, die vor der Mitte des korrespondierenden Synchronimpulses HS auftritt. Der Impuls MS wird von einem Decoder 23 erzeugt, wenn ein vorbestimmter Wert des Wortes CT erfaßt wird. So tritt die Mitte jedes Synchronimpulses HS einen variablen Bruchteil f der Takt-CK-Periode tCK von Fig. 4a nach der Vorderflanke des Impulses MS von Fig. 1 auf.
• Der variable Bruchteil f ist in einem 1H Verschiebewort SK (1H skew word SK) enthalten, das auch an den Phasendetektor 202 gekoppelt wird. Der Phasendetektor 202 erzeugt ein periodenlängen-abstimmendes Wort LPFO. Das Wort LPFO wird in einem Horizontal-Periodenlängen- Generator 33 mit einem konstanten Wort PR kombiniert, um ein Wort DPW zu erzeugen. Das Wort PR gleicht beispielsweise dem Wert 910, wobei 910·tCK gleich der nominellen oder freilaufenden Periode der PLL-Schaltung 20 ist. Zu erwähnen ist, daß die Periode tCK des Taktes CK gleich 1/(4·fsc) ist, wobei fsc die NTSC-Farb-Zwischenträgerfrequenz ist.
• Das Wort DPW enthält die berechnete Schätzung oder den berechneten Binärwert der aktuellen Periode H der Impulse H&sub5; in der Form einer ganzen Zahl M von Perioden tCK des Taktes CK und einer Bruchzahl k von Perioden tCK des Taktes CK. Das Wort DPW wird an einen Generator 201 für Zählerperiode und Verschiebeworte gekoppelt, der das 1H-Verschiebewort SK und ein Periodenwort PERIOD erzeugt. Das Wort PERIOD, das die Zahl von Zyklen des Taktes CK in einer gegebenen Periode N des Zählers 21 enthält, wird an einen Komparator 200 gekoppelt, der den aktuellen Wert der Worte CT und PERIOD vergleicht und den Impuls RESET erzeugt, wenn Wort CT = Wort PERIOD ist. Der RESET-Impuls initialisiert den Zähler 21, so daß er das Wort CT=1 gleichzeitig mit der nächsten Flanke des Taktes CK enthält, die damit die Endzeit der aktuellen Sequenz N des Zählers 21 und die Anfangszeit der nächsten Sequenz N festlegt.
• Die Worte CT werden durch eine programmierbare Zeitverschiebung oder Verzögerung 42 gekoppelt, um verzögerte Worte Ca zu liefern. Die Verzögerung der programmierbaren Verzögerung 42 wird von einem externen Wort NPW gesteuert, das von einer nicht in den Figuren dargestellten Quelle her eingekoppelt wird. Ein Wort CMa, das definiert ist, die Worte SK und Ca zu beinhalten, welche den Bruch bzw. die ganze Zahl des Wortes CMa bereitstellen, wird an eine programmierbare Verzögerung 203 gekoppelt. Ein Wort CMao ist als der Zustand des Wortes CMa definiert, in welchem das Wort Ca=0 ist. Das Wort CMao definiert ein periodisches Ereignis eCMao mit einer Periode, die gleich einem geschätzten Wert der aktuellen Periode H ist, in Übereinstimmung mit dem Wort DPW. Das Ereignis eCMao tritt f·tCK nach der Vorderflanke des Taktes CK auf, der bewirkt, daß das Wort Ca Null wird, wie später erläutert wird. Der Bruchteil f ist der Wert, der in dem IH-Verschiebewort SK enthalten ist.
• Das Horizontal-Periodenlängenwort DPW wird an eine durch zwei teilende Einheit 46 gekoppelt, die den Wert des Wortes DPW durch den Faktor 2 teilt, um das das für eine Hälfte der Horizontal-Periodenlänge H kennzeichnende Wort HDPW zu erzeugen. Das Wort HDPW wird an den Steuerport der programmierbaren Verzögerung 203 gekoppelt, die das von dem Wort CMao definierte Ereignis eCMao in Übereinstimmung mit dem Wert des Steuerwortes HDPW für die Verzögerung 203 um H/2 verzögert.
• Ein Wort CMb - das Ausgangswort der programmierbaren Verzögerung 203 - beinhaltet ein Verschiebewort SKB und ein Wort Cb, welche den Bruch bzw. die ganze Zahl des Wortes CMb bereitstellen. Ein Wort CMbo ist als der Zustand des Wortes CMb definiert, in welchem Wort Cb=0. Das Wort CMbo definiert ein periodisches Ereignis eCMbo, das in der berechneten geschätzten Mitte des Intervalls zwischen jedem Paar von aufeinanderfolgenden Ereignissen eCMao auftritt.
• Die Worte CMa und CMb werden an Ports 40a bzw. 40b eines Multiplexers 40 gekoppelt. Der Multiplexer 40 koppelt abwechselnd die Worte CMa und CMb an den Eingangsport 51a einer programmierbaren Zeitverschiebung oder Verzögerung 51 einer PCL-Schaltung 120. Die Worte CMI und CMP repräsentieren an einem Ausgangsport 51c der programmierbaren Verzögerung 51 eine ganze Zahl bzw. einen Bruchteil der Periode tCK des Taktes CK von Fig. 4a. Die Worte CMI werden an einen Horizontal-Ansteuerimpuls-Generator 253 gekoppelt, der jedesmal, wenn das Wort CMI=0 ist, einen Impuls PGP mit einer Breite w erzeugt, die von einem externen Wort WIDTH gesteuert wird. Der Impuls PGP wird vom Impulsgenerator 253 an einen Eingangsanschluß 54a der Ansteuerverzögerung 54 (gate delay) gekoppelt. Die Ansteuerverzögerung 54 verzögert den Impuls PGP um einen Bruchteil q der Periode tCK des Taktes CK von Fig. 4a mit einer Länge, die in Übereinstimmung mit dem Wert des Wortes CMP der Fig. 1 bestimmt wird, um ein Signal HORDRIVE mit einer 2fH-Rate an einem Ausgangsanschluß 54b der Ansteuerverzögerung 54 zu erzeugen. Das Signal HORDRIVE wird auch an eine Flipflop-Einheit 55 gekoppelt. Jeder Impuls des Signals HORDRIVE bewirkt das Umschalten (Toggle) eines Signals TOGGLE an einem Ausgangsanschluß 55a der Flipflop- Einheit 55. Das Signal TOGGLE wird an einen Auswahl- Anschluß 40c des Multiplexers 40 gekoppelt. Das Signal TOGGLE bewirkt in Übereinstimmung mit seinem logischen Zustand das alternierende Koppeln der Worte CMa bzw. CMb an Eingangsport 51a der programmierbaren Verzögerung 51. So werden die Zeitverläufe (timings) der Impulse des Signals HORDRIVE alternierend durch die Worte am Port 40a bzw. 40b des Multiplexers 40 gesteuert.
• Es sollte ersichtlich sein, daß eine Anordnung, die ähnlich der Anordnung von Figur I ist, zum Erzeugen eines zu dem Signal HORDRIVE der Fig. 1 analogen Signals mit einem unterschiedlichen Vielfachen der Frequenz fH, wie beispielsweise 3fH oder 4fH verwendet werden kann.
• Das Signal HORDRIVE wird an einen Eingangsanschluß 41a einer 2fH-Horizontal-Ablenkungsschaltungs-Ausgangsstufe 41 gekoppelt, um das Schalten eines Horizontal- Ausgangstransistors zu steuern. Ein Rücklaufintervall wird auf einen korrespondierenden Impuls des Signals HORDRIVE ansprechend gebildet. Ein während des Rücklauf s auftretender resultierender Impuls FLYBACK, der beispielsweise von einem - in Fig. 1 nicht dargestellten - Rücklauf-Übertrager der Ausgangsstufe 41 gewonnen wird, wird an einen Phasendetektor 202' gekoppelt.
• Wenn die PCL-Schaltung 120 mit den Rücklaufimpulsen FLYBACK vollkommen phasenstarr verriegelt ist, tritt die Vorderflanke jedes Impulses MS', der auch an den Phasendetektor 202' gekoppelt ist, im wesentlichen zeitgleich mit der letzten Flanke des Taktes CK vor der Zeitmitte des jeweiligen Impulses FLYBACK auf. Der Impuls MS' wird von einem Decoder 23' erzeugt, wenn ein vorbestimmter Wert des Wortes Ca erfaßt wird. Die Mitte des Impulses FLYBACK tritt einen Bruchteil f der Takt-CK-Periode tCK von Fig. 4a nach der Vorderflanke des Impulses MS' von Fig. 1 auf. Der Bruchteil f ist in dem 1H-Verschiebewort SK enthalten.
• Der Phasendetektor 202' erzeugt ein Wort LPFO', das die Verzögerungszeit der programmierbaren Verzögerung 51 steuert. Die programmierbare Verzögerung 51 ist in der Lage, positive oder negative Phasenverschiebung oder Zeitverzögerung bereitzustellen, wie später erläutert wird. Die Mitte der 2fH-Raten-Impulse FLYBACK tritt zeitgleich (coincidentally) mit jedem korrespondierenden Ereignis eCMao oder eCMbo auf. Das Ereignis eCMao tritt während der Zeit auf, in welcher das Wort Ca=0 ist; wohingegen das Ereignis eCMbo auftritt, wenn das Wort Cb=0 ist, wie zuvor erläutert. Daher erzeugt die Anordnung von Fig. 1 die 2fH-Raten-Impulse FLYBACK, die relativ zu dem korrespondierenden 1H Synchronimpuls HS um korrespondierende konstante Verzögerungszeiten verzögert sind.
• Fig. 2 veranschaulicht ein detaillierteres Blockschaltbild der Anordnung von Fig. 1. Ähnliche Bezugszeichen und Symbole in Fig. 1 und 2 veranschaulichen ähnliche Objekte oder Funktionen. Fig. 4a bis 4r veranschaulichen Zeitdiagramme eines typischen stationären Zustandsbeispieles, bei dem drei aufeinanderfolgende Perioden oder Sequenzen Na, Nb und Nc des Zählers 21 von Fig. 2 gezeigt werden, wenn die PLL-Schaltung 20 mit den Synchronimpulsen HS von Fig. 4r phasenverriegelt ist. Ähnliche Bezugszeichen und Symbole in den Fig. 1, 2 und 4a bis 4r stellen ähnliche Objekte oder Funktionen dar.
• Es wird angenommen, daß das Wort DPW an einem Eingangsport 34a eines Addierers 34 der Fig. 2 den berechneten Schätzwert der Periode H der Horizontal- Synchronimpulse HS von Fig. 4r enthält. Das Wort DPW von Fig. 2 beinhaltet beispielsweise eine 10-Bit Zahl M, die repräsentativ für ein ganzzahliges Vielfaches der Perioden tCK des Taktes CK von Fig. 4a ist, und eine 5-Bit Zahl k, die repräsentativ für einen Bruchteil der Periode tCK ist. Der Wert (M+k)·tCK definiert den aktualisierten Schätzwert (updated estimate) der Periode H.
• Das Verschiebewort SK (skew word), das den Bruchteil f an einem Ausgangsport 38b des Latches 38 von Fig. 2 darstellt, wird rechts ausgerichtet (right justified) an einen Eingangsport 34b des Addierers 34 gekoppelt, wo es mit dem rechts ausgerichteten Wort DPW summiert wird. Ein Wort CNTPR tritt am Ausgangsport 34c des Addierers 34 auf, um den ganzzahligen Teil des Additionsergebnisses zu repräsentieren. Jedes Bit des Wortes CNTPR hat dasselbe numerische Gewicht, wie das entsprechende Bit des ganzzahligen Teiles M des Wortes DPW. Das Wort CNTPR wird an einen Eingangsport 35a eines Latches 35 gekoppelt. Latch 35 speichert den Wert des Wortes CNTPR zu einem Zeitpunkt Tt der Fig. 4f unter der Steuerung eines Impulses CL des Decoders 23 der Fig. 2, um das Perioden-Längenwort PERIOD an einem Eingangsport 36a eines Subtrahierers 36 zu bilden. Der Subtrahierer 36 steuert die gesamte Zahl von Zuständen in einer gegebenen Periode N des Zählers 21. Der Decoder 23 decodiert die Worte CT des Zählers 21 und erzeugt Zeit-Steuersignale, wie den Impuls CL, aber auch andere Zeitgeberimpulse, die später erläutert werden, wenn ein entsprechender vorbestimmter Zustand des Zählers 21 auftritt. Der Impuls CL wird auch an einen Takt- Eingangsanschluß 38a des Latches 38 gekoppelt, um zu einem Zeitpunkt Tt von Fig. 4e ein Wort SKIN gemäß Fig. 2 zu speichern, wodurch 1H-Verschiebewort SK erzeugt wird, das den Bruchteil f enthält. Die Bits des Bruchteiles f erscheinen mit derselben numerischen Skalierung oder Gewichtung wie die entsprechenden Bits des Bruchteiles k des Wortes DPW. Der Bruchteil f ist für den Bruchteils-Teil des Additionsergebnisses repräsentativ. So addiert der Addierer 34 das rechtsbündig oder rechts ausgerichtete Ausgangswort SK des Latches 38, das von dem Impuls CL während der unmittelbar vorhergehenden Periode N des Zählers 21 gebildet wurde, zu dem rechts ausgerichteten Wort DPW, um die Worte PERIOD bzw. SK zu einem Zeitpunkt Tt gemäß den Fig. 4f bzw. 4e zu aktualisieren.
• Das Ausgangswort CT des Zählers 21 von Fig. 2 wird an einen Eingangsport 36b eines Subtrahierers 36 gekoppelt, wo es von dem Wort PERIOD subtrahiert wird, um an einem Port 36c ein Wort RS zu bilden. Das Wort RS wird an einen Nulldetektor 37 gekoppelt. Der Nulldetektor 37 gibt einen RESET-Impuls ab, wie in Fig. 4j veranschaulicht, wenn das Wort RS von Fig. 2 gleich Null ist. Daher wird der Zähler 21, wenn das Wort CT des Zählers 21 gleich dem Periodenwort PERIOD des Zählers 21 ist, rückgesetzt und das nächste Wort CT des Zählers 21 ist gleich 1, dem anfänglichen Zählzustand (initial counting state). Das Wort PERIOD drückt in Vielfachen der Periode tCK des Taktes CK von Fig. 4a die Länge der Periode N des Zählers 21 von Fig. 2 aus.
• Das Wort Ca, das beispielsweise 10 Bit breit ist, wird in einem die programmierbare Verzögerung 42 von Fig. 1 darstellenden Subtrahierer durch Subtrahieren des aktuellen Wortes CT des Zählers 21 von Fig. 2 von dem konstanten Wort NPW gewonnen. Fig. 4c veranschaulicht ein Beispiel der korrespondierenden Sequenz, die von den Worten Ca repräsentiert wird. Wenn das Wort CT gleich dem Wort NPW ist, ist das Wort Ca gleich Null. Ähnlich ist, wenn das Wort CT das Wort NPW um Eins überschreitet, das Wort Ca gleich 1023, in Übereinstimmung mit der üblichen Zweier-Komplement- Arithmetik. In jeder Sequenz N des Zählers 21 treten die Zustände Ca=1, Ca=0 bzw. Ca=1023 auf, wenn der Zähler 21 von Fig. 2 sequentiell inkrementiert wird. Die Zeit, in welcher das Wort Ca der Fig. 4c Null wird, ist als Zeit tCTJ definiert. Diese Zeit tritt (J-1) Perioden tCK des Taktes CK nach der Anfangszeit der Sequenz N auf, wie zum Zeitpunkt T&sub0; der Periode Na. Während der Periode tCK des Taktes CK, welche der Zeit T&sub0; folgt, ist das Wort CT des Zählers 21 gleich Eins. Das Wort CMao ist als der Zustand des Wortes CMa definiert, in welchem das Wort Ca=0 ist, wie zuvor erläutert. Jedes Wort CMao definiert so ein periodisches Ereignis eCMao, das zu der Zeit tCMao = tCTJ+f·tCK auftritt, wie mit den entsprechenden kurzen Pfeilen in Fig. 4d veranschaulicht wird. Es ist zu bemerken, daß das Wort SK eines gegebenen Wortes CMao unterschiedliche Werte, in entsprechenden Perioden N des Zählers 21 haben kann. Zum Beispiel ist während des Intervalls tCK, das unmittelbar der Zeit tCTJ der Fig. 4e folgt, das Wort SK gleich f&sub1;. So tritt das Ereignis eCMao von Fig. 4d zu der Zeit tCMao=tCTJ+f·tCK auf. Erwähnt sei auch, daß der Bruchteil f&sub1; während der - nicht in den Fig. 4a bis 4r dargestellten - Periode N des Zählers 21 von Fig. 2 berechnet wurde, die unmittelbar vor der Periode Na auftrat.
• Die Anordnung von Fig. 2 berechnet das Timing des nächsten Ereignisses eCMao der Fig. 4d, wie die Zeit tCMao' des Ereignisses eCMao' relativ zu der Zeit tCTJ, und zwar durch Addieren des alten Bruchteils f&sub1; des Wortes SK der Fig. 2 zu dem Bruchteil k des Wortes DPW in Addierer 34, um einen neuen Bruchteil f&sub2; zu erhalten. Ein binärer Übertrag C kann von der Addition erzeugt werden und das korrespondierende neue Periodenwort PERIOD wird (M + den Wert des Übertrags C), und zwar zum Zeitpunkt Tt der Fig. 4f. Das Intervall zwischen aufeinanderfolgenden Ereignissen eCMao der Fig. 4d ist gleich (M+k) tCK, wie die untenstehenden Beispiele zeigen.
• Es wird hypothetisch angenommen, daß vor der Zeit Ttvon Fig. 4e das Bruchteils-Ergebnis, (das) Wort SKIN von Fig. 2 =(f&sub1;+k), kleiner als 1 ist; da kein Übertrag C erzeugt wird, ist das Wort CNTPR gleich M, dem ganzzahligen Teil des Wortes DPW. Nach dem Auftreten des Impulses CL von Fig. 2 zum Zeitpunkt Tt von Fig. 4e ist das Wort SK gleich f&sub2;=(f&sub1;+k) und das Wort PERIOD von Fig. 4f ist gleich M. Da der Rücksetzimpuls RESET von Fig. 4j auftritt, wenn das Wort CT von Fig. 2 gleich dem Wort PERIOD ist, wird die Länge der Periode Na des Zählers 21 gleich zu (M) Perioden tCK des Taktes CK gemäß Fig. 4a werden. Das korrespondierende Ereignis eCMao, das zum Zeitpunkt tCMao gemäß Fig. 4d während der Periode Nades Zählers 21 auftritt, tritt (J-1+f&sub1;)·tCK nach der Anfangszeit T&sub0; der Periode Na gemäß Fig. 4b auf.
• Es wird in einem zweiten hypothetischen Beispiel angenommen, daß vor der Zeit Tt' der Fig. 4e das Bruchteils-Ergebnis, das Wort SKIN von Fig. 2 =f&sub2;+k, größer als 1 ist; folglich wird der Übertrag C in Addierer 34 erzeugt und Wort CNTPR (von) ist gleich (M+1). Es folgt daraus, daß nach dem Auftreten des Impulses CL, zum Zeitpunkt Tt' von Fig. 4e, der Bruchteil f&sub3;, repräsentiert durch das Wort SK der Fig. 4e, gleich (f&sub1;+k)+k-1 ist, und das Wort PERIOD von Fig. 4f gleich (M+1) ist. Daher wird die Länge der Periode Nb des Zählers 21 von Fig. 4b gleich (M+1) Perioden tCK des Taktes CK werden. Das korrespondierende Ereignis eCMao' während der Periode Nb des Zählers 21 tritt (J-1+f&sub1;+k)·tCK nach der Anfangszeit T&sub0;' der Periode Nb von Fig. 4b auf.
• In einem dritten hypothetischen Beispiel wird angenommen, daß vor dem Zeitpunkt Tt'' das Bruchteils-Ergebnis, das Wort SKIN von Fig. 2 =(f&sub1;+2k-1)+k, kleiner als 1 ist; da kein Übertrag C erzeugt wird, ist das Wort CNTPR gleich M. Daraus folgt, daß nach dem Auftreten des Impulses CL, zu einem Zeitpunkt Tt''von Fig. 4e, das korrespondierende Wort PERIOD von Fig. 4f gleich M ist. Daher wird die Länge der Periode Nc des Zählers 21 gemäß Fig. 4b gleich (M) Perioden tCK des Taktes CK werden. Das korrespondierende Ereignis eCMao'' tritt (J-1+f&sub1;+2k-1)·tCK nach der Anfangszeit T&sub0;'' der Periode Nc von Fig. 4b auf.
• Die obigen Berechnungen führen zu der Schlußfolgerung, daß das Intervall t'CMao-tCMao von Fig. 4d von aufeinanderfolgenden Ereignissen eCMao gleich [T&sub0;'-tCMao]+[tCMao'-T&sub0;']=[M-(J-1+f&sub1;)]+[J-1+f&sub1;+k]= (M+k) der Perioden tck des Taktes CK ist.
• Ebenfalls ist das Intervall t''CMao-t'CMao gleich:
• [T&sub0;''-tCMao') + [tCMao''-T&sub0;''] = [(M+1)-(J-1+f&sub1;+k)] + [J-1+f&sub1;+2k-1] = (M+k) von Perioden tck des Taktes CK.
• So ist die Länge des Intervalls zwischen aufeinanderfolgenden Ereignissen eCMao gemäß Fig. 4d im Inhalt (M+k) des Wortes DPW gemäß Fig. 2 ausgedrückt. Die Länge einer gegebenen Periode N der Fig. 4d kann zum Beispiel entweder (M) oder (M+1) Perioden tCK des Taktes CK sein; jedoch ist die mittlere Länge der Periode N gleich der Periode H des Horizontal-Synchronimpulses HS von Fig. 4r, wie später erläutert wird.
• Zum Zeitpunkt tCH der Fig. 4g, welcher vor der Zeit Ttder Periode Na auftritt, wird ein Bruch f im Latch 38 von Fig. 2 in einem Latch 45 gesichert, um das Wort SKD zu bilden. Das Sichern des Wortes SK wird mit einem Impuls CH von dem Decoder 23 ausgeführt. Das Wort SKD wird rechtsbündig (right adjusted) an einen Eingangsport 47b eines Addierers 47 gekoppelt, der ähnlich zu dem Addierer 34 ist. Das Wort DPW, das (M+k) beinhaltet, wird über die durch Zwei teilende Einheit 46, welche zum Beispiel einen Rechts-Verschieber beinhaltet, zu dem anderen Eingangsport des Addierers 47 gekoppelt, um dort ein rechts ausgerichtetes Wort HDPW zu bilden, das gleich (1/2)·(M+k) ist. Ein Wort IHP, der ganzzahlige Teil des Ergebnisses der Addition in Addierer 47, wird an einen Eingangsport 49a eines Addierers 49 gekoppelt. Das Wort Ca der programmierbaren Verzögerung 42 wird an einen Eingangsport 49b des Addierers 49 gekoppelt, wo es zu dem Wort IHP addiert wird, um das Wort Cb zu bilden. Das Verschiebewort SKB von Fig. 4g und 2 beinhaltet einen Bruch-Anteil g des Ergebnisses der Addition der jeweiligen Bruchteile im Addierer 47.
• Das Wort Cb ist gleich 0 während der Länge der Periode tCK des Taktes CK, die der Flanke des Taktes CK zu einer Zeit tCTB von Fig. 4h sofort folgt. Das Wort CMbo der Fig. 2, das als Zustand des Wortes CMb definiert ist, in welchem das Wort Cb=0 ist, ist so in einer zur vorhergehenden Definition des Wortes CMao analogen Weise definiert. Ähnlich zu den Worten CMao definieren die Worte CMbo korrespondierende periodische Ereignisse eCMbo der Fig. 4i, die analog zu den Ereignissen eCMao der Fig. 4d sind. In analoger Weise wird zum Beispiel das Ereignis eCMbo der Fig. 4i g·tCK nach dem Zeitpunkt tCTB der Fig. 4h auftreten.
• Wie zuvor erläutert, verzögert die programmierbare Verzögerung 203 der Fig. 1, die von dem Wort HDPW gesteuert wird, das Auftreten des Ereignisses eCMao von Fig. 4d um eine Dauer, die in Übereinstimmung mit dem Wert des Wortes HDPW von Fig. 2 bestimmt wird, um das Ereignis eCMbo von Fig. 4i zu definieren. Das Ereignis eCMbo ist um H/2 relativ zu dem korrespondierenden Ereignis eCMao von Fig. 4d verzögert. Jedes Ereignis eCMbo von Fig. 4i tritt in der Mitte des korrespondierenden Intervalls auf, das zwischen aufeinanderfolgenden Ereignissen eCMao von Fig. 4d liegt, wie mit dem untenstehenden Beispiel gezeigt wird.
• Während der Periode Na des Zählers 21 von Fig. 4g vor der Zeit tCH enthält das Latch 45 der Fig. 2 den Bruch f&sub1;. Da das Wort HDPW gleich (1/2)·(M+k) ist, ist das Additionsergebnis an Port 47c des Addierers 47 gleich (1/2)·(M+k)+f&sub1;. Es wird hypothetisch angenommen, daß M eine ungerade Zahl ist, die gleich 2A+1 ist. Die Zahl A - eine ganze Zahl - ist daher gleich (M-1)/2. Es folgt daraus, daß (1/2)·(M+k)+f&sub1; gleich (A+1/2+k/2+f&sub1;) ist. Es wird weiter hypothetisch angenommen, daß der Bruchteil g&sub1; des Wortes SKB der Fig. 4g, das gleich (1/2+k/2+f&sub1;) ist, kleiner als 1 ist. Daher ist das Wort IHP gleich A, dem ganzzahligen Teil des Wortes HDPW. Wegen der Summierung der Worte IHP und Ca in Addierer 49 wird das Wort Cb von Fig. 4h gleich Null sein, wenn (A) Takt-CK-Perioden tCK nach der Zeit tCTJ von Fig. 4c verstrichen sind. So tritt das Ereignis eCMbo von Fig. 4i der Zeit tCMbo bei (A) tCK+(1/²+k/²+f&sub1;)·tCK nach der Zeit tCTJ von Fig. 4c auf. Die gesamte Zeitverzögerung TH/2a in Fig. 4i von der Zeit tCTJ zu der korrespondierenden Zeit tCMbo ist gleich [(M-1)/2+(1/2+k/2+f&sub1;)]·tCK = [(M+K)/2+f&sub1;]·tCK. Da das Ereignis eCMao zu der Zeit tCMao=tCTJ+f&sub1;·tCK auftritt, folgt daraus, daß das Ereignis eCMbo von Fig. 4i bei ½(M+k)·tCK nach dem unmittelbar vorhergehenden Ereignis eCMao von Fig. 4d auftritt. Es kann gezeigt werden, daß dasselbe Ergebnis erhalten wird, wenn andere Annahmen bezüglich M oder dem Bruchteil g&sub1; gemacht werden. Da die durch aufeinanderfolgende Ereignisse eCMao definierte Periode gleich (M+k) ist, folgt daraus, daß jedes Ereignis eCMbo von Fig. 4i in der Mitte des Intervalls tCMao-tCMao' zwischen aufeinanderfolgenden Ereignissen eCMao bzw. eCMao' von Fig. 4d liegt. Wie später erläutert wird und in Übereinstimmung mit einem Aspekt der Erfindung, treten alternierende Rücklauf-Intervalle, die jede Periode H wiederholt werden, in Übereinstimmung mit den Zeiten tCMbo der Ereignisse eCMbo der Fig. 4i auf. Die anderen alternierenden Rücklaufintervalle treten in Übereinstimmung mit den Zeiten tCMao der Ereignisse eCMao gemäß Fig. 4d auf.
• Jeder fH-Raten-Synchronimpuls HS von Fig. 2 wird von dem Takt CK abgetastet und der entsprechende Abtastwert wird in einer Digitalisier-Einheit 61, wie einem Analog/Digital- Wandler, digitalisiert, um in üblicher Weise ein korrespondierendes Wort 207 zu bilden. Aufeinanderfolgende digitalisierte Synchronworte 207 werden an einen Eingangsport 25a eines digitalen Tiefpasses 25 gekoppelt. Aufeinanderfolgende digitalisierte Synchronworte SY an dem Ausgang des Filters 25 werden an einen Eingangsport 22a eines Synchron-Phasenkomparators 22 gekoppelt. Wie unten beschrieben, werden die Synchronworte SY zum Synchronisieren jedes Ereignisses eCMao der Fig. 4d mit dem korrespondierenden Synchronimpuls HS von Fig. 4r und zum Gewinnen des Perioden-Längenwortes DPW von Fig. 2 verwendet.
• Die Fig. 3a bis 3g veranschaulichen schematisch Zeitverlaufs-Diagramme, die bei der Erläuterung der Synchronisation der PLL-Schaltung 20 von Fig. 2 hilfreich sind. Ähnliche Symbole und Bezugszeichen in Fig. 2, 3a bis 3g und 4a bis 4r veranschaulichen ähnliche Objekte oder Funktionen. Die Fig. 3a veranschaulicht ein Beispiel von aufeinanderfolgenden digitalisierten Synchronworten SY von Fig. 2, die aus dem Digitalisieren eines idealisierten trapezförmigen Horizontal- Synchronimpulses HS stammen, der während Intervall T der Fig. 4r und 3a eine trapezförmige Hüllkurve 1 definiert. Die Hüllkurve 1 der Fig. 3a hat eine Vorderflanke 72 und eine hintere Flanke 73, die durch gestrichelte Linien dargestellt sind. Während des gesamten Intervalls T zwischen den Zeiten Tb bzw. Te tritt jedes Synchronwort SY nach jeder Vorderflanke des Taktes CK von Fig. 3d auf. Die Worte SY sind schematisch über vertikale Pfeile veranschaulicht, die bis an die Hüllkurve 1 heranreichen und die jeweilige Größe der Worte SY darstellen.
• Der Decoder 23 der Fig. 2 erzeugt Steuerimpulse MS zu einer Zeit Tm von Fig. 3c oder 41, wenn ein vorgegebener Wert von Wort CT in Fig. 2 auftritt, so zum Beispiel, wenn das Wort CT gleich 315 ist. Der Steuerimpuls MS wird an einen Anschluß 22b des Phasenkomparators 22 gekoppelt, wo er mit einem korrespondierenden Synchronimpuls HS phasenverglichen wird, der die Worte SY bildet, wie unten beschrieben wird.
• Fig. 5 veranschaulicht schematisch ein Blockschaltbild eines Phasenkomparators 22. Ähnliche Symbole und Bezugszeichen in den Fig. 1, 2, 3a bis 3g, 4a bis 4r und 5 bezeichnen ähnliche Objekte oder Funktionen. Der Phasenkomparator 22 von Fig. 5 beinhaltet einen Akkumulator 26, der subtraktiv von einem Anfangswert von Null aufeinanderfolgende Synchronworte SY von Fig. 3a akkumuliert, und zwar von Zeit Tb zu dem Beginn des Intervalls T von Fig. 3a, wie von einem Signal CAC des Decoders 23 von Fig. 2 gesteuert, bis zur Zeit Tm von Fig. 3a. Zur Zeit Tm, die mit Impuls MS von Fig. 5 assoziiert ist, schaltet ein Signal FFO an einem Ausgangsanschluß 27a eines Flipflops 27 von einem ersten logischen Pegel zu einem zweiten Logikpegel um (toggle), wie in Fig. 3c veranschaulicht ist. Das Signal FFO des Flipflops 27 von Fig. 5 schaltet nach Erhalt der Vorderflanke des Steuerimpulses MS an einem Takt- Eingangsanschluß 22b um. Nach der Zeit Tm und bis zur Endzeit Te des Intervalls T von Fig. 3a - wie von dem Signal CAC gesteuert - werden individuelle Synchronworte SY additiv im Akkumulator 26 akkumuliert, um ein Ausgangswort ACW bereitzustellen, daß die gesamte Akkumulation der Subtraktionen und der darauffolgenden Additionen enthält.
• In einem zweiten Zeitverlaufsbeispiel der Fig. 3a sind Synchronworte SY, die als Synchronworte SY2 bezeichnet werden, schematisch durch Vertikalpfeile veranschaulicht, die eine Hüllkurve 2 definieren. Die Hüllkurve 2, die durch die gepunkteten Linien veranschaulicht ist, hat eine Vorderflanke 70 und eine Hinterflanke 71, die ähnlich zu den jeweiligen Flanken der Hüllkurve 1 sind. Die Worte SY2 werden innerhalb eines Intervalls T&sub2; bereitgestellt, das in seiner Länge gleich dem Intervall T ist. Ein Mittenpunkt Tc2 des Intervalls T&sub2; wird relativ zum Mittenpunkt Tc des Intervalls T verzögert. Es wird angemerkt, daß jedes Wort SY2 von geringerem Wert an der Vorderflanke 70, jedoch von größerem Wert an der hinteren Flanke 71 der Hüllkurve 2 ist, als die entsprechenden Worte SY1 der Vorderflanke 72 bzw. Hinterflanke 73 der Hüllkurve 1. Daher wird die Gesamtsumme in Wort ACW zu einer Endzeit Te2 der Periode T&sub2; positiver sein als zu der Endzeit Te der Periode T. Daher ist die Größe des Wortes ACW proportional zu der Länge des korrespondierenden Intervalls Tc2-Tm oder Tc-Tm. Daraus folgt, daß die Größen- und Polaritätswerte des Wortes ACW mit der Zeitdifferenz (Tc-Tm) zwischen dem aktuellen Mittenpunkt Tc des Intervalls T und der Zeit Tm, die durch die Vorderflanke des Impulses MS von Fig. 3b definiert ist, korrespondieren.
• Das Ausgangswort ACW des Akkumulators 26 von Fig. 5 wird an einen Eingangsport 28a eines Skalierers 28 gekoppelt. Der Skalierer 28 erzeugt aus dem Wort ACW ein Wort SCW, das die Zeitdifferenz Tc-Tm von Fig. 3a als Verhältnis n ausdrückt, das beispielsweise gleich (Tc-Tm)/tCK ist. Das Verhältnis n hat eine Auflösung der Zeitdifferenz (Tc-Tm) von beispielsweise 1/32 der Periode tCK des Taktes CK.
• Das Wort SK von Fig. 2, das den Bruchteil f enthält, wird an einen Port 22d des Subtrahierers 30 von Fig. 5 gekoppelt, wo es von dem Wort SCW subtrahiert wird, um ein Wort SCWD an einem Eingangsport 22g eines Registers 31 zu erzeugen. Das Register 31 speichert jedes Wort SCWD und überträgt es an einen Ausgangsport 22e, um ein Phasenwort PH von Fig. 5 bereitzustellen. Das Phasenwort PH, das folglich gleich [(Tc-Tm)/tCK-f] ist, wird in das und aus dem Register 31 über den Impuls CC des Decoders 23 der Fig. 2 getaktet, der an einen Taktanschluß 22c zum Zeitpunkt Tr von Fig. 3e, der der Endzeit Te der Periode T von Fig. 3a folgt, gekoppelt ist.
• Eine Zeit Tcc=Tm+f·tCK, wie später erläutert, repräsentiert die berechnete oder erwartete Auftrittszeit (occurence time) der Mitte der Periode T der Fig. 3a. Das Intervall zwischen der Zeit Tcc und der entsprechenden Zeit tCMao des Ereignisses eCMao ist inhärent gleich einem vorbestimmten ganzzahligen Vielfachen der Periode tCK des Taktes CK von Fig. 3d. Es folgt daraus, daß die Zeit Tcc auch periodisch mit derselben Periodenlänge von (M+k)·tCK ist, wie die Zeit tCMao des Ereignisses eCMao der Fig. 4d. Um nun das Auftreten der Ereignisse eCMao mit den korrespondierenden Synchronimpulsen HS von Fig. 4r zu synchronisieren, ist es genügend, daß der aktuelle Mittenpunkt Tc der Periode T von Fig. 3a mit der berechneten Zeit Tcc übereinstimmt. Das Wort PH von Fig. 2, das gleich [(Tc-Tm)/tCK-f] ist, ist deshalb für die Zeitdifferenz zwischen dem aktuellen Mittenpunkt Tc und dem berechneten Mittenpunkt Tcc des Intervalls T von Fig. 3a kennzeichnend (indikativ). Wenn das Wort PH von Fig. 2 positiv ist, ist die aktuelle Mittenzeit Tc der Fig. 3a größer oder später als die berechnete Mittenzeit Tcc. Umgekehrt ist die aktuelle Mittenzeit Tc der Fig. 3a geringer oder früher als die berechnete Mittenzeit Tcc, wenn das Wort PH der Fig. 2 negativ ist. Wenn die Zeit Tcc gleich der Zeit Tc ist, ist das Phasenwort PH von Fig. 2 Null.
• Das Phasenwort PH wird über einen konventionell aufgebauten digitalen Tiefpaß 32 der Fig. 2 an einen Eingangsport 33b eines Addierers 33 gekoppelt, um das Ausgangswort LPFO des Filters 32 zu bilden. Das Filter 32 kann einen Akkumulator umfassen, der additiv individuelle Phasenworte PH unter der Steuerung eines Horizontalraten-Impulses CLPF akkumuliert, der von dem Decoder 23 zu einer korrespondierenden Zeit TS von Fig. 3f erzeugt wird. Die Zeit TS tritt nach der Zeit Tr des Impulses cc von Fig. 3e auf. Wenn das Phasenwort PH von Fig. 2 Null ist - im stationären Zustand beispielsweise -, ändert sich das Wort LPFO des Tiefpasses 32 nicht. Ein negatives Phasenwort PH erniedrigt beispielsweise den Wert des Wortes LPFO; ein positives Phasenwort PH erhöht es dagegen. Der Addierer des Generators 33 addiert Wort PR, das den Nennwert (Nominalzahl) der Perioden tCK des Taktes CK repräsentiert, die in einer gegebenen Periode H des NTSC-Composit-TV-Signals enthalten sind, zu dem ganzzahligen Teil des Wortes LPFO zum Bilden von Ablenkperioden-Wort DPW am Port 33a. Wie zuvor beschrieben, wird das Periodenlängen- Wort DPW zu 1H Verschiebewort SK addiert, um aktualisierte Worte PERIOD und SK zu erzeugen, wenn der Impuls CL zur Zeit Ttder Fig. 3g auftritt. Die Zeit Tttritt kurz nach der Zeit TS der Fig. 3f auf.
• Es wird hypothetisch angenommen, daß die aktuelle Mittenzeit Tc von Fig. 3a später als die berechnete Mittenzeit Tcc ist; folglich wird das Phasenwort PH der Fig. 2 positiv sein. Das Wort DPW wird größer, wenn das Phasenwort PH positiver wird. In dem darauffolgenden Intervall T der Fig. 3a erzeugt das größere Wort DPW eine berechnete Mittenzeit Tcc, die ein längeres Zeitintervall von der vorhergehenden Zeit Tcc repräsentiert. Um Synchronisation zu erreichen wird deshalb die berechnete Mittenzeit Tcc näher an der aktuellen Mittenzeit Tc liegen. In einem stationären oder synchronisierten Zustand tritt die Flanke des Taktes CK in Fig. 3d zur Zeit Tm, einen Bruchteil der Periode tCK des Taktes CK, der gleich f ist, vor dem aktuellen Mittenpunkt Tc des Intervalls T von Fig. 3a auf. Im stationären oder synchronisierten Zustand tritt jedes der Ereignisse eCMao bzw. eCMbo der Fig. 4d bzw. 4i, die mit den Worten CMa bzw. CMb der Fig. 2 assoziiert sind, mit jeweils korrespondierender konstanter Zeitverzögerung von den korrespondierenden Horizontal-Synchronimpulsen HS der Fig. 4r auf.
• Wenn das Ausgangssignal TOGGLE der Flipflop-Einheit 55 am Auswahlanschluß 40c des Multiplexers 40 der Fig. 2 den ersten Logikzustand hat, werden die Worte CMa in Port 40a rechts ausgerichtet (right adjusted) an Eingangsport 51a der programmierbaren Verzögerung 51, die einen Addierer aufweist, gekoppelt. Das Phasenschiebe-Wort LPFO' der PCL-Schaltung 120 wird rechts ausgerichtet an den Port 51b des Addierers der programmierbaren Verzögerung 51 gekoppelt. Das Wort CMI am Ausgangsport 51c der Verzögerung 51, das den ganzzahligen Teil des Ergebnisses der Addition in der programmierbaren Verzögerung 51 repräsentiert, wie in Fig. 4k schematisch veranschaulicht, wird zu einem Nulldetektor 52 gekoppelt. Der Nulldetektor 52 erzeugt einen Impuls START zu der Zeit TCMIO der Fig. 4m, wenn das Wort CMI von Fig. 4k Null wird. Der Impuls START der Fig. 2 wird zu der Impulsgenerator- Einheit 53 gekoppelt, die veranlaßt wird, in konventioneller Weise den Impuls PGP mit einer Breite w zu erzeugen, die von dem externen Steuerwort WIDTH gesteuert wird. Das Wort WIDTH (Breite) wird an einen Eingangsport 53c des Impulsgenerators 53 gekoppelt. Der Impuls PGP wird zu der Ansteuerverzögerung 54 (gate delay) gekoppelt, die jeden individuellen Impuls PGP um einen Bruchteil q der Takt-CK- Periode tCK verzögert, wodurch eine korrespondierende individuelle Impuls-Komponente hd des Signals HORDRIVE von Fig. 4n entsteht. Der Bruchteil q des Wortes CMP am Ausgangsport 51c der Verzögerung 51 von Fig. 2 repräsentiert den Bruchteil des Ergebnisses der Summation an dem Addierer der programmierbaren Verzögerung 51. Die Breite w des Impulses hd1 von Fig. 4h ist z. B. breit genug, um die korrespondierende Breite des Impulses fb1 der Fig. 4g zu überlappen.
• Die Ansteuerverzögerung 54 kann eine Verzögerungslinie (delay line) mit einer tCK-Zeitverzögerung haben, die beispielsweise 32 gleichmäßig verteilte Anzapfungen (taps) hat. Eine gegebene 5-Bit Kombination des Wortes CMP von Fig. 2 kann eine korrespondierende Anzapfung der 32 Anzapfungen zum Verzögern des Impulses PGP um einen Bruchteil der Periode tCK des Taktes CK in Übereinstimmung mit seinem numerischen Wert auswählen. Zum Beispiel kann die erhaltene Verzögerung gleich (5/32)·tCK sein, wenn der Bruchteil q des Wortes CMP gleich (00101)2 ist. So tritt eine individuelle Impulskomponente hd1 des Signals HORDRIVE von Fig. 4n beispielsweise zur Zeit (TCIO+q·tCK) auf, wobei q&sub1; der Bruchteil ist, der in Wort CMP von Fig. 2 enthalten ist.
• Beispielsweise nach dem Auftreten der hinteren Flanke der Impulskomponente hd1 des Signals HORDRIVE von Fig. 4n ändert das Signal TOGGLE seinen Zustand, um einen zweiten Zustand einzunehmen, wie in Fig. 4p veranschaulicht. Nun bewirkt das Signal TOGGLE, daß die Worte CMb in Port 40b des Multiplexers 40 von Fig. 2 an den Eingangsport 51a der programmierbaren Verzögerung 51 gekoppelt werden, und zwar in der Form der Worte CMI und CMP an ihrem Ausgangsport 51c. Der Nulldetektor 52 erzeugt nun den Impuls START zur Zeit TCMIO' von Fig. 4m, wenn das Wort CMI von Fig. 4k am Port 51c der programmierbaren Verzögerung 51 von Fig. 2 Null wird. Dies wird in einer Weise ausgeführt, die ähnlich zu der zuvor bezüglich der Zeit TCMIO beschriebenen Weise ist. Die Zeit TCMIO' von Fig. 4m ist so nun durch die Worte Cb von Fig. 4h bestimmt. Die folgende hintere Flanke der Impulskomponente hd2 des Signals HORDRIVE von Fig. 4n wird veranlassen, daß die Flipflop-Einheit 55 der Fig. 2 zu dem ersten Zustand zurückkehrt, wie in Fig. 4p veranschaulicht, um - wie zuvor erläutert - die Worte Ca und SK jedes Wortes CMa an Port 40a zum Eingangsport 51a der programmierbaren Verzögerung 51 von Fig. 2 zu koppeln. So werden in Übereinstimmung mit einem Aspekt der Erfindung die Zeitverläufe (timings) von abwechselnden ersten und zweiten Impulskomponenten hd des Signals HORDRIVE von Fig. 4n abwechselnd durch die Worte CMa und CMb an Ports 40a bzw. 40b des Multiplexers 40 von Fig. 2 gesteuert.
• Jeder Impuls FLYBACK (Rücklauf) der Ausgangsstufe 41, der beispielsweise eine Trapez-Form, wie in Fig. 4g dargestellt wird, hat und aus Horizontal-Rücklaufimpulsen abgeleitet ist, kann in einer Digitalisier-Einheit 61' digitalisiert werden, die analog zu der Digitalisier-Einheit 61 ist, um aufeinanderfolgende digitalisierte Rücklauf-Worte SY' an einem Eingangsport 22a' eines Phasenkomparators 22' zu bilden. Die Rücklauf-Worte SY' der PCL-Schaltung 120 sind analog zu den Synchronworten SY der PLL-Schaltung 20. Der Phasenkomparator 22' kann ähnlich wie der Phasenkomparator 22 der PLL-Schaltung 20 aufgebaut sein. So sind die Ports 22a' bis 22e' des Phasenkomparators 22' jeweils funktionell äquivalent zu den jeweiligen Ports 22a bis 22e des Phasenkomparators 22. Ein Decoder 23' decodiert korrespondierende vorbestimmte Werte der Worte Ca zum Erzeugen von Impulsen MS', CAC', CC' bzw. CLPF', die analog zu den Impulsen MS, CAC, CC bzw. CLPF des Decoders 23 sind. Der Impuls CC' beispielsweise ist an den Anschluß 22c' gekoppelt. Das Verschiebewort SK ist ähnlich an den Port 22d' des Phasenkomparators 22' gekoppelt.
• Es wird angenommen, daß die Rücklaufworte SY', die eine trapezförmige Hüllkurve repräsentieren, die ähnlich der Hüllkurve 1 der Synchronworte SY von Fig. 3a ist, beispielsweise aufeinanderfolgend während eines Rücklaufintervalls T' von Fig. 4g erzeugt werden, das eine aktuelle Mittenzeit Tc' hat. Das Intervall T' und die Mittenzeit Tc' sind analog zu dem Intervall T bzw. dem Mittenpunkt Tc von Fig. 3a. In dem Beispiel von Fig. 4g tritt die Vorderflanke des Impulses MS' von Fig. 2, die an Anschluß 22b' des Phasenkomparators 22' gekoppelt wird, zu einer Zeit tCTJ der Fig. 4d auf, wie in Fig. 40 veranschaulicht. In einer analogen Weise zu dem Betrieb des Phasenkomparators 22 kennzeichnet ein Phasenwort PH' an Port 22e' des Phasenkomparators 22' der Fig. 2 die korrespondierende Zeitdifferenz (Tc'-tCMao) Der Term tCMao in Phasenwort PH' ist analog dem Term Tcc in Phasenwort PH des Phasenkomparators 22. Unter Verwendung derselben Analogie folgt, daß das Phasenwort PH' von Fig. 2 positiv ist, wenn der Mittenpunkt Tc' des Intervalls T' eines individuellen Impulses fb1 der Impulse FLYBACK von Fig. 4q größer als die korrespondierende Zeit tCMao von Fig. 4d ist. Andererseits ist dann, wenn die Zeit Tc' von Fig. 4q gleich der Zeit tCMao ist, das Phasenwort PH' von Fig. 2 Null.
• Das Phasenwort PH' von Fig. 2 wird an eine Vorzeichen- Komplementier-Einheit 58 gekoppelt, die ein vorzeichenkomplementiertes Wort PHi erzeugt. Wenn das Wort PH' beispielsweise negativ ist, ist das Wort PHi positiv und beispielsweise vom gleichen absoluten Wert, wie das Wort PH'. Die Worte PHi werden an einen Tiefpaß 32' gekoppelt, der analog zum Filter 32 der PLL-Schaltung 20 ist. Das Ausgangswort LPFO' des Filters 32' hat eine kürzere Antwort zeit auf Phasenveränderungen der Impulse FLYBACK aus Fig. 4q als die Antwort zeit des Tiefpasses 32 auf Phasenänderungen der Impulse HS von Fig. 4r. Im stationären Zustand der PCL-Schaltung 120 von Fig. 2, der auftritt, wenn das Phasenwort PH' Null ist, ist das Wort LPFO' mit einem solchen Wert negativ, der bewirkt, daß der Mittenpunkt Tc' der alternierenden Rücklaufimpulse fb1- und fb3-Impulse FLYBACK von Fig. 4q zu Zeiten tCMao bzw. tCMao' von Fig. 4d auftreten. Es kann gezeigt werden, daß die Impulskomponente hd1 zum Beispiel des Signals HORDRIVE von Fig. 4n vor der korrespondierenden Zeit tCMao der Fig. 4d auftritt, und zwar um eine Periode tLEAD, die gleich (Q+h)·tCK ist, wobei Q und h ganzzahlige bzw. Bruchteils- Komponenten von Wort LPFO' von Fig. 2 sind.
• Das Wort NPW von Fig. 2, das zu dem Addierer der programmierbaren Verzögerung 42 gekoppelt wird, steuert das relative Timing zwischen dem Impuls MS' des Decoders 23' und dem korrespondierenden Impuls MS des Decoders 23. Durch Wechsel des Wertes des Wortes NPW wird ein korrespondierender Wechsel der Dauer zwischen beispielsweise den Mittenzeiten Tc' und Tc der Impulse fb1 und Hsa der Fig. 4q bzw. 4r erhalten.
• Als Ergebnis einer Strahlstrom-Änderung in der Bildröhre ändert sich der Hochspannungsstrom (ultor current). Die Änderung in dem Hochspannungsstrom, der aus dem Rücklaufübertrager der Ausgangsstufe 41 entnommen wird, bewirkt wegen der Änderung der Speicherzeit des Horizontal- Ausgangs-Schalttransistors auch eine Veränderung der Verzögerung zwischen dem Impuls fb1 von Fig. 4q und dem Impuls hd1 von Fig. 4n. Es wird angenommen, daß als Resultat einer solchen Änderung der Verzögerung das Intervall (Tc'-tCMao) des Impulses fb1 von Fig. 4q von Null abweicht und positiv wird. In diesem Fall wird das Wort PH' von Fig. 1 positiver und das Wort LPFO' negativer. Daher tritt der nächste Impuls hd3 in Fig. 4n früher auf, was bewirkt, daß der Impuls fb3 der Impulse FLYBACK von Fig. 4q früher auftritt. Dies führt zu einer Reduzierung der Länge des darauffolgenden Intervalls (Tc'-tCMao'), um die von der entsprechenden Strahlstrom-Änderung bewirkte vermutete Abweichung zu korrigieren.
• In Übereinstimmung mit einem Aspekt der Erfindung steuert derselbe Wert des Wortes LPFO' von Fig. 2 die Zeitverläufe (timings) von aufeinanderfolgenden Impulsen hd von Fig. 4n, die mit den Ereignissen eCMao bzw. eCMbo korrespondieren. Weil die Zeit tCMbo in Fig. 4i beispielsweise von der Zeit tCMao in der Fig. 4d eine Periodenlänge von H/2 beabstandet ist, wie in Fig. 4q gezeigt und wie zuvor beschrieben, tritt der Impuls fb2 der Rücklaufimpulse FLYBACK von Fig. 4q, der mit der Zeit tCMbo der Fig. 4i korrespondiert, H/2 nach dem unmittelbar vorhergehenden Impuls fb1 der Impulse FLYBACK von Fig. 4q auf. Der Impuls fb1 korrespondiert mit der Zeit tCMao von Fig. 4d. Daher tritt ein Aktualisieren des Tiefpasses 32' durch den Impuls CLPF' von Fig. 2 einmal in jeder Horizontalperiode H auf. Es sollte daraus erkennbar sein, daß der Decoder 23' so aufgebaut sein kann, daß das Aktualisieren des Tiefpasses 32' mit einer Rate von beispielsweise 2fH auftritt, die mit der Rate der Rücklaufimpulse FLYBACK von Fig. 2q korrespondiert.
• Wenn die Synchronimpulse HS von Fig. 2 fehlen, was das Wort LPFO von Filter 32 Null sein läßt, wird das Wort DPW, welches gleich dem Wort PR=910 ist, bewirken, daß die Anordnung von Fig. 1 Rücklaufintervalle bildet, die um 910/2·tCK voneinander getrennt sind, was gleich 1/2 des Nominalwertes der Periode H in einem NTSC-System ist.

Claims (7)

1. Ablenkeinrichtung, die auf ein Zeilensynchron- Eingangssignal (HS) anspricht, zum Erzeugen eines Ablenk- Ausgangssignals (HORDRIVE), das entsprechende Ablenkzyklen in einer Ablenkschaltung während einer gegebenen Periode des Eingangssignals so bildet, daß die Frequenz der Ablenkzyklen ein ganzzahliges Vielfaches (integer multiple) des Eingangssignals ist, wobei die Einrichtung aufweist:

- eine PLL-Schaltung (20), die auf das Zeilensynchron- Eingangssignal (HS) anspricht, zum Erzeugen - in seiner gegebenen Periode - eines periodischen Signals (Ca) mit einer Frequenz, die zu der Frequenz des Eingangssignals (HS) Bezug hat;

- eine Zeilen-Ausgangsstufe (41) der Zeilen- Ablenkschaltung, die auf das Ausgangssignal (HORDRIVE) anspricht, zum Erzeugen der Ablenkzyklen mit vielfacher Frequenz und zum Bilden eines Kennzeichnungssignals für den Ablenkzyklus (FLYBACK), das Phaseninformation der Höherfrequenz-Ablenkzyklen beinhaltet;

- eine Phasensteuer-Schleife (120) mit einem Phasendetektor (202'), der ein Steuersignal (LPFO') in Übereinstimmung mit dem Höherfrequenz-Ablenkzyklus-Kennzeichnungssignal (FLYBACK) und in Übereinstimmung mit dem periodischen Signal (Ca) erzeugt, wobei die Phasensteuer-Schleife auf das periodische Signal (Ca) anspricht zum Erzeugen des Ausgangssignals (HORDRIVE), das die Ablenkzyklen mit einer Frequenz, die ein Vielfaches des Eingangssignals (HS) ist, und mit einer Phase bildet, die in Übereinstimmung mit dem Steuersignal (LPFO') des Phasendetektors (202') bestimmt ist.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die PLL-Schaltung (20) ein erstes (CMa) und ein zweites (CMb) periodisches Signal erzeugt, wobei das zweite Signal das zeitverschobene erste Signal ist;

- daß die Phasensteuer-Schleifenschaltung (12) auf das erste (CMa) und zweite (CMb) periodische Signal anspricht zum Erzeugen einer ersten Komponente aus dem ersten periodischen Signal (CMa) und zum Erzeugen einer zweiten Komponente des Ablenk-Ausgangssignals (HORDRIVE) aus dem zweiten periodischen Signal (CMb) aus dem zweiten periodischen Signal (CMb) während der gegebenen Periode des Zeilensynchron-Eingangssignals (HS).

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Phasensteuer-Schleifenschaltung (120) nur auf das Ablenkzyklus-Kennzeichnungssignal (FLYBACK) anspricht, das mit einem Zyklus von Zeilen-Ablenkstrom korrespondiert, der nur einem der ersten und zweiten Komponenten des Ablenk-Ausgangssignals (HORDRIVE) zugeordnet ist.

4. Einrichtung nach Anspruch 2, gekennzeichnet durch Mittel (40, 51) zum Kombinieren des ersten (CMa) zum Kombinieren und zweiten (CMb) periodischen Signals, um ein drittes periodisches Signal (CMI, CMP) zu bilden.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Kombiniermittel ein Multiplexer (40) ist, der das erste (CMa) und das zweite (CMb) periodische Signal abwechselnd koppelt, um ein kombiniertes periodisches Signal (CMa, CMb) zu bilden.

6. Einrichtung nach Anspruch 4, gekennzeichnet durch

- eine Quelle eines Taktsignals (CK), in welcher ein Bildungsmittel (40, 51) für das dritte periodische Signal arbeitet, um ganzzahlige Signale (CMI) und Bruchteilsignale (CMP) (integer and fraction part signals) dem dritten periodischen Signals zu bilden, wobei das ganzzahlige Teilsignal (CMI) einen korrespondierenden Zyklus des Taktsignals (CK) kennzeichnet und das Bruchteils-Teilsignal (CMP) einen korrespondierenden Bruchteil eines Zyklusses des Taktsignals (CK) kennzeichnet, und

- Mittel (253, 54), die auf die ganzzahligen (CMI) und Bruchteils- (CMP) Teilsignale des dritten periodischen Signals ansprechen, zum Erzeugen des Ablenk- Ausgangssignals (HORDRIVE) in Übereinstimmung mit darin enthaltenen Zeitverlaufs-Informationen (timing information)

7. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Kombiniermittel ein Zeitverschiebe-Mittel (51) der Phasensteuer-Schleifenschaltung (120) enthält, das erste und zweite periodische Signale (CMa, CMb) in Übereinstimmung mit einem Ausgangssignal (LPFO') des Phasendetektors (202') zeitverschiebt.