DE69531121T2 - Integrierte Halbleiteranordnung - Google Patents
Integrierte Halbleiteranordnung Download PDFInfo
- Publication number
- DE69531121T2 DE69531121T2 DE1995631121 DE69531121T DE69531121T2 DE 69531121 T2 DE69531121 T2 DE 69531121T2 DE 1995631121 DE1995631121 DE 1995631121 DE 69531121 T DE69531121 T DE 69531121T DE 69531121 T2 DE69531121 T2 DE 69531121T2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- gate
- control circuit
- gate electrode
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000012360 testing method Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 claims 1
- 240000002834 Paulownia tomentosa Species 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 10
- 238000012216 screening Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
- Die vorliegende Erfindung betrifft Halbleiter und betrifft insbesondere ein integriertes Halbleiterbauelement (nachstehend als "IC" bezeichnet), in dem ein MOS-Halbleiterelement für die Leistungsausgabe der IC und eine Steuerschaltung auf einem Halbleitersubstrat integriert sind.
- Leistungs-ICs wurden in letzter Zeit entwickelt, in denen MOS-Halbleiterelemente wie z. B. Leistungs-MOSFETs, Bipolartransistoren mit isoliertem Gate (IGBTs) oder dergleichen zur Leistungsausgabe verwendet werden.
- Ein Aussonderungsvorgang, der danach strebt, fehlerhafte Chips durch Untersuchen der Chips, unmittelbar nachdem der Waferprozeß an den Chips beendet ist, zu beseitigen, wird durchgeführt, um die Zuverlässigkeit der Halbleiterbauelemente zu verbessern.
- In den zugehörigen Zeichnungen ist
2 eine Schnittansicht, die einen Leistungs-MOSFET zeigt. Ein Gateaussonderungstest wird an dem einzelnen Leistungs-MOSFET in seiner Chipstufe durchgeführt, um potentiell fehlerhafte Chips zu erkennen und den Fortschritt solcher potentiell fehlerhafter Chips zu nachfolgenden Fertigungsschritten zu verhindern. In dem in2 zu sehenden Chip ist eine N–-Schicht 11 auf einem N+-Substrat12 ausgebildet; eine P–-Potentialmulde13 ist in einer Oberflächenschicht der N–-Schicht11 ausgebildet; und ein N+-Sourcebereich14 ist in einer Oberflächenschicht der P–-Potentialmulde13 ausgebildet. Eine polykristalline Siliziumgateelektrode16 ist durch eine Gateoxidschicht15 in einem Bereich zwischen dem Sourcebereich14 der P–-Potentialmulde13 und einem freigelegten Teil der N–-Schicht11 ausgebildet. Eine Gatekontaktstellenelektrode18 steht mit der Gateelektrode16 auf einer dicken Feldoxidschicht17 in Kontakt. Eine Sourceelektrode21 , die durch eine Isolationszwischenschicht19 von der Gateelektrode16 isoliert ist, steht gemeinsam mit einer tiefen P+-Potentialmulde20 , die in einem zentralen Teil der P–-Potentialmulde13 einer tiefen P+-Potentialmulde20 , die in einem zentralen Teil der P–-Potentialmulde13 ausgebildet ist, und dem N+-Sourcebereich14 in Kontakt. Eine Drainelektrode22 steht mit dem N+-Substrat12 in Kontakt -
3 ist ein Diagramm, das eine obere Chipoberfläche des MOSFET oder des IGBT zeigt, in der ein Source- oder Emitteranschluß oder eine Kontaktstelle S oder E mit der Sourceelektrode21 oder im Fall eines IGBT mit einer Emitterelektrode verbunden ist und ein Gateanschluß oder eine Kontaktstelle G mit der Gatekontaktstellenelektrode18 verbunden ist, wobei sowohl der Source- (oder Emitter-) Anschluß als auch der Gateanschluß auf einem Chip23 angeordnet sind. -
4 ist ein Diagramm, das die Verteilung der Durchbruchspannung BVGSS einer Probengruppe von MOSFETs zeigt, wobei die Durchbruchspannung BVGSS gegen die Anzahl von MOSFETs, die bei dieser Spannung ausfallen, wenn die Spannung über dem Gateanschluß G und dem Sourceanschluß S angelegt wird, aufgetragen ist. Wie zu sehen ist, fallen kleine Zahlen von MOSFETs bei den niedrigeren Spannungen a und b aus, während die Mehrheit die Spannung c zum Einleiten eines Durchbruchs erfordern. Der Gateaussonderungstest ist dazu ausgelegt, fehlerhafte Teile der P–-Potentialmulde13 , der Gateelektrode16 und der Isolationszwischenschicht19 sowie der Gateoxidschicht15 in den aufgetragenen Elementen bei oder nahe den Spannungen a und b von4 durchbrechen zu lassen, indem, wie in5 gezeigt ist, eine Spannung d, die zwischen den Spannungen b und c liegt, über der Gateelektrode G und der Sourceelektrode S angelegt wird. -
6 ist ein Diagramm, das die Beziehung zwischen der Zeit t, die erforderlich ist, um einen Durchbruch des fehlerhaften Teils einzuleiten, und der Übergangstemperatur Tj des Chips mit der angelegten Spannung d als Parameter zeigt.6 zeigt, daß die fehlerhaften Chips, die einen fehlerhaften Teil um ihre Gateelektrode aufweisen, in einer kürzeren Zeit und bei einer niedrigeren Übergangstemperatur beseitigt werden können, wenn die angelegte Spannung d von e auf g über f zunimmt. Natürlich sind die Spannungen e, f und g alle niedriger als die Spannung c, bei der die Mehrheit der Elemente ausfällt. - In einer herkömmlichen Leistungs-IC, wie in
7 gezeigt, sind ein Steuerschaltungsteil2 mit einer Signalverarbeitungsschaltung3 und eine Ansteuer/Erfassungs/Schutz-Schaltung4 mit der Gateelektrode16 des Leistungs-MOSFET1 mit der in2 gezeigten Struktur verbunden. Die Ansteuer/Erfassungs/Schutz-Schaltung4 weist im allgemeinen eine Stehspannung auf, die niedriger ist als jene des Leistungsteils. Der Sourceanschluß S ist aus der Sourceelektrode19 des in7 gezeigten Leistungs-MOSFET1 herausgeführt und der Drainanschluß D ist aus seiner Drainelektrode21 herausgeführt. Anschlüsse V1 und V2 für niedrige Leistung sind aus der Signalverarbeitungsschaltung3 herausgeführt und Anschlüsse V3, V4, V5 und V6 für niedrige Leistung sind aus der Ansteuer/Erfassungs/Schutz-Schaltung 4 herausgeführt. -
8 zeigt eine obere Oberfläche einer solchen Leistungs-IC, in der der S-Anschluß des MOSFET (oder der Emitteranschluß E im Fall eines IGBT) in einem Leistungsteil25 eines Chips24 angeordnet ist und die Anschlüsse V1, V2, V3, V4, VS und V6 für niedrige Leistung in einem Steuerschaltungsteil26 des Chips24 angeordnet sind. Im normalen Betrieb der Leistungs-IC wird eine Spannung, die so hoch ist wie die Spannung d von5 , nicht an die Gateelektrode des MOS-Leistungshalbleiterelements angelegt. In den meisten Fällen wird eine Spannung, die beispielsweise so niedrig ist wie der CMOS-Pegel oder der TTL-Pegel, an die Gateelektrode des MOS-Leistungshalbleiterelements angelegt. Daher ist es erforderlich, die Gatespannung bei einer hohen Temperatur und für eine lange Zeit anzulegen, wie durch die Kurve e von6 gezeigt, um fehlerhafte Chips zu beseitigen, die um die Gateoxidschicht des MOS-Leistungshalbleiterelements wie z. B. des MOSFET1 einen Defekt aufweisen, unter Verwendung des Alterungstests, der von M. Simaya et al. in "The Technical Report of the Institute of Electronics, Information and Communication" (Jpn.) SSD 85–19, S. 45–56 (1985), berichtet wird, oder unter Verwendung des Voralterungstests, der von K. Furutani et al. in "The Transactions of the Institute of Electronics, Information and Communication" (Jpn.) C-II, Band J73-C-11, Nr. 5, S. 302–309 (1990), berichtet wird. - Die US-Patentbeschreibung Nr. 4 339 710 zeigt eine integrierte MOS-Schaltungsanordnung mit Feldeffekttransistoren, die eine Schaltungsanordnung zum schnellen Testen von verschiedenen Blöcken der Schaltung umfaßt. Diese Schaltungsanordnung umfaßt drei Transistorschaltergruppen; eine erste Gruppe zum Testen eines Eingangsblocks, eine zweite Gruppe zum Verbinden und Trennen des Eingangsblocks und eines Ausgangsblocks, so daß die Blöcke in Kombination getestet werden können, und eine dritte Gruppe zum Testen des Ausgangsblocks. Die offenbarte Schaltung sieht eine einzelne und dennoch effektive Testanordnung vor.
- Angesichts des vorangehenden ist es eine Aufgabe der vorliegenden Erfindung, eine Leistungs-IC bereitzustellen, die die Beseitigung von fehlerhaften Chips mit einem Defekt um die Gateoxidschicht eines MOS-Leistungshalbleiterelements mit hoher Stehspannung durch einen Test erleichtert, der bei einer niedrigen Chiptemperatur in einer kurzen Zeit ausgeführt werden kann.
- Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein integriertes Halbleiterbauelement mit einer Steuerschaltung und einem MOS-Halbleiterelement mit einer Gateelektrode, einer Sourceelektrode und einer Drainelektrode, welches mit der Steuerschaltung auf einem Halbleitersubstrat integriert ist, dadurch gekennzeichnet, daß es einen Gateanschluß zum Testen umfaßt, wobei die Gateelektrode mit der Steuerschaltung und mit dem Gateanschluß zum Testen verbunden ist, und eine Spannungspegel-Umsetzungseinrichtung umfaßt, die zwischen die Steuerschaltung und die Gateelektrode des MOS-Halbleiterelements geschaltet ist, und wobei der Gateelektrodenanschluß zwischen die Spannungspegel-Umsetzungseinrichtung und die Gateelektrode geschaltet ist.
- Gemäß einem zweiten Aspekt ist ein Verfahren zum Aussondern eines integrierten Halbleiterbauelements, das wie vorstehend dargelegt konstruiert ist, gekennzeichnet durch Anlegen einer ersten Spannung an den Gateanschluß, der mit der Gateelektrode verbunden ist, und über eine Spannungspegel-Umsetzungseinrichtung an die Steuerschaltung, wobei die zweite Spannung, die für die Steuerschaltung erscheint, niedriger ist als die erste Spannung.
- Die Pegelumsetzungseinrichtung kann einen Widerstand, der zwischen die Steuerschaltung und die Gateelektrode des MOS-Halbleiterelements geschaltet ist, und eine Spannungsregeldiode, die zwischen das Ende des Widerstandes benachbart zur Steuerschaltung und eine der Sourceelektrode und der Drainelektrode des MOS-Halbleiterelements geschaltet ist, umfassen.
- Alternativ kann die Pegelumsetzungseinrichtung einen Spannungsteiler, der an die Gateelektrode des MOS-Halbleiterelements angelegt ist, und ein Schaltmittel zum Sperren einer Verbindung zwischen der Gateelektrode des MOS-Halbleiterelements und der Steuerschaltung, wenn die geteilte Spannung einen vorbestimmten Wert übersteigt, umfassen.
- Da der Gateanschluß zum Testen, der mit der Gateelektrode des MOS-Halbleiterelements für die Leistungsausgabe der Leistungs-IC verbunden ist, das Anlegen einer hohen Gatespannung an die Gateelektrode des Leistungsausgabeelements erleichtert, werden fehlerhafte Teile um die Gateoxidschicht in einer Zeit durchbrochen, die so kurz ist wie, und bei einer Substrattemperatur, die so niedrig ist wie die Zeit und die Temperatur zum Testen des einzelnen Elements, und der Aussonderungstest kann somit mit hoher Effizienz durchgeführt werden. Wenn erwartet wird, daß die angelegte hohe Spannung eine schädliche Wirkung auf die Steuerschaltung aufweist, wird eine solche Wirkung durch die Pegelumsetzungseinrichtung oder durch eine zusätzliche Schalteinrichtung, die nur für die Dauer des Aussonderungstests auf "aus" geschaltet wird, vermieden.
- Die Ausführungsbeispiele der vorliegenden Erfindung werden nun im einzelnen mit Bezug auf die zugehörigen Zeichnungen beschrieben, in denen gilt:
-
1 ist ein Schaltungsblockdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Leistungs-IC; -
2 ist eine Schnittansicht, die einen Leistungs-MOSFET zeigt, der zur Leistungsausgabe der Leistungs-IC verwendet wird; -
3 ist ein Diagramm, das eine obere Chipfläche eines einzelnen MOSFET des Standes der Technik zeigt; -
4 ist ein Diagramm, das die Verteilung der Spannung zeigt, bei der die Gateoxidschicht des Leistungs-MOSFET durchbrochen wird; -
5 ist ein Wellendiagramm der angelegten Spannung für den Aussonderungstest des Leistungs-MOSFET; -
6 ist ein Diagramm, das die Beziehung zwischen der zum Durchbrechen eines fehlerhaften Teils erforderlich Zeit und der Übergangstemperatur bei verschiedenen Werten der angelegten Spannung zeigt; -
7 ist ein Schaltungsblockdiagramm der Leistungs-IC gemäß dem Stand der Technik; -
8 ist ein Diagramm, das eine obere Chipfläche einer Leistungs-IC des Standes der Technik zeigt; -
9 ist ein Diagramm, das eine obere Chipfläche eines Ausführungsbeispiels der Leistungs-IC gemäß der vorliegenden Erfindung zeigt; -
10 ist ein Diagramm, das eine obere Chipfläche eines zweiten Ausführungsbeispiels der erfindungsgemäßen Leistungs-IC zeigt; -
11 ist ein Schaltungsblockdiagramm eines dritten Ausführungsbeispiels der erfindungsgemäßen Leistungs-IC; -
12 ist ein Schaltplan, der ein Beispiel der Spannungspegel-Umsetzungsschaltung der Leistungs-IC von11 zeigt; -
13 ist ein Schaltplan, der ein alternatives Beispiel der Spannungspegel-Umsetzungsschaltung der Leistungs-IC von11 zeigt; -
14 ist ein Schaltplan, der noch ein weiteres Beispiel der Spannungspegel-Umsetzungsschaltung der Leistungs-IC von11 zeigt; -
15 ist ein Schaltplan, der das andere Beispiel der Spannungspegel-Umsetzungsschaltung der Leistungs-IC von11 zeigt. - Mit Bezug auf die Zeichnungen ist
1 ein Schaltungsblockdiagramm eines Ausführungsbeispiels der erfindungsgemäßen IC, wobei Komponenten, die Komponenten der IC von7 entsprechen, mit denselben Bezugsziffern bezeichnet sind. In dieser Leistungs-IC ist ein Gatetestanschluß G mit der Gateelektrode16 des Leistungs-MOSFET1 verbunden. Die9 und10 zeigen die oberen Chipflächen der IC, wobei dieselben Bestandteile wie jene von8 mit denselben Bezugsziffern bezeichnet sind. In9 ist ein Gate- (G) Anschluß27 im Steuerschaltungsteil26 angeordnet, während in10 der Gate- (G) Anschluß27 im Leistungsteil25 angeordnet ist. Der Gate- (G) Anschluß27 wird in einem Gateaussonderungstest zum Anlegen einer hohen Spannung d in derselben Weise wie bei der Aussonderung des in3 gezeigten einzelnen Leistungs-MOSFET verwendet. - Wenn jedoch eine hohe Spannung während des Gateaussonderungstests angelegt wird, kann der mit der Gateelektrode verbundene Steuerschaltungsteil
2 manchmal durchbrechen. In dem in11 gezeigten Ausführungsbeispiel wird die hohe Spannung nur an den Leistungsteil angelegt, indem eine Pegelumsetzungsschaltung6 vorgesehen ist, die den Pegel der Gateschockspannung d, die an einen internen Gateanschluß5 des Steuerschaltungsteils2 angelegt wird, welcher manchmal durchbrechen kann, auf einen Wert umsetzt (verringert), der geringer ist als jener, der an die Gateelektrode16 des MOSFET1 angelegt wird. - Als Pegelumsetzungsschaltung
6 kann eine in12 gezeigte Schaltung verwendet werden. In dieser Schaltung wird die an die Gateelektrode16 angelegte Aussonderungstestspannung zwischen der Steuerschaltung2 und einem Widerstand41 geteilt, der ein diffundierter Widerstand, der in einem Halbleitersubstrat ausgebildet ist, oder ein auf einem Substrat abgeschiedenes Widerstandselement sein kann. - Alternativ kann eine Schaltung, die die an die Steuerschaltung
2 angelegte Spannung auf einem konstanten Wert hält, als Schaltung6 verwendet werden und kann eine Spannungsregelungsdiode51 sein, die einen PN-Übergang, der durch Diffusion in einem Halbleitersubstrat ausgebildet wird, oder einen PN-Übergang aus einem polykristallinen Silizium, das auf einem Halbleitersubstrat abgeschieden wird, umfaßt. - Die Diode
51 teilt die angelegte Spannung mit einem Widerstand42 , der in derselben Weise ausgebildet wird wie der Widerstand41 . - Als weitere Alternative, die in
14 gezeigt ist, kann eine Schaltung mit einem Widerstand43 , der mit der Diode51 verbunden ist, über der eine Spannung erzeugt wird, wenn eine Spannung, die die Zenerspannung der Diode51 übersteigt, angelegt wird, und die Impedanz zwischen dem internen Gateanschluß5 und der Gateelektrode16 hochsetzt, indem ein normalerweise im EIN-Zustand befindliches Schaltelement71 als Reaktion auf die erzeugte Spannung abgeschaltet wird, als Schaltung6 verwendet werden. - Noch eine weitere Alternative ist in
15 gezeigt, in der der Widerstand43 und die Diode51 in der umgekehrten Reihenfolge zu jener, die in der Schaltung von14 gezeigt ist, verbunden sind. Somit können verschiedene Pegelumsetzungsschaltungen, die die Spannung am internen Gateanschluß der Steuerschaltung senken, in den ICs verwendet werden, um sicherzustellen, daß die Steuerschaltung den Gateaussonderungstest überlebt. - Es soll selbstverständlich sein, daß die vorstehend beschriebenen Ausführungsbeispiele auch auf ICs anwendbar sind, die einen IGBT für ihre Leistungsausgabe verwenden.
- Wie bisher erläutert wurde, wird die Produktionseffizienz der Leistungs-IC durch die vorliegende Erfindung verbessert, die das Aussondern der ICs bei einer niedrigen Substrattemperatur in einer kurzen Zeit erleichtert, indem ein Gateanschluß mit der Gateelektrode des MOS-Halbleiterelements für die Leistungsausgabe verbunden wird und indem an das MOS-Halbleiter-Leistungsausgabeelement eine Gatespannung angelegt wird, die so hoch ist wie jene zum Testen des einzelnen Elements.
Claims (5)
- Integriertes Halbleiterbauelement mit einer Steuerschaltung (
2 ) und einem MOS-Halbleiterelement (1 ) mit einer Gateelektrode (16 ), einer Sourceelektrode (21 ) und einer Drainelektrode (22 ), welches mit der Steuerschaltung (2 ) auf einem Halbleitersubstrat integriert ist, dadurch gekennzeichnet, daß es einen Gateanschluß (G) zum Testen umfaßt, wobei die Gateelektrode (16 ) mit der Steuerschaltung (2 ) und mit dem Gateanschluß (G) zum Testen verbunden ist, und eine Spannungspegel-Umsetzungseinrichtung (6 ) umfaßt, die zwischen die Steuerschaltung (2 ) und die Gateelektrode (16 ) des MOS-Halbleiterelements (1 ) geschaltet ist, und wobei der Gateanschluß (G) zwischen die Spannungspegel-Umsetzungseinrichtung (6 ) und die Gateelektrode (16 ) geschaltet ist. - Integriertes Halbleiterbauelement nach Anspruch 1, wobei die Pegelumsetzungseinrichtung (
6 ) einen Widerstand (41 ) umfaßt. - Integriertes Halbleiterbauelement nach Anspruch 1, wobei die Pegelumsetzungseinrichtung (
6 ) einen Widerstand (42 ), der zwischen die Steuerschaltung (2 ) und die Gateelektrode (16 ) des MOS-Halbleiterelements (1 ) geschaltet ist, und eine Spannungsregeldiode (51 ), die zwischen das Ende des Widerstandes (42 ) benachbart zur Steuerschaltung (2 ) und eine der Sourceelektrode (21 ) und der Drainelektrode (22 ) des MOS-Halbleiterbauelements (1 ) geschaltet ist, umfaßt. - Integriertes Halbleiterbauelement nach Anspruch 1, wobei die Pegelumsetzungseinrichtung (
6 ) einen Spannungsteiler (43 ,51 ), der an die Gateelektrode (16 ) des MOS-Halbleiterelements (1 ) angelegt ist, und ein Schaltmittel (71 ) zum Sperren einer Verbindung zwischen der Gateelektrode (16 ) des MOS-Halbleiterelements (1 ) und der Steuerschaltung (2 ), wenn die geteilte Spannung einen vorbestimmten Wert übersteigt, umfaßt. - Verfahren zum Abschirmen eines integrierten Halbleiterbauelements, das wie in Anspruch 1 dargelegt konstruiert ist, gekennzeichnet durch Anlegen einer ersten Spannung an den Gateanschluß (G), der mit der Gateelektrode (
16 ) verbunden ist, und über die Spannungspegel-Umsetzungseinrichtung (6 ) an die Steuerschaltung (2 ), wobei eine zweite Spannung, die für die Steuerschaltung (2 ) erscheint, niedriger ist als die erste Spannung.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005994 | 1994-02-17 | ||
JP2005994 | 1994-02-17 | ||
JP11324994 | 1994-05-27 | ||
JP11324994A JP3226074B2 (ja) | 1994-02-17 | 1994-05-27 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69531121D1 DE69531121D1 (de) | 2003-07-31 |
DE69531121T2 true DE69531121T2 (de) | 2004-05-06 |
Family
ID=26356952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995631121 Expired - Lifetime DE69531121T2 (de) | 1994-02-17 | 1995-02-14 | Integrierte Halbleiteranordnung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5828081A (de) |
EP (4) | EP1293788A3 (de) |
JP (1) | JP3226074B2 (de) |
DE (1) | DE69531121T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3746604B2 (ja) | 1997-12-09 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
EP0869370B1 (de) * | 1997-04-01 | 2003-07-02 | STMicroelectronics S.r.l. | Anordnung zum Prüfen eines Gateoxids |
US6153892A (en) * | 1998-02-12 | 2000-11-28 | Nec Corporation | Semiconductor device and method for manufacture thereof |
CN100337119C (zh) * | 2003-03-10 | 2007-09-12 | 盛群半导体股份有限公司 | 集成电路的检测方法 |
JP4967476B2 (ja) * | 2005-07-04 | 2012-07-04 | 株式会社デンソー | 半導体装置の検査方法 |
US7573687B2 (en) * | 2006-11-21 | 2009-08-11 | Denso Corporation | Power semiconductor device |
JP5196222B2 (ja) * | 2007-05-28 | 2013-05-15 | 富士電機株式会社 | ゲート耐圧試験装置及び方法 |
JP5382544B2 (ja) * | 2010-08-17 | 2014-01-08 | 富士電機株式会社 | 半導体集積回路および半導体集積回路に対するゲートスクリーニング試験の方法 |
CN107065997B (zh) * | 2017-02-09 | 2018-10-26 | 张帅 | 修调功率器件输入电阻的控制方法 |
JP6830385B2 (ja) * | 2017-03-24 | 2021-02-17 | エイブリック株式会社 | 半導体回路 |
CN114664704A (zh) * | 2022-03-18 | 2022-06-24 | 东莞市中麒光电技术有限公司 | Led芯片筛选方法及显示屏 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2905271A1 (de) | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
US5008725C2 (en) * | 1979-05-14 | 2001-05-01 | Internat Rectifer Corp | Plural polygon source pattern for mosfet |
US5130767C1 (en) * | 1979-05-14 | 2001-08-14 | Int Rectifier Corp | Plural polygon source pattern for mosfet |
US4974059A (en) * | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
JP2922733B2 (ja) * | 1992-10-14 | 1999-07-26 | 三菱電機株式会社 | 混成集積回路装置 |
JPH06151737A (ja) * | 1992-10-30 | 1994-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1994
- 1994-05-27 JP JP11324994A patent/JP3226074B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-14 EP EP20020024148 patent/EP1293788A3/de not_active Ceased
- 1995-02-14 EP EP19950300910 patent/EP0669537B1/de not_active Expired - Lifetime
- 1995-02-14 DE DE1995631121 patent/DE69531121T2/de not_active Expired - Lifetime
-
1996
- 1996-12-04 US US08/759,177 patent/US5828081A/en not_active Expired - Lifetime
-
2002
- 2002-10-30 EP EP20060006671 patent/EP1677121A1/de not_active Ceased
- 2002-10-30 EP EP20060006672 patent/EP1677122A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
EP1677121A1 (de) | 2006-07-05 |
EP1677122A1 (de) | 2006-07-05 |
EP1293788A3 (de) | 2004-06-23 |
EP0669537B1 (de) | 2003-06-25 |
EP0669537A1 (de) | 1995-08-30 |
JPH07283370A (ja) | 1995-10-27 |
DE69531121D1 (de) | 2003-07-31 |
JP3226074B2 (ja) | 2001-11-05 |
US5828081A (en) | 1998-10-27 |
EP1293788A2 (de) | 2003-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69219165T2 (de) | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung | |
DE112013005295B4 (de) | Halbleitervorrichtung | |
DE3910709C2 (de) | Schutzvorrichtung für integrierte Schaltkreise gegen elektrostatische Entladung | |
DE102004057486B4 (de) | Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung | |
DE69531121T2 (de) | Integrierte Halbleiteranordnung | |
DE4124757C2 (de) | Halbleiter-Leistungsmodul | |
DE102004062214B4 (de) | Halbleitervorrichtung mit Temperaturerfassungsfunktion | |
DE69527146T2 (de) | Integriertes MOS-Bauelement mit einer Gateschutzdiode | |
DE102018131999B4 (de) | Leistungsmodul und leistungwandler | |
DE112007002258T5 (de) | Elektrostatikentladungsschaltung mit Polysiliziumdioden mit abfallender Spannung für Leistungs-MOSFETs und integrierte Schaltungen | |
DE19811604B4 (de) | Halbleitervorrichtung | |
DE112015002272T5 (de) | Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
DE102014111102B4 (de) | Sondenkarte und Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests | |
DE10230716A1 (de) | Leistungsmodul | |
DE4426307C2 (de) | Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung | |
DE69330303T2 (de) | Halbleiteranordnung mit einem Schutzelement und Verfahren zu ihrer Herstellung | |
DE102020124491A1 (de) | Halbleitertesteinrichtung, Testverfahren für Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE69233604T2 (de) | Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung | |
DE68927452T2 (de) | Eingangsschutzschaltung für MOS-Vorrichtung | |
DE3924930C2 (de) | MOS Halbleitervorrichtung | |
DE10301693A1 (de) | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang | |
DE19702135C2 (de) | Integrierte Schaltung mit Gate-gesteuerten Leistungshalbleiter-Bauteilen | |
DE102006026691A1 (de) | ESD-Schutzschaltung und -verfahren | |
DE102004042783A1 (de) | Halbleitervorrichtung und Herstellungsverfahren von dieser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
8320 | Willingness to grant licences declared (paragraph 23) |