-
GEBIET
-
Die Erfindung betrifft allgemein Sondenkarten (Probecards) und insbesondere Sondenkarten, die einen ungeklemmten (potentialgetrennten) induktiven Schalttest auf einem Wafer ermöglichen. Die Erfindung betrifft ferner ein Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests auf einem Wafer.
-
HINTERGRUND
-
Ein ungeklemmter (potentialgetrennter) induktiver Schalttest (UIS-Test) ermöglicht das Untersuchen des dynamischen Lawinenfehlerverhaltens von Leistungsvorrichtungen. Leistungsvorrichtungen sind beispielsweise Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) und IGBTs (Bipolartransistoren mit isoliertem Gate). Leistungsvorrichtungen werden häufig in Schaltleistungsversorgungen verwendet. Viele heutzutage getriebene Lasten sind induktiver Natur, wie Solenoidspulen, Transformatoren, Induktoren usw. Eine Leistungsvorrichtung, die eine induktive Last schaltet, erfährt einen hohen Stromfluss. Es können so genannte „robuste Vorrichtungen“ entwickelt werden, um diesen Strömen zu widerstehen. Zum Detektieren technologischer Schwächen von Leistungshalbleitern, beispielsweise Latch-up-Effekten oder Fehlerdichten, können Leistungshalbleiter einem UIS-Test in einer Testeinrichtung unterzogen werden.
-
Während eines UIS-Tests fließt ein elektrischer Strom durch eine getestete Leistungsvorrichtung (DUT) und eine damit gekoppelte induktive Last. Wenn ein vordefinierter Strompegel erreicht wird, wird die getestete Vorrichtung ausgeschaltet. Die in der induktiven Last gespeicherte Energie muss in der Leistungsvorrichtung abgeführt werden.
-
Beispielsweise kann die getestete Vorrichtung ein Leistungs-MOSFET sein. Während eines UIS-Tests wird der Drain-Source-Kanal als ein Stromkanal des Leistungs-MOSFET-Transistors nach dem Ausschalten infolge einer induktiven Last in einen Lawinendurchbruch gezwungen. Ein Spannungsrückschwinger wegen einer technologischen Schwäche kann den Leistungs-MOSFET während des Lawinendurchbruchs zerstören. Mit anderen Worten werden Leistungsvorrichtungen durch einen UIS-Test auf ihre Fähigkeit getestet, einer Energieabfuhr im Durchbruchmodus zu widerstehen.
-
Ein UIS-Test kann an einer endgültigen, d.h. gekapselten Komponente ausgeführt werden. Systeme, die Logikchips und Leistungschips in einem Gehäuse (Package) umfassen, sollten jedoch beispielsweise nach der Kapselung nicht dem UIS-Test unterzogen werden, weil der UIS-Test den Logikchip beschädigen kann.
-
Aus der Schrift
EP 0 729 034 A2 ist beispielsweise eine Schaltung zur Funktionsprüfung von elektronischen Schaltungen bekannt, die es ermöglicht, die Ausgänge mehrerer elektronischer Schaltungen über Widerstandselemente mit einem gemeinsamen Schaltungsknoten zu verbinden.
-
Die Schrift US 2003 / 0 219 913 A1 betrifft das parallele Testen von mehreren Halbleiterchips auf einem Wafer mit einer Sondenkarte, die jeden der parallel zu prüfenden Halbleiterchips an seinen ersten, zweiten und dritten Kontaktelementen kontaktiert.
-
Die Schrift US 2008 / 0 290 882 A1 beschreibt einen UIS-Test eines Leistungshalbleiters auf einem Wafer, bei dem die Sondennadeln mittels eines Strombegrenzers und eines Stromsensors vor zu hohen Strömen geschützt werden.
-
Aus diesem und aus anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
-
Figurenliste
-
Die anliegende Zeichnung ist eingeschlossen, um ein weitergehendes Verständnis der Ausführungsformen bereitzustellen, und sie ist in diese Beschreibung aufgenommen und bildet einen Teil von dieser. Die Zeichnung veranschaulicht Ausführungsformen, und sie dient zusammen mit der Beschreibung dazu, Grundgedanken von Ausführungsformen zu erklären. Andere Ausführungsformen und viele der vorgesehenen Vorteile von Ausführungsformen werden leicht einsehbar werden, wenn sie anhand der folgenden detaillierten Beschreibung besser verstanden werden.
-
Es zeigen:
- 1 schematisch eine Schaltung zum Ausführen eines ungeklemmten induktiven Schalttests,
- 2 schematisch einen Wafer-Tester mit einer Testaufnahmevorrichtung, in die ein zu testender Wafer und eine Sondenkarte eingeführt werden können,
- 3 ein Graph, der Spannungs- und Stromkurven während eines UIS-Tests schematisch zeigt,
- 4 schematisch eine Draufsicht eines als Beispiel dienenden Layouts eines Leistungs-MOSFET-Transistors als eine getestete Vorrichtung,
- 5 schematisch eine Sondenkarte gemäß einer ersten Ausführungsform, wobei die Sondenkarte dafür eingerichtet ist, die Kontaktstellen des in 4 dargestellten Transistors zu kontaktieren,
- 6 schematisch eine Sondenkarte gemäß einer zweiten Ausführungsform, wobei die Sondenkarte dafür eingerichtet ist, die Kontaktstellen des in 4 dargestellten Transistors zu kontaktieren,
- 7 schematisch eine Sondenkarte gemäß einer dritten Ausführungsform, wobei die Sondenkarte dafür eingerichtet ist, die Kontaktstellen des in 4 dargestellten Transistors zu kontaktieren,
- 8 schematisch eine Sondenkarte gemäß einer vierten Ausführungsform, wobei die Sondenkarte dafür eingerichtet ist, die Kontaktstellen des in 4 dargestellten Transistors zu kontaktieren,
- 9 in einem Flussdiagramm ein Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests gemäß einer ersten Ausführungsform und
- 10 in einem Flussdiagramm ein Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests gemäß einer zweiten Ausführungsform.
-
DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
-
Nachfolgend werden Ausführungsformen mit Bezug auf die Zeichnung beschrieben, wobei gleiche Bezugszahlen im Allgemeinen überall verwendet werden, um gleiche Elemente zu bezeichnen. In der folgenden Beschreibung werden für die Zwecke der Erklärung zahlreiche spezifische Einzelheiten dargelegt, um ein gründliches Verständnis eines oder mehrerer Aspekte von Ausführungsformen bereitzustellen. Es kann Fachleuten jedoch verständlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Maß an diesen spezifischen Einzelheiten verwirklicht werden können. Die folgende Beschreibung ist daher nicht als einschränkend anzusehen, und der Schutzumfang ist durch die anliegenden Ansprüche definiert.
-
Die verschiedenen zusammengefassten Aspekte können in verschiedenen Formen verwirklicht werden. Die folgende Beschreibung zeigt zur Erläuterung verschiedene Kombinationen und Konfigurationen, in denen die Aspekte verwirklicht werden können. Es sei bemerkt, dass die beschriebenen Aspekte und/oder Ausführungsformen lediglich Beispiele sind und dass andere Aspekte und/oder Ausführungsformen verwendet werden können und strukturelle und funktionelle Modifikationen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Wenngleich zusätzlich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform mit Bezug auf nur eine oder mehrere Implementationen offenbart werden kann, kann dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann. Ferner sollen in dem Maße, dass die Begriffe „aufweisen“, „haben“, „mit“ oder andere Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, diese Begriffe ähnlich dem Begriff „umfassen“ als einschließend verstanden werden. Auch ist der Begriff „als Beispiel dienend“ lediglich als ein Beispiel gemeint und nicht als die beste oder optimale Form. Es sei auch bemerkt, dass Merkmale und/oder Elemente, die hier gezeigt sind, für die Zwecke der Einfachheit und des leichten Verständnisses mit bestimmten Abmessungen in Bezug zueinander dargestellt sind, und dass die tatsächlichen Abmessungen von den hier dargestellten erheblich abweichen können.
-
1 zeigt eine als Beispiel dienende Testschaltung 1 zum Ausführen eines UIS-Tests einer Leistungsvorrichtung. Ein Leistungs-MOSFET 10 als eine getestete als Beispiel dienende Vorrichtung ist durch einen Drain-Kontakt 12 mit einer ersten Zuleitung eines Induktors 14 gekoppelt. Der Induktor 14 ist beispielsweise durch eine zweite Zuleitung mit einem ersten Kontakt einer Stromquelle 16 gekoppelt. Die Stromquelle 16 kann durch einen zweiten Kontakt mit einem Source-Kontakt 18 des Transistors 10 und mit einem Massepotential 20 gekoppelt sein. Ein Gate-Kontakt 22 des Leistungs-MOSFETs 10 kann über einen Widerstand 24 mit einem Ausgang eines Verstärkers 26 gekoppelt sein. Ein Eingang des Verstärkers 26 kann mit einem Impulsgenerator 28 gekoppelt sein. Der Impulsgenerator 28 kann auch mit dem Massepotential 20 gekoppelt sein. Der Verstärker 26 kann mit einem Massekontakt 21 gekoppelt sein.
-
Die Stromquelle 16 kann dafür eingerichtet sein, einen Strom von etwa einigen Zehntel Ampere oder mehr in die getestete Vorrichtung zu injizieren. Die Stromquelle 16 kann dafür eingerichtet sein, einen Strom von beispielsweise etwa 40 A oder weniger oder mehr zu injizieren. Die Stromquelle 16 kann dafür eingerichtet sein, einen Strom zu injizieren, der einem Strom entspricht, für den die getestete Vorrichtung spezifiziert ist.
-
Eine zwischen den Source-Kontakt 18 und den Drain-Kontakt 12 gelegte Spannung kann beispielsweise etwa einige Zehntel Volt oder weniger oder mehr betragen. Die zwischen den Source-Kontakt 18 und den Drain-Kontakt 12 gelegte Spannung kann etwa 35 V oder weniger oder mehr betragen. Die zwischen den Source-Kontakt 18 und den Drain-Kontakt 12 gelegte Spannung kann der Spannung entsprechen, für die die getestete Vorrichtung spezifiziert ist.
-
Der Impulsgenerator 28 kann dafür eingerichtet sein, einen einzigen Impuls an den Gate-Kontakt 22 anzulegen. Der Impulsgenerator 28 kann dafür eingerichtet sein, wiederholte Impulse an den Gate-Kontakt 22 anzulegen. Der Impulsgenerator 28 kann dafür eingerichtet sein, Impulse mit einer sehr schnell ansteigenden Flanke und einer sehr schnell abfallenden Flanke zu erzeugen.
-
Der Verstärker 26 kann ein Gate-Treiber sein. Der Gate-Treiber 26 kann dafür eingerichtet sein, ein Gate der getesteten Vorrichtung anzusteuern. Der Gate-Treiber 26 kann dafür eingerichtet sein, eine Niederleistungseingabe vom Impulsgenerator 28 zu empfangen und eine Hochstromansteuerausgabe für das Gate des Leistungstransistors 10 zu erzeugen. Der Gate-Treiber 26 kann einen Pegelschieber umfassen. Der Gate-Treiber 26 kann dafür eingerichtet sein, einen Gate-Kondensator der getesteten Vorrichtung schnell mit einer Spannung VDD zu laden bzw. zu entladen. Der Verstärker 26 kann mit einem Massekontakt 21 zum schnellen Laden/Entladen versehen sein. Der Lade-/Entladestrom läuft durch den Widerstand 24. Die Amplitude der vom Verstärker 26 ausgegebenen Impulse kann an eine Gate-Spannung angepasst werden, die erforderlich ist, um den Leistungs-MOSFET 10 zu schalten. Während eines UIS-Tests kann die getestete Vorrichtung einmal geschaltet werden, oder es können Schaltzyklen ausgeführt werden.
-
Die Induktanz 14 repräsentiert eine für den UIS-Test verwendete induktive Last.
-
Wenngleich die Schaltung 1 einen Leistungs-MOSFET als eine getestete Vorrichtung zeigt, ist zu verstehen, dass mit der Schaltung 1 beispielsweise auch ein IGBT getestet werden kann. In diesem Fall ist ein Gate eines IGBTs mit dem Gate-Kontakt 22 gekoppelt, ein Kollektor des IGBTs mit dem Drain-Kontakt 12 gekoppelt und ein Emitter des IGBTs mit dem Source-Kontakt 18 gekoppelt. Allgemeiner kann eine Steuerelektrode mit dem Gate-Kontakt 22 gekoppelt sein und kann ein Stromkanal zwischen den Drain-Kontakt 12 und den Source-Kontakt 18 geschaltet sein.
-
2 zeigt schematisch einen als Beispiel dienenden Wafer-Tester 30 mit einer Testaufnahmevorrichtung 32. Der Wafer-Tester 30 kann verwendet werden, um einen UIS-Test entsprechend der Testschaltung 1 auszuführen. Die Testaufnahmevorrichtung 32 umfasst eine Basis 34 und eine Abdeckung 36, die schwenkbar an der Basis 34 befestigt sein kann. Die Basis 34 kann dafür ausgelegt sein, einen zu testenden Wafer 38 zu halten. Die Basis 34 kann Verschiebemittel zum Bewegen des Wafers 38 in Translationsrichtung oder in Drehrichtung umfassen. Die Verschiebemittel können dafür eingerichtet werden, den Wafer 38 genau zu positionieren. Die Abdeckung 36 kann dafür ausgelegt sein, eine Sondenkarte 40 zu halten. Wenn die Abdeckung 36 geschlossen wird, kann die Sondenkarte 40 oder genauer gesagt Kontaktelemente der Sondenkarte 40 in Kontakt mit Kontaktstellen des Wafers 38 gelangen. Es sei bemerkt, dass die Basis 32 und die Abdeckung 36 in einer beliebigen anderen Form verwirklicht werden können. Der Wafer-Tester 30 und die Abdeckung 32 können durch ein flexibles elektrisches Kabel 42, das mehrere elektrische Leitungen 43 umfassen kann, miteinander gekoppelt werden. Das flexible Kabel 42 kann eine Länge von mehreren Metern aufweisen, wodurch es ermöglicht wird, dass der Wafer-Tester 30 fern von der Testaufnahmevorrichtung 32 angeordnet wird.
-
Der Wafer-Tester 30 kann mehrere verschiedene elektrische Signale ausgeben. Insbesondere kann ein Testprogramm auf dem Wafer-Tester 30 ablaufen, um die Ausgabe der elektrischen Signale an mehreren Signalausgängen des Wafer-Testers 30 zu steuern. Das Testprogramm kann die Spannung, den Strom, die Frequenz usw. der elektrischen Signale definieren.
-
Die Sondenkarte 40 kann mehrere Kontaktelemente umfassen. Die Kontaktelemente können in Form von Sondennadeln verwirklicht sein. Die Kontaktelemente können beispielsweise aus einem Federdraht hergestellt sein, der an einem Ende zu einem Punkt zuläuft und unter einem steilen Winkel heruntergebogen ist, um eine Sondenspitze zu bilden. Eine Sondennadel kann durch einen Epoxidharzring gehalten werden. Die Sondennadeln können vom Auslegertyp sein. Zum Ausführen eines ungeklemmten (potentialgetrennten) induktiven Schalttests können die Sondennadeln oder Kontaktelemente dafür eingerichtet sein, einen hohen elektrischen Strom zu führen. Sie können beispielsweise dafür eingerichtet sein, einen Strom zwischen beispielsweise etwa 5 Ampere und etwa 6 Ampere zu führen. Sie können dafür eingerichtet sein, einen niedrigeren oder einen höheren Strom als vorstehend erwähnt zu führen. Sondennadeln, die dafür ausgelegt sind, einen hohen Strom zu führen, können als Kraftnadeln bezeichnet werden. Sondennadeln, die nicht notwendigerweise einen hohen Strom führen können, können als Messsonden bezeichnet werden.
-
Messsonden oder Messsondennadeln können verwendet werden, um zu messen, ob die Kraftnadeln mit einem ausreichend niedrigen Widerstand in Kontakt mit Kontaktstellen des Wafers stehen. Eine Vieranschlussmessung, die auch als Kelvin-Messung bekannt ist, kann unter Verwendung von Kraftnadeln zum Injizieren von Strom und Messnadeln zur Spannungsmessung ausgeführt werden, um einen guten Kontakt der Kraftnadeln zu gewährleisten.
-
Die Sondenkarte 40 kann in der Größe und in der Form an den Wafer 38 angepasst sein. Die Sondenkarte 40 kann eine beliebige gewünschte Form aufweisen. Die Sondenkarte 40 kann dafür eingerichtet sein, eine integrierte elektrische Schaltung oder einen Chip oder einen Einzelchip zur Zeit auf einem Wafer zu messen. Die Sondenkarte 40 kann auch dafür eingerichtet sein, mehrere Schaltungen oder Chips oder Einzelchips auf dem Wafer 38 gleichzeitig zu messen. Die Sondenkarte 40 kann eine Testschaltungsanordnung umfassen, die spezifisch an den zu testenden Wafer und den auszuführenden Test angepasst ist. Die Sondenkarte 40 kann dafür eingerichtet sein, einen UIS-Test auf einer Leistungsvorrichtung auszuführen. Die Sondenkarte 40 kann auch einen Massekontakt umfassen, der in 2 nicht dargestellt ist.
-
Das Injizieren eines hohen Stroms in einen Leistungshalbleiter kann die Verwendung speziell angepasster Leistungshalbleitersondenkarten 40 erfordern. Für Leistungssondenkarten 40 verwendete Technologien können beispielsweise Klingen-, Epoxidharzring- und Membrantechnologien sowie eine Technologie mit einem sich durchbiegenden Ausleger umfassen.
-
3 zeigt in einem Graphen 44 verschiedene Spannungskurven und Stromkurven, wie sie während eines UIS-Testvorgangs bei Verwendung beispielsweise der in 1 dargestellten Testschaltung auftreten können. Eine Kurve 46 zeigt in einer durchgezogenen Linie eine Gate-Spannung UG, die an den Gate-Kontakt 22 des Transistors 10 angelegt werden kann. Die Gate-Spannung UG weist zu einer Zeit kleiner als t0 einen Wert von „0“ auf. Zu einer Zeit t0 erzeugt der Impulsgenerator 28 einen Impuls. Der Gate-Treiber 26 kann dafür ausgelegt sein, einen hohen Strom bereitzustellen, der einen Gatekondensator des Transistors 10 schnell auflädt. Die Gate-Spannung UG, wie in der Linie 46 dargestellt ist, steigt abrupt auf eine Gate-Spannung UGmax an, die ausreicht, um den Transistor 10 in einen offenen Zustand zu schalten. Ein Strom I beginnt im Stromkanal zwischen dem Source-Kontakt 18 und dem Drain-Kontakt 12 des Transistors 10 zu fließen. Der Strom I ist in 3 beispielhaft in einer unterbrochenen Linie 48 dargestellt. Der Strom I steigt in etwa linear an, bis ein Strom IMAX erreicht wird. Der definierte maximale Strom IMAX kann ein vordefinierter UIS-Strom für die getestete Vorrichtung sein. Das Erreichen des maximalen Stroms IMAX kann durch eine Messschaltungsanordnung, die in 1 nicht dargestellt ist, festgestellt werden. Der maximale Strom IMAX wird zu einer Zeit t1 erreicht. Zur Zeit t1 wird der Impulsgenerator 28 ausgeschaltet, fällt die Gate-Spannung auf Null und wird der Transistor 10 ausgeschaltet. Der Transistor 10 wird sofort ausgeschaltet, und die Gate-Spannung UG fällt sofort auf Null ab. Die getestete Vorrichtung, d.h. der Transistor 10, tritt in einen so genannten dynamischen Lawinendurchbruchmodus ein. An Stelle des Begriffs dynamischer Lawinendurchbruch kann auch der Begriff erzwungener Lawinendurchbruch verwendet werden.
-
In der Induktanz 14, wie in 1 dargestellt ist, ist Energie gespeichert, die nun während eines Zeitraums zwischen der Zeit t1 und einer Zeit t2 an der getesteten Vorrichtung abgegeben wird. Dies bedeutet, dass noch ein Strom fließt. 3 zeigt in einer fetten Linie 50 die Drain-Spannung während des Lawinendurchbruchs. Die Drain-Spannung steigt schnell bis auf einen hohen Pegel UDmax an. Eine ansteigende Flanke der Linie 50, d.h. dU/dt, beträgt etwa einige Nanosekunden. Die Dauer der Schaltflanke kann beispielsweise etwa 50 ns betragen. Ein Zeitraum Δt = t2 - t1 kann beispielsweise etwa eine bis mehrere Mikrosekunden betragen. Die Zeit
Δt = t2 - t1 kann beispielsweise zwischen etwa 5 und 10 µs betragen. Im Fall einer fehlerhaften Vorrichtung führt der Lawinendurchbruch zu einem Kurzschluss und kann der Transistor beschädigt werden.
-
4 zeigt schematisch eine Draufsicht eines Teils eines als Beispiel dienenden Transistorlayouts für eine getestete Vorrichtung 52. Die DUT 52 kann ein Leistungs-MOSFET-Transistor mit zwei getrennten Source-Bereichen 54a und 54b sein. Die getrennten Source-Bereiche 54a und 54b sind getrennte Stromeingabebereiche, weil sie es ermöglichen, dass ein Strom in einen gemeinsamen Stromkanal zwischen einer Source-Elektrode und einer Drain-Elektrode des Transistors 52 injiziert wird. Das Layout zeigt ferner ein Gate 56, das einen so genannten Gate-Finger oder Gate-Einlaufkanal 56-1, der zwischen den Source-Bereichen 54a und 54b angeordnet ist, umfasst. Das Gate 56 ist eine Steuerelektrode, die es ermöglicht, den Stromkanal zu steuern. Der Transistor 52 kann ein Leistungs-MOSFET mit einer vertikalen Struktur sein. Ein Drain-Kontakt kann sich auf der anderen Seite des Chips in Bezug auf den Wafer befinden. Der Drain-Kontakt ist in 4 nicht dargestellt und kann während des Testens von der anderen Seite oder mit anderen Worten von der Rückseite des Chips kontaktiert werden. Ein Wafer 38 kann mehrere Chips mit einem Layout 52 umfassen, wie in 4 dargestellt ist. Die Source-Bereiche 54a und 54b sind getrennte Source-Bereiche, weil sie nicht durch eine metallische Schicht auf dem Wafer elektrisch gekoppelt sind. Erst nach dem Vereinzeln der Chips und dem Verkapseln verbindet eine Metallisierungsschicht die getrennten Source-Bereiche 54a und 54b miteinander. Die spätere Metallisierungsschicht kann eine so genannte Leistungskupferschicht sein. Eine Leistungskupferschicht ist eine Metallisierungsschicht mit einer Dicke, die dafür eingerichtet ist, hohe Ströme zu führen. Zur Ausführung des UIS-Tests auf der Waferebene ist es erforderlich, beide getrennten Source-Bereiche 54a und 54b zu kontaktieren, um einen Drain-Source-Strom zu injizieren.
-
Wenn der Strom nicht richtig in die getrennten Source-Bereiche bzw. die getrennten Stromeingabebereiche injiziert wird, kann der UIS-Test den Leistungstransistor bzw. die Leistungsvorrichtung oder die DUT zerstören, obwohl der Transistor keine technologischen Fehler aufweist. Es ist möglich, dass die Testbedingungen den Leistungstransistor über die Nennbedingungen hinaus beanspruchen, weil der Strom nicht sofort die gesamte Oberfläche bzw. das gesamte Volumen des Stromkanals durchflutet. Während eines UIS-Tests ist es wichtig, das elektrische Feld so zu steuern, dass es unter Testbedingungen gleich einem während der normalen Verwendung erhaltenen elektrischen Feld ist. Dies ist anspruchsvoll, wenn während des UIS-Tests getrennte Stromeingabebereiche nicht miteinander verbunden sind, wie sie es während der normalen Verwendung sind, d.h. im gekapselten Zustand.
-
4 zeigt beispielhaft zwei getrennte Source-Bereiche 54a und 54b. Es ist zu verstehen, dass ein Transistor mehr als zwei getrennte Source-Bereiche umfassen kann. Ein Transistor kann drei, vier, fünf oder mehr getrennte Source-Bereiche umfassen. Ein Transistor 52 kann sieben getrennte Source-Bereiche umfassen. Die getrennten Source-Bereiche können in einer Linie angeordnet sein, und ein Gate-Finger oder ein Gate-Einlaufkanal kann zwischen jeweils zwei benachbarten Source-Bereichen angeordnet sein. Ein Transistor-Layout, das sieben getrennte Source-Bereiche umfasst, würde demgemäß sechs Gate-Finger umfassen, die zwischen einem ersten Source-Bereich und einem zweiten Source-Bereich, zwischen dem zweiten Source-Bereich und einem dritten Source-Bereich usw. liegen.
-
Wenngleich ein Layout eines MOSFET-Transistors detailliert erklärt wird, kann eine andere Leistungsvorrichtung, beispielsweise ein IGBT, auch getrennte Stromeingabebereiche umfassen, in die ein Teststrom zu injizieren ist. Source-Bereiche 54a, 54b sind als Strominj ektions- oder -eingabebereiche zur Ausführung eines UIS-Tests zu verstehen.
-
Transistoren können mit getrennten Source-Bereichen versehen werden, um ihre Schaltgeschwindigkeit zu erhöhen. Ein Beispiel eines Transistors mit getrennten Source-Bereichen kann ein so genannter Graben-MOS-Transistor sein, bei dem das Gate in einem Graben vergraben ist. Die getestete Vorrichtung kann ein Graben-Leistungs-MOSFET sein.
-
5 zeigt eine Sondenkarte 60 gemäß einer ersten Ausführungsform. Die Sondenkarte 60 kann dafür eingerichtet sein, einen ungeklemmten induktiven Schalttest an dem mit Bezug auf 4 erörterten Transistor 52 auszuführen. Die Sondenkarte 60 kann eine beliebige geometrische Form aufweisen. Die Sondenkarte 60 kann eine Kreisform aufweisen und dafür eingerichtet sein, einen den Transistor 52 umfassenden Wafer zu bilden. Es sei bemerkt, dass 5 die erste Ausführungsform sehr schematisch zeigt. Die Sondenkarte 60 kann einen Massekontakt 62 und einen Zwischenverbindungsknoten 64, der direkt mit dem Massekontakt 62 verbunden ist, umfassen. Es ist zu verstehen, dass der Zwischenverbindungsknoten 64 direkt mit dem Massekontakt 62 verbunden sein kann. Die Sondenkarte 60 kann ferner ein erstes Kontaktelement 66 und ein zweites Kontaktelement 68 umfassen. Das Kontaktelement 66 kann über eine erste Zwischenverbindungsleitung 65, die eine spezifizierte Länge aufweist, mit dem Zwischenverbindungsknoten 64 gekoppelt sein. Das Kontaktelement 68 kann über eine zweite Zwischenverbindungsleitung 67, welche die gleiche spezifizierte Länge aufweist wie die erste Zwischenverbindungsleitung 65, mit dem Zwischenverbindungsknoten 64 gekoppelt sein.
-
Das erste Kontaktelement 66 kann dafür eingerichtet sein, eine erste Kontaktstelle auf einem Wafer zu kontaktieren. Die erste Kontaktstelle kann beispielsweise der erste Source-Bereich 54a des Transistors 52 sein, wie durch eine unterbrochene Linie in 5 angegeben ist. Das zweite Kontaktelement 68 kann dafür eingerichtet sein, eine zweite Kontaktstelle auf dem Wafer zu kontaktieren. Die zweite Kontaktstelle kann beispielsweise der zweite Source-Bereich 54b sein.
-
Wie bereits erwähnt wurde, ist die elektrische Feldverteilung innerhalb des Chips 52 wichtig, wenn ein UIS-Test ausgeführt wird. Falls keine homogene Verteilung erreicht werden kann, können während des Testens Hotspots gebildet werden und einen Lawinendurchbruch provozieren, der zu einem Kurzschluss führt, obwohl der Chip keine technologischen Fehler aufweist. Falls die Verteilung des elektrischen Stroms und des elektrischen Felds nicht homogen ist, induziert der Test mit anderen Worten mehr Fehler und zerstört mehr Chips als erforderlich ist, um eine gute Qualität des zu verkaufenden endgültigen Transistorprodukts zu gewährleisten. In allen Schaltphasen müssen alle Source-Bereiche des Transistors 52 das gleiche Potential spüren.
-
Das erste und das zweite Kontaktelement 66 und 68 können durch die Zwischenverbindungsleitungen 65 und 67, welche die gleiche Länge aufweisen, mit dem Zwischenverbindungsknoten 64 und direkt mit dem Massekontakt 62, der auf der Sondenkarte bereitgestellt ist, gekoppelt sein. Mit anderen Worten sind das erste und das zweite Kontaktelement 66 und 68 symmetrisch zur Masse gekoppelt. Ferner sind das erste und das zweite Kontaktelement 66 und 68 über einen kurzen Abstand mit der Masse gekoppelt, weil der Massekontakt 62 auf der Sondenkarte bereitgestellt ist. Die symmetrische Verbindung beider Kontaktelemente mit Masse über einen kurzen Abstand gewährleistet, dass alle Source-Bereiche während des Schaltens das gleiche elektrische Potential aufweisen. Es entwickeln sich keine Hotspots, und nur technologische Fehler führen zu einem Durchbruch.
-
Die in 5 dargestellte als Beispiel dienende Ausführungsform umfasst nur zwei getrennte Source-Bereiche 54a und 54b. Wie bereits mit Bezug auf 4 erklärt wurde, kann ein Transistor-Layout mehr als zwei Source-Bereiche, beispielsweise sieben Source-Bereiche, aufweisen. In diesem Fall kann die Sondenkarte 60 sieben erste bzw. zweite Kontaktelemente 66, 68 umfassen. Alle sieben Kontaktelemente können über Zwischenverbindungsleitungen mit einem Zwischenverbindungsknoten gekoppelt sein. Alle sieben Zwischenverbindungsleitungen können die gleiche Länge aufweisen. Der Zwischenverbindungsknoten 64 kann dennoch direkt an Masse 62 gelegt sein.
-
Die ersten und zweiten Kontaktelemente 66 und 68 können Sondennadeln sein. Insbesondere können die Kontaktelemente 66 und 68 Messnadeln sein. Die ersten und zweiten Kontaktelemente 66 und 68 brauchen nicht notwendigerweise dafür eingerichtet sein, einen hohen Strom zu führen. Die Kontaktelemente 66 und 68 tragen dazu bei, für alle Source-Bereiche das gleiche Potential bereitzustellen. Die Kontaktelemente 66 und 68 können Messnadeln sein, die vor der Ausführung des UIS-Tests für eine Vieranschlussmessung verwendet werden, um einen guten Kontakt von Kraftnadeln mit Kontaktstellen zu gewährleisten. Die Kontaktelemente 66 und 68 können die Source-Bereiche 54a und 54b während des UIS-Tests kontaktieren.
-
6 zeigt eine Sondenkarte 70 gemäß einer zweiten Ausführungsform. Jene in 6 dargestellten Teile, die für die Sondenkarte 60 erklärten Teilen entsprechen, haben die gleichen Bezugszahlen wie sie in 5 verwendet werden. Sie werden nicht erneut detailliert mit Bezug auf 6 erklärt. Die Sondenkarte 70 ist dafür eingerichtet, einen UIS-Test am Transistor 52 auszuführen, welcher einen ersten Source-Bereich 54a und einen zweiten Source-Bereich 54b sowie einen Gate-Bereich 56 umfasst. Die Sondenkarte 70 umfasst einen Massekontakt 62, einen Zwischenverbindungsknoten 64, der direkt mit dem Massekontakt 62 verbunden ist, ein erstes Kontaktelement 66 und ein zweites Kontaktelement 68, die beide symmetrisch mit dem Zwischenverbindungsknoten 64 gekoppelt sind.
-
Die Sondenkarte 70 umfasst ferner ein drittes Kontaktelement 72 und ein viertes Kontaktelement 74. Das dritte Kontaktelement 72 kann dafür eingerichtet sein, das erste Kontaktelement auf dem Wafer zu kontaktieren, d.h. das dritte Kontaktelement 72 kann dafür eingerichtet sein, den ersten Source-Bereich 54a zu kontaktieren. Das vierte Kontaktelement 74 kann dafür eingerichtet sein, die zweite Kontaktstelle auf dem Wafer, d.h. den zweiten Source-Bereich 54b des Transistors 52, zu kontaktieren. Unterbrochene Linien visualisieren den Kontakt. Es ist aus 6 und der vorstehenden Beschreibung klar, dass das erste Kontaktelement 66 und das dritte Kontaktelement 72 dafür eingerichtet werden können, dieselbe erste Kontaktstelle auf dem Wafer, d.h. den Source-Bereich 54a, zu kontaktieren. Das zweite Kontaktelement 68 und das vierte Kontaktelement 74 können dafür eingerichtet sein, dieselbe zweite Kontaktstelle auf dem Wafer, d.h. den Source-Bereich 54b, zu kontaktieren.
-
Es sei daran erinnert, dass Sondenkarten 60 und 70 in die Abdeckung 36 der Testaufnahmevorrichtung 32 eingeführt sein können, wie in 2 dargestellt ist, und dass der Transistor 54 Teil des in der Basis 34 der Testaufnahmevorrichtung 32 gehaltenen Wafers 38 sein kann. Die Kontaktelemente 66, 68, 72 und 74 können die Kontaktstellen 54a und 54b kontaktieren, wenn die Abdeckung 36 geschlossen wird, d.h. zur Basis 34 geschwenkt wird.
-
Das dritte und das vierte Kontaktelement 72 und 74 können Sondennadeln sein. Insbesondere können das dritte und das vierte Kontaktelement 72 und 74 Kraftnadeln sein, die dafür eingerichtet sind, einen hohen Strom zu führen. Das dritte und das vierte Kontaktelement 72 und 74 können beispielsweise dafür eingerichtet sein, jeweils etwa 5 A bis etwa 6 A zu führen. Der Transistor 52 kann beispielsweise einen injizierten Strom von 10 A zwischen der Source-Elektrode und der Drain-Elektrode zur Ausführung eines UIS-Tests benötigen. Dann kann jedes der Kontaktelemente 72, 74 5 A führen, so dass insgesamt 10 A für den Source-Drain-Kanal erreicht werden.
-
Es sei bemerkt, dass der Transistor 52 ein Transistor mit beispielsweise sieben einzelnen und getrennten Source-Bereichen 54 sein kann. Die Sondenkarte 70 kann sieben Kraftnadeln 72, 74 umfassen, die jeweils bis zu 5 A führen. Der Transistor 52 kann dafür spezifiziert sein, 35 A für den UIS-Test zu führen. Dann trägt jede der Kraftnadeln 72, 74 5 A, um 35 A in den Source-Drain-Kanal zu injizieren.
-
Es ist möglich, dass sogar noch mehr Strom erforderlich ist, um einen UIS-Test für den Transistor auszuführen. Es ist möglich, dass für einen Source-Bereich bzw. einen Stromeingabebereich zwei oder mehr Kraftnadeln erforderlich sind, um ausreichend Strom in den Source-Drain-Stromkanal injizieren zu können. Als ein Beispiel kann ein Transistor mit zwei Source-Bereichen, wie in 6 dargestellt ist, einen Teststrom von etwa 20 A benötigen. Jedes Kontaktelement 72, 74 kann dafür ausgelegt sein, einen Strom von etwa 5 A zu führen. Dann kann das dritte Kontaktelement 72 verdoppelt werden und kann das vierte Kontaktelement 74 verdoppelt werden. In diesem Fall können drei Kontaktelemente jeden Source-Bereich 54 kontaktieren, d.h. ein erstes Kontaktelement 66, das mit dem Zwischenverbindungsknoten 64 verbunden ist, und zwei Kraftnadeln 72, die Strom zum Source-Drain-Stromkanal führen.
-
Dritte und vierte Kontaktelemente 72, 74 können mit einem Massekontakt 20 verbunden sein, der an einer Stromversorgung 16 bereitgestellt ist, wie in 1 dargestellt ist. Die Stromversorgung 16 kann fern von der Sondenkarte bereitgestellt sein. Die Stromversorgung 16 kann Teil des Wafer-Testers 30 sein. Die Stromversorgung 16 kann auch unabhängig von der Testaufnahmevorrichtung 32, von der Sondenkarte 40 und vom Wafer-Tester 30 sein. Eine elektrische Leitung, welche das dritte und das vierte Kontaktelement 72 und 74 mit der Stromversorgung 16 verbindet, kann eine Länge von mehreren Metern aufweisen. Es kann erforderlich sein, die Stromversorgung 16 in einem bestimmten Abstand von der Sondenkarte 60, 70 anzuordnen, um die zu testenden Schaltungen nicht zu beeinflussen. Wie mit Bezug auf 3 erklärt wurde, erfordert der UIS-Test sehr kurze Schaltzeiten von einigen Mikrosekunden oder sogar weniger als einer Mikrosekunde. Bei sehr kurzen Schaltzeiten können die elektrischen Leitungen 42 zwischen der Sondenkarte 60, 70 und der Stromversorgung 16 eine ungleiche Potentialverteilung in der DUT hervorrufen. Erste und zweite Kontaktelemente 66 und 68, die über einen sehr kurzen Abstand mit dem Massekontakt 62 auf der Sondenkarte symmetrisch gekoppelt sind, können eine Potentialangleichung gewährleisten.
-
7 zeigt eine Sondenkarte 80 gemäß einer dritten Ausführungsform. Die Sondenkarte 80 kann dafür ausgelegt sein, einen UIS-Test auf dem Chip 52 auszuführen. Komponenten, die auf der Sondenkarte 80 vorhanden sind und die gleich auf der Sondenkarte 60 oder 70 vorhandenen Komponenten sein können, weisen die gleichen Bezugszahlen auf und werden nicht weiter erklärt.
-
Die Sondenkarte 80 umfasst ein erstes Kontaktelement 66 und ein zweites Kontaktelement 68, die symmetrisch mit einem Zwischenverbindungsknoten 64 gekoppelt sind, der direkt mit einem Massekontakt 62 verbunden ist. Die Sondenkarte 80 umfasst ferner ein drittes Kontaktelement 72 und ein viertes Kontaktelement 74, die dafür ausgelegt sind, einen hohen Strom zu führen. Die Sondenkarte 80 umfasst ferner einen Verstärker 82. Ein Ausgang des Verstärkers 82 kann mit einem Kontaktelement 84 gekoppelt sein. Das Kontaktelement 84 kann eine Sondennadel sein und insbesondere eine Kraftnadel sein. Das Kontaktelement 84 kann dafür eingerichtet sein, eine dritte Kontaktstelle 56 auf dem Chip 52 zu kontaktieren. Die dritte Kontaktstelle 56 kann eine Gate-Kontaktstelle oder allgemeiner eine Steuerkontaktstelle sein. Eine unterbrochene Linie gibt an, dass das Kontaktelement 84 dafür eingerichtet ist, den Gate-Kontakt 56 zu kontaktieren, wenn die Testaufnahmevorrichtung 34 geschlossen wird.
-
Der Verstärker 82 kann ein Gate-Treiber oder eine Gate-Treiberschaltung sein. Der Gate-Treiber 82 kann dafür ausgelegt sein, eine Gate-Spannung UG an die Gate-Kontaktstelle 56 anzulegen. Der Gate-Treiber 82 kann ferner dafür ausgelegt sein, einen ausreichend hohen Strom zum schnellen Aufladen eines Gate-Kondensators des Transistors 52 bereitzustellen, um schnelle Schaltzeiten zu erreichen. Ein Eingang des Gate-Treibers 82 kann mit einem Impulsgenerator 28 (siehe 1) gekoppelt sein. Der Gate-Treiber 82 kann dem Verstärker 26 in der Testschaltung 1 aus 1 entsprechen. Der Gate-Treiber 82 kann direkt auf der Sondenkarte 80 angeordnet sein. Die Gate-Treiberschaltung 82 kann auf der Sondenkarte montiert sein. Die Gate-Treiberschaltung 82 kann auf der Sondenkarte verwirklicht sein. Demgemäß ist die Länge zwischen dem Ausgang des Gate-Treibers 82 und der Spitze der Sondennadel 84 kurz und ermöglicht schnelle Schaltzeiten. Der Gate-Treiber 82 kann einen Massekontakt 62 umfassen. Der Massekontakt 62 des Gate-Treibers 82 kann der Massekontakt sein, mit dem der Zwischenverbindungsknoten 64 direkt gekoppelt ist. Demgemäß kann ein gemeinsamer Massekontakt für den Gate-Treiber und für das gleichmäßige Verteilen des Potentials auf den Source-Bereichen verwendet werden. Der Massekontakt 62 kann dem Massekontakt 21 des in 1 dargestellten Verstärkers 26 entsprechen.
-
8 zeigt eine als Beispiel dienende Sondenkarte 90 gemäß einer vierten Ausführungsform. Die Sondenkarte 90 kann dafür ausgelegt sein, einen UIS-Test auf dem Chip 52 auszuführen. Elemente, die bereits auf der Sondenkarte 60, 70 und/oder 80 vorhanden sind, weisen die gleichen Bezugszahlen auf und werden nicht weiter erklärt. Die Sondenkarte 90 umfasst ein erstes Kontaktelement 66 und ein zweites Kontaktelement 68. Die Sondenkarte 90 umfasst ferner einen Zwischenverbindungsknoten 64 und einen Massekontakt 62, mit dem der Zwischenverbindungsknoten direkt verbunden ist. Die Zwischenverbindungsleitung 65 umfasst einen ersten Widerstand 92. Die Zwischenverbindungsleitung 67 umfasst einen zweiten Widerstand 94. Der erste Widerstand 92 und der zweite Widerstand 94 können den gleichen spezifizierten Widerstandswert aufweisen. Die Zwischenverbindungsleitung 65 kann die gleiche spezifizierte Länge wie die Zwischenverbindungsleitung 67 aufweisen. Mit anderen Worten sind das erste Kontaktelement 66 und das zweite Kontaktelement 68 symmetrisch mit dem Zwischenverbindungsknoten 64 verbunden. Die Widerstände 92 und 94 können gewährleisten, dass kein Strom zwischen dem Source-Bereich 54a und dem Source-Bereich 54b über das erste Kontaktelement 66, den Zwischenverbindungsknoten 64 und das zweite Kontaktelement 68 fließt. Jeder Strom, der durch das erste und das zweite Kontaktelement 66 und 68 fließt, geht direkt zum Massekontakt 62. Die Angleichung des Potentials auf den verschiedenen Source-Bereichen wird über Masse erreicht. Der Widerstandswert des Widerstands 92 bzw. der Widerstandswert des Widerstands 94 kann beispielsweise zwischen etwa 25 Ω und 60 Ω liegen. Der Widerstandswert des Widerstands 92 und des Widerstands 94 kann jeweils etwa 40 Ω betragen. Es sei bemerkt, dass die in 8 dargestellte vierte Ausführungsform mit der in 6 bzw. 7 dargestellten zweiten oder dritten Ausführungsform kombiniert werden kann.
-
Alle erörterten Sondenkarten können dafür eingerichtet werden, Transistoren auf der Wafer-Ebene mit mehr als zwei Source-Bereichen zu messen. Die spezifizierte Länge der Zwischenverbindungsleitungen 65, 67 kann zwischen etwa 2 cm und etwa 20 cm liegen. Gemäß einer Ausführungsform kann die spezifizierte Länge der Zwischenverbindungsleitungen 65, 67 beispielsweise zwischen etwa 5 cm und etwa 9 cm liegen. Gemäß einer Ausführungsform kann die spezifizierte Länge der Zwischenverbindungsleitungen 65, 67 beispielsweise etwa 7 cm oder mehr oder weniger betragen.
-
Wenn der UIS-Test an dem Wafer ausgeführt wird, ist ein Strom durch Wafer-Sonden zu injizieren. Wenn ein UIS-Test bereits auf der Wafer-Ebene ausgeführt wurde, brauchen Komponenten, die dem UIS-Test nicht widerstehen, nicht gekapselt werden, so dass eine Kapselung für unzuverlässige Chips vermieden wird. Wie vorstehend beschrieben, kann das Ausführen eines UIS-Testvorgangs einer Leistungsvorrichtung auf der Wafer-Ebene das Kontaktieren mehrerer getrennter Gebiete zum Injizieren eines Teststroms in die getestete Vorrichtung erfordern. Der dem UIS-Testvorgang unterzogene Wafer kann beispielsweise ein Halbleiter-Wafer oder beispielsweise ein zusammengesetzter oder so genannter künstlicher Wafer sein, der Fan-out-Komponenten umfasst, welche den Einzelchip oder Chip umgebendes Kapselungsmaterial umfassen. Eine endgültige Umverteilungsschicht oder eine elektrisch leitende Schicht kann während des UIS-Testvorgangs auf der Wafer-Ebene nicht vorgesehen sein. Diese endgültige Umverteilungsschicht kann beispielsweise später aufgebracht werden. Beispielsweise kann eine Umverteilungsschicht, die sich über dem Einzelchip oder Chip und über dem Kapselungsmaterial, das den Einzelchip oder Chip umgibt, erstreckt, beispielsweise zu einer Zeit nach dem Testen auf einen zusammengesetzten Wafer aufgebracht werden.
-
9 zeigt in einem Flussdiagramm ein als Beispiel dienendes Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests gemäß einer ersten Ausführungsform. Bei S1 wird eine Sondenkarte zur Verwendung bei einem UIS-Test mit einem Massekontakt versehen. Bei S2 wird die Sondenkarte mit einem Zwischenverbindungsknoten versehen. Der Zwischenverbindungsknoten kann der Massekontakt selbst sein. Der Zwischenverbindungsknoten kann auch anderswo auf der Sondenkarte in einem kurzen Abstand vom Massekontakt bereitgestellt werden. Bei S3 wird die Sondenkarte mit Wafer-Kontaktelementen versehen, die symmetrisch mit dem Zwischenverbindungsknoten gekoppelt werden. Die Wafer-Kontaktelemente können Sondennadeln sein. Symmetrische Kopplung bedeutet, dass die gleiche Zwischenverbindungsleitungslänge zwischen den Kontaktelementen und dem Zwischenverbindungsknoten verwendet wird. Die symmetrische Kopplung kann auch das Einfügen von Widerständen mit dem gleichen Widerstandswert in die Zwischenverbindungsleitungen implizieren. Das symmetrische Koppeln bedeutet, dass die Zwischenverbindungsleitungen zwischen jedem Kontaktelement und dem Zwischenverbindungsknoten in Bezug auf den Widerstandswert und die elektrische Länge elektrisch identisch sind.
-
Bei S4 wird der Zwischenverbindungsknoten mit dem auf der Sondenkarte bereitgestellten Massekontakt gekoppelt. Der Zwischenverbindungsknoten wird direkt mit dem Massekontakt verbunden. Bei S5 können die Wafer-Kontaktelemente für eine symmetrische Zwischenverbindung getrennter Kontaktstellen, beispielsweise Stromeingabebereichen, beispielsweise Source-Bereiche eines MOS-Transistors, während eines ungeklemmten induktiven Schalttests, verwendet werden. Eine symmetrische Zwischenverbindung der getrennten Stromeingabebereiche kann erreicht werden, indem die Kontaktelemente in Kontakt mit den getrennten Stromeingabebereichen gebracht werden, indem die Abdeckung 36 auf der Basis 34 geschlossen wird (1) . Die symmetrische Zwischenverbindung der getrennten Stromeingabebereiche sorgt für gleiche Potentialbedingungen an allen zwischenverbundenen Stromeingabebereichen. Die symmetrische Zwischenverbindung verhindert die Bildung von Hotspots in der getesteten Vorrichtung.
-
10 zeigt in einem Flussdiagramm ein Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests gemäß einer zweiten Ausführungsform. Bei S11 wird eine Sondenkarte bereitgestellt. Die Sondenkarte umfasst einen Massekontakt, ein erstes Kontaktelement, das dafür eingerichtet ist, eine erste Kontaktstelle auf einem Wafer, beispielsweise einem ersten Source-Bereich eines Transistors, zu kontaktieren, und ein zweites Kontaktelement, das dafür eingerichtet ist, eine zweite Kontaktstelle auf einem Wafer, beispielsweise einem zweiten Source-Bereich des Transistors, zu kontaktieren. Bei S12 wird das erste Kontaktelement über eine erste Zwischenverbindungsleitung, die eine spezifizierte Länge aufweist, mit einem Zwischenverbindungsknoten auf der Sondenkarte gekoppelt. Bei S13 wird das zweite Kontaktelement über eine zweite Zwischenverbindungsleitung, welche die gleiche spezifizierte Länge aufweist wie die erste Zwischenverbindungsleitung, mit dem Zwischenverbindungsknoten gekoppelt. Bei S14 wird der Zwischenverbindungsknoten direkt mit dem Massekontakt verbunden. Bei S15 werden das erste und das zweite Kontaktelement in Kontakt mit der ersten Kontaktstelle bzw. der zweiten Kontaktstelle gebracht. Bei S16 wird der Schalter 52 unter den UIS-Testbedingungen geschaltet.
-
Wenngleich die Offenbarung mit Bezug auf eine oder mehrere Implementationen erläutert und beschrieben wurde, können Abänderungen und/oder Modifikationen an den erläuterten Beispielen vorgenommen werden, ohne vom Gedanken und vom Schutzumfang der anliegenden Ansprüche abzuweichen. Mit besonderem Bezug auf die verschiedenen durch die vorstehend beschriebenen Strukturen ausgeführten Funktionen sollen die Begriffe (einschließlich eines Bezugs auf ein „Mittel“), die verwendet werden, um diese Strukturen zu beschreiben, so verstanden werden, dass sie, sofern nichts anderes angegeben wird, einer beliebigen Struktur entsprechen, welche die spezifizierte Funktion der beschriebenen Struktur ausführt (die beispielsweise funktionell gleichwertig ist), selbst wenn sie der offenbarten Struktur, die die Funktion in den hier erläuterten als Beispiel dienenden Implementationen der Offenbarung ausführt, nicht strukturell gleichwertig ist.
-
Wenngleich hier spezifische Aspekte erläutert und beschrieben wurden, werden Durchschnittsfachleute verstehen, dass eine Vielzahl alternativer und/oder gleichwertiger Implementationen die spezifischen dargestellten und beschriebenen Aspekte ersetzen können, ohne vom Schutzumfang der Offenbarung abzuweichen. Diese Anmeldung soll alle Anpassungen und Variationen der hier erörterten spezifischen Aspekte abdecken. Es ist daher vorgesehen, dass diese Offenbarung nur durch die Ansprüche und gleichwertige Ausgestaltungen davon beschränkt ist.