DE69006434T2 - Herstellungsverfahren einer Halbleiteranordnung. - Google Patents

Herstellungsverfahren einer Halbleiteranordnung.

Info

Publication number
DE69006434T2
DE69006434T2 DE69006434T DE69006434T DE69006434T2 DE 69006434 T2 DE69006434 T2 DE 69006434T2 DE 69006434 T DE69006434 T DE 69006434T DE 69006434 T DE69006434 T DE 69006434T DE 69006434 T2 DE69006434 T2 DE 69006434T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
light
source
carrier
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69006434T
Other languages
English (en)
Other versions
DE69006434D1 (de
Inventor
Hitoshi Shindo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69006434D1 publication Critical patent/DE69006434D1/de
Publication of DE69006434T2 publication Critical patent/DE69006434T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258Diffusion into or out of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, genauer gesagt auf ein Verfahren, das vorzugsweise bei der Herstellung einer Halbleiteranordnung mit Hilfe der SOI (Silicon On Insulation)-Technologie angewendet wird.
  • In der Technologie sind SOI-Bauelemente weitläufig bekannt, wie beispielsweise Einkristall-SOI-Bauelemente, die vor allem in Hochgeschwindigkeitsschaltungen oder dreidimensionalen Integrierten Schaltungen (ICs) verwendet werden, und Dünnfilmtransistoren (TFTs), in denen Dünnfilm-Halbleiterschichten, wie z.B. Poly-Silizium oder a-Silizium, verwendet werden, und die vorzugsweise als Treibertransistoren für Kontaktlesesensoren oder Flüssigkristallanzeigen verwendet werden.
  • In der zuvor genannten Technologie wurde TFTs große Aufmerksamkeit geschenkt, da sie billig und auf großflächigen Substraten hergestellt werden konnten. Allerdings erfordert neuerdings der Bedarf an hochleistungsfähigen und höchstgenauen Kontaktlesesensoren u.ä. TFTs mit besseren Eigenschaften.
  • Als ein Verfahren, um derartige bessere Eigenschaften zu bewerkstelligen, wurde die Qualität einer Halbleiterschicht der TFTs der Qualität eines Einkristalls angenähert. Zuletzt wurden TFTs mit Poly-Silizium realisiert, das eine höhere Trägerbeweglichkeit als a-Silizium aufweist.
  • Obwohl groBe Anstrengungen unternommen wurden, um die Leistungsfähigkeit der bekannten TFTs zu verbessern, liegen in Bezug auf Verstärkung und Leckstromeigenschaften die gegenwärtig bekannten TFTs mit einer Halbleiterschicht aus Poly-Silizium weiterhin hinter den Einkristall-SOI- Bauelementen. Im Gegensatz zu den oben genannten Einkristall- SOI-Bauelementen, bei denen Kristallkeime aus einem als SEG (Selective Epitaxial-Growth) oder LSPE bezeichnetes Einkristallsubstrat gewonnen werden, ist es außerdem bei TFTs schwierig, eine Einkristallschicht auf die gesamte Oberfläche eines Glassubstrats auf zuwachsen. Aus diesem Grund erweckten auf dem Herstellungsprozess basierende Verbesserungen der Anordnungsstruktur als ein Verfahren zur Verbesserung der TFT- Eigenschaften große Aufmerksamkeit.
  • Fig. 1 zeigt den stapelartigen Aufbau einer bekannten Halbleiteranordnung gemäß der bekannten SOI-Technologie anhand einer beispielhaften schematischen Querschnittansicht: sowohl ein Sourcegebiet 2a als auch ein Draingebiet 2b sind zuvor auf einem Isolierfilm aufgebracht worden. Eine Halbleiterschicht 3 und ein Gate-Isolierfilm 4 werden dann auf der Oberseite der Gebiete, und anschließend eine Gate-Elektrode 5 auf der Oberseite des Gate-Isolierfilms ausgebildet.
  • Ein derartiger Aufbau weist jedoch das Problem auf, daß sich die effektive Gatelänge stärker ändert und die überlappende Fläche zwischen Gate und Drain größer wird. In einer Halbleiteranordnung, bei der ein aktives Element und ein Treiberelement miteinander integriert sind, führt daher, wenn im Laufe des Herstellungsprozesses nicht vermieden werden kann, daß ein Teil der Halbleiterschicht 3 die Gate-Elektrode 5 wie bei der in Fig. 1 gezeigten TFT-Anordnung überlappt, dieser überlappende Abschnitt beim Treiben der Elemente zur Ausbildung einer parasitären Kapazität, was ein Treiben mit hoher Geschwindigkeit verhindert.
  • Um derartige Probleme zu überwinden, ist die Anwendung eines Prozesses möglich, wie z.B. eines Selbstausrichtungsprozesses, der als ein bekannter IC-Prozeß gebräuchlich ist. In diesem Fall ist eine Halbleiteranordnung beispielsweise gemäß der schematischen Querschnittansicht in Fig. 2 aufgebaut. Die unmittelbare Anwendung des bekannten IC-Prozesses, wie z.B. der Selbstausrichtung, ist jedoch aufwendig und wegen der benötigten hohen Temperatur nicht für ein Glassubstrat geeignet. Dadurch entsteht als weiteres Problem die erhöhten Kosten des Halbleiters. Wie Fig. 2 zeigt, tritt als zusätzliches Problem eine horizontale Diffusion auf, da Ionenimplantation und Wärmediffusion auf die Halbleiterschicht 3 angewendet werden, um das Sourcegebiet 2a und das Draingebiet 2b auszubilden; dadurch kann die parasitäre Überlappungskapazität nicht eliminiert werden.
  • Die Druckschrift JP-A-62 14472 offenbart ein Verfahren zur Herstellung einer Halbleiteranordnung wie es im Oberbegriff von Anspruch 1 beschrieben ist.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung vorzuschlagen, wodurch billige TFTs hergestellt werden können, die mit hohen Geschwindigkeiten betrieben werden können.
  • Es soll ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß Anspruch 1 vorgeschlagen werden.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen beschrieben. Es zeigen:
  • Fig. 1 und 2 schematische Querschnittansichten, die eine Halbleiteranordnung gemäß der bekannten SOI-Technologie darstellen, und
  • Fig 3 bis 5 entsprechende schematische Querschnittansichten, die den erfindungsgemäßen Herstellungsprozeß einer Halbleiteranordnung beschreiben.
  • Die Aufgabe der Erfindung wird durch ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß den Ansprüchen gelöst.
  • Um die oben genannte Halbleiterschicht mit Störstellen zu dotieren, werden gasenthaltende Störstellen, die als Störstellenquelle dienen, durch Bestrahlung mit Licht eingesetzt.
  • Die Wellenlänge des bestrahlenden Lichts wird entsprechend dem Bandabstand des verwendeten Halbleiters, z.B. Si oder GaAs, gewählt. Wird z.B. Si für die Halbleiterschicht verwendet, so wird vorzugsweise Licht mit einer Wellenlänge nicht größer als die von blauem Licht verwendet, oder noch besser Ultraviolettstrahlen.
  • Der wesentliche Punkt bei der Bestrahlung ist, daß Licht mit einer bestimmten Wellenlänge verwendet wird, so daß das Licht hauptsächlich in der Halbleiterschicht absorbiert wird und Störstellen in den vom Licht bestrahlten Abschnitt eindiffundieren.
  • Auch wenn mit Licht fortlaufend bestrahlt werden kann, ist eine pulsartige Bestrahlung vorzuziehen, da dadurch ein Substrat mit einem ungenügenden Wärmewiderstand, wie insbesondere ein Glassubstrat, nicht beschädigt wird.
  • Materialien, die nicht obiges Licht absorbieren und als Gate- Elektrode dienen können, werden als Gate-Elektrode eingesetzt. So können beispielsweise Metalle wie Alluminium und Wolfram oder Legierungen, die diese Metalle enthalten, verwendet. werden.
  • Wie oben beschrieben ist es möglich, einen TFT durch einen Selbstausrichtungsprozeß herzustellen, ohne daß ein Hochtemperatur-Prozeßschritt durchgeführt werden muß. Dies ist möglich, da die Source- und Draingebiete durch die Bestrahlung mit Licht von der Substratunterseite her ausgebildet werden, dessen Wellenlänge so gewählt ist, daß das Licht in der obigen Halbleiterschicht absorbiert wird, vom Substrat jedoch nicht, während gleichzeitig Störstellen an der Oberfläche des Halbleiters aufgetragen werden.
  • Da eine horizontale Störstellendiffusion kaum auftritt, kann somit erfindungsgemäß das Entstehen einer parasitären Kapazität vermieden werden, wodurch hohe Betriebsgeschwindigkeiten ermöglicht werden.
  • Des weiteren erlaubt die Verwendung eines weit verbreiteten Glassubstrats die billigere Herstellung der Halbleiteranordnung.
  • Nachstehend werden die bevorzugten Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es wird nachfolgend ein erfindungsgemäßes Verfahren beschrieben, bei dem gasenthaltende Störstellen durch Lichtbestrahlung eingeführt werden, um die Störstellen an einer Seite des Halbleiters eindiffundieren zu lassen.
  • Es wird nun ein Ausführungsbeispiel gemäß einem Herstellungsprozeß unter Bezugnahme auf Fig. 3 bis 5 beschrieben.
  • (1) Zuerst wird, wie in Fig. 3 gezeigt, mit Hilfe eines Spritzverfahrens 100 nm WSi&sub2; auf einem Quarzsubstrat 1 aufgetragen. Dann wird durch gebräuchliches photolitographisches Ätzen im WSi&sub2; eine Gate-Elektrode 3 ausgebildet.
  • (2) Anschließend wird durch die Verwendung eines Plasma-CVD- Verfahrens SiH&sub4; mit N&sub2;O zur Reaktion gebracht, um einen 50 nm dicken SiO&sub2;-Film aufzutragen, der als Gate-Isolationsfilm 4 dienen wird.
  • (3) Eine Halbleiterschicht 3 wird durch das Aufbringen von 100 nm dickem polykristallinen Silizium ausgebildet, dessen Störstellenkonzentration 1 x 10¹&sup5; atms/cm³ beträgt. Der Niederschlag vollzieht sich durch die Reaktion von SiH&sub4; mit PH bei 650ºC mit Hilfe eines CVD-Verfahrens.
  • (4) Das obige Substrat 1 wird in einen Vakuumbehälter angeordnet, in dem der Druck auf 5 Torr durch Zufuhr von B&sub2;H&sub6; geregelt wird. Das Licht eines Eximer-Lasers (Wellenlänge 193 nm), in dem ArF-Gas verwendet wird, wird dann auf eine 10 X 10 mm große Fläche gebündelt. Das gebündelte Licht wird dann von der Unterseite des Substrats 1 her durch ein Quarzfenster des Vakuumbehälters gestraht (die Strahlungsrichtung ist in Fig. 4 durch einen Pfeil in der Mitte gekennzeichnet). Die Bestrahlung wird durchgeführt, indem die gesamte Substratfläche mit dem Licht abgetastet wird. Dadurch wird der vom Licht bestrahlte Teil der Halbleiterschicht erhitzt und Bor (B) wird als Störstelle nur in ein Sourcegebiet. 2a und in ein Draingebiet 2b eindiffundiert. Fig. 4 zeigt diesen Zustand.
  • (5) Wie Fig. 5 zeigt, werden Isolationsfilme zwischen Schichten 8 mit Hilfe eines gewöhnlichen IC-Prozesse gebildet, und es werden Kontaktlöcher in den Source- und Draingebieten der Isolationsfilme zwischen den Schichten 8 ausgebildet.
  • (6) Nachdem durch das Spritzverfahren AL-Si mit einer Dicke von 1000 nm aufgetragen worden ist, werden eine Source-Elektrode 9 und eine Drain-Elektrode 9 in der Al-Si-Schciht ausgebildet.
  • (7) Abschließend wird als Schutzfilm 10 eine 700 nm dicke PSG- Schicht (Phosphosilikat-Glas) aufgetragen, womit die Herstellung eines TFT abgeschlossen ist.
  • In den somit hergestellten Source- und Draingebieten des TFT beträgt die Störstellenkonzentration 1 x 10²¹ atms/cm³ und der Flächenwiderstand 30 X/ .
  • Des weiteren besitzt das die Elektroden bildende Al-Si vorzugsweise ohmsche Leitereigenschaften.
  • Wie beschrieben, ist es erfindungsgemäß möglich, die Source- und Draingebiete des TFT durch Selbstausrichtung aufgrund der Tatsache auszubilden, daß die Gebiete durch die sogenannte Laserdotierung gebildet werden, bei der die Unterseite des Substrats von Licht bestrahlt wird. Ebenso ist es möglich, TFTs ohne eine parasitäre Kapazität herzustellen, da keine horizontale Störstellendiffusion auftritt, wodurch hohe Betriebsgeschwindigkeiten ermöglicht werden.
  • Gegenüber einem Ionenimplantationsverfahren, für das eine Hitzebehandlung erforderlich ist, kann außerdem der Herstellungsprozeß vereinfacht werden, da eine zur Aktivierung der injizierten Störstellen notwendige Hitzebehandlung nicht. notwendig ist und somit die Temperatur gesenkt werden kann. Zusätzlich kann der Herstellungsprozeß dadurch vereinfacht werden, daß im Gegensatz zur Laserdotierung, bei der die Substratunterseite mit Lichtbestraht wird, zur Herstellung eines Gate-Isolationsfilms kein Ätzvorgang erforderlich ist.
  • Eine mit Licht bestrahlte Halbleiterschicht muß nicht notwendigerweise aus einem Polykristall bestehen, sondern kann auch amorph sein oder aus einem Einkristall bestehen, solange die gewünschte Störstellendotierung durch Lichtbestrahlung eingestellt wird.

Claims (10)

1. Verfahren zur Herstellung einer Halbleiteranordnung, welches folgende Stufen umfaßt:
Bildung einer Gate-Elektrode (5) aus lichtabschirmendem Material auf einer Oberfläche des Trägers (1);
Bildung eines Gate-Isolierfilms (4) auf dem Träger (1) und der Gate-Elektrode (5);
Bildung einer Halbleiterschicht (3) auf dem Gate-Isolierfilm (5);
Aussetzen der Halbleiterschicht (3) an eine Quelle für Dotier-Verunreinigung; und Bestrahlen der Halbleiterschicht (3) von der Trägerseite her mit Licht, während die Halbleiterschicht (3) der Dotierbehandlung unterzogen wird und Bildung von Regionen für die Dotier-Verunreinigungsguelle sowie Auslaßregionen (2a, 2b) in der Halbleiterschicht, wobei diese Stufe mit Licht einer derartigen Wellenlänge durchgeführt wird, daß das Licht hauptsächtlich in der Halbleiterschicht (3) anstelle in dem Träger absorbiert wird, so daß die Regionen der Halbleiterschicht (3), die nicht durch die Gate-Elektrode (5) von dem Licht abgeschirmt ist, erhitzt werden und das Verunreinigungs-Dotiermittel aus der Quelle thermisch in die Halbleiterschicht eindiffundiert wird unter Bildung der Regionen für die Quelle und dem Auslaß (2a, 2b),
dadurch gekennzeichnet, daß die Stufe, in der die Halbleiterschicht (3) der Dotierbehandlung ausgesetzt wird dadurch ausgeführt wird, daß die Halbleiterschicht (3) einer gasförmigen Quelle aus dem Verunreinigungs-Dotiermittel ausgesetzt wird.
2. Verfahren nach Anspruch 1, wobei die Halbleiterschicht (3) Silicium umfaßt.
3. Verfahren nach Anspruch 2, wobei Silicium in polykristalliner Form vorliegt.
4. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 3, wobei die Halbleiterschicht (3) Galliumarsenid umfaßt.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Stufe der Bestrahlung intermittierend durchgeführt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Wellenlänge nicht länger ist als die Wellenlänge von blauem Licht.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (1) ein transparentes Glasmaterial ist.
8. Verfahren nach Anspruch 7, wobei das Glasmaterial Quarzglas ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gate-Elektrode (5) entweder aus Aluminium (Al) oder Wolfram (W) oder einer Legierung oder einer metallischen Verbindung mit entweder Aluminium oder Wolfram besteht.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die gasförmige Quelle B&sub2;H&sub6; ist.
DE69006434T 1989-09-04 1990-08-28 Herstellungsverfahren einer Halbleiteranordnung. Expired - Fee Related DE69006434T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1229085A JPH0391932A (ja) 1989-09-04 1989-09-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69006434D1 DE69006434D1 (de) 1994-03-17
DE69006434T2 true DE69006434T2 (de) 1994-06-16

Family

ID=16886519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69006434T Expired - Fee Related DE69006434T2 (de) 1989-09-04 1990-08-28 Herstellungsverfahren einer Halbleiteranordnung.

Country Status (4)

Country Link
US (1) US5656511A (de)
EP (1) EP0416798B1 (de)
JP (1) JPH0391932A (de)
DE (1) DE69006434T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459763B1 (de) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US5640023A (en) * 1995-08-31 1997-06-17 Sgs-Thomson Microelectronics, Inc. Spacer-type thin-film polysilicon transistor for low-power memory devices
FR2742878B1 (fr) * 1995-12-20 1998-01-16 Commissariat Energie Atomique Detecteur de rayonnements ionisants ultra-mince et procedes de realisation d'un tel detecteur
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
US6259099B1 (en) 1996-12-18 2001-07-10 Commissariat A L'energie Atomique Ultra-thin ionizing radiation detector and methods for making same
US5963050A (en) 1997-02-26 1999-10-05 Xilinx, Inc. Configurable logic element with fast feedback paths
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
KR100269600B1 (ko) * 1997-09-24 2000-10-16 김영환 박막트랜지스터의 제조방법
US6348806B1 (en) 1999-03-18 2002-02-19 Motorola, Inc. Method and apparatus for measuring gate leakage current in an integrated circuit
JP2001177097A (ja) * 1999-12-10 2001-06-29 Koninkl Philips Electronics Nv 薄膜トランジスタ及びその製造方法
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
EP1437683B1 (de) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Chipkarte und Buchhaltungssystem unter Verwendung der Chipkarte
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7951632B1 (en) * 2005-01-26 2011-05-31 University Of Central Florida Optical device and method of making
TWI279916B (en) * 2005-01-31 2007-04-21 Au Optronics Corp TFT array substrate of a LCD, LCD panel and method of fabricating the same
KR101108177B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터의 ldd 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법
CN109004058B (zh) * 2018-07-11 2020-06-30 浙江大学 一种具有光学栅极的锗沟道场效应晶体管器件及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
DE3279239D1 (en) * 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS58186949A (ja) * 1982-04-26 1983-11-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS5961183A (ja) * 1982-09-30 1984-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4650524A (en) * 1984-06-20 1987-03-17 Sanyo Electric Co., Ltd Method for dividing semiconductor film formed on a substrate into plural regions by backside energy beam irradiation
JPS6148979A (ja) * 1984-08-17 1986-03-10 Seiko Epson Corp 多結晶シリコン薄膜トランジスタの製造方法
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS61224364A (ja) * 1985-03-28 1986-10-06 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法および製造装置
JPH0691032B2 (ja) * 1985-06-27 1994-11-14 ソニー株式会社 半導体装置の製造方法
JPH0797565B2 (ja) * 1985-07-12 1995-10-18 ソニー株式会社 半導体装置の製造方法
JPS6281057A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 透明導電膜
US4859908A (en) * 1986-09-24 1989-08-22 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus for large area ion irradiation
JPS63115384A (ja) * 1986-10-31 1988-05-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07120635B2 (ja) * 1986-12-26 1995-12-20 株式会社東芝 半導体装置の製造方法
JPS63167767A (ja) * 1986-12-29 1988-07-11 Masaaki Nishiyama 魚卵の味そ漬け製造方法
JPS63169767A (ja) * 1987-01-07 1988-07-13 Fujitsu Ltd 薄膜トランジスタの製造方法
US4849797A (en) * 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
JPH0622246B2 (ja) * 1987-07-22 1994-03-23 日本電気株式会社 薄膜トランジスタの製造方法
JP2569076B2 (ja) * 1987-09-25 1997-01-08 マツダ株式会社 過給機付エンジンの点火時期制御装置
JPH0266938A (ja) * 1988-08-31 1990-03-07 Fujitsu Ltd 半導体装置の製造方法
EP0413982B1 (de) * 1989-07-27 1997-05-14 Junichi Nishizawa Dotierungsverfahren mittels einer adsorbierten Diffusionquelle
JP3130906B2 (ja) * 1989-12-01 2001-01-31 セイコーインスツルメンツ株式会社 半導体内壁に対する不純物の注入方法
JP2906260B2 (ja) * 1989-12-01 1999-06-14 セイコーインスツルメンツ株式会社 Pn接合素子の製造方法
JPH06214472A (ja) * 1991-03-27 1994-08-05 Canon Inc 画像形成装置の転写装置

Also Published As

Publication number Publication date
EP0416798B1 (de) 1994-02-02
JPH0391932A (ja) 1991-04-17
DE69006434D1 (de) 1994-03-17
EP0416798A2 (de) 1991-03-13
EP0416798A3 (en) 1991-06-05
US5656511A (en) 1997-08-12

Similar Documents

Publication Publication Date Title
DE69006434T2 (de) Herstellungsverfahren einer Halbleiteranordnung.
DE69127395T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
DE69030775T2 (de) Herstelllungsverfahren einer Halbleitervorrichtung
DE69126228T2 (de) Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht
DE69216311T2 (de) Herstellung von einem Dünnschicht-Transistor
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE4421109C2 (de) Verfahren zum Herstellen eines polykristallinen Halbleiterdünnfilms
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE3587100T2 (de) Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE10228518B4 (de) Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE19904065B4 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE69108080T2 (de) Dünnschichttransistor aus Diamant.
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee