DE69519386T2 - Digitale Spannungspegelumsetzer und Systeme damit - Google Patents
Digitale Spannungspegelumsetzer und Systeme damitInfo
- Publication number
- DE69519386T2 DE69519386T2 DE69519386T DE69519386T DE69519386T2 DE 69519386 T2 DE69519386 T2 DE 69519386T2 DE 69519386 T DE69519386 T DE 69519386T DE 69519386 T DE69519386 T DE 69519386T DE 69519386 T2 DE69519386 T2 DE 69519386T2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- current path
- path terminal
- type
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 230000005669 field effect Effects 0.000 claims 3
- 230000004044 response Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
- Die Erfindung bezieht sich im allgemeinen auf elektronische Vorrichtungen und Systeme und insbesondere auf digitale Spannungspegelumsetzer und Systeme, die diese verwenden.
- In vielen elektronischen Systemen wird es notwendig, die Spannungspegel von zwischen Schaltungen oder Vorrichtungen, die bei unterschiedlichen Versorgungsspannungen betrieben werden, laufenden Signalen umzusetzen. Beispielsweise kann eine digitale integrierte Schaltung eine Kernlogikschaltung, die in Verbindung mit einer 3-Volt-Spannungsversorgung arbeitet, und eine zugeordnete Ein-/Ausgangs-Schaltung (I/O- Schaltung), die in Verbindung mit einer 5-Volt- Spannungsversorgung arbeitet, umfassen. Die von der Kernlogik an die I/O-Schaltung ausgegebenen logisch hohen Signale werden etwa bei 3 Volt sein und daher ist ein Heraufsetzen erforderlich, um sicherzustellen, daß solche Signale die Eingangsspannungsschwellen- und Rauschfestigkeits- Anforderungen der 5-Volt-I/O-Schaltung erfüllen. In der anderen Richtung werden logisch hohe Signale, die von der I/O-Schaltung zu der Kernlogikschaltung laufen, etwa bei 5 Volt sein, und daher ist ein Heruntersetzen erforderlich, um sicherzustellen, daß die maximale Eingangsspannung der Kernschaltung nicht überschritten wird. Es gibt viele weitere Fälle, bei denen eine Spannungspegelumsetzung, herauf oder herunter, erforderlich ist.
- Gegenwärtig verfügbare Spannungspegelumsetzerschaltungen sind typischerweise von einem analogen Design. Derartige Analog- Schaltungen, insbesondere solche, die rationierte Inverter verwenden, verbrauchen eine erhebliche Menge an Leistung. Basierend auf der Bedeutung einer Leistungskonservierung in den meisten elektronischen Schaltungen und Systemen entstand ein Bedarf für eine verbesserte Spannungspegelumsetzungs- Schaltungsanordnung sowie der Bedarf nach einem Verfahren, die den Leistungsverbrauch minimieren.
- Die US-A-4 039 862 beschreibt eine Pegelumsetzungsschaltung, bei der jeder der beiden Schalttransistoren, die durch komplementäre Eingangssignale angetrieben werden, seinen eigenen Leitungsweg aufweist, der zwischen einem unterschiedlichen von zwei der Ausgangsanschlüssen und einem ersten Potentialpunkt verbunden ist. Zwischen jedem Ausgangsanschluß und einem zweiten Potentialpunkt sind die Leitungswege eines Lasttransistors, der auf das Signal an dem anderen Ausgangsanschluß anspricht, und eines auf ein Eingangssignal ansprechenden Transistors verbunden. Wenn der mit einem Ausgangsanschluß verbundene Schalttransistor angeschaltet wird, wird der Wirkwiderstand des auf das Eingangssignal ansprechenden Transistors, der zwischen diesem Ausgang und dem zweiten Potentialpunkt verbunden ist, erhöht.
- Die US-A-4 914 318 beschreibt eine Latch-Schaltung mit dualen n-Typ-Treibertransistoren, um einen Ausgang vorzusehen, der mit TTL und CMOS kompatibel ist. Ein komplementäres Paar von Eingangssignalen wird gekoppelt, um ein Paar von Eingangstransistoren anzutreiben, die durch ein Taktsignal freigegeben werden. Die Eingangstransistoren werden durch kreuzgekoppelte Inverter angetrieben, so daß der Ausgang jedes Inverters mit einem Gate des einen oder des anderen der n-Typ-Treibertransistoren gekoppelt ist.
- Der Gegenstand der vorliegenden Erfindung ist in Anspruch 1 definiert.
- Für ein vollständigeres Verständnis der Erfindung und der Vorteile derselben wird nun auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen:
- Fig. 1 ein Funktionsblockdiagramm eines typischen elektronischen Systems ist, in dem eine Spannungspegelumsetzung erforderlich ist;
- Fig. 2 ein Schaltplan eines digitalen Spannungspegelumsetzers gemäß den Prinzipien der Erfindung ist; und
- Fig. 3 ein Schaltplan eines zweiten digitalen Spannungspegelumsetzers gemäß den Prinzipien der Erfindung ist; und
- Fig. 4 ein Funktionsblockdiagramm eines bidirektionalen Pegelumsetzungspuffers, der den Spannungspegelumsetzer von Fig. 3 verwendet, ist.
- Die Prinzipien der Erfindung und ihre Vorteile sind am besten mit Bezug auf die veranschaulichte Ausführungsform verständlich, die in den Fig. 1 bis 3 der Zeichnungen 1 dargestellt ist, in denen gleiche Ziffern gleiche Teile kennzeichnen.
- Fig. 1 ist ein Funktionsblockdiagramm eines digitalen integrierten Schaltsystems 100, das einen digitalen Spannungspegelumsetzer 101 verwendet, der die Prinzipien der Erfindung beinhaltet. Es sei bemerkt, daß das System 100 die Anwendung des Spannungspegelumsetzers 101 veranschaulicht und daß die Verwendung des Spannungspegelumsetzers 101 nicht darauf begrenzt ist; der Spannungspegelumsetzer 101 kann in jeder einer Anzahl von Vorrichtungen, Schaltungen und Systemen verwendet werden, in denen eine Spannungspegelumsetzung gewünscht wird. Das System 100 umfaßt eine Kernverarbeitungsschaltung 102, die logisch hohe digitalen Daten mit einem Spannungspegel von etwa +3 Volt als eine Funktion einer +3-Volt-Stromversorgung ausgibt. Die Kernlogikschaltung 102 führt die primären Datenverarbeitungsfunktionen des Systems 100 aus. Das System 100 umfaßt ferner eine Ein-/Ausgangs-Schaltung 103, die eine Schnittstelle mit zugeordneten Systemen, Schaltungen oder Vorrichtungen liefert. Bei einer digitalen integrierten Schaltungsanwendung empfängt die I/O-Schaltung 103 Daten von den und überträgt Daten an die Baustein-Kontaktflecken. Die I/O-Schaltung 103 arbeitet in Verbindung mit einer +5-Volt- Stromversorgung und gibt logisch hohe Daten bei etwa dem +5- Volt-Pegel ein und aus. Zwecks Erläuterung sei angenommen, daß Daten von der Kernschaltung 102 an die I/O-Schaltung 103 zur Ausgabe übertragen werden. In diesem Fall setzt der Spannungspegelumsetzer 101 die logisch hohen Signale von +3 Volt auf den +5-Volt-Pegel herauf, der erforderlich ist, um die Eingangsspannungsschwellen-Anforderungen der I/O- Schaltung 103 zu erfüllen. Wie es aus der nachfolgenden Erläuterung offensichtlich ist, kann der Spannungspegelumsetzer ferner verwendet werden, um von der I/O-Schaltung 102 auf dem +5-Volt-Pegel übertragene Signale (Daten) auf den +3-Volt-Pegel herunterzusetzen, der von der Kernlogikschaltung 102 verlangt wird.
- Fig. 2 ist ein Schaltplan einer bevorzugten Ausführungsform des Spannungspegelumsetzers 101. Der Spannungspegelumsetzer 101 umfaßt im allgemeinen einen Eingangspufferabschnitt 200, einen Lastabschnitt 210, eine statische Direktzugriffsspeicher(SRAM = static random access memory)- Zelle 220 und einen Ausgangstreiberabschnitt 230. Jeder dieser Abschnitte wird nachstehend ausführlicher erläutert; es sollte jedoch an diesem Punkt offensichtlich sein, daß die in der Figur gezeigten Transistortypen und Spannungen bei alternativen Ausführungsformen umgekehrt werden können. Es sollte ferner offensichtlich sein, daß die Ausführungsform des in Fig. 2 gezeigten Spannungspegelumsetzers 101 verwendet werden kann, um den Spannungspegel eines Datenstroms abhängig von den Versorgungsspannungsanschlüssen entweder herauf oder herunter zu setzen.
- Der Eingangspufferabschnitt 200 umfaßt n-Kanal-Transistoren 201, 202 und 203 und einen p-Kanal-Transistor 204. Die Gates der n-Kanal-Transistoren 201 und 202 und des p-Kanal- Transistors 204 sind mit den Eingangssignal-Ursprungsdaten gekoppelt, wobei in dem Beispiel, wo Daten von der Kernlogik 102 an die I/O-Schaltung 103 übertragen werden, das System 100 die Kernschaltung 102 ist. Ein Source/Drain jedes der n- Kanal-Transistoren 201 und 203 ist mit dem SRAM-Abschnitt 220 gekoppelt. (Diese Source/Drain-Anschlüsse der Transistoren 201 bzw. 203 umfassen die komplementären und wahren Ausgänge des Eingangspufferabschnitts 200.) Ein Source/Drain und der Tank des p-Kanal-Transistors 204 sind mit der Spannungsversorgung B gekoppelt (+3 Volt für den Spannungsheraufsetzungsfall im System 100). Der andere Source/Drain des p-Kanal-Transistors 204 und der andere Source/Drain des n-Kanal-Transistors 202 sind zusammen und mit dem Gate des n-Kanal-Transistors 203 gekoppelt (die Transistoren 202 und 204 bilden einen Inverter, wobei ihre gekoppelten Gates der Invertereingang und ihre gekoppelten Source/Drains der Inverterausgang sind). Die anderen Source/Drains der n-Kanal-Transistoren 201, 202 und 203 sind mit VSS (Null Volt) oder Erde gekoppelt. Im dem Fall, bei dem die Spannung der Spannungsversorgung B geringer als die Spannung der Spannungsversorgung A ist, werden die Schwellenspannung VL der Transistoren 201, 202 und 203 vorzugsweise ausgewählt, um einen Umschaltpunkt der Spannung B/2 für den Transistor 202/Transistor 204-Inverter vorzusehen.
- Der Lastabschnitt 210 umfaßt einen p-Kanal-Transistor 211 und einen n-Kanal-Transistor 212. Sowohl die Source/Drains als auch der Tank des p-Kanal-Transistors 211 sind mit der Spannungsversorgung A gekoppelt (+5 Volt für den Fall einer Spannungserhöhung im System 100). Beide Source/Drains des n- Kanal-Transistors 212 sind mit VSS (Null Volt) oder Erde gekoppelt. Die Gates von beiden Lasttransistoren 211 und 212 sind zusammen und mit dem SRAM-Abschnitt 220 gekoppelt.
- Der SRAM-Abschnitt 220 umfaßt ein Paar von p-Kanal- Transistoren 221 und 222 und ein Paar von n-Kanal- Transistoren 223 und 224. Ein Source/Drain und der Tank von jedem p-Kanal-Transistor 221 und 222 ist mit der Spannungsversorgung A gekoppelt. Der andere Source/Drain des p-Kanal-Transistors 221 ist mit den Gates der Transistoren 211 und 212 des Lastabschnitts 210, einem Source/Drain des n- Kanal-Transistors 223, dem wahren Ausgang des Eingangspufferabschnitts 200 und den Gates der Transistoren 222 und 224 gekoppelt. Der andere Source/Drain des p-Kanal- Transistors 222 ist mit dem Ausgangstreiberabschnitt 230, einem Source/Drain des n-Kanal-Transistors 224 und dem komplementären Ausgang des Eingangspuffers 200 und den Gates der Transistoren 221 und 223 gekoppelt. Die anderen Source/Drains der n-Kanal-Transistoren 223 und 224 sind mit Erde Vss (Null Volt) gekoppelt. Die Gates der Transistoren 211 und 212 stellen einen Eingang in den SRAM-Abschnitt 220 und die Gates der Transistoren 222 und 224 stellen einen weiteren Eingang dazu dar.
- Der Ausgangstreiberabschnitt 230 umfaßt einen p-Kanal- Transistor 231 und einen n-Kanal-Transistor 232. Ein Source/Drain und der Tank des p-Kanal-Transistors 231 sind mit der Spannungsversorgung A gekoppelt. Der andere Source/Drain des Transistors 231 ist mit einem Source/Drain des n-Kanals 232 gekoppelt, wobei eine solche Verbindung ferner den Ausgang des Spannungspegelumsetzers 101 liefert.
- Der andere Source/Drain des n-Kanal-Transistors 232 ist mit Erde gekoppelt. Die Gates der Transistoren 231 und 232 sind mit den Source/Drains der Transistoren 222 und 224 (dem Ausgang des SRAM-Abschnitts 220) gekoppelt.
- Nun kann der Betrieb der Ausführungsform des in Fig. 2 beschriebenen Spannungspegelumsetzers 101 beschrieben werden. Wenn ein logisch hohes Signal am Eingang DATA IN empfangen wird, schalten die n-Kanal-Transistoren 201 und 202 ein und die Transistoren 202 und 203 schalten aus. Wenn der Transistor 201 einschaltet, wird das Gate des p-Kanal- Transistors 221 des SRAM-Abschnitts 220 heruntergezogen und der Transistor 221 schaltet ein. Der Transistor 224 zieht zusammen mit dem Transistor 201 das Gate des Ausgangstreibertransistors 231 herunter. Der Transistor 213 schaltet ein und der Ausgang DATA OUT wird auf etwa die Spannung der Spannungsversorgung B heruntergezogen.
- Wenn ein logisch tiefes Signal am Eingang DATA IN empfangen wird, schalten die Transistoren 201 und 202 des Eingangspuffers 200 ab und die Transistoren 204 und 203 schalten an. Wenn der Transistor 203 einschaltet, wird das Gate des Transistors 222 heruntergezogen, wodurch der Transistor 222 eingeschaltet wird. Die durch den Transistor 222 weitergeleitete Spannung der Spannungsversorgung A schaltet den n-Kanal-Ausgangstreibertransistor 232 an und der Ausgang DATA OUT wird heruntergezogen. Außerdem schaltet der n-Kanal-Transistor 223 an, was hilft, das Gate des Transistors 222 herunterzuziehen.
- Die in Fig. 2 dargestellte Ausführungsform des Spannungspegelumsetzers 101 wird vorzugsweise verwendet, um einen unidirektionalen Bus anzutreiben, der Stromversorgungsgrenzen kreuzt. Wie oben erläutert ist, kann die Schaltung von Fig. 2 abhängig von den von der Versorgung A und der Versorgung B gelieferten Spannungen verwendet werden, um entweder die Spannung der von der Kernschaltung 102 an die I/O-Schaltung 103 über einen unidirektionalen Bus gesendeten Daten heraufzusetzen oder die Spannung der von der I/O-Schaltung 103 an die Kernschaltung 102 über einen unidirektionalen Bus gesendeten Daten herunterzusetzen. Die in Fig. 3 dargestellte Ausführungsform des Spannungspegelumsetzers 300 kann jedoch verwendet werden, um Spannungen auf einem gemultiplexten Bus umzusetzen, der Stromversorgungsgrenzen kreuzt.
- Bei dem Spannungspegelumsetzer 300 gemäß Fig. 3 wurde ein zusätzlicher p-Kanal-Transistor 301 und ein zusätzlicher n- Kanal-Transistor 302 in den Ausgangstreiberabschnitt 230 aufgenommen. Der Transistor 301 umfaßt einen mit der Spannungsversorgung A gekoppelten Source/Drain, einen weiteren mit dem Transistor 231 gekoppelten Source/Drain sowie ein mit dem Steuersignal φ1 gekoppeltes Gate. Der Transistor 302 umfaßt einen mit dem Transistor 232 gekoppelten Source/Drain, einen weiteren mit Erde gekoppelten Source/Drain sowie ein mit dem Komplement des Steuersignals φ1 ( ) gekoppeltes Gate.
- Der Ausgangstreiberabschnitt 230 des Spannungspegelumsetzers 300 erlaubt, daß der Datenausgang DATA OUT an einen gemultiplexten Bus gekoppelt werden kann, da DATA OUT auf einen hohen Impedanzzustand gesetzt werden kann, während eine zweite Vorrichtung den Bus treibt. Genauer gesagt befindet sich, wenn φ1 auf hoch gesetzt (d. h. auf eine Spannung gleich der Spannung der Stromversorgung A) und tief gesetzt ist, der DATA OUT Ausgang in einem hohen Impedanzzustand. Wenn das Steuersignal tief und φ1 hoch ist, wird die Spannung an dem Ausgang DATA OUT von den Transistoren 231 und 232 gesteuert, wie oben beschrieben ist.
- Fig. 4 veranschaulicht einen bidirektionalen Pegelumsetzungspuffer 400, der ein Paar von Spannungspegelumsetzern 401 und 402 verwendet, die jeweils gemäß der Ausführungsform von Fig. 3 aufgebaut sind. Zwecks Veranschaulichung sei angenommen, daß der Puffer 400 mit einem 5-Volt-Datenbus 403 und einem 3-Volt-Datenbus 404 schnittstellenmäßig verbunden ist. Wenn CLKA auf 5 Volt, auf 0 Volt, CLKB auf 0 Volt und auf 3 Volt eingestellt sind, werden die auf dem 3-Volt-Bus 404 empfangenen Daten auf 5 Volt erhöht und zu dem 5-Volt-Bus 403 übertragen. Wenn CLKA auf 0 Volt, auf 5 Volt, CLKB auf 3 Volt und auf 0 Volt eingestellt ist, werden auf dem 5-Volt-Bus 403 empfangene Daten auf 3 Volt heruntergesetzt und zu dem 3-Volt-Bus 404 übertragen.
- Die Ausführungsformen der Erfindung liefern wesentliche Vorteile gegenüber den Spannungspegelumsetzerschaltungen und Verfahren des Standes der Technik. Unter anderem verringert die Anwendung digitaler Techniken die Möglichkeit eines Verweilens auf einem Transistor-Gate und eines Verbrauchens einer großen Energiemenge. Ferner sehen die Prinzipien der Erfindung einen Spannungspegelumsetzer mit einem Ausgang vor, der in einen hohen Impedanzzustand geschaltet werden kann, so daß der Spannungspegelumsetzer mit einem gemultiplexten Bus gekoppelt werden kann.
Claims (13)
1. Digitalen Spannungspegelumsetzer zum Umsetzen der
Spannung von logisch hohen Datensignalen von einer ersten
Spannung auf eine zweite Spannung mit einem ersten Transistor
(201) von einem ersten Typ mit einem Steuer-Anschluß zum
Empfangen der Signale mit der ersten Spannung, einem ersten
Stromweg-Anschluß und einen mit einer niedrigen Spannung
gekoppelten zweiten Stromweg-Anschluß und einem einen Eingang
zum Empfangen der Signale aufweisenden Inverter (202, 204);
ferner mit:
- einem zweiten Transistor (203) vom ersten Typ, der
einen mit einem Ausgang des Inverters gekoppelten Steuer-
Anschluß, einen ersten Stromweg-Anschluß und einen mit der
niedrigen Spannung gekoppelten zweiten Stromweg-Anschluß
aufweist;
- einem dritten Transistor (221) von einem zweiten Typ,
der einen ersten Stromweg-Anschluß, der mit einer die zweite
Spannung liefernden Stromversorgung gekoppelt ist, und einen
Steuer-Anschluß, der mit dem ersten Stromweg-Anschluß des
ersten Transistors (201) gekoppelt ist, aufweist;
- einem vierten Transistor (223) vom ersten Typ, der einen
mit einem zweiten Stromweg-Anschluß des dritten Transistors
gekoppelten ersten Stromweg-Anschluß, einen mit der niedrigen
Spannung gekoppelten zweiten Stromweg-Anschluß und einen mit
dem Stromweg-Anschluß des ersten Transistors (201)
gekoppelten Steuer-Anschluß aufweist;
- einem fünften Transistor (222) vom zweiten Typ, der
einen mit der Stromversorgung gekoppelten ersten Stromweg-
Anschluß, einen mit dem ersten Stromweg-Anschluß des ersten
Transistors (201) gekoppelten zweiten Stromweg-Anschluß und
einen mit dem ersten Stromweg-Anschluß des zweiten
Transistors (203) gekoppelten Steuer-Anschluß aufweist; und
- einem sechsten Transistor (224) vom ersten Typ, der
einen mit dem zweiten Stromweg-Anschluß des fünften
Transistors (222) gekoppelten ersten Stromweg-Anschluß, einen
mit der niedrigen Spannung gekoppelten zweiten Stromweg-
Anschluß und einen mit dem ersten Stromweg-Anschluß des
zweiten Transistors (203) gekoppelten Steuer-Anschluß
aufweist, und wobei ein Knoten an der Kopplung des zweiten
Stromweg-Anschlusses des fünften Transistors (222) und des
ersten Stromweg-Anschlüsse des sechsten Transistors (224)
einen nicht angetriebenen Ausgang des Spannungspegelumsetzers
umfaßt; und
- wobei der fünfte Transistor (222) und der vierte
Transistor (223) abgeschaltet sind, wenn ein logisch hohes
Signal von dem ersten Transistor (201) empfangen wird,
wodurch Leistung gespart wird.
2. Spannungspegelumsetzer gemäß Anspruch 1, wobei die
Transistoren Feldeffekttransistoren umfassen, die Steuer-
Anschlüsse Gates umfassen, und die Stromweg-Anschlüsse
Source/Drains umfassen.
3. Spannungspegelumsetzer gemäß Anspruch 1, wobei jeder der
Transistoren vom ersten Typ wirksam ist, um Strom zwischen
den jeweiligen ersten und zweiten Stromweg-Anschlüsse als
Reaktion auf das Anlegen einer positiven Spannung an die
jeweiligen Steuer-Anschlüsse zu leiten.
4. Spannungspegelumsetzer gemäß Anspruch 3, wobei jeder der
Transistoren vom ersten Typ einen n-Typ-Feldeffekttransistor
umfaßt.
5. Spannungspegelumsetzer gemäß Anspruch 1, wobei jeder der
Transistoren vom zweiten Typ wirksam ist, um Strom zwischen
den jeweiligen ersten und zweiten Stromweg-Anschlüsse als
Reaktion auf das Anlegen einer Spannung von etwa 0 Volt an
die jeweiligen Steuer-Anschlüsse zu leiten.
6. Spannungspegelumsetzer gemäß Anspruch 5, wobei jeder der
Transistoren vom zweiten Typ einen p-Kanal-
Feldeffekttransistor umfaßt.
7. Spannungspegelumsetzer gemäß Anspruch 1, ferner mit
einem Ausgangstreiber (230), der umfaßt:
- einen ersten Ausgangstransistor (231) vom ersten Typ,
der einen mit der Stromversorgung gekoppelten ersten
Stromweg-Anschluß und einen mit der Stromversorgung
gekoppelten Steuer-Anschluß und einen mit der Ausgabe der
Speicherzelle (220) gekoppelten Steuer-Anschluß aufweist;
- einen zweiten Ausgangstransistor vom zweiten Typ (232),
der einen mit einem zweiten Stromweg-Anschluß des ersten
Ausgangstransistors (231) gekoppelten ersten Stromweg-
Anschluß, einen mit der niedrigen Spannung gekoppelten
zweiten Stromweg-Anschluß, und ein mit dem Ausgang der
Speicherzelle (220) gekoppeltes Gate aufweist, wobei ein
Knoten an der Kopplung der Speicherzelle (220), ein Knoten an
der Kopplung des zweiten Stromweg-Anschlusses des ersten
Ausgangstransistors und des ersten Stromweg-Anschlusses des
zweiten Ausgangstransistors einen Spannungspegelumsetzer-
Ausgang umfassen.
8. Spannungspegelumsetzer gemäß Anspruch 1, ferner mit
einem Ausgangstreiber, der umfaßt:
- einen ersten Ausgangstransistor (301) vom ersten Typ,
der einen mit der Stromversorgung gekoppelten ersten
Stromweg-Anschluß und einen mit einer ersten
Steuersignalquelle gekoppelten Steuer-Anschluß aufweist;
- einen zweiten Ausgangstransistor (231) vom ersten Typ,
der einen mit einem zweiten Stromweg-Anschluß des ersten
Ausgangstransistors gekoppelten ersten Stromweg-Anschluß und
einen mit dem Ausgang der Speicherzelle gekoppelten Steuer-
Anschluß aufweist;
- einen dritten Ausgangstransistor (232) vom zweiten Typ
mit einem mit einem zweiten Stromweg-Anschluß des zweiten
Ausgangstransistors gekoppelten ersten Stromweg-Anschluß, und
einen mit dem Ausgang der Speicherzelle gekoppelten Steuer-
Anschluß, wobei ein Knoten an der Kopplung des zweiten
Stromweg-Anschlusses des zweiten Ausgangstransistors und der
das erste Stromweg-Anschluß des dritten Ausgangstransistors
einen Spannungspegelumsetzer-Ausgang umfaßt; und
- einen vierten Ausgangstransistor (302) vom zweiten Typ
mit einem mit einem zweiten Stromweg-Anschluß des dritten
Ausgangstransistors gekoppelten ersten Stromweg-Anschluß,
einem mit der niedrigen Spannung gekoppelten zweiten
Stromweg-Anschluß und einen mit einer zweiten
Steuersignalquelle gekoppelten Steuer-Anschluß.
9. Spannungspegelumsetzer gemäß Anspruch 8, wobei ein durch
die zweite Steuersignalquelle erzeugtes Steuersignal (φ1)
das Komplement eines durch die erste Steuersignalquelle
erzeugten Steuersignals ( 1) ist.
10. Spannungspegelumsetzer gemäß Anspruch 1, wobei der
Inverter einen ersten Transistor (202) von einem ersten Typ
und einen zweiten Transistor (204) von einem zweiten Typ
umfaßt, die jeweils ein Gate zum Empfangen der Signale
aufweisen, wobei der erste Transistor (202) einen mit einer
die ersten Spannung ausgebenden Stromversorgung gekoppelten
ersten Source/Drain und einen mit einem ersten Source/Drain
des zweiten Transistors gekoppelten Source/Drain aufweist,
wobei der zweite Transistor (204) einen zweiten mit der
niedrigen Spannung gekoppelten Source/Drain aufweist.
11. Spannungspegelumsetzer gemäß Anspruch 1, ferner mit
einer Last (210), die aufweist:
- einen ersten Transistor (211) vom ersten Typ, der mit
der Stromversorgung gekoppelte erste und zweite Source/Drains
aufweist, und
- einen zweiten Transistor (212) vom zweiten Typ, der
mit der niedrigen Spannung gekoppelte erste und zweite
Source/Drains und einen mit einem Gate des ersten Transistors
(211) der Last (210) und dem zweiten Source/Drain des ersten
Transistors (221) der Speicherzelle gekoppelten Gate
aufweist.
12. Spannungspegelumsetzer gemäß Anspruch 10, wobei der
erste Transistor vom ersten Typ einen p-Kanal-Transistor und
der zweite Transistor vom zweiten Typ einen n-Kanal-
Transistor umfaßt.
13. Spannungspegelumsetzer gemäß Anspruch 1, wobei die
Transistoren vom ersten Typ n-Kanal-Transistoren und die
Transistoren vom zweiten Typ p-Kanal-Transistoren umfassen,
oder wobei die Transistoren vom ersten Typ p-Kanal-
Transistoren und die Transistoren vom zweiten Typ n-Kanal-
Transistoren umfassen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/288,442 US5455526A (en) | 1994-08-10 | 1994-08-10 | Digital voltage shifters and systems using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69519386D1 DE69519386D1 (de) | 2000-12-14 |
| DE69519386T2 true DE69519386T2 (de) | 2001-05-31 |
Family
ID=23107116
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69519386T Expired - Fee Related DE69519386T2 (de) | 1994-08-10 | 1995-08-08 | Digitale Spannungspegelumsetzer und Systeme damit |
| DE69505752T Expired - Fee Related DE69505752T2 (de) | 1994-08-10 | 1995-08-08 | Digitale Spannungspegelumsetzer und Systeme die ihre benutzten |
| DE0788235T Pending DE788235T1 (de) | 1994-08-10 | 1995-08-08 | Digitale Spannungspegelumsetzer und Systeme damit |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69505752T Expired - Fee Related DE69505752T2 (de) | 1994-08-10 | 1995-08-08 | Digitale Spannungspegelumsetzer und Systeme die ihre benutzten |
| DE0788235T Pending DE788235T1 (de) | 1994-08-10 | 1995-08-08 | Digitale Spannungspegelumsetzer und Systeme damit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5455526A (de) |
| EP (2) | EP0788235B1 (de) |
| JP (1) | JPH08172351A (de) |
| KR (1) | KR100247604B1 (de) |
| DE (3) | DE69519386T2 (de) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3117603B2 (ja) * | 1994-06-06 | 2000-12-18 | 松下電器産業株式会社 | 半導体集積回路 |
| FR2725085B1 (fr) * | 1994-09-26 | 1997-01-17 | Matra Mhs | Dispositif d'interfacage de signaux logiques du niveau btl au niveau ttl et cmos |
| US5541551A (en) * | 1994-12-23 | 1996-07-30 | Advinced Micro Devices, Inc. | Analog voltage reference generator system |
| US5701143A (en) * | 1995-01-31 | 1997-12-23 | Cirrus Logic, Inc. | Circuits, systems and methods for improving row select speed in a row select memory device |
| US5818280A (en) * | 1995-12-11 | 1998-10-06 | International Business Machines Corporation | Method and apparatus with preconditioning for shifting the voltage level of a signal |
| US5684415A (en) * | 1995-12-22 | 1997-11-04 | Symbios Logic Inc. | 5 volt driver in a 3 volt CMOS process |
| CA2192426C (en) * | 1996-01-03 | 2000-08-01 | Richard Ng | Bidirectional voltage translator |
| US6118302A (en) | 1996-05-28 | 2000-09-12 | Altera Corporation | Interface for low-voltage semiconductor devices |
| EP0864203A4 (de) * | 1996-10-01 | 2001-02-07 | Microchip Tech Inc | Cmos-pegelschiebepuffer für hohe spannungen |
| JP3705880B2 (ja) * | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
| FR2760914B1 (fr) * | 1997-03-14 | 1999-05-14 | Matra Mhs | Circuit convertisseur de niveaux analogiques |
| US5973508A (en) * | 1997-05-21 | 1999-10-26 | International Business Machines Corp. | Voltage translation circuit for mixed voltage applications |
| IT1304060B1 (it) * | 1998-12-29 | 2001-03-07 | St Microelectronics Srl | Variatore di livello per circuiteria a tensione d'alimentazionemultipla |
| US6282146B1 (en) * | 1999-06-21 | 2001-08-28 | Rise Technology, Inc. | Dual supply voltage input/output buffer |
| GB9920172D0 (en) | 1999-08-25 | 1999-10-27 | Sgs Thomson Microelectronics | Cmos switching cicuitry |
| DE10246083B3 (de) * | 2002-09-27 | 2004-03-04 | Alpha Microelectronics Gmbh | Schaltungsanordnung zur Überbrückung hoher Spannungen mit einem Schaltsignal |
| US7034585B1 (en) | 2003-02-14 | 2006-04-25 | National Semiconductor Corporation | VDD detect circuit without additional power consumption during normal mode |
| US6954100B2 (en) * | 2003-09-12 | 2005-10-11 | Freescale Semiconductor, Inc. | Level shifter |
| US20090102289A1 (en) * | 2007-10-18 | 2009-04-23 | Aipperspach Anthony G | Techniques for Selecting a Voltage Source From Multiple Voltage Sources |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3906254A (en) * | 1974-08-05 | 1975-09-16 | Ibm | Complementary FET pulse level converter |
| US4039862A (en) * | 1976-01-19 | 1977-08-02 | Rca Corporation | Level shift circuit |
| US4485317A (en) * | 1981-10-02 | 1984-11-27 | Fairchild Camera & Instrument Corp. | Dynamic TTL input comparator for CMOS devices |
| US4486670A (en) * | 1982-01-19 | 1984-12-04 | Intersil, Inc. | Monolithic CMOS low power digital level shifter |
| US4450371A (en) * | 1982-03-18 | 1984-05-22 | Rca Corporation | Speed up circuit |
| US4730131A (en) * | 1985-01-28 | 1988-03-08 | General Electric Company | Input signal conditioning circuit |
| US4914318A (en) * | 1988-12-30 | 1990-04-03 | Intel Corporation | Latch circuit for a programmable logic device using dual n-type transistors |
| US4978870A (en) * | 1989-07-19 | 1990-12-18 | Industrial Technology Research Institute | CMOS digital level shifter circuit |
| US5115150A (en) * | 1990-11-19 | 1992-05-19 | Hewlett-Packard Co. | Low power CMOS bus receiver with small setup time |
-
1994
- 1994-08-10 US US08/288,442 patent/US5455526A/en not_active Expired - Fee Related
-
1995
- 1995-08-08 DE DE69519386T patent/DE69519386T2/de not_active Expired - Fee Related
- 1995-08-08 EP EP97200967A patent/EP0788235B1/de not_active Expired - Lifetime
- 1995-08-08 DE DE69505752T patent/DE69505752T2/de not_active Expired - Fee Related
- 1995-08-08 EP EP95401852A patent/EP0696850B1/de not_active Expired - Lifetime
- 1995-08-08 DE DE0788235T patent/DE788235T1/de active Pending
- 1995-08-09 KR KR1019950024513A patent/KR100247604B1/ko not_active IP Right Cessation
- 1995-08-09 JP JP7203390A patent/JPH08172351A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009413A (ko) | 1996-03-22 |
| KR100247604B1 (ko) | 2000-03-15 |
| DE788235T1 (de) | 1998-03-26 |
| DE69505752T2 (de) | 1999-06-17 |
| EP0788235B1 (de) | 2000-11-08 |
| EP0696850A1 (de) | 1996-02-14 |
| EP0788235A3 (de) | 1997-08-13 |
| DE69519386D1 (de) | 2000-12-14 |
| JPH08172351A (ja) | 1996-07-02 |
| US5455526A (en) | 1995-10-03 |
| EP0696850B1 (de) | 1998-11-04 |
| EP0788235A2 (de) | 1997-08-06 |
| DE69505752D1 (de) | 1998-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69519386T2 (de) | Digitale Spannungspegelumsetzer und Systeme damit | |
| DE69618123T2 (de) | Ausgangsschaltung | |
| DE69523341T2 (de) | Spannungspegelverschieber | |
| DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
| DE69430492T2 (de) | Eingangs-Buffer und bidirektionaler Buffer für Systeme mit mehreren Spannungen | |
| DE69520848T2 (de) | Ausgangsschaltung zur Verwendung in einer integrierten Halbleiterschaltung | |
| DE60110289T2 (de) | Pegelschieberschaltung | |
| DE69924173T2 (de) | Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf | |
| DE69426148T2 (de) | Pegelschieberschaltung | |
| DE69839067T2 (de) | Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird | |
| DE102004012239A1 (de) | Schaltung zum Transformieren eines Signals in einem Differenzmodus in ein unsymmetrisches Signal bei reduzierter Leistungsaufnahme im Standby-Zustand | |
| DE69732469T2 (de) | Pegelumsetzer und Halbleitervorrichtung | |
| DE3342336A1 (de) | Schnittstellenschaltung | |
| DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
| DE69501285T2 (de) | Stromschaltende Schaltung | |
| DE69222275T2 (de) | BICMOS-Bus-Ausgangstreiber kompatibel mit einem Mischspannungssystem | |
| DE4107870C2 (de) | ||
| DE68917801T2 (de) | Spannungsversorgungsschalter. | |
| DE60037948T2 (de) | Ausgangspuffer für differenzielle Niederspannugssignale | |
| DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
| DE19751789A1 (de) | Spannungspegel-Verschiebeschaltung | |
| DE69830561T2 (de) | Integrierte Halbleiterschaltung | |
| DE69738366T2 (de) | Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung | |
| DE69014035T2 (de) | Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit. | |
| DE69314753T2 (de) | Pegelschieberschaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |