DE69417978T2

DE69417978T2 - Analog Digitalwandler mit Zittersignal

Info

Publication number: DE69417978T2
Application number: DE69417978T
Authority: DE
Inventors: Herbert M.K. Chen
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1993-09-24
Filing date: 1994-08-17
Publication date: 1999-12-02
Anticipated expiration: 2014-08-18
Also published as: DE69417978D1; US5416481A; EP0645893A1; EP0645893B1; JPH07162307A

Description

Die vorliegende Erfindung betrifft Analog-/Digital-Konverter (ADC). Insbesondere betrifft die Erfindung die Reduzierung von Quantisierungsrauschen in einem ADC.
Ein Problem, das beim Design von Sigma-Delta-ADCs erster Ordnung auftritt, ist das Vorhandensein bestimmter Gleichstrom- (DC-)-Offsetspannungen an dem Analog-Eingang des ADC. Derartige DC-Offsetspannungen werden typischerweise durch externe Schaltungen oder interne Verstärker erzeugt. Die DC-Offsetspannungen, die besonders problematisch sind, haben Amplituden, die gegenüber Spannungen, welchen Mehrfachen einer Hälfte der durch das Bit niedrigster Signifikanz (LSB) des ADC repräsentierten Spannung entsprechen, geringfügig versetzt sind, diesen jedoch nicht gleich sind. Wenn derartige DC-Offsetspannungen vorhanden sind, erzeugt der ADC Digital-Signale mit wiederkehrenden Mustern, die sich dem Wert der DC-Offsetspannung approximieren. Somit wird das digitale Ausgangssignal des ADC verrauscht, wenn die Repetierrate der Muster innerhalb des Grundbandes des ADC liegt.
Ein ähnliches Rauschproblem tritt bei bestimmten Wechsel- (AC-)Spannungen auf, wenn die Abtastrate des ADC im Vergleich mit dem Grundband hoch ist. In dieser Situation resultiert die relativ zu der Abtastrate niedrige Frequenz der AC-Signale in wiederkehrenden Mustern in dem digitalen Ausgangssignal des ADC, die denjenigen ähnlich sind, welche durch die problematischen DC-Offsetspannungen erzeugt werden.
Bei vielen Anwendungsfällen, z. B. bei der Telekommunikation, ist es wichtig, bei Abwesenheit eines Eingangssignals ein niedriges Rauschen bei einem stationären Zustand zu haben, und ein hohes Signal-/Rausch-Verhältnis zu haben, wenn ein Eingangssignal an dem ADC anliegt. In beiden Situationen ist es wichtig, die wiederkehrenden Muster in dem digitalen Ausgangssignal des ADC zu beseitigen oder zu reduzieren. Somit wäre es zweckmäßig, einen verbesserten ADC zu schaffen, der die durch DC-Offsetspannungen mit bestimmten Pegeln und durch bestimmte AC-Signale verursachten wiederkehrenden Muster in dem digitalen Ausgangssignal von ADCs, z. B. Sigma-Delta-ADCs, reduziert.
US-4,968,987 beschreibt einen Delta-Sigma-Modulations-Analog-/- Digital-Konverter, der einen Dithersignalgenerator enthält, und bei dem ein Dezimierungsfilter auf den Delta-Sigma-Quantisierer folgt. Das Dezimierungsfilter und der Dithersignalgenerator werden aus einem gemeinsamen Taktsignalgenerator gesteuert, so daß das Dezimierungsfilter das Dither-Signal beseitigen kann.
Im folgenden wird ein Analog-/Digital-Konverter (ADC) beschrieben, der versehen ist mit einem Analog-Eingang zum Empfangen eines Analog-Eingangssignals; einem Digital-Ausgang zum Erzeugen eines das Analog-Eingangssignal repräsentierenden Digital-Ausgangssignals; einer zum Erzeugen eines das Integral eines Analog-Eingangssignals repräsentierenden Ausgangssignals vorgesehenen Integratoreinrichtung, die einen mit dem Analog- Eingang verbundenen Eingang aufweist und ein Ausgangssignal erzeugt; einer mit dem Ausgang der Integratoreinrichtung verbundenen Komparatoreinrichtung zum Vergleichen des Ausgangssignals der Integratoreinrichtung mit einem Referenzpegel; einer mit der Komparatoreinrichtung verbundenen Zählereinrich tung zum Erzeugen eines das Analog-Eingangssignal repräsentierenden Digital-Signals an einem Digital-Ausgang;
einer mit dem Digital-Ausgang der Zählereinrichtung verbundenen Digital-/Analog-Konvertereinrichtung zum Ausgeben eines das Digital-Ausgangssignal der Zählereinrichtung repräsentierenden Analog-Ausgangssignals an den Eingang der Integratoreinrichtung; einer Stromquelle mit einem Stromausgang, der mit dem Eingang der Integratoreinrichtung verbunden ist, um dem Eingang der Integratoreinrichtung einen Zusatz-Wechselstrom zuzuführen; wobei der ADC derart konfiguriert ist, daß er Digital-Signale erzeugt, die Analog-Signale mit Frequenzen unterhalb eines vorbestimmten Grenzwertes repräsentieren; und wobei der durch die Stromquelle erzeugte Wechselstrom eine Frequenz oberhalb des vorbestimmten Grenzwertes hat.
Die zugehörigen Zeichnungen dienen lediglich als Beispiel.
Fig. 1 zeigt eine schematische Darstellung der bevorzugten Ausführungsform des Analog-/Digital-Konverters gemäß der vorliegenden Erfindung;
Fig. 2 zeigt eine graphische Darstellung einer Wellenform für einen Dither-Strom, der dem Eingang des in Fig. 1 gezeigten Analog-/Digital-Konverters zugeführt wird.
Fig. 3a zeigt eine graphische Darstellung der Signal-/Rausch- Verhältnisse gegenüber den Gleichstrom-Offsetspannungen, wenn ein 2-Pegel-Ditherstrom an den Eingang des Analog-/ Digital-Konverters gemäß Fig. 1 angelegt wird; und
Fig. 3b zeigt eine graphische Darstellung der Signal-/Rausch- Verhältnisse gegenüber den Gleichstrom-Offsetspannungen, wenn ein 4-Pegel-Ditherstrom an den Eingang des -Analog-/ Digital-Konverters gemäß Fig. 1 angelegt wird.
Gemäß Fig. 1 weist ein Sigma-Delta-Analog-/ Digital-Konverter (ADC) 10 eine Integratorschaltung 12, eine Komparatorschaltung 14, eine Zählerschaltung 16, eine Dezimatorschaltung 18, eine Dither-Stromquelle 20, einen Digital-/Analog-Konverter (DAC) 22, einen Analog-Eingangsanschluß 24 und einen Digital-Ausgang 26 auf. Die Schaltungen 12, 14, 16, 18, 20 und 22 sind vorzugsweise aus dem gleichen Substrat hergestellt und in einem einzigen IC-Schaltungs-Packen 11 angeordnet. Generell konvertiert der ADC 10 an den Eingang 24 angelegte Analog-Signale in Digital-Signale, die an dem Ausgang 26 ausgegeben werden. Die in Fig. 1 gezeigte bevorzugte Ausführungsform des ADC 10 ist für die Konvertierung von Analog-Signalen vorgesehen, die für Audio-Signale mit Frequenzen im Bereich von 20 Hz bis 4 kHz repräsentativ sind. Diese Typ von ADC wird typischerweise in Telekommunikations-Anwendungsfällen verwendet, bei denen das Grundband von 20 Hz bis 4 kHz ausreichend ist, um für die menschliche Stimme repräsentative Analog-Signale in Digital- Signale zu konvertieren.
Die Integratorschaltung 12 enthält einen Operationsverstärker 28, der mit seinem invertierenden Eingang durch einen Widerstand 30 mit dem Analog-Eingang 24 verbunden ist, und der ferner durch eine Serienschaltung aus einem Feedback-Widerstand 32 und einem Feedback-Kondensator 34 mit dem Ausgang verbunden ist. Der nichtinvertierende Eingang des Verstärkers 28 ist mit einer geeigneten Referenzspannnung, z. B. Masse, verbunden. Der Ausgang des Verstärkers 28 ist mit dem nichtinvertierenden Eingang des Spannungskomparators 14 verbunden. Der invertierende Eingang des Komparators 14 ist mit einer geeigneten Referenzspannnung, z. B. Masse, verbunden. Der Komparator ist derart gespeist, daß, wenn die Spannung an dem nichtinvertierenden Eingang größer ist als die Spannung an dem invertierenden Eingang, eine hohe Spannung (positiv) an dem Ausgang des Komparators 14 ausgegeben wird, und wenn die Spannung an dem nichtinvertierenden Eingang kleiner ist als die Spannung an dem invertierenden Eingang, der Ausgang des Komparators 14 negativ (low) ist. Generell gibt der Ausgang des Komparators 14 an den Zähler 16 ein Digital-Signal aus, das entweder high, null oder low ist.
Obwohl die Anzahl der an dem Ausgang des Zählers 16 erzeugten Bits in Abhängigkeit von dem Anwendungsfall variiert, zielt die bevorzugte Ausführungsform auf einen 5-Bit-Zähler 16 ab. Der Eingang des Zählers 16 ist mit dem Ausgang des Komparators 14 verbunden und tastet den Ausgang des Komparators 14 mit einer Rate im Bereich von 2-4 MHz ab, was in einer Überabtastung des Ausgangs des Komparators 14 resultiert. Der DAC 22 hat eine Auflösung, die von dem Zähler 16 abhängt, dessen Auflösung von dem speziellen Typ des Zählers 16 abhängt. Bei der bevorzugten Ausführungsform hat der DAC 22 eine Auflösung von 5 Bit. Der Digital-Eingang des DAC 22 ist mit dem Digital-Ausgang des Zählers 16 verbunden. Der Analog-Eingang des DAC 22 ist mit dem invertierenden Eingang des Verstärkers 28 verbunden.
Die Dither-Stromschaltung 20 enthält einen Mehrpegel-Ditherstromgenerator 36 und einen Taktgeber 38. Bei der bevorzugten Ausführungsform hat der Taktgeber 38 eine Frequenz von 256 kHz. Der Ausgang der Schaltung 20 ist mit dem invertierenden Eingang des Verstärkers 28 verbunden und gibt einen Dither- Strom an den invertierenden Eingang des Verstärkers 28 aus.
Fig. 2 zeigt die Wellenform eines 4-Pegel-Ditherstroms. Dieser Strom hat eine Grundfrequenz von 32 kllz basierend auf der 256- kllz-Taktrate und eine im wesentlichen der Darstellung in Fig. 2 entsprechende stufenförmigen Wellenform, wobei sich der Strom in Schritten der Größe I verändert. Durch Modifikation kann die Wellenform derart verändert werden, daß sie variierende Dither-Pegel hat. Beispielsweise kann der Dither-Strom einen einzigen Pegel haben, der in einer alternierenden Rechteckwelle mit einer Frequenz von 32 kHz resultiert. Generell ist der Dither-Strom unabhängig davon, ob er als 4-Pegel-, 2- Pegel- oder als Strom mit einer andere Pegel-Zahl vorliegt, ein Wechselstrom, der dem Strom hinzugefügt wird, der durch das an dem Analog-Eingang 24 überwachte Signal erzeugt wird, und in Abhängigkeit von dem Anwendungsfall kann er unterschiedliche Wellenformen haben. Um die Einführung eines beträchtlichen unerwünschten Rauschens zu vermeiden, wird L auf ungefähr 1/64 des Wertes des Vollausschlag-Stroms des DAC 22 gesetzt.
Der Dezimator 18 ist ferner mit dem Digital-Ausgang des Zählers 16 verbunden und tastet das digitale Ausgangssignal des Zählers 16 mit einer Rate ab, die ungefähr das Zweifache derjenigen der maximalen Frequenz des an dem Analog-Eingang 24 überwachten Signals beträgt. Zur Vermeidung unerwünschter Effekte wie z. B. Aliasing zu vermeiden, weist der Dezimator 18 zwei Stufen auf. Bei der ersten Stufe handelt es sich um ein digitales Tiefpaßfilter, und bei der zweiten Stufe handelt es sich um die Schaltung, die das Ausgangssignal des Tiefpaßfilters abtastet. Falls beispielsweise der ADC 10 derart konzipiert ist, daß er Signale in dem Basisband von 20 Hz bis 4 kHz konvertiert, liegt die Abtastrate der zweiten Stufe des Dezimators 18 im Bereich von 8 kHz, und das Paßband der ersten Stufe liegt bei 4 kllz (d. h. 1/2 der Abtastfrequenz der ersten Stufe). Folglich arbeitet der Dezimator 18 als Tiefpaßfilter, um das Rauschen zu beseitigen, das über der höchsten Frequenz des Signals liegt, das durch den ADC 10· abgetastet werden soll. Beispielsweise kann die Grundfrequenz des Dither-Stroms 32 kHz betragen.
Im folgenden wird die Arbeitsweise des ADC 10 erläutert, wobei der ADC 10 dazu verwendet werden kann, eine dem Analog-Eingang 24 zugeführte fortlaufende Analog-Wellenform derart zu bearbeiten, daß ein digitales Ausgangssignal erzeugt wird, das eine Abfolge von Binärzahlen aufweist. Jede dieser Zahlen approximiert einen entsprechenden Analog-Abtastwert um eine finite Anzahl von Bits (z. B. 5 Bits). Was den invertierenden Eingang des Verstärkers 28 betrifft, so ist dieser Eingang grundlegend ein Summierungspunkt, an dem ein Fehlersignal erzeugt wird. Das Fehlersignal ist die Differenz zwischen dem an den Eingang 24 angelegten Analog-Signal und der Summe des Dither-Stroms, der durch die Schaltung 20 und den analogen Signalausgang von der DAC 22 erzeugt wird. Das Fehlersignal repräsentiert, wie eng das digitale Ausgangssignal des Zählers 16 sich den Analog-Signal an dem Eingang 24 approximiert. Die Integrationsschaltung 12 integriert das Fehlersignal zwecks Herausfiltern der Hochfrequenz-Komponenten des Fehlersignals und zum Rückhalten des Abschnitts des Fehlersignals, der in der Signal-Bandbreite liegt, zu deren korrekten Konvertierung der ADC 10 konzipiert war (Grundband). Beispielsweise ist es für Audio-Telekommunikations-Anwendungsfälle wünschenswert, die Werte des Feedback-Registers 32 zu berechnen und des Feedback-Kondensators 34 zu berechnen, so daß die über 4 kHz liegenden Komponenten des Fehlersignals herausgefiltert werden und die unter kHz liegenden Komponenten des Fehlersignals im wesentlichen beibehalten werden.
Das Ausgangssignal der Integrationsschaltung 12 wird durch den Komparator 14 mit einem Referenzpegel (z. B. Masse) verglichen. Der Zähler 16 führt einen Zählvorgang auf der Basis des Status des Komparators 14 durch, wobei der Zähler 16 abwärtszählt, falls das Ausgangssignal low ist, und aufwärts zählt, falls, das Ausgangssignal des Komparators 14 high ist: Wie bereits erwähnt, konvertiert der DAC 22 die von dem Zähler 16 erzeugten Digital-Signale in ein Analog-Signal, das dem invertierenden Eingang des Verstärkers 28 zugeführt wird.
Wie bereits erwähnt, liegt die Abtastrate des Zählers 16 im Bereich von 2-4 MHz, was zu einer Überabtastung von Eingangssignalen führt, die in das Grundband des ADC 10 fallen (20 Hz -4 kHz). Mit anderen Worten liegt die Frequenz des Zählers 16 im Bereich des 100-200fachen der maximalen Frequenz der Signale, zu deren Konvertierung in Digital-Signale des ADC 10 konzipiert ist. Als Ergebnis der Überabtastung durch den Zähler 16 wird das Quantisierungsrauschen innerhalb des Grundbandes ADC 10 reduziert. Das außerhalb des Grundbandes des ADC 10 liegende Rauschen wird jedoch aufgrund der Position der Integrationsschaltung 12 und des Vorhandenseins der Feedback- Schleife mit dem darin enthaltenen DAC 22 reduziert. Dieses außerhalb des Bandes liegende Rauschen wird durch das Tiefpaßfilter des Dezimators 18 entfernt.
Im folgenden wird der Effekt des durch die Dither-Stromschaltung 20 erzeugten Dither-Stroms anhand eines Beispiels erläutert. Unter der Annahme, daß sich die Schaltung im inaktiven Zustand befindet oder nicht existiert und, der Analog-Eingang 24 mit Masse verbunden ist, bildet das Ausgangssignal des Zählers 16 eine Sequenz +1, 0, -1, 0, +1, 0, -1, ... Das Dezimationsfilter 18 arbeitet derart, daß es das Ausgangssignal des Zählers 16 in dieser Situation derart herausfiltert, daß dessen digitales Ausgangssignal eine binäre Zahl ist, die 0 repräsentiert. In ähnlicher Weise bildet das Zähler-Ausgangssignal, falls das Analog-Signal an dem Eingang 24 ein Gleichstromsignal ist und 1/2 der dem Bit niedrigster Signifikanz entsprechenden Spannung ist, eine Sequenz +1, 0, +1, 0... aus. Das Dezimationsfilter 18 filtert dieses Ausgangssignal aus dem Zähler 16 und gibt ein binäres Signal aus, das 0,5 repräsentiert. Diese Situation verändert sich jedoch, wenn, die DC-Offsetspannung um einen Betrag ΔV geringfügig höher ist als 1/2 der entsprechenden Spannung des Bits niedrigster Signifikanz. In dieser Situation bleibt das Zähler-Ausgangssignal generell in der Sequenz +1, 0, +1, 0, mit Ausnahme gelegentlicher Ausgangswerte +2 (Bit mit zweitniedrigster Signifikanz in dem Zähler), um ΔV zu erzeugen. Die Wiederholungsrate der Werte +2, die an dem zweit-wenigst signifikanten Bit des Zählers erzeugt werden, hängt von ΔV und den Wertendes Widerstandes. 32 und des Kondensators 34 und dem aktuellen Ausgangswert des DAC 22 ab. Wenn die Wiederholungsrate der Veränderung des Zustandes in dem zweit-wenigst signifikanten Bit des Zählers 16 innerhalb der Bandbreite des Dezimators 18 liegt, ist das Aus gangssignal des Dezimators 18 ein Digital-Signal, das repräsentativ für das Signal an dem Analog-Eingang 24 ist, das als verrauscht betrachtet wird. Somit wird für ein Analog-Signal mit einer DC-Offsetspannung, die geringfügig höher ist als 1/2 der entsprechenden Spannung des Bits niedrigster Signifikanz, das Signal-/ Rausch-Verhältnis für die Signale aufgrund des an dem Digital-Ausgang 26 erzeugten Rauschens reduziert, wie bereits erläutert wurde.
Insgesamt variiert das an dem Digital-Ausgang 26 induzierte Rauschen in einem weiten Bereich, je nach dem Pegel der DC- Offsetspannung. Das Rauschen tritt in Peaks auf und ist am prägnantesten, wenn die DC-Komponente eines Signals um ein Mehrfaches von 1/2 der dem Bit niedrigster Signifikanz entsprechenden Spannung herum liegt, jedoch dieser nicht exakt gleich ist.
Der von der Dither-Stromschaltung 20 erzeugte Dither-Strom wirkt derart, daß er den DC-Offsetspannungspegel eines Signals stört, indem er zu verschiedenen Zeiten einen aktuellen Wert von 1 oder 21 hinzuaddiert oder subtrahiert, wobei der Wert von 1 auf ungefähr 1/64 des Wertes des Vollausschlag-Ströms des DAC 22 gesetzt ist. Wenn ein Dither-Strom, der gemäß Fig. 2 eine stufenförmigen Wellenform oder eine andere in geeigneter Weise ausgebildete Wellenform hat, dem invertierenden Eingang des Verstärkers 28 zugeführt wird, resultiert dies in einer Störung der DC-Offsetspannung, da sich der Strom der DC- Offsetspannung auf Werte verändert, die um +1 für einen 2-Pegel-Ditherstrom und um ±21 für einen 4-Pegel-Ditherstrom alternieren. Der Effekt des Dither-Stroms besteht darin, daß die DC-Offsetspannungen derart gestört werden, daß der DC-Offset- Pegel nicht aufrechterhalten wird und die durch einen bestimmten DC-Offset-Pegel auf den Integrator 28 aufgebrachte Energie reduziert wird.
Fig. 3a und 3b sind graphische Darstellungen simulierter Signal-/Rausch-Verhältnisse (S/N), die einem Bereich von Offset- Signalen entsprechen. In Fig. 3a und 3b sind keine absoluten Skalen für die S/N-Achsen vorgesehen, da diese Figuren für einen relativen Vergleich vorgesehen sind und die Skalen. von Fig. 3a und 3b im wesentlichen gleich sind. Fig. 3a und 3b haben lediglich exemplarischen Charakter und betreffen die Situation, in der die dem LSB entsprechende Spannung 0,05 V beträgt. Somit beträgt bei diesem Beispiel eine Hälfte der Spannung 0,025 Volt, und es wird - wie bereits erläutert - ein reduziertes S/N-Verhältnis um 0,025 Volt und -0,025 Volt erwartet. Als weiteres Beispiel können die vertikalen Skalen von Fig. 3a und 3b eine Teilung von 2 dB aufweisen:
Fig. 3a zeigt das S/N-Verhältnis bei Verwendung eines 2-Pegel- Ditherstroms. Ohne den Dither-Strom wäre die Reduktion in dem S/N-Verhältnis sogar noch größer als diejenige, die um 0,025 und -0,025 Volt gezeigt ist. Fig. 3b zeigt das S/N-Verhältnis bei Verwendung eines 4-Pegel-Ditherstroms. Aus einem Vergleich von Fig. 3a und 3b ist ersichtlich, daß der 4-Pegel-Ditherstrom den Abfall des S/N-Verhältnisses bei um 0,025 und -0,025 Volt weiter reduziert. Bei einem 4-Pegel-Ditherstrom können die Rausch-Peaks um bis zu 2/3 erhöht werden, wobei somit auch die repetitive Rauschenergie um den gleichen Faktor reduziert wird. Beispielsweise wird für den ADC 10, der für ein Grundband von 20 Hz bis zu 4 kHz arbeitet, die Frequenz des Dither- Stroms auf ungefähr 32 kHz gesetzt, was ungefähr das 4fache der Abtastfrequenz der ersten Stufe des Dezimators 18 und das 8fache der Abtastfrequenz der zweiten Stufe des Dezimätors 18 ist. Dies ermöglicht dem Dezimator 18, die Hochfrequenz-Harmonischen des Dither-Stroms herauszufiltern.
Es versteht sich, daß die obige Beschreibung lediglich die bevorzugte Ausführungsform der Erfindung betrifft und daß die Erfindung nicht auf die gezeigten bestimmten Ausgestaltungen beschränkt ist. Beispielsweise kann der Dezimator 18 aus meh reren Dezimatorfiltern bestehen, um eine korrekte Anpassung des Dezimationsfilters an die Typen und Bandbreiten der Signale zu ermöglichen, zu deren Abtastung der ADC 10 konfiguriert ist.

Claims

1. Analog-/Digital-Konverter (ADC) (10) mit:

einem Analog-Eingang (24) zum Empfangen eines Analog-Eingangssignals;

einem Digital-Ausgang (26) zum Erzeugen eines das Analog- Eingangssignal repräsentierenden Digital-Ausgangssignals;

einer zum Erzeugen eines das Integral eines Analog-Eingangssignals repräsentierenden Ausgangssignals vorgesehenen Integratoreinrichtung (12), die einen mit dem Analog- Eingang (24) verbundenen Eingang aufweist und ein Ausgangssignal erzeugt;

einer mit dem Ausgang der Integratoreinrichtung verbundenen Komparatoreinrichtung (14) zum Vergleichen des Ausgangssignals der Integratoreinrichtung mit einem Referenzpegel;

einer mit der Komparatoreinrichtung verbundenen Zählereinrichtung (16) zum Erzeugen eines das Analog-Eingangssignal repräsentierenden Digital-Signals an einem Digital-Ausgang;

einer mit dem Digital-Ausgang der Zählereinrichtung verbundenen Digital-/Analog-Konvertereinrichtung (22) zum Ausgeben eines das Digital-Ausgangssignal der Zählereinrichtung repräsentierenden Analog-Ausgangssignals an den Eingang der Integratoreinrichtung;

einer Stromquelle (20) mit einem Stromausgang, der mit dem Eingang der Integratoreinrichtung verbunden ist, um dem Eingang der Integratoreinrichtung einen Zusatz-Wechselstrom zuzuführen;

wobei der ADC derart konfiguriert ist, daß er Digital-Signale erzeugt, die Analog-Signale mit Frequenzen unterhalb eines vorbestimmten Grenzwertes repräsentieren; und

wobei der durch die Stromquelle erzeugte Wechselstrom eine Frequenz oberhalb des vorbestimmten Grenzwertes hat.

2. ADC nach Anspruch 1, ferner mit einer Dezimatoreinrichtung (18), die zwischen den Digital-Ausgang der Zählereinrichtung und den Digital-Ausgang (26) des ADC geschaltet ist, um ein Digital-Signal mit einer Frequenz oberhalb des vorbestimmten Grenzwertes abzutasten.

3. ADC nach Anspruch 2, bei der die Dezimatoreinrichtung das Digital-Signal mit einer Frequenz abtastet, die im wesentlichen das Zweifache des vorbestimmten Grenzwertes beträgt.

4. ADC nach einem der Ansprüche 1 bis 3, bei dem die Frequenz der Zählereinrichtung mindestens das Hundertfache des vorbestimmten Grenzwertes beträgt.

5. ADC nach einem der vorhergehenden Ansprüche, bei dem der Wechselstrom ein Mehrpegel-Hilfsstrom ist.

6. ADC nach einem der vorhergehenden Ansprüche, bei dem das Analog-Signal ein Audio-Signal ist.