DE69124399T2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE69124399T2
DE69124399T2 DE69124399T DE69124399T DE69124399T2 DE 69124399 T2 DE69124399 T2 DE 69124399T2 DE 69124399 T DE69124399 T DE 69124399T DE 69124399 T DE69124399 T DE 69124399T DE 69124399 T2 DE69124399 T2 DE 69124399T2
Authority
DE
Germany
Prior art keywords
region
regions
layer
atoms
insb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69124399T
Other languages
English (en)
Other versions
DE69124399D1 (de
Inventor
Timothy Malvern Worcestershire Wr14 2Sp Ashley
Charles Thomas Malvern Worcestershire Wr14 3Qx Elliot
Colin Ralph Milvern Worcestershire Wr14 3Bh Whitehouse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinetiq Ltd
Original Assignee
UK Secretary of State for Defence
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Secretary of State for Defence filed Critical UK Secretary of State for Defence
Publication of DE69124399D1 publication Critical patent/DE69124399D1/de
Application granted granted Critical
Publication of DE69124399T2 publication Critical patent/DE69124399T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Halbleitervorrichtung. Insbesondere, aber nicht ausschließlich, bezieht sie sich auf solche Vorrichtungen, die Heterostrukturen aus Halbleitermaterial mit kleiner Bandlücke sind.
  • Halbleiter mit kleiner Bandlücke, wie InSb, haben nützliche Eigenschaften wie sehr niedrige effektive Elektronenmasse, sehr hohe Elektronenbeweglichkeit und hohe Sättigungsgeschwindigkeit. Diese sind potentiell von großem Interesse bei Hochgeschwindigkeitsanwendungen. Unglücklicherweise hat sich jedoch gezeigt, daß die Nachteile dieser Materialien schwierig zu überwinden sind. Eine aktive Vorrichtung mit drei Anschlüssen nach Stand der Technik, die eine Heterostruktur aus Halbleitermaterial mit kleiner Bandlücke ist, ist in J Vac Sci Technol B4, 622 (1986) von T. Ohashi et al. beschrieben. Es ist eine Dünnfilm-Verarmungsmoden- Feldeffekttransistorvorrichtung (FET) und besteht aus einem InSb-Film auf einem GaAs-Substrat. Jedoch ist leider die Vorrichtung von Ohashi et al. nicht leistungsfähig und hat insbesondere einen hohen Leckstrom. Der Dynamikbereich beträgt nur 7 dB und der Strom ist somit im eingeschalteten Zustand nur etwa doppelt so hoch (51/2) wie der im ausgeschalteten Zustand. Dies ist ein Beispiel für die Schwierigkeiten bei der Nutzung der nützlichen Eigenschaften von Halbleitern mit kleiner Bandlücke.
  • Die europäische Patentanmeldung 8530405.1-2203, veröffentlicht als 0 167 305, offenbart Photodioden mit zwei oder mehr Anschlüssen in Form von Heterostrukturen aus Halbleitermaterialien. Feldeffekttransistoren oder Bipolartransistoren sind nicht offenbart.
  • Es ist Aufgabe der Erfindung, eine alternative Form einer Halbleitervorrichtung anzugeben.
  • Die vorliegende Erfindung gibt eine Halbleitervorrichtung an mit erstem, zweitem und drittem Halbleiterbereich, die als Stromeingang, Stromsteuerung und Stromausgang in Reihe geschaltet sind und jeweils so ausgelegt sind, daß eine Vorspannung durch jeweilige Vorspannungsvorrichtungen anlegbar ist, dadurch gekennzeichnet, daß die Vorrichtung einen Abgriffkontakt zum Extrahieren von Minoritätsträgern aus dem zweiten Bereich umfaßt und der zweite Bereich niedrig dotiert ist und einen gemeinsamen Übergang mit einem vierten Halbleiterbereich hat, der seinerseits einen gemeinsamen Übergang mit einem fünften Halbleiterbereich hat, und der vierte Bereich:
  • (a) den gleichen Majoritätsträgertyp wie der fünfte Bereich hat,
  • (b) durch den fünften Bereich vorgespannt werden kann und dazu dient, als Verdrängungskontakt zu dienen, um Minoritätsträger von wenigstens Teilen des zweiten Bereichs neben dem dritten Bereich fernzuhalten und dadurch den intrinsischen Beitrag zum Strom, der den dritten Bereich erreicht, zu reduzieren,
  • (c) eine Bandlücke hat, die ausreichend groß ist, um eine Potentialbarriere für den Minoritätsträgerstrom von dem fünften Bereich in den zweiten Bereich zu bilden,
  • (d) ausreichend hoch dotiert ist, um dem Potentialbarrierenhindernis für den Majoritätsträgerstrom vom zweiten Bereich in den fünften Bereich entgegenzuwirken, und
  • (e) weniger breit als die kritische Dicke für Versatzbildung aber ausreichend breit ist, um Tunneln von Minoritätsträgern vom fünften Bereich in den zweiten Bereich zu verhindern.
  • Die Ausdrücke "Abgriffkontakt" und "Verdrängungskontakt" sind auf dem Gebiet der Halbleitervorrichtungen bekannt. Ersterer bezieht sich auf einen Übergang, der Minoritätsträger sammelt, welche in ihn hineindiffundieren, und zweiterer auf einen Übergang, welcher Majoritätsträger aufnimmt aber keine Minoritätsträger abgibt.
  • Die Erfindung hat den Vorteil, daß die Herstellung von Vorrichtungen möglich wird, die beim Stand der Technik nicht möglich sind, und die Verbesserung des Dynamikbereiches möglich wird; eine Ausführungsform der Erfindung als Anreicherungs-Feldeffekttransistor in Form von Halbleitermaterial mit kleiner Bandlücke zeigte einen Dynamikbereich von 23 dB. Solch eine FET-Vorrichtung wurde beim Stand der Technik noch nicht hergestellt. Darüber hinaus hat diese Ausführungsform einen Dynamikbereich, der um 16 dB gegenüber der Verarmungsmoden-Vorrichtung nach Stand der Technik aus Halbleitermaterial mit kleiner Bandlücke verbessert ist. Bei einer solchen Ausführungsform der Erfindung stellen der erste, zweite und dritte Bereich Source, Gate bzw. Drain dar und es sind der erste und dritte Bereich vom gleichen Majoritätsträgertyp, anders als der zweite, vierte und fünfte Bereich.
  • Die Erfindung kann als Variante auch als Verarmungsmoden- Feldeffekttransistor dienen, in welchem Fall der erste, zweite und dritte Bereich Source, Gate bzw. Drain vom gleichen Majoritätsträgertyp sind, anders als der vierte und fünfte Bereich.
  • Der zweite Bereich kann eine Schicht mit einer ersten und zweiten Seite sein, die durch die Schichtdicke getrennt sind, wobei der erste und dritte Bereich mit der ersten Seite des zweiten Bereichs verbunden ist, der vierte Bereich mit der zweiten Seite des zweiten Bereichs verbunden ist und der fünfte Bereich mit einer Seite des vierten Bereichs, beabstandet vom ersten, zweiten und dritten Bereich verbunden ist. Der vierte Bereich kann mit dem zweiten Bereich über einen Bereich verbunden sein, der wenigstens so ausgedehnt ist und entsprechend angeordnet ist wie die Teile des zweiten Bereichs neben und zwischen dem ersten und dritten Bereich, wobei der vierte Bereich so angeordnet ist, daß Minoritätsträgerverdrängung über den größten Teil oder den gesamten zweiten Bereich gewährleistet ist.
  • Eine erfindungsgemäße Vorrichtung kann als Bestandteile Halbleitermaterialien mit kleinen Bandlücken, d.h. Bandlükken von weniger als 0,5 eV, umfassen.
  • In einer bevorzugten Ausführungsform stellt die Erfindung einen Anreicherungs-Feldeffekttransistor mit den folgenden Bereichen als Bestandteil dar:
  • (a) der erste und dritte Bereich aus InSb mit einer n-Typ- Dotierungskonzentration von wenigstens 2 x 10¹&sup7; Atomen/cm³,
  • (b) der zweite Bereich aus InSb mit einer p-Typ-Dotierungskonzentration von weniger als 1 x 10¹&sup7; Atomen/cm³,
  • (c) der vierte Bereich aus In1-xAlxSb mit einer p-Typ-Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³, wobei x ein Mischungsverhältnis im Bereich von 0,01 bis 0,7 angibt, und
  • (d) der fünfte Bereich aus InSb mit einer p-Typ-Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³.
  • Die Erfindung kann in der Form vorliegen, daß eine Reihe von Schichten nacheinander auf ein gemeinsames Substrat aufgebracht ist, wobei der fünfte Bereich eine erste Schicht darstellt, die von dem Substrat getragen wird, der vierte Bereich eine zweite Schicht in Kontakt mit der fünften Schicht darstellt, der zweite Bereich eine dritte Schicht in Kontakt mit der zweiten Schicht darstellt und der erste und dritte Bereich auf einer gemeinsamen vierten Schicht in Kontakt mit der dritten Schicht gebildet ist.
  • In einer weiteren Ausführungsform stellt die Erfindung einen Bipolartransistor dar, in welchem der erste, zweite und dritte Bereich Emitter, Basis bzw. Kollektor darstellen und der erste und dritte Bereich vom gleichen Majoritätsträgertyp sind, anders als der des zweiten, vierten und fünften Bereichs. In einer bevorzugten Version dieser Ausführungsform ist der zweite Bereich eine Schicht mit erster und zweiter Seite, getrennt durch die Schichtdicke, wobei der erste und dritte Bereich jeweils mit der ersten und zweiten Seite eines zweiten Bereichs verbunden ist, der vierte Bereich auf einer Seite mit der ersten Seite des zweiten Bereichs und auf der anderen Seite mit dem fünften Bereich verbunden ist. Der zweite Bereich kann außerdem eine Vorspannungsvorrichtung umfassen, die mit einem anderen Teil des zweiten Bereichs verbunden ist, als mit welchem der vierte Bereich verbunden ist; diese weitere Vorspannungsvorrichtung kann unabhängig von dem vierten Bereich vorgespannt werden und kann Halbleiterbereiche der gleichen Zusammensetzung wie der vierte und fünfte Bereich umfassen. Die weitere Vorspannungsvorrichtung und der vierte Bereich können ringförmig sein und um den ersten Bereich herum angeordnet sein.
  • Ein erfindungsgemäßer Bipolartransistor kann folgendes umfassen:
  • (a) einen ersten und einen dritten Bereich aus InSb mit einer n-Typ-Dotierungskonzentration von wenigstens 2 x 10¹&sup7; Atomen/cm³,
  • (b) einen zweiten Bereich aus InSb mit einer p-Typ-Dotierungskonzentration von weniger als 1 x 10¹&sup7; Atomen/cm³,
  • (c) einen vierten Bereich aus In1-xAlxSb mit einer p-Typ- Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³, wobei x ein Mischungsverhältnis im Bereich von 0,01 bis 0,7 angibt, und
  • (d) einen fünften Bereich aus InSb mit einer p-Typ-Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³.
  • Eine erfindungsgemäße Vorrichtung kann einen vierten Bereich mit einer Halbleiterbandlücke umfassen, die wenigstens (3 kT/q) Volt, vorzugsweise (5 kT/q) Volt größer als sowohl beim zweiten Bereich als auch beim fünften Bereich ist, wobei k die Boltzmann-Konstante, T die absolute Temperatur und q die elektrische Ladung ist.
  • Zur vollständigen Erklärung der Erfindung werden im folgenden Ausführungsformen als Beispiel beschrieben, bei denen Bezug genommen wird auf die beigefügten Zeichnungen, bei denen:
  • Figur 1 schematisch die Halbleiter-Heterostruktur darstellt;
  • Figur 2 schematisch eine Halbleiter-Heterostruktur in Form einer Extraktionsdiode zeigt;
  • Figur 3 graphisch den Verlauf der Energie des Leitungsbandes und des Valenzbandes in der Diode nach Figur 2 darstellt;
  • Figur 4 graphisch den Verlauf des Produkts des Widerstandes ohne Vorspannung und der Fläche in Abhängigkeit von der Temperatur für Dioden mit bzw. ohne Minoritätsträger-Barrierenschichten darstellt;
  • Figur 5 graphisch das Strom-Spannungsdiagramm bei Sperrspannung und differentielle Leitungs-Spannungs- Eigenschaften bei 70 ºC einer erfindungsgemäßen InSb-Diode darstellt;
  • Figur 6 schematisch eine Halbleiter-Heterostruktur in Form eines erfindungsgemäßen MISFET darstellt;
  • Figur 7 schematisch Herstellungsschritte eines MISFET gemäß Erfindung aus der Heterostruktur in Figur 6 darstellt;
  • Figur 8 graphisch die Ausgangseigenschaften eines erfindungsgemäßen MISFET darstellt;
  • Figur 9 eine schematische Querschnittsansicht eines erfindungsgemäßen Bipolartransistors darstellt; und
  • Figur 10 eine schematische Querschnittsdarstellung einer weiteren erfindungsgemäßen Ausführungsform eines Bipolartransistors darstellt.
  • In Figur 1 ist schematisch eine Halbleitermehrschicht-Heterostruktur 10 dargestellt, die sich zum Aufbau von Vorrichtungen gemäß der Erfindung eignet. Die Heterostruktur 10 besteht aus Indium-Antimonid (InSb) und Indium-Aluminium- Antimonid-Legierungen (In1-xAlxSb). Sie hat die vier folgenden Bereich aus Halbleitermaterial: einen stark dotierten p-Typ-Bereich 12 (p&spplus;) mit kleiner Bandlücke, einen stark dotierten p-Typ-Bereich ( &spplus;) 14 kleiner Bandlücke mit relativ großer Bandlücke, einen schwach dotierten p-Typ-Bereich (p&supmin;) 16 und einen stark dotierten n-Typ-Bereich (n&spplus;) 18 kleiner Bandlücke. In dieser Beschreibung gibt ein hochgestelltes Minus (-) oder Plus (+) jeweils schwache oder starke Dotierung an, die Abwesenheit eines hochgestellten Zeichens deutet einen mittleren Dotierungspegel an. Die Balkenunterstreichung (_) gibt Material mit großer Bandlükke gegenüber der Bandlücke von Material ohne den Balken an. Benachbarte Paare von Bereichen 12, 14, 16 und 18 haben jeweils mittlere Bereiche, die durch die Linien 20, 22 und 24 angegeben sind und jeweils p&spplus; &spplus;-, &spplus;p&supmin;- und p&supmin;n&spplus;-Übergänge sind. Die Bereiche 20 und 22 sind Heteroübergänge, und der Bereich 24 ist ein Homoübergang, und alle drei werden im folgenden als Übergänge bezeichnet.
  • Die Heterostruktur 10 wurde hergestellt mit einem VG V80H MBE-System auf einem p-Typ-(001)-InSb-Substrat 26 (Cadmium- dotiert bis 3 x 10¹&sup4; cm&supmin;³). Neben diesem Substrat 26 ist ein Puffer- und Temperatur-Rampenbereich 28 aufgewachsen, während das MBE-System korrekt eingestellt wurde zum Erzeugen der Heterostruktur 10. Die Wachstumstemperatur betrug in etwa 420 ºC und die Wachstumsrate in etwa 0,5 µ/h. Die Herstellung einer Mesa-Diode erfolgt mit photolithographischen Standardtechniken auf der Heterostruktur 10, so daß sich chemisch geätzte Strukturen ergeben.
  • Die p&spplus;-, p&supmin;- und n&spplus;-Bereiche 12, 16, 18 bestehen aus InSb mit der Breite 2,15 µ, 3,15 µ und 3,0 µ. InSb hat eine Bandlücke von 0,18 eV bei Zimmertemperatur. Der &spplus;-Bereich 14 besteht aus In0,9Al0,1Sb mit einer Breite von 0,02 µ. In0,9Al0,1Sb hat eine Bandlücke von 0,36 eV bei Zimmertemperatur, doppelt so groß wie die Bandlücke von InSb. Dotierstoffe sind Silicium (Si) für den n-Typ und Beryllium (Be) für den p-Typ. Die Dotierung im Bereich 12 und 14 beträgt 5 x 10¹&sup8; Atome/cm³, im Bereich 16 1 x 10¹&sup5; Atome/cm³ und im Bereich 18 1 x 10¹&sup8; Atome/cm³.
  • In Figur 2 ist schematisch eine Halbleitervorrichtung 30 in Form einer Diode dargestellt. Die Diode 30 soll beschrieben werden, um die Rolle der Verdrängungskontakte, Abgriffskontakte und Potentialbarrieren, die in den erfindungsgemäßen Vorrichtungen eingebaut sind, zu erläutern. Die aus Figur 1 bekannten Teile sind gleich bezeichnet. Die Diode 30 ist zusammengesetzt aus den Bereichen 12, 14, 16 und 18 mit den dazwischenliegenden Übergängen 20, 22 und 24, wie in Zusammenhang mit Figur 1 erläutert. Wie später beschrieben werden wird, bildet der &spplus;p&supmin;-Übergang 22 einen Verdrängungskontakt und der p&supmin;n&spplus;-Übergang 24 einen Abgriffskontakt. Die Elektroden an der Diode 30 sind bei 32 und 34 für das Anlegen einer Vorspannung vorgesehen.
  • Der Bereich 12 ist ein Bereich kleiner Bandlücke, an welchen die Elektrode 32 angebracht werden kann, und die Breite dieses Bereiches ist nicht kritisch. Bei dieser Ausführungsform hat der Bereich 12 eine Breite von 2,15 µ zwischen Elektrode 32 und Übergang 22. Der Bereich 14 muß eine ausreichend große Breite haben, dämit Minoritätsträger im wesentlichen daran gehindert werden, aus dem Bereich 12 in den Bereich 16 zu tunneln, weshalb sie größer als etwa 2 nm sein muß. Dies wird im einzelnen später erläutert. Jedoch muß der Bereich 14 auch schmaler als die kritische Breite für den Spannungsabbau sein; diese kritische Breite ist ein Begriff auf dem Gebiet für die Schichtdicke, welche bei Überschreiten dazu führt, daß die Schicht die Spannung aufnimmt, welche entsprechend dem Schichtsubstrat-Kristallgitter auftritt. Schichten mit Breiten überhalb der kritischen Breite haben Fehistellen, die zu unerwünschten Energiezuständen führen und zu Problemen beim Betrieb der Vorrichtung. Bei In0,9Al0,1Sb wurde die kritische Breite auf 50 nm geschätzt (Modell von J W Matthews und A E Blakeslee in Journal of Crystal Growth 27, 118 (1975). Der Bereich 14 hat eine Breite zwischen den Übergängen 20 und 22 von 20 nm, weniger als die Hälfte der abgeschätzten kritischen Breite. Der Bereich 16 sollte eine Breite zwischen den Übergängen 22 und 24 haben, die nicht größer als eine Minoritätsträger-Diffusionslänge ist, damit die darin durch diese Übergänge erzeugten Minoritätsträgerverdrängungs- und Abgriffseffekte über seine Breite hinausreichen. Es ist auch wichtig, daß es keine Quelle von Minoritätsträgern für den Bereich 16 gibt, das bedeutet, daß keine elektrischen Verbindungen existieren, durch welche Minoritätsträger in diesen Bereich injiziert werden können. Wenn es eine solche Quelle gäbe, würden die Verdrängungs- und Abgriffseffekte aufgehoben.
  • Bei der Diode 30 hat der Bereich 16 eine Breite zwischen den Übergängen 22 und 24 von 3,15 µ. Der Bereich 18 sorgt für den Trägerabgriff; seine Breite sollte größer als eine Minoritätsträgerdiffusionslänge sein, z.B. eine Breite zwischen dem Übergang 24 und der Elektrode 34 von 3,0 µ.
  • In Figur 3 sind Kurven 40 und 42 dargestellt, die graphisch den Verlauf der Energien des Leitungs- und des Valenzbandes Ec und Ev entlang der Diode 30 ohne Vorspannung darstellen. Die strichpunktierten Linien 44, 46 und 48 zeigen die Positionen der Übergänge 20, 22 und 24 jeweils an. Die gestrichelte Linie 50 gibt die Fermi-Energie der Diode 30 an. Der &spplus;-Bereich 14 erzeugt eine Potentialbarriere 52 im Leitungsband, welche Minoritätsträger (Elektronen) davon abhält, vom p&spplus;-Bereich 12 in den p&supmin;-Bereich 16 einzudringen. Da zusätzlich die Bandlücke des &spplus;-Bereichs 14 größer als die der anderen Bereiche ist, ist die Elektronenerzeugung in ihm durch thermische Anregung relativ klein. Der &spplus;p&supmin;- Übergang 22 bildet daher einen Verdrängungskontakt, welcher Elektronen (Minoritätsträger) daran hindert, den Bereich 16 von links zu erreichen. Der &spplus;-Bereich 14 muß jedoch ausreichend breit sein, um jeden wesentlichen Minoritätsträgertransport von Bereich 12 in Bereich 16 aufgrund des quantenmechanischen Tunneleffekts durch die Potentialbarriere 52 zu unterbinden.
  • Die Breite, die für den Bereich 14 erforderlich ist, ist eine Funktion der Form der Potentialenergiebarriere 52 und der effektiven Trägermasse. Eine ungefähre Abschätzung wird von R A Smith in "Wave Mechanics of Crystalline Solids", 2. Ausgabe, Chapman und Hall (1969), Seite 56 für eine rechteckige Barriere mit gleichen Energiekanten für das Leitungs- und das Valenzband Ec und Ev auf beiden Seiten der Barriere angegeben. Darüber hinaus sollte das über die Barriere 52 entstehende elektrische Feld klein sein, so daß für den Majoritätsträgerfluß ein kleiner Widerstand besteht. Für den Fall einer Leitungsbandbarriere für den Elektronenfluß ist der Anteil der Elektronen P, die die Barriere durchdringen, gegeben durch:
  • wobei E die Elektronenenergie mit Ec Null ist, N(E) die Zustandsdichte im Leitungsband, F(E) die Fermi-Funktion und t(E) die Tunnelwahrscheinlichkeit pro Elektron ist. Die Tunnelwahrscheinlichkeit pro Elektron ist gegeben durch:
  • wobei W die Barrierenhöhe, a die Barrierenbreite (d.h. die Breite von Bereich 14) ist und b gegeben ist durch:
  • b = 2π{2m* (W - E) }1/2/h (3),
  • wo m* die effektive Elektronenmasse und h die Planck- Konstante ist.
  • Eine Konsequenz einer Valenzbandverschiebung ist eine Sprungunterbrechung wie 54 oder 56. Dies kann eine Barriere für Majoritätsträger (Löcher) in ihrer Bewegung sein, was unerwünscht ist. Daher wird die Dotierung im &spplus;-Bereich 14 so gewählt, daß sie ausreichend hoch für das Tunneln durch die Sprünge 54 und 56 ist, die auftreten, so daß die Barriere für den Löcherstrom effektiv beseitigt wird. Alternativ kann bis zu einem gewissen Grad eine Abstufung von Zusammensetzungen bei den Heteroübergängen 20 22 ausgenutzt werden, um die Bildung von Unterbrechungsabsätzen 54 und 56 zu vermeiden. Dies bedeutet eine graduelle Änderung des Mischungsverhältnisses x' in In1-x'Alx'Sb von 0 auf x' und x' auf 0 über Abstände von der Ordnung von 10 nm bei diesen Heteroübergängen. Solch eine Mischungsänderung ist auf dem Gebiet allgemein bekannt und wird nicht weiter beschrieben.
  • Die Diode 30 arbeitet wie folgt. Die Elektrode 32 wird negativ vorgespannt in bezug auf die Elektrode 34. Der p&supmin;n&spplus;- Homoübergang 24 sorgt für die gleichrichtenden Eigenschaften der Diode 30 und wird in Sperrichtung vorgespannt. Wie vorher erwähnt, bildet der &spplus;p&supmin;-Heteroübergang 22 einen Verdrängungskontakt, d.h. Löcher (Majoritätsträger) fließen ungehindert vom Bereich 16 in den Bereich 14, aber nur ein kleiner Elektronenstrom (Minoritätsträger) fließt in die umgekehrte Richtung vom Bereich 14 in den Bereich 16. Darüber hinaus bildet der Übergang 24 einen Abgriffkontakt, da Elektronen vom Bereich 16 in den Bereich 18 wegen der niedrigen Kantenenergie des Leitungsbandes im Bereich 18 diffundieren. Folglich werden Elektronen im Bereich 16, welche in den in Sperrichtung vorgespannten p&supmin;p&spplus;-Übergang 24 diffundieren, zum Bereich 18 abgezogen und können nicht vom Bereich 14 aus wieder aufgefüllt werden wegen der Verdrängungskontakt-Eigenschaften des Übergangs 22. Die Elektronenkonzentration (Minoritätsträger) im Bereich 16 fällt entsprechend, wenn die Diode 30 in Sperrichtung vorgespannt wird, und die Ladungsneutralität erfordert, daß die Löcherkonzentration (Majoritätsträger) ebenso fällt. Die Kombination dieser beiden Effekte führt dazu, daß der intrinsische Anteil zum Leitungsmechanismus in dem Bereich 16 reduziert wird, wenn die Diode 30 in Sperrichtung vorgespannt wird. Der intrinsische Anteil rührt von der Anregung von Valenzelektronen her, anders als beim extrinsischen Beitrag von der Anregung von Verunreinigungszuständen. Bei fehlender Vorspannung ist der Bereich 16 intrinsisch bei der Betriebstemperatur der Diode, d.h. die Leitfähigkeit wird wesentlich durch thermische lonisierung von Valenzelektronen bestimmt. Bei anliegender Vorspannung ergibt sich eine dynamische Situation, bei welcher die Trägerkonzentrationen ausreichend absinken, so daß der Bereich 16 sich extrinsisch verhält bei der Betriebstemperatur, d.h. die Leitfähigkeit wird wesentlich bestimmt durch die thermische Ionisierung von Verunreinigungszuständen.
  • Die Existenz eines negativen differentiellen Widerstandes bei Vorspannung in Sperrichtung in der Strom-Spannungsdarstellung bei Vorrichtungen vom beschriebenen Typ nach Stand der Technik wurde z.B. von A M White beschrieben in Infrared Physics, Band 27, Nr. 6 (1987), Seite 361. Der negative differentielle Widerstand entsteht durch die Unterdrückung von Auger-Mechanismen im intrinsischen Bereich 16 der Diode 30, wenn freie Träger entfernt werden durch das Anlegen einer Vorspannung in Sperrichtung, was zu einer Reduktion des Diodenleckstroms führt. Der Effekt ist wesentlich größer bei erfindungsgemäßen Vorrichtungen und hat den Vorteil eines reduzierten Leckstroms und verbesserter Leistungsmerkmale.
  • Erfindungsgemäße Vorrichtungen gemäß der allgemeinen Form der Heterostruktur 10 können Bereiche aufweisen, die äquivalent den Bereichen 12, 14, 16 und 18 sind, aber andere Breiten haben. Die Kriterien für die Bereichsbreiten, die oben diskutiert wurden, zeigen an, daß diese Breiten innerhalb der folgenden Grenzen liegen sollten. Der Bereich 12 kann eine Breite haben, die größer als 0,1 µ ist, der Bereich 14 eine Breite im Bereich von 2 nm bis zu der kritischen Dicke bezüglich Spannungsabbau, der Bereich 16 eine Breite, die kleiner als oder in der Ordnung von 3 µ liegt, und der Bereich 18 eine Breite größer als 0,1 µ.
  • Die verwendeten Dotierungspegel und Dotierungsstoffe können ebenfalls entsprechend den exakten Anforderungen für den Betrieb der Vorrichtung variieren. Die Dotierung im p&spplus;-Bereich 12 sollte ausreichend hoch sein, so daß die Leitung extrinsisch ist, d.h. sie sollte vorwiegend vom Transport der Majoritätsträger (Löcher) bei der Betriebstemperatur herrühren; starke Dotierung im Bereich 12 minimiert den Reihenwiderstand, den dieser Bereich aufweist. Ein Wert von wenigstens 5 x 10¹&sup7; Atomen/cm³, vorzugsweise wenigstens 1 x 10 Atomen/cm³ ist dafür geeignet. Die Dotierung im &spplus;- Bereich 14 ist vorzugsweise ausreichend hoch, um das Tunnein von Majoritätsträgern durch Unterbrechungsabsätze des Valenzbandes bei den Übergängen 20 und 22 zu erlauben. Die Akzeptorkonzentration NA im Bereich 14 sollte wenigstens 5 x 10¹&sup7; Atome/cm³ betragen, vorzugsweise wenigstens 1 x 10¹&sup8; Atome/cm³. Das Dotieren im p&supmin;-Bereich 16 sollte ausreichend niedrig sein, um vorwiegend intrinsische Eigenschaften bei der Betriebstemperatur der Diode ohne Vorspannung zu erzeugen, d.h. NA sollte nicht größer als 1 x 10¹&sup7; Atome/cm³ bei Betrieb unter Umgebungstemperatur sein. Das Dotieren im n&spplus;-Bereich 18 sollte ausreichend hoch sein, um eine starke Degenerierung hervorzurufen und die Löcherinjektion im p&supmin;-Bereich 16 zu minimieren. Der Bereich 18 sollte daher eine Donatorkonzentration ND von wenigstens 2 x 10¹&sup7; Atome/cm³ haben, vorzugsweise 1 x 10¹&sup8; Atome/cm³. Die Dotierungspegel, die oben angegeben wurden, sind elektrisch aktive Pegel. Die Bereiche 12 und 14 werden immer vom gleichen Majoritätsträgertyp sein, anders als der Bereich 18. Jedoch kann der Bereich 16 vom p-Typ oder vom n- Typ sein. Der Gleichrichterübergang kann daher der Übergang 22 oder 24 sein. Wenn der Übergang 22 der Gleichrichtende sein soll, hätte der Übergang 24 die Funktion des Verdrängungskontaktes.
  • In einer In1-xAlxSb-Heterostruktur zur Herstellung der erfindungsgemäßen Vorrichtungen kann das Material des Bereichs 16 als Parameter x einen Wert im Bereich von 0,01 bis 0,7, vorzugsweise 0,1 bis 0,3 haben. Jedoch ist die Erfindung nicht beschränkt auf InSb/InAlSb-Heterostrukturen, sondern kann aufgebaut sein aus einer Vielzahl von unterschiedlichen Halbleitermaterialien.
  • Eine Kenngröße für Dioden ist der Widerstand R&sub0; ohne Vorspannung multipliziert mit der Diodenübergangsfläche A, also R&sub0;A. In Figur 4 ist die Änderung von R&sub0;A gegen den Kehrwert der Temperatur (x1000) graphisch für eine InSb-Diode 30 und für zwei Dioden ohne Barrieren entsprechend 52 dargestellt. Die Datenpunkte, die mit einem Quadratsymbol dargestellt sind, entsprechen der Diode 30, und entsprechend sind die beiden anderen Dioden durch Kreuze und Kreise dargestellt. Je höher der Wert für R&sub0;A ist, desto besser sind die Eigenschaften einer Diode. Aus Figur 4 ist ersichtlich, daß die Diode 30 wesentlich besser als die beiden anderen ist, und zwar in dem Temperaturbereich oberhalb von 130 K.
  • In Figur 5 sind die Eigenschaften der Strom-Spannung bei Vorspannung in Sperrichtung und der differentiellen Leitfähigkeits-Spannung graphisch durch die Kurven 70 bzw. 72 für eine Diode bei 70 ºC dargestellt. Die Stromachse ist rechts in der Figur 5 mit den Einheiten mA dargestellt. Die Leitfähigkeitsachse ist links in Figur 5 mit den Einheiten mS dargestellt. Die Diode, die für die Ergebnisse in Figur 5 verwendet wurde, wird als 30' bezeichnet, da sie der obigen Diode 30 entspricht, außer daß der Bereich 14 Material mit der Zusammensetzung In0,8Al0,2Sb enthielt. Die Kurve 72 zeigt eine negative Leitfähigkeit zwischen den Punkten 74 und 76. Somit hat die dargestellte Diode 30' einen negativen differentiellen Widerstand in der Art, wie oben beschrieben.
  • In Figur 6 ist schematisch eine Halbleiterheterostruktur 100 dargestellt, die aufwachsen gelassen wurde zur Herstellung eines erfindungsgemäßen MISFET. Hierbei ist MISFET ein Akronym für Metall-Isolator-Halbleiter-Feldeffekttransistor. Die Heterostruktur 100 ist ähnlich der Heterostruktur 10 zur Herstellung der Diode 30 und ist ähnlich wachsen gelassen wie die Heterostruktur 10. Die in Figuren 1 und 2 gleichen Teile sind gleich bezeichnet bis auf die Hinzufügung des Präfix 100.
  • Die p&spplus;-, &spplus;-, p&supmin;- und n&spplus;-Bereiche 112, 114, 116 und 118 sind jeweils übereinander angeordnet, wie in bezug auf die Bereiche 12 bis 18 der Heterostruktur 10 beschrieben. Der p&spplus;- Bereich 112 ist benachbart zu einem Rampenbereich 128. Die Bereiche 112, 116 und 118 bestehen aus geeignet dotiertem InSb der Breiten 2,0 µ, 0,25 µ und 0,75 µ. Der Bereich 114 besteht aus geeignet dotiertem In0,9Al0,1Sb der Breite 20 nm. Der Dotierstoff in den p-Typ-Bereichen 112 und 114 ist Beryllium und in dem n-Typ-Bereich 118 Silicium. Die Dotierungspegel sind 3 x 10¹&sup8; Atome/cm³ in den Bereichen 112 und 114, 1 x 10¹&sup5; Atome/cm³ im Bereich 116 und 2 x 10¹&sup8; Atome/cm³ im Bereich 118. Diese Dotierungspegel sind geschätzte elektrisch aktive Pegel, der chemische Pegel des Dotierstoffes wird in jedem Fall etwas höher liegen. Dotieren im p&supmin;-Bereich 116 ist im allgemeinen Folge des Verunreinigungshintergrundes aufgrund von Maschinen. Die Dotierung kann jedoch auch konventionell wie bei den anderen Bereichen 112, 114 und 118 erzeugt werden, wenn ein höherer Dotierungspegel gewünscht wird. Es ist vorteilhaft aber nicht notwendig, daß die Bereiche 112 und 114 gleiche Dotierungspegel haben.
  • In Figur 7 sind die Schritte des Verlaufs der Herstellung eines MISFET 200 aus der Heterostruktur 100 in Figur 6 schematisch in den Abschnitten 7(a) bis 7(d) dargestellt. Die vorher beschriebenen Teile sind gleich bezeichnet. Die MISFET-Herstellung erfolgt auf einem InSb-Substrat 126 mit einer Maske, die mehrere Hundert Transistoren 200 in einem Array abdeckt. Die Heterostruktur 100, die wie oben beschrieben erzeugt wurde, wird in 6 mm x 6 mm quadratische Chips gespalten. Ein Chip wird dann geätzt, um eine bestimmte Zahl von Transistoren innerhalb einer jeweiligen Fläche von 100 µ im Quadrat zu erzeugen. Jeder Chip umfaßt außerdem eine transistorfreie Fläche mit Anschlüssen und gemeinsamen Verbindungen. Wie in Figur 7(a) gezeigt, erzeugt das Ätzen des Chips Source- und Drain-Mesa 202 und 204 für den Transistor 200. Eine Gate-Absenkung 205 wird dann zwischen Source- und Drain-Mesa 202 und 204 erzeugt. Die Absenkung 205 hat eine Tiefe von 1,0 µ bei einer Länge von 20 µ und einer Breite senkrecht zur Ebene der Figur 7 von 40 µ. Es folgt weiteres Ätzen, um die Grenzen für jeden Transistor 200, wie in Figur 7(b) dargestellt, festzulegen. Dieses beinhaltet das Abätzen in dem p&spplus;-Bereich 112, so daß Source- und Drain-Mesa 202, 204 als Teil eines übrigbleibenden Bereichs 206 mit den Bereichen 114 bis 118 und Teil des Bereiches 112 bleiben. Dieses Ätzen läßt auch eine offenliegende Oberfläche 208 des p&spplus;-Halbleiterbereichs 112 übrig. Der Bereich 206 und der Oberflächenbereich 208 werden anodisiert, dann wird Siliciumoxid (SiOx) aufgesputtert und vorzugsweise geätzt, um einen Gate-Isolator 210 und Source- und Drain-Kontaktisolatoren 212 und 214 zu erzeugen, wie in Figur 7(c) dargestellt. Ein Bereich 221 des Oberflächenbereichs 208 wird maskiert (nicht gezeigt) während des Sputterns, um ihn frei von Siliciumoxid zu halten. Wie in Figur 7(d) gezeigt, werden die folgenden Metallkontakte nacheinander aufgebracht: Gate 216, Source 218, Drain 220 und Masse 222.
  • Der Abgriff und die Verdrängung von Trägern findet im MISFET statt, wenn er für den Normalbetrieb vorgespannt ist. Wie im Fall der Diode 30 agiert der n&spplus;p&supmin;-Übergang 124 im Drain-Mesa 204 als ein Abgriffkontakt für die Entfernung von Elektronen (Minoritätsträgern) aus dem Bereich 116. Solche Elektronen können nicht aus der Region 114 ersetzt werden, da sie in Verbindung mit dem Bereich 112 als Verdrängungskontakt und Potentialbarriere für Elektronen wirkt. Die Elektronenkonzentration im Bereich 116 fällt daher, wenn der MISFET 200 vorgespannt wird und damit die Löcherkonzentration im Bereich. Dies senkt die Leitfähigkeit im Bereich 116 stark ab, was daher den Leckstrom zwischen Source 202 und Drain 204 reduziert.
  • Wie in Figur 7 dargestellt, erstrecken sich die Verdrängungskontaktbereiche 112/114 über die volle Breite des MISFET 200. Dies ist nicht unbedingt essentiell in einem Anreicherungs-MISFET; diese Vorrichtung muß eine Trägerverdrängung im Bereich 116 in der unmittelbaren Nachbarschaft des n&spplus;p&supmin;-Übergangs 124 im Drain-Mesa 204 aufweisen, aber nicht notwendigerweise an anderer Stelle im Bereich 116. Dies ist jedoch nicht der Fall bei später beschriebenen Ausführungsformen.
  • In Figur 8 sind die Ausgangseigenschaften bei Zimmertemperatur des MISFET 200 graphisch dargestellt. Figur 8 zeigt die Kurven 250 bis 266 der Änderung des Drain-Stroms ID bei einer Drain-Source-Spannung VDS für neun unterschiedliche Werte der Gate-Spannung VG; VG wird gemessen gegenüber dem Source-Kontakt. Die Kurve 250 entspricht einem VG von 1,5 V und die Kurve 266 einem VG von 5,5 V. Die Kurven 252 bis 264 entsprechen den Werten VG zwischen diesen beiden Werten, ansteigend in Schritten von 0,5 V; d.h. die Kurve 250 + 2 N entspricht VG = 1,5 + 0,5 N, wobei N = 0 bis 8. Die Ausgangseigenschaften sind allgemein von der klassischen Form für MISFETs, was darauf hindeutet, daß ein brauchbarer MISFET hergestellt wurde. Bei einer typischen Betriebsspannung zwischen Drain und Source VDS von 350 mV, angezeigt durch die Pfeile 270, ist der Drain-Strom schaltbar von 2,5 mA (Kurve 266) auf gerade unter 0,16 mA (Kurve 250) durch Veränderung der Gate-Spannung VG von 5,5 V auf 1,5 V. Diese Ausgangseigenschaften entsprechen einem Dynamikbereich von 23 dB und einer maximalen Leitfähigkeit (gm) von 25 Muh-Siemens pro mm (mSmm&supmin;¹). Man geht davon aus, daß dies das erste Beispiel eines Anreicherungs-MISFET aus schmalbandigem Halbleitermaterial ist (Eg < 0,7 eV). Eine Verarmungsmode-Vorrichtung nach Stand der Technik hat wie allgemein bekannt einen Dynamikbereich von nur 7 dB, wie vorher erwähnt.
  • Parameter wie Bereichsbreite, Dotierungspegel und Materialzusammensetzung x können variiert werden, um die Vorrichtungseigenschaften für spezielle Zwecke zu optimieren. Die MISFET-Bereichsbreiten können innerhalb der folgenden Grenzen liegen; p&spplus;-Bereich 112 größer als 0,1 µ, &spplus;-Bereich 114 zwischen 2 nm bis kritischer Dicke für Spannungsabbau, p&supmin;- Bereich 116 größer als 0,1 µ, n&spplus;-Bereich 118 größer als 0,1 µ. Die kritische Dicke variiert mit den Wachstumsbedingungen, ist aber im Bereich von 50 nm für eine InSb/In1-xAlxSb-Heterostruktur.
  • Der MISFET 200 ist eine InSb/In1-xAlxSb-Heterostruktur. Es gibt viele andere Halbleitermaterialkombinationen, die sich für den Aufbau von erfindungsgemäßen Vorrichtungen eignen. Die Kriterien für die Auswahl solcher Materialkombinationen werden im folgenden beschrieben. Erste und zweite Halbleitermaterialien mit schmaler Bandlücke werden benötigt. Das zweite Material muß eine Bandlücke haben, die größer als die des ersten ist. Die beiden Halbleitermaterialien müssen nicht kristallangepaßt sein. Das zweite Material mit größerer Bandlücke sollte eine Energiebarriere im Minoritätsträgerband erzeugen, welche Leckströme um einen Faktor reduzieren, der exponentiell von der Potentialstufe Vps im Minoritätsträgerband und hyperbolisch von der Barrierenbreite und Minoritätsträgerdiffusionslänge abhängt. Die Reduktion, die für den Leckstrom erforderlich ist, hängt von der Anwendung der speziellen Vorrichtung ab. Jedoch sollte z.B. zum Erzielen einer 10%igen Reduktion des Leckstroms in dem InAlSb-MISFET 200 Vps ungefähr kT/q sein; hier ist q die elektrische Ladung, k die Boltzmann-Konstante und T die Betriebstemperatur. Um wenigstens eine 50%ige Reduktion des Leckstromes zu erzielen, sollte µ wenigstens 3 kT/q sein; die Werte von Vps von 5 kT/q und 8 kT/q entsprechen näherungsweise Reduktionen des Leckstroms von 90 % und 99 %.
  • Materialkombinationen, die die obigen Kriterien bezüglich Vps mit geeignet gewählten Mischungsverhältnissen x oder x und y erfüllen, umfassen In1-yAlySb/In1-xAlxSb, PbSe/PbS, InAs/InAs1-xPx, InAs1-xSbx/In1-yAlySb, InAs1-xSbx/InAs1-yPy, GaAs/Ga1-xAlxAs, In1-xGaxSb/In1-yAlySb und Hg1-xCdxTe/Hg1-yCdyTe. InSb/InAlSb, aus dem die oben beschriebenen Ausführungsformen hergestellt wurden, ist ein Spezialfall der ersten mit dem Parameter y gleich Null.
  • Für Halbleitersysteme, bei denen das Material mit relativ kleiner Bandlücke eine Bandlücke hat, die wesentlich kleiner als die in Silicium oder Galliumarsenid ist, d.h. eine Bandlücke Eg von weniger als oder ungefähr gleich 0,5 eV, ergeben sich Vorteile aufgrund der Geschwindigkeit des Trägerflusses. Materialien mit kleiner Bandlücke werden oft gekennzeichnet durch hohe Trägerbeweglichkeit. Sie wurden bei konventionellen Signalverarbeitungssystemen unberücksichtigt gelassen, da die thermische Anregung von Trägern in ihnen bei Zimmertemperatur nicht akzeptierbar ist. Die vorliegende Erfindung eröffnet das Potential von Vorrichtungen, die mit Geschwindigkeiten betrieben werden, die sowohl größer als bei Silicium als auch bei Galliumarsenid sind. Zum Beispiel ist die Maximalgeschwindigkeit für den Trägerfluß in InSb größenordnungsmäßig um den Faktor fünf größer als in Silicium. Es gibt auch Vorteile in bezug auf die Verlustleistung bei Materialien mit kleiner Bandlücke. Zum Beispiel ist bei einem Bipolartransistor die Kenngröße des Produkts von Leistung und Verzögerung (Pt) von entscheidender Bedeutung, festgelegt durch die verbrauchte Energie durch Laden und Entladen der Emitter-Basis-Übergangskapazität CV²/2, wo C die Kapazität und V die Spannung ist, auf die aufgeladen wird. Beide Parameter C und V können wesentlich reduziert werden bei Materialien mit kleiner Bandlücke.
  • Der Strom I, der durch einen in Durchlaßrichtung vorgespannten Emitter-Basis-Übergang fließt, ist gegeben durch:
  • I = I&sub0;(eqV/kT-1) (4)
  • Der Wert von I&sub0; kann um viele Größenordnungen in Abhängigkeit von dem Halbleiter schwanken. Jedoch ist der am stärksten beitragende Term in I&sub0; das Quadrat ni² der intrinsischen Trägerkonzentration ni; d.h.
  • I ist in etwa proportional zu ni²(eqV/kT-1) (5)
  • Fur eine große Vorspannung in Vorwärtsrichtung ergibt dies:
  • I ist in etwa proportional zu e-Eg/kT eqV/kT = e (q/kY) (V-Eg/q) (6)
  • Um einen gegebenen Strom zu erzielen, sollte daher die angelegte Spannung etwa (Eg/q)+C sein, wobei C nur schwach abhängt vom Halbleitertyp. Um den Maximalstrom vom Transistor zu erreichen, wird der Emitter-Basis-Übergang vorgespannt auf eine virtuelle Flachband-Bedingung, d.h. Vmax ist etwa Eg/q. Daher tendiert Imax gegen eine Konstante für alle Halbleiter, unabhängig von der Bandlücke, und die notwendige angelegte Spannung ist in etwa gleich der Bandlücke, z.B. VInSb ist etwa VSi/5. Somit kann die Leistung für einen Schaltkreis um einen Faktor bis zu 25 reduziert werden.
  • In einer Logikschaltung wird die Zeit, die der Transistor zum Schalten zwischen zwei Zuständen braucht, wesentlich bestimmt durch die Übergangszeit der Träger von dem neutralen Bereich des Emitters zum neutralen Bereich des Kollektors. Im Grenzfall ist diese gleich ddep/vs, wobei ddep der Abstand ist, innerhalb dessen sich die Emitter-Basis- und Basis-Kollektor-Verarmungsbereiche befinden, und vs die gesättigte Trägergeschwindigkeit ist. Die Kapazität C jedes Verarmungsbereiches ist umgekehrt proportional zu seiner Breite. Daher ist bei gegebener Schaltzeit C in etwa proportional zu 1/vs. Darüber hinaus ist z.B. CInSb in etwa gleich CSi/5, wobei CInSb und CSi die Werte von C in InSb und Si sind. Daher ist die Leistung P also um einen zusätzlichen Faktor von 5 reduziert.
  • Die Erfindung ist nicht beschränkt auf die bisher beschriebenen Vorrichtungen. Zusätzlich zu MISFETs können andere Formen von Transistoren hergestellt werden, z.B. Verbindungs-FETs, Verarmungs-FETs, Anreicherungs-FETs und Heteroübergangs-Bipolartransistoren. Darüber hinaus kann ganz allgemein die beschriebene Heterostruktur in irgend einer Heterostrukturvorrichtung verwendet werden, wo Schwierigkeiten bei der Bildung von Kontakten eines p-Typ-Materials großer Bandlücke existieren.
  • In Figur 9 ist eine weitere Ausführungsform der Erfindung in Form eines allgemeinen mit 300 bezeichneten Bipolartransistors dargestellt. Der Transistor 300 hat einen allgemein plattenförmigen Aufbau und ist im Schnitt im Durchmesser durch die Symmetrieachse der Platte dargestellt, angedeutet durch die strichpunktierten Linien 302. Er hat einen n&spplus;- Emitter 304, eine p&supmin;-Basis 306 und einen n&spplus;-Kollektor 308. Ein ringförmiger Verdrängungskontakt 310 ist mit der Basis 306 verbunden, wobei der Kontakt eine untere &spplus;-Schicht 312 und eine obere p&spplus;-Schicht 314 umfaßt. Der Transistor 300 hat für die elektrische Vorspannung Elektroden 316, 318 und 320 für den Emitter 304, die Basis 306 und den Kollektor 308.
  • Der Transistor 300 besteht aus InSb und In0,9Al0,1Sb mit den oben beschriebenen Dotierungsstoffen und Konzentrationen; d.h. die Bereiche 304, 306, 308, 312 und 314 haben die gleichen Zusammensetzungen wie die Bereiche 118, 116, 118 (ein weiteres Mal), 114 und 112 in der Heterostruktur 100 in Figur 6.
  • Der Betrieb des Transistors 300 ist wie folgt. Die Vorspannungen werden an die Elektroden 316, 318 und 320 angelegt, um den Transistorbetrieb mit dem durch die Basiselektrode 318 gezogenen Basisstrom einzustellen. Minoritätsträger werden von der Basis 306 über die n&spplus;p&supmin;-Grenzflächen zwischen dem Emitter 316 und der Basis 306 und dem Kollektor 308 und der Basis 306 extrahiert, welche die Abgriffkontakte sind. Diese Träger können nicht ersetzt werden von dem p&spplus; &spplus;-Verdrängungskontakt in Form der Schichten 312 und 314. Die Konzentration der Minoritätsträger fällt daher in der Basis 306 und damit auch die der Majoritätsträger aufgrund der Ladungsneutralität. Dieses reduziert die Leitfähigkeit der Basis. Die Leitung durch die Basis 306 zwischen Emitter 304 und Kollektor 308 ist daher eine Funktion des Stroms infolge der Basisvorspannung zusätzlich zu den Vorspannungen über die Emitter/Basis- und Basis/Kollektor-Übergänge. Dies ermöglicht einen relativ hohen Dynamikbereich bezüglich des Verhältnisses der Kollektorströme zwischen den Zuständen "EIN" und "AUS" des Transistors. Der Transistor 300 eignet sich daher für digitale Schaltanwendungen.
  • Anders als bei dem MISFET 200 ist es wichtig, daß Trägerabgriff und -verdrängung im wesentlichen über die gesamte Basis 306 stattfindet, um gute Transistoreigenschaften zu erzielen. Dies folgt daraus, daß ein nicht abgegriffener Bereich zwischen Emitter und Kollektor wie ein Kurzschluß wirkt.
  • In Figur 10 ist eine weitere Bipolartransistor-Ausführungsform gemäß der Erfindung dargestellt und mit 400 bezeichnet. Sie ähnelt dem Transistor 300, und gleiche Merkmale sind gleich bezeichnet mit dem Präfix 400 anstelle von 300. Die folgende Beschreibung bezieht sich auf die Unterschiede. Im Vergleich zum Transistor 300 hat der Transistor 400 eine zusätzliche ringförmige Basiskontaktanordnung, bezeichnet mit dem Suffix "a" an den Elementen; diese Elemente sind ein Verdrängungskontakt 410a, dessen untere und obere Schicht 412a und 414a und ein Vorspannungsanschluß für die Basis 418a.
  • Der zusätzliche Basiskontakt 410a ist ein Wechselspannungssignaleingang und ist angeordnet zwischen einem Gleichstrombasiskontakt 410 und einem Emitter 404. Der Transistor 400 wird mit Gleichspannung wie beschrieben bei der vorigen Ausführungsform 300 unter Verwendung der Vorspannungselektroden 416, 418 und 420 vorgespannt. Ein Wechselspannungssignal wird dann angelegt an der Basissignalelektrode 418a, und dieses Signal moduliert den Transistorstrom mit nachfolgender Verstärkung. Der Transistor 400 hat den Vorteil, daß elektrisches Rauschen aufgrund des verhältnismäßig großen Basisvorspannungsstroms nicht auf dem viel kleineren Wechselspannungseingangssignal auftritt. Diese Ausführungsform ist daher geeignet für die analoge Verstärkung kleiner Signale.

Claims (16)

1. Halbleitervorrichtung mit erstem, zweitem und drittem Halbleiterbereich (118/202, 116/205, 118/204), die als Stromeingang, Stromsteuerung und Stromausgang in Reihe geschaltet sind und jeweils so ausgelegt sind, daß eine Vorspannung durch jeweilige Vorspannungsvorrichtungen (218, 216, 220) anlegbar ist,
dadurch gekennzeichnet, daß die Vorrichtung (200) einen Abgriffkontakt (124) zum Extrahieren von Minoritätsträgern aus dem zweiten Bereich (116/205) umfaßt und der zweite Bereich (116/205) niedrig dotiert ist und einen gemeinsamen Übergang mit einem vierten Halbleiterbereich (114) hat, der seinerseits einen gemeinsamen Übergang mit einem fünften Halbleiterbereich (112) hat, und der vierte Bereich (114):
(a) den gleichen Majoritätsträgertyp wie der fünfte Bereich (112) hat,
(b) durch den fünften Bereich (112) vorgespannt werden kann und dazu dient, als Verdrängungskontakt zu dienen, um Minoritätsträger von wenigstens Teilen des zweiten Bereichs (116) neben dem dritten Bereich (204) fernzuhalten und dadurch den intrinsischen Beitrag zum Strom, der den dritten Bereich (204) erreicht, zu reduzieren,
(c) eine Bandlücke hat, die ausreichend groß ist, um eine Potentialbarriere für den Minoritätsträgerstrom von dem fünften Bereich (112) in den zweiten Bereich (116) zu bilden,
(d) ausreichend hoch dotiert ist, um dem Potentialbarrierenhindernis für den Majoritätsträgerstrom vom zweiten Bereich (202) in den fünften Bereich (112) entgegenzuwirken, und
(e) weniger breit als die kritische Dicke für Versatzbildung aber ausreichend breit ist, um Tunneln von Minoritätsträgern vom fünften Bereich (112) in den zweiten Bereich (116) zu verhindern
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß es sich um einen Feldeffekttransistor (200) handelt, bei dem der erste, zweite und dritte Bereich jeweils Source, Gate und Drain (118/202, 116/205, 118/204) entspricht und der erste und dritte Bereich (118/202, 118/204) vom gleichen, anderen Majoritätsträgertyp als beim vierten und fünften Bereich (114, 112) ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß es sich um einen Anreicherungs-Feldeffekttransistor (200) handelt, bei dem der zweite Bereich (116, 205) vom gleichen Majoritätsträgertyp wie der vierte und fünfte Bereich (114, 112) ist.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Bereich (116) eine Schicht mit erster und zweiter Seite ist, die durch die Dicke der Schicht getrennt sind, der erste und dritte Bereich (118/202, 118/204) mit der ersten Seite des zweiten Bereichs (116) verbunden ist, der vierte Bereich (114) mit der zweiten Seite des zweiten Bereichs (116) verbunden ist und der fünfte Bereich (112) mit einer Seite des vierten Bereichs (114) verbunden ist, die entfernt von dem ersten, zweiten und dritten Bereich (118/202, 116/205, 118/204) ist.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der vierte Bereich (114) mit dem zweiten Bereich (116) über einen Bereich verbunden ist, der wenigstens so ausgedehnt ist und entsprechend angeordnet ist wie die Teile des zweiten Bereichs (116) neben und zwischen dem ersten und dritten Bereich (118/202, 118/204), wobei der vierte Bereich (114) so angeordnet ist, daß Minoritätsträgerverdrängung über den größten Teil oder den gesamten zweiten Bereich (116) gewährleistet ist.
6. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Bandlücke des vierten Bereichs wenigstens 3 kT/q Volt größer als die des zweiten Bereichs (116) oder fünften Bereichs (112) ist, wobei q die elektrische Ladung, k die Boltzmann-Konstante und T die Betriebstemperatur der Vorrichtung ist.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß:
(a) der erste und dritte Bereich (118/202, 118/204) aus InSb mit einer n-Typ-Dotierungskonzentration von wenigstens 2 x 10¹&sup7; Atomen/cm³ besteht,
(b) der zweite Bereich (116) aus InSb mit einer p-Typ- Dotierungskonzentration von weniger als 1 x 10¹&sup7; Atomen/cm³ besteht,
(c) der vierte Bereich (114) aus In1-xAlxSb mit einer p- Typ-Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³ besteht, wobei x ein Mischungsverhältnis im Bereich von 0,01 bis 0,7 angibt, und
(d) der fünfte Bereich (112) aus InSb mit einer p-Typ- Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³ besteht.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Bandlücke des vierten Bereichs wenigstens 5 kT/q Volt größer als die des zweiten Bereichs (116) oder des fünften Bereichs (112) ist, wobei q die elektrische Ladung, k die Boltzmann-Konstante und T die Betriebstemperatur der Vorrichtung ist.
9. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß sie aus einer Folge von Schichten besteht, die nacheinander auf einem gemeinsamen Substrat aufgebracht sind, wobei der fünfte Bereich (112) die erste Schicht auf dem Substrat ist, der vierte Bereich (114) eine zweite Schicht in Kontakt mit der fünften Schicht ist, der zweite Bereich (116) eine dritte Schicht in Kontakt mit der zweiten Schicht ist und der erste und dritte Bereich (118/202, 118/204) gebildet wird aus einer gemeinsamen vierten Schicht in Kontakt mit der dritten Schicht.
10. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie ein Bipolartransistor (300) ist, bei dem der erste, zweite und dritte Bereich (304, 306, 308) jeweils Emitter, Basis und Kollektor entspricht, wobei der erste und dritte Bereich (304, 308) vom gleichen, anderen Majoritätsträgertyp als der zweite, vierte und fünfte Bereich (306, 312, 314) ist, und der vierte Bereich (312) dazu dient, Minoritätsträgerverdrängung über in etwa den gesamten zweiten Bereich (306) sicherzustellen.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der zweite Bereich (306) eine Schicht mit erster und zweiter Seite ist, die durch die Schichtdicke voneinander getrennt sind, der erste und dritte Bereich (304, 308) jeweils mit der ersten und zweiten Seite des zweiten Bereichs (306) verbunden ist und der vierte Bereich (312) auf einer Seite mit der ersten Seite des zweiten Bereichs (306) und auf der anderen Seite mit dem fünften Bereich (314) verbunden ist.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß zum zweiten Bereich (406) eine weitere Vorspannungsvorrichtung (410a) gehört, die mit einem anderen Teil des zweiten Bereichs (406) verbunden ist, als mit welchem der vierte Bereich (412) verbunden ist, und die zusätzliche Vorspannungsvorrichtung (410a) Halbleiterbereiche (412a, 414a) gleicher Zusammensetzung wie die des vierten und fünften Bereichs (412, 414) einschließt.
13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die zusätzliche Vorspannungsvorrichtung (410a) und der vierte Bereich (412) ringförmig ist und beide um den ersten Bereich (404) herum angeordnet sind.
14. Vorrichtung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Bandlücke des vierten Bereichs wenigstens 3 kT/q Volt größer als die des zweiten Bereichs (116, 306, 416) oder des fünften Bereichs (112, 314, 414) ist, wobei q die elektrische Ladung, k die Boltzmann-Konstante und T die Betriebstemperatur der Vorrichtung ist.
15. Vorrichtung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß:
(a) der erste Bereich (304, 404) und der dritte Bereich (308, 408) aus InSb mit einer n-Typ-Dotierungskonzentration von wenigstens 2 x 10¹&sup7; Atomen/cm³ besteht,
(b) der zweite Bereich (306, 406) aus InSb mit einer p- Typ-Dotierungskonzentration von weniger als 1 x 10¹&sup7; Atomen/cm³ besteht, und
(c) der vierte Bereich (312, 412) aus In1-xAlxSb mit einer p-Typ-Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³ besteht, wobei x ein Mischungsverhältnis im Bereich von 0,01 bis 0,7 angibt, und
(d) der fünfte Bereich (312, 412) aus InSb mit einer p- Typ-Dotierungskonzentration von wenigstens 5 x 10¹&sup7; Atomen/cm³ besteht.
16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Bandlücke des vierten Bereichs wenigstens 5 kT/q Volt größer als die des zweiten Bereichs (116, 306, 416) oder des fünften Bereichs (112, 314, 414) ist, wobei q die elektrische Ladung, k die Boltzmann- Konstante und T die Betriebstemperatur der Vorrichtung ist.
DE69124399T 1991-01-08 1991-12-19 Halbleitervorrichtung Expired - Lifetime DE69124399T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB919100351A GB9100351D0 (en) 1991-01-08 1991-01-08 Semiconductor heterostructure device
PCT/GB1991/002270 WO1992012540A1 (en) 1991-01-08 1991-12-19 Semiconductor device

Publications (2)

Publication Number Publication Date
DE69124399D1 DE69124399D1 (de) 1997-03-06
DE69124399T2 true DE69124399T2 (de) 1997-05-28

Family

ID=10688111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69124399T Expired - Lifetime DE69124399T2 (de) 1991-01-08 1991-12-19 Halbleitervorrichtung

Country Status (8)

Country Link
US (1) US5382814A (de)
EP (1) EP0566591B1 (de)
JP (1) JP3058345B2 (de)
CA (1) CA2098919C (de)
DE (1) DE69124399T2 (de)
ES (1) ES2097312T3 (de)
GB (2) GB9100351D0 (de)
WO (1) WO1992012540A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9520324D0 (en) * 1995-10-05 1995-12-06 Secr Defence Improved auger suppressed device
USRE38582E1 (en) 1995-10-05 2004-09-14 Qinetiq Limited Semiconductor diode with suppression of auger generation processes
GB9524414D0 (en) * 1995-11-29 1996-01-31 Secr Defence Low resistance contact semiconductor device
GB2331841A (en) 1997-11-28 1999-06-02 Secr Defence Field effect transistor
JP2003533050A (ja) * 2000-05-10 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
GB2362506A (en) 2000-05-19 2001-11-21 Secr Defence Field effect transistor with an InSb quantum well and minority carrier extraction
GB0012925D0 (en) 2000-05-30 2000-07-19 Secr Defence Bipolar transistor
US6865407B2 (en) * 2002-07-11 2005-03-08 Optical Sensors, Inc. Calibration technique for non-invasive medical devices
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6917078B2 (en) * 2002-08-30 2005-07-12 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US8125003B2 (en) * 2003-07-02 2012-02-28 Micron Technology, Inc. High-performance one-transistor memory cell
US7145186B2 (en) * 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
EP2187432B1 (de) * 2008-11-13 2013-01-09 Epcos AG P-Feldeffekt-Transistor und Herstellungsverfahren
US8891573B2 (en) 2012-05-14 2014-11-18 Arizona Board Of Regents 6.1 angstrom III-V and II-VI semiconductor platform

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517180A (en) * 1978-07-24 1980-02-06 Handotai Kenkyu Shinkokai Light emitting diode display
US4926228A (en) * 1981-03-30 1990-05-15 Secretary Of State For Defence (G.B.) Photoconductive detector arranged for bias field concentration at the output bias contact
GB8417303D0 (en) * 1984-07-06 1984-08-08 Secr Defence Infra-red detector
GB8828348D0 (en) * 1988-12-05 1989-01-05 Secr Defence Photodetector

Also Published As

Publication number Publication date
DE69124399D1 (de) 1997-03-06
WO1992012540A1 (en) 1992-07-23
JPH06506563A (ja) 1994-07-21
GB9312549D0 (en) 1993-08-18
ES2097312T3 (es) 1997-04-01
GB9100351D0 (en) 1991-02-20
GB2266183B (en) 1994-12-07
EP0566591B1 (de) 1997-01-22
CA2098919C (en) 2001-10-30
EP0566591A1 (de) 1993-10-27
GB2266183A (en) 1993-10-20
US5382814A (en) 1995-01-17
JP3058345B2 (ja) 2000-07-04
CA2098919A1 (en) 1992-07-09

Similar Documents

Publication Publication Date Title
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69110080T2 (de) Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren.
DE1152763C2 (de) Halbleiterbauelement mit mindestens einem PN-UEbergang
DE3786363T2 (de) Halbleiteranordnungen mit hoher Beweglichkeit.
DE3788253T2 (de) Steuerbare Tunneldiode.
DE19857356B4 (de) Heteroübergangs-Bipolartransistor
DE69124399T2 (de) Halbleitervorrichtung
DE60131811T2 (de) Heteroübergangsbipolartransistor
DE2804568A1 (de) Schnelles, transistoraehnliches halbleiterbauelement
DE2913068A1 (de) Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE3887716T2 (de) Transistor.
DE3853026T2 (de) Transistor mit heissen Elektronen.
DE69938418T2 (de) Graben-gate-halbleiteranordnung
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE4026121B4 (de) Leitfähigkeitsmodulations-MOSFET
DE1811492A1 (de) Feldeffekttransistor
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
DE3783507T2 (de) Zusammengesetztes halbleiterbauelement.
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE60225790T2 (de) Halbleiterbauelement
DE2030917A1 (de) Halbleiteranordnung
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QINETIQ LTD., LONDON, GB