JP2003533050A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP2003533050A JP2003533050A JP2001582843A JP2001582843A JP2003533050A JP 2003533050 A JP2003533050 A JP 2003533050A JP 2001582843 A JP2001582843 A JP 2001582843A JP 2001582843 A JP2001582843 A JP 2001582843A JP 2003533050 A JP2003533050 A JP 2003533050A
- Authority
- JP
- Japan
- Prior art keywords
- source
- trench
- region
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 230000005669 field effect Effects 0.000 claims abstract description 42
- 210000000746 body region Anatomy 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 102100024522 Bladder cancer-associated protein Human genes 0.000 description 1
- 101150110835 Blcap gene Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101100493740 Oryza sativa subsp. japonica BC10 gene Proteins 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
本体領域(3a)によって分離されたソース領域(5)とドレイン領域(6)を含む一つあるいは複数の電界効果デバイス(FD)を備える半導体デバイスが開示される。好ましくはトレンチ(4)内に設けられるゲート構造(7a、7b)によって、ソース領域とドレイン領域の間の本体領域(3a)の一部分(3b)内の導電チャネルが制御される。このデバイスは、エンドウォールとサイドウォール(100aから100d)を持つ一つあるいは複数のメサ構造(100)を含む。本体領域(3a)は、メサ構造の少なくともサイドウォール(100cと100d)の間を延長し、これと出会う。ゲート構造(7a、7b)は、サイドウォールに沿ってこれらの間を延長し、こうして導電チャネル収容部分(3b)はサイドウォール(100cと100d)に沿ってこれらの間を延長する。ソースとドレイン領域(5、6)は、それぞれ、メサ構造の対応するエンドウォール(100aと100b)、および/あるいはこのサイドウォール(100cと100d)と出会う。これらメサ構造のウォールの所で、ソース電極(S)がソース領域(5)と接触し、ドレイン電極(D)がドレイン領域(6)と接触する。
Description
【0001】
本発明はゲート構造を持つ電界効果デバイスを備える半導体デバイスに関する
。
。
【0002】
より詳細には、本発明は、半導体本体が本体領域によって分離されたソースお
よびドレイン領域を含み、ソース電極がこのドレイン領域と接触し、ドレイン電
極がこのドレイン領域と接触し、さらに、本体領域のソース領域とドレイン領域
の間を延長する導電チャネル収容部分内の導電チャネルを制御するためのゲート
構造が設けられる電界効果デバイスを備える半導体本体を含む半導体デバイスに
関する。
よびドレイン領域を含み、ソース電極がこのドレイン領域と接触し、ドレイン電
極がこのドレイン領域と接触し、さらに、本体領域のソース領域とドレイン領域
の間を延長する導電チャネル収容部分内の導電チャネルを制御するためのゲート
構造が設けられる電界効果デバイスを備える半導体本体を含む半導体デバイスに
関する。
【0003】
米国特許番号US-A-4,835,584は、ソース、ゲート構造およびドレインが半導体
基板内のトレンチ内に形成される電界効果トランジスタを開示する。このトラン
ジスタにおいては、ゲート幅(ここで、当分野において周知のように、ゲート幅
はゲートによって制御される導電チャネルを流れる電流に対して垂直な寸法とし
て定義され、ゲート長は導電チャネルを流れる電流に対して水平な寸法として定
義される)はトレンチの深さによって決定され、トランジスタによって占有され
る表面積を増加させることなく、大幅に増加させることができる。こうすること
で、良好な導電チャネルアスペクト比を持つトランジスタを得ることが可能とな
り、こうして、低いオン抵抗(Rdson)、良好な電流ハンドリング能力および利
得を達成することが可能となる。ただし、トレンチ面積を一定として、(ゲート
幅を増加させるために)トレンチの深さを増加させると、アスペクト比が増加し
、ソースおよびドレイン電極を形成するための電極配線の堆積がより困難となり
、ソースおよびドレイン抵抗の増加を招きかねない。
基板内のトレンチ内に形成される電界効果トランジスタを開示する。このトラン
ジスタにおいては、ゲート幅(ここで、当分野において周知のように、ゲート幅
はゲートによって制御される導電チャネルを流れる電流に対して垂直な寸法とし
て定義され、ゲート長は導電チャネルを流れる電流に対して水平な寸法として定
義される)はトレンチの深さによって決定され、トランジスタによって占有され
る表面積を増加させることなく、大幅に増加させることができる。こうすること
で、良好な導電チャネルアスペクト比を持つトランジスタを得ることが可能とな
り、こうして、低いオン抵抗(Rdson)、良好な電流ハンドリング能力および利
得を達成することが可能となる。ただし、トレンチ面積を一定として、(ゲート
幅を増加させるために)トレンチの深さを増加させると、アスペクト比が増加し
、ソースおよびドレイン電極を形成するための電極配線の堆積がより困難となり
、ソースおよびドレイン抵抗の増加を招きかねない。
【0004】
本発明の一つの目的は上述の問題を克服するあるいは少なくとも軽減すること
ができる電界効果デバイスを備える半導体デバイスを提供することにある。
ができる電界効果デバイスを備える半導体デバイスを提供することにある。
【0005】
本発明による好ましい技術的特徴(technical features)がクレームにおいて
指摘されている。
指摘されている。
【0006】
一面によると、本発明は、半導体本体が本体領域によって分離されるソースと
ドレイン領域を含み、電界効果デバイスが(エンドウォール、サイドウォールお
よびボトムウォールを持つ)トレンチ内に本体領域のソースとドレイン領域の間
の導電チャネル収容部分内の導電チャネルを制御するためのゲート構造を持つ電
界効果デバイスを備える半導体本体を含む半導体デバイスを提供するが、この第
一の実施例によると、特徴として、この電界効果デバイスは、エンドおよびサイ
ドウォールを持つメサ構造として設けられ、ソースとドレイン領域はそれぞれこ
のメサ構造の対応するエンドウォールと出会い、ソース電極はソース領域と接触
し、ドレイン電極はドレイン領域と接触し、導電チャネル収容部分は、ソースと
ドレイン領域の間を延長し、さらに、一方のトレンチサイドウォールと、トレン
チのボトムウォールと、他方のトレンチサイドウォールに沿って延長する。
ドレイン領域を含み、電界効果デバイスが(エンドウォール、サイドウォールお
よびボトムウォールを持つ)トレンチ内に本体領域のソースとドレイン領域の間
の導電チャネル収容部分内の導電チャネルを制御するためのゲート構造を持つ電
界効果デバイスを備える半導体本体を含む半導体デバイスを提供するが、この第
一の実施例によると、特徴として、この電界効果デバイスは、エンドおよびサイ
ドウォールを持つメサ構造として設けられ、ソースとドレイン領域はそれぞれこ
のメサ構造の対応するエンドウォールと出会い、ソース電極はソース領域と接触
し、ドレイン電極はドレイン領域と接触し、導電チャネル収容部分は、ソースと
ドレイン領域の間を延長し、さらに、一方のトレンチサイドウォールと、トレン
チのボトムウォールと、他方のトレンチサイドウォールに沿って延長する。
【0007】
もう一面においては、本発明は、半導体本体が本体領域によって分離されるソ
ースとドレイン領域を含み、電界効果デバイスが本体領域のソースとドレイン領
域の間の導電チャネル収容部分内の導電チャネルを制御するためのゲート構造を
持つ電界効果デバイスを備える半導体本体を含む半導体デバイスを提供するが、
この第二の実施例によると、特徴として、この電界効果デバイスは、エンドおよ
びサイドウォールおよび上面を持つメサ構造として設けられ、ソースとドレイン
領域は、このメサ構造の対応するエンドウォールと出会い、このメサ構造の本体
領域を形成し、このメサ構造の上面とサイドウォールと出会う部分によって分離
され、ソース電極はソース領域と接触し、ドレイン電極はドレイン領域と接触す
る。ゲート構造は、本体領域の表面上を延長し、こうして、導電チャネル収容部
分は、一方のサイドウォールと、上面と、他方のサイドウォールに沿って延長す
る。
ースとドレイン領域を含み、電界効果デバイスが本体領域のソースとドレイン領
域の間の導電チャネル収容部分内の導電チャネルを制御するためのゲート構造を
持つ電界効果デバイスを備える半導体本体を含む半導体デバイスを提供するが、
この第二の実施例によると、特徴として、この電界効果デバイスは、エンドおよ
びサイドウォールおよび上面を持つメサ構造として設けられ、ソースとドレイン
領域は、このメサ構造の対応するエンドウォールと出会い、このメサ構造の本体
領域を形成し、このメサ構造の上面とサイドウォールと出会う部分によって分離
され、ソース電極はソース領域と接触し、ドレイン電極はドレイン領域と接触す
る。ゲート構造は、本体領域の表面上を延長し、こうして、導電チャネル収容部
分は、一方のサイドウォールと、上面と、他方のサイドウォールに沿って延長す
る。
【0008】
もう一面においては、本発明はメサ構造として形成される電界効果デバイスを
提供する。このメサ構造内にはトレンチが形成され、このトレンチの両端にはソ
ースとドレイン領域が設けられる。このトレンチ内には、さらに、ソースとドレ
イン領域の間の導電チャネルを制御するためのゲート構造、およびソースとドレ
イン領域のそれぞれこのメサ構造のエンドウォールおよび/あるいはサイドウォ
ールと出会う対応する部分と接触するソースとドレイン電極が設けられる。こう
してソースとドレイン電極はメサ構造のエンドウォールおよび/あるいはサイド
ウォールに沿って部分的に延長する。このメサ構造の長さ方向に沿って一連のソ
ースとドレイン領域を交互に配置することもできる。この場合は、各電界効果デ
バイスを並列に接続し、より高い電力の並列セルデバイスを得ることもできる。
この場合、このメサの外側の導電接続によって、それぞれ、これらソース領域が
並列に接続され、これらドレイン領域も並列に接続される。
提供する。このメサ構造内にはトレンチが形成され、このトレンチの両端にはソ
ースとドレイン領域が設けられる。このトレンチ内には、さらに、ソースとドレ
イン領域の間の導電チャネルを制御するためのゲート構造、およびソースとドレ
イン領域のそれぞれこのメサ構造のエンドウォールおよび/あるいはサイドウォ
ールと出会う対応する部分と接触するソースとドレイン電極が設けられる。こう
してソースとドレイン電極はメサ構造のエンドウォールおよび/あるいはサイド
ウォールに沿って部分的に延長する。このメサ構造の長さ方向に沿って一連のソ
ースとドレイン領域を交互に配置することもできる。この場合は、各電界効果デ
バイスを並列に接続し、より高い電力の並列セルデバイスを得ることもできる。
この場合、このメサの外側の導電接続によって、それぞれ、これらソース領域が
並列に接続され、これらドレイン領域も並列に接続される。
【0009】
こうして、電界効果デバイスをメサ構造として設け、ソースとドレイン電極が
ソース領域とドレイン領域のメサ構造のウォールの所に露出される部分と接触す
るようにすることで、このメサ構造を従来より深くし、同時にこれらソースとド
レイン領域への良好な接触を達成することが可能となる。こうすることで、ソー
スあるいはドレイン抵抗を不当に増加させることなく、ゲート幅を大幅に増加し
、結果として低いオン抵抗(Rdson)および良好な電流輸送能力と利得を達成す
ることが可能となる。さらに、トレンチ内にメサ構造のサイドウォールに対して
並列なサイドウォールを持つゲート構造を設けることでコンパクトなデバイス構
造を達成することもできる。
ソース領域とドレイン領域のメサ構造のウォールの所に露出される部分と接触す
るようにすることで、このメサ構造を従来より深くし、同時にこれらソースとド
レイン領域への良好な接触を達成することが可能となる。こうすることで、ソー
スあるいはドレイン抵抗を不当に増加させることなく、ゲート幅を大幅に増加し
、結果として低いオン抵抗(Rdson)および良好な電流輸送能力と利得を達成す
ることが可能となる。さらに、トレンチ内にメサ構造のサイドウォールに対して
並列なサイドウォールを持つゲート構造を設けることでコンパクトなデバイス構
造を達成することもできる。
【0010】
ゲート構造をメサ構造内のトレンチ内に設けることで、本発明によると、(ソ
ースとドレイン領域を備える)メサ構造のソースとドレイン電極によって接触さ
れるサイドウォールを、トレンチのサイドウォールよりも深く(こうしてゲート
によって制御される導電チャネルの深さより深く)することが容易に可能となる
。このトレンチとメサ構造の深さの関係により、導電チャネルからソースとドレ
イン領域およびこれらの電極への電力の流れをより一様にし、この結果として広
がり抵抗を低減することが可能となる。このため、この深さの関係を本発明と合
わせて採用した場合は、さらに低いオン抵抗(Rdson)を達成することが可能と
なる。
ースとドレイン領域を備える)メサ構造のソースとドレイン電極によって接触さ
れるサイドウォールを、トレンチのサイドウォールよりも深く(こうしてゲート
によって制御される導電チャネルの深さより深く)することが容易に可能となる
。このトレンチとメサ構造の深さの関係により、導電チャネルからソースとドレ
イン領域およびこれらの電極への電力の流れをより一様にし、この結果として広
がり抵抗を低減することが可能となる。このため、この深さの関係を本発明と合
わせて採用した場合は、さらに低いオン抵抗(Rdson)を達成することが可能と
なる。
【0011】
一つの半導体デバイス内に横に並べて配置された複数のメサ構造を設け、各メ
サ構造の電界効果デバイスを並列に接続することで、より高い電力の並列セルデ
バイスを得ることもできる。
サ構造の電界効果デバイスを並列に接続することで、より高い電力の並列セルデ
バイスを得ることもできる。
【0012】
以下では、本発明の実施例を付録の略図を参照しながら説明する。これら図面
は、あくまでも略図であり、明快さおよび便宜上、パーツの相対的な寸法および
割合が誇張されていたり、サイズが縮小されていたりすることに注意する。原則
として、同一の符号は、様々な実施例において、対応するあるいは類似の特徴/
部分(features)を示す。
は、あくまでも略図であり、明快さおよび便宜上、パーツの相対的な寸法および
割合が誇張されていたり、サイズが縮小されていたりすることに注意する。原則
として、同一の符号は、様々な実施例において、対応するあるいは類似の特徴/
部分(features)を示す。
【0013】
図1から3は本発明による半導体デバイスの一つの実施例1を示す。図1はこ
の半導体デバイスの平面図を示し、図2は側立面図を示し、図3は図1の線III-
IIIに沿っての断面図を示す。
の半導体デバイスの平面図を示し、図2は側立面図を示し、図3は図1の線III-
IIIに沿っての断面図を示す。
【0014】
半導体デバイス1は、少なくとも一つの電界効果デバイスFDを備える半導体本
体10を含む。このデバイスは絶縁ゲート型電界効果トランジスタ(つまり、MO
SFET)から成る。半導体本体10は、説明の実施例においては、p型不純物、典
型的には、ホウ素にて相対的に高濃度にドーピングされたシリコン基板から成る
基板2を含む。典型的には、このドーパント濃度は1×1019cm-3とされる。この
基板の厚さは250から750マイクロメータの範囲とされる。
体10を含む。このデバイスは絶縁ゲート型電界効果トランジスタ(つまり、MO
SFET)から成る。半導体本体10は、説明の実施例においては、p型不純物、典
型的には、ホウ素にて相対的に高濃度にドーピングされたシリコン基板から成る
基板2を含む。典型的には、このドーパント濃度は1×1019cm-3とされる。この
基板の厚さは250から750マイクロメータの範囲とされる。
【0015】
基板2の上には、p型不純物にて相対的に低濃度にてドーピングされたシリコ
ンエピタキシャル層3が設けられる。典型的にはこのドーパント濃度は1×1016c
m-3から2×1017cm-3とされ、エピタキシャル層の厚さは少なくとも0.6マイクロ
メートルとされる。エピタキシャル層3の上には内部に電界効果デバイスFDが形
成されるメサ構造100が設けられる。この実施例においては、このメサ構造は
、エンドウォール100aおよび100bと、サイドウォール100cおよび1
00dと上面100eを持つ直方体から成る。
ンエピタキシャル層3が設けられる。典型的にはこのドーパント濃度は1×1016c
m-3から2×1017cm-3とされ、エピタキシャル層の厚さは少なくとも0.6マイクロ
メートルとされる。エピタキシャル層3の上には内部に電界効果デバイスFDが形
成されるメサ構造100が設けられる。この実施例においては、このメサ構造は
、エンドウォール100aおよび100bと、サイドウォール100cおよび1
00dと上面100eを持つ直方体から成る。
【0016】
図1および3からわかるように、トレンチあるいは開口4が上面100eから
メサ構造100内へと延長する。この実施例においては、このトレンチも、エン
ドウォール4aおよび4bと、サイドウォール4cおよび4dとボトムウォール
あるいはボトム面4eを持つ直方体形から成る。図3に示すように、メサ構造1
00のサイドウォール100cと100dは、トレンチ4のサイドウォール4c
と4dよりも深くされる。
メサ構造100内へと延長する。この実施例においては、このトレンチも、エン
ドウォール4aおよび4bと、サイドウォール4cおよび4dとボトムウォール
あるいはボトム面4eを持つ直方体形から成る。図3に示すように、メサ構造1
00のサイドウォール100cと100dは、トレンチ4のサイドウォール4c
と4dよりも深くされる。
【0017】
メサ構造100の各端には、n型のソース領域5とドレイン領域6が設けられ
る。典型的には、ソース領域5とドレイン領域6は、1×1019cm-3なるドーパン
ト濃度と、0.3マイクロメートルなる厚さ(あるいは横方向の深さ)を持つ。ソ
ース領域5は、トレンチ4の、エンドウォール4aと、サイドウォール4cおよ
び4dの各々の一部と、エンドウォール4aに隣接するボトムウォール4eに沿
って延長する。ソース領域5は、メサ構造100の、エンドウォール100aと
、サイドウォール100cおよび100dの対応する部分と出会う。ドレイン領
域6も同様に、トレンチ4の、エンドウォール4bと、サイドウォール4cおよ
び4dの各々の一部と、エンドウォール4bに隣接するボトムウォール4eに沿
って延長し、メサ構造100の、エンドウォール100bと、サイドウォール1
00cおよび100dの対応する部分と出会う。ソース領域5およびドレイン領
域6がサイドウォール100cおよび100dと出会う所では、これらは、メサ
構造のこれらサイドウォールの全深さに渡って垂直に延長する。こうして、ソー
ス領域5とドレイン領域6の各々は、長方形の箱の底および3つのサイドウォー
ルに対応する形状を持つ。
る。典型的には、ソース領域5とドレイン領域6は、1×1019cm-3なるドーパン
ト濃度と、0.3マイクロメートルなる厚さ(あるいは横方向の深さ)を持つ。ソ
ース領域5は、トレンチ4の、エンドウォール4aと、サイドウォール4cおよ
び4dの各々の一部と、エンドウォール4aに隣接するボトムウォール4eに沿
って延長する。ソース領域5は、メサ構造100の、エンドウォール100aと
、サイドウォール100cおよび100dの対応する部分と出会う。ドレイン領
域6も同様に、トレンチ4の、エンドウォール4bと、サイドウォール4cおよ
び4dの各々の一部と、エンドウォール4bに隣接するボトムウォール4eに沿
って延長し、メサ構造100の、エンドウォール100bと、サイドウォール1
00cおよび100dの対応する部分と出会う。ソース領域5およびドレイン領
域6がサイドウォール100cおよび100dと出会う所では、これらは、メサ
構造のこれらサイドウォールの全深さに渡って垂直に延長する。こうして、ソー
ス領域5とドレイン領域6の各々は、長方形の箱の底および3つのサイドウォー
ルに対応する形状を持つ。
【0018】
ソース領域とドレイン領域の本体領域への短絡を避けるために、図2および図
3に示すように、典型的には、0.3マイクロメートルなる深さのn+型領域30S
と30Dがエピタキシャル層内にソース領域5とドレイン領域6の下側に設けら
れる。
3に示すように、典型的には、0.3マイクロメートルなる深さのn+型領域30S
と30Dがエピタキシャル層内にソース領域5とドレイン領域6の下側に設けら
れる。
【0019】
メサ構造100の、ソース領域5とドレイン領域6との間の部分3aは、エピ
タキシャル層3と類似のドーピング濃度のp型導電材から成り、この実施例にお
いては、これは、箱の、ボトムウォールの一部と、2つのサイドウォールの各々
を区画する形状を持つ。後に説明するように、この部分3aはエピタキシャル層
3によって形成することもできる。メサ構造のこの部分3aは、ソース領域5と
ドレイン領域6を分離するトランジスタ本体領域を形成する。
タキシャル層3と類似のドーピング濃度のp型導電材から成り、この実施例にお
いては、これは、箱の、ボトムウォールの一部と、2つのサイドウォールの各々
を区画する形状を持つ。後に説明するように、この部分3aはエピタキシャル層
3によって形成することもできる。メサ構造のこの部分3aは、ソース領域5と
ドレイン領域6を分離するトランジスタ本体領域を形成する。
【0020】
トレンチ4内には絶縁ゲート構造7a、7bが設けられる。この絶縁ゲート構
造は、トレンチの、ウォール4aから4eを覆うゲート誘電体層7a(半導体デ
バイスがシリコンデバイスから成る場合は通常は熱シリコン酸化膜層)と、この
実施例においては、トレンチ4を実質的に満たし、メサ構造100にトレンチを
満たす平坦な上面100eが与えるゲート導電領域7bから成る。この実施例に
おいては、ゲート導電領域7bはドープド多結晶シリコンから形成される。この
絶縁ゲート構造7a、7bは、ソース領域5とドレイン領域6の間と、一方のト
レンチサイドウォール4cと、トレンチボトムウォール4eと、他方のトレンチ
サイドウォール4dに沿って延長する導電チャネル収容部分3bを区画する。
造は、トレンチの、ウォール4aから4eを覆うゲート誘電体層7a(半導体デ
バイスがシリコンデバイスから成る場合は通常は熱シリコン酸化膜層)と、この
実施例においては、トレンチ4を実質的に満たし、メサ構造100にトレンチを
満たす平坦な上面100eが与えるゲート導電領域7bから成る。この実施例に
おいては、ゲート導電領域7bはドープド多結晶シリコンから形成される。この
絶縁ゲート構造7a、7bは、ソース領域5とドレイン領域6の間と、一方のト
レンチサイドウォール4cと、トレンチボトムウォール4eと、他方のトレンチ
サイドウォール4dに沿って延長する導電チャネル収容部分3bを区画する。
【0021】
図示するように、ソース領域5とドレイン領域6は、それぞれ、ゲート構造7
a、7bの対応する端70aと70bを包囲する。
a、7bの対応する端70aと70bを包囲する。
【0022】
図1から3に示すように、ソース電極Sとドレイン電極Dが、それぞれ、ソー
ス領域5とドレイン領域6とのオーム接点を形成するために設けられる。図3と
、図1において点線で示されるように、ゲート電極Gはゲート導電領域7bとオ
ーム接点を形成し、図3に示すように、バックゲート電極BGは基板2とオーム接
点を形成する。
ス領域5とドレイン領域6とのオーム接点を形成するために設けられる。図3と
、図1において点線で示されるように、ゲート電極Gはゲート導電領域7bとオ
ーム接点を形成し、図3に示すように、バックゲート電極BGは基板2とオーム接
点を形成する。
【0023】
電界効果デバイスが離散デバイスから成る場合は、当分野において周知のよう
に、これら電極S、DおよびGによって、他の離散デバイスへの電気的結合が達
成される。複数の電界効果デバイスを結合することで、半導体本体10内に、よ
り高い電力のマルチセルデバイス(higher power multi-cellular device)を形
成する実施例が後に図12から図14との関連で説明される。同一の半導体本体
内にこの電界効果デバイスと共に他の半導体デバイスを集積化することもでき、
この場合、これら電極にて同一の半導体本体内に集積化されるこれら他のデバイ
スへの電気的結合を与える導電トラックの部分が形成される。
に、これら電極S、DおよびGによって、他の離散デバイスへの電気的結合が達
成される。複数の電界効果デバイスを結合することで、半導体本体10内に、よ
り高い電力のマルチセルデバイス(higher power multi-cellular device)を形
成する実施例が後に図12から図14との関連で説明される。同一の半導体本体
内にこの電界効果デバイスと共に他の半導体デバイスを集積化することもでき、
この場合、これら電極にて同一の半導体本体内に集積化されるこれら他のデバイ
スへの電気的結合を与える導電トラックの部分が形成される。
【0024】
ソース電極Sとドレイン電極Dは、それぞれ、ソース領域5とドレイン領域6
の、メサ構造の表面の所に露出される全ての部分と接触する。こうして、図1に
示すように、ソース電極Sは、このメサ構造の、エンドウォール100aと、サ
イドウォール100cおよび100dの一部と、エンドウォール100aに隣接
するトップウォール(上面)100eに沿って延長する。同様に、ドレイン電極
Dは、このメサ構造の、エンドウォール100bと、サイドウォール100cお
よび100dの一部と、エンドウォール100bに隣接するトップウォール10
0eに沿って延長する。ソース電極とドレイン電極は、ソース領域5とドレイン
領域6の端の所あるいはこのちょうどこの内側の所で終端する。
の、メサ構造の表面の所に露出される全ての部分と接触する。こうして、図1に
示すように、ソース電極Sは、このメサ構造の、エンドウォール100aと、サ
イドウォール100cおよび100dの一部と、エンドウォール100aに隣接
するトップウォール(上面)100eに沿って延長する。同様に、ドレイン電極
Dは、このメサ構造の、エンドウォール100bと、サイドウォール100cお
よび100dの一部と、エンドウォール100bに隣接するトップウォール10
0eに沿って延長する。ソース電極とドレイン電極は、ソース領域5とドレイン
領域6の端の所あるいはこのちょうどこの内側の所で終端する。
【0025】
こうして、電界効果デバイスをメサ構造として設け、ソース電極Sとドレイン
電極Dがソース領域とドレイン領域のメサ構造のウォールの所に露出される部分
と接触するようにすることで、内部にゲート構造7aと7bが形成されるトレン
チ4を深くすることができ、同時にこれらソースおよびドレイン領域への良好な
接触を達成することが可能となる。こうすることで、ソースあるいはドレイン抵
抗を不当に増加させることなく、ゲート幅を大幅に増加し、結果として低いオン
抵抗(Rdson)および良好な電流輸送能力と利得を達成することが可能となる。
ソースおよびドレイン電極SおよびDから導電チャネルへの広がり抵抗は、ソー
ス電極Sとドレイン電極Dがそれぞれソース領域5とドレイン領域6にゲートト
レンチ4の深さより大きな深さ(ウォール100a〜100dの全深さ)に渡っ
て接触するようにすることで理想的な状態に低減される。
電極Dがソース領域とドレイン領域のメサ構造のウォールの所に露出される部分
と接触するようにすることで、内部にゲート構造7aと7bが形成されるトレン
チ4を深くすることができ、同時にこれらソースおよびドレイン領域への良好な
接触を達成することが可能となる。こうすることで、ソースあるいはドレイン抵
抗を不当に増加させることなく、ゲート幅を大幅に増加し、結果として低いオン
抵抗(Rdson)および良好な電流輸送能力と利得を達成することが可能となる。
ソースおよびドレイン電極SおよびDから導電チャネルへの広がり抵抗は、ソー
ス電極Sとドレイン電極Dがそれぞれソース領域5とドレイン領域6にゲートト
レンチ4の深さより大きな深さ(ウォール100a〜100dの全深さ)に渡っ
て接触するようにすることで理想的な状態に低減される。
【0026】
例えば、トレンチ4は、2.3マイクロメートル(μm)なる深さDP、2.3マイク
ロメートルなる幅Wおよび6マイクロメートルなる長さLを持つ。このようなデ
バイスの場合、図1から3の理想的なケースにおいては、オン抵抗Rdsonは、以
下によって与えられる: Rdsonは、Vds/[Jds*(2DP+W)]*W*Lによって与えられ、 ここで Jdsは単位長さ当たりの電流密度(A/μm)を表し、 Jdsは(με)/(tox * Lch)*[(Vg-Vt)Vd-Vd*Vd/2]によって与えられ、 ここで、μは移動度(例えば、ここではシリコンに対する800cm2/VS)を表し
、Vg、VdおよびVtは、それぞれ、ゲート、ドレインおよび閾値電圧を表し、tox
はゲート誘電体の厚さを表し、これは典型的には50nm(ナノメートル)とされる
。
ロメートルなる幅Wおよび6マイクロメートルなる長さLを持つ。このようなデ
バイスの場合、図1から3の理想的なケースにおいては、オン抵抗Rdsonは、以
下によって与えられる: Rdsonは、Vds/[Jds*(2DP+W)]*W*Lによって与えられ、 ここで Jdsは単位長さ当たりの電流密度(A/μm)を表し、 Jdsは(με)/(tox * Lch)*[(Vg-Vt)Vd-Vd*Vd/2]によって与えられ、 ここで、μは移動度(例えば、ここではシリコンに対する800cm2/VS)を表し
、Vg、VdおよびVtは、それぞれ、ゲート、ドレインおよび閾値電圧を表し、tox
はゲート誘電体の厚さを表し、これは典型的には50nm(ナノメートル)とされる
。
【0027】
Vg=5ボルト、Vt=1.5ボルトおよびVd=0.5ボルトとして場合、Jdsは6.5×10- 4
A/μmとなり、上に与えられたトレンチ寸法では、Rdsonは1.5ミリオームmm2と
なる。
なる。
【0028】
以下では、図1に示す半導体デバイスを製造する方法の一例を図4から7との
関連で説明する。
関連で説明する。
【0029】
図4は、基板2とエピタキシャル層3を含む半導体本体を、図1と類似の断面
図にて示す。半導体本体10の上面10aの上に、そこにトレンチ4が形成され
る領域の上に窓8aを持つマスク8が設けられる。マスク8は、例えば、シリコ
ン酸化膜のマスクとすることも、他の任意のハードマスクあるいは感光レジスト
マスクとすることもできる。
図にて示す。半導体本体10の上面10aの上に、そこにトレンチ4が形成され
る領域の上に窓8aを持つマスク8が設けられる。マスク8は、例えば、シリコ
ン酸化膜のマスクとすることも、他の任意のハードマスクあるいは感光レジスト
マスクとすることもできる。
【0030】
次にエピタキシャル層3が従来の異方性エッチング過程を用いてエッチングさ
れ、深さDP、幅Wおよび長さLを持つトレンチ4が形成される。
れ、深さDP、幅Wおよび長さLを持つトレンチ4が形成される。
【0031】
次に、本体領域3aにて分離されたソース領域5とドレイン領域6が設けられ
る。ソース領域5とドレイン領域6は、マスク8をそのままに残すことで本体領
域3aが必要とされる領域をマスキングし、ドーパントをトレンチ4のウォール
の露出された領域内に導入することで形成される。この結果として、ソースとド
レイン領域5と6が、エピタキシャル層3の、トレンチを区切るオーバドープド
領域によって形成され、本体領域3aが、エピタキシャル層3の、トレンチ4を
区切るドーピング過程においてマスクされた部分によって形成される。この技法
が用いられる場合は、ドーパントは、イオン、例えば、燐イオンを適当なエネル
ギーによって打込むかあるいはPOCIを用いて拡散することで導入される。もう一
つの可能性として、トレンチ4のウォールの上にソース領域5、ドレイン領域6
および本体領域3aを形成するために選択成長技法を用いることもできる。この
場合は、いったん選択堆積が遂行されたら所望のチャネル寸法が得られるように
トレンチのサイズを選択する必要がある。領域30は、ソースおよびドレイン領
域5および6からドーパントを外方拡散することで設けられる。
る。ソース領域5とドレイン領域6は、マスク8をそのままに残すことで本体領
域3aが必要とされる領域をマスキングし、ドーパントをトレンチ4のウォール
の露出された領域内に導入することで形成される。この結果として、ソースとド
レイン領域5と6が、エピタキシャル層3の、トレンチを区切るオーバドープド
領域によって形成され、本体領域3aが、エピタキシャル層3の、トレンチ4を
区切るドーピング過程においてマスクされた部分によって形成される。この技法
が用いられる場合は、ドーパントは、イオン、例えば、燐イオンを適当なエネル
ギーによって打込むかあるいはPOCIを用いて拡散することで導入される。もう一
つの可能性として、トレンチ4のウォールの上にソース領域5、ドレイン領域6
および本体領域3aを形成するために選択成長技法を用いることもできる。この
場合は、いったん選択堆積が遂行されたら所望のチャネル寸法が得られるように
トレンチのサイズを選択する必要がある。領域30は、ソースおよびドレイン領
域5および6からドーパントを外方拡散することで設けられる。
【0032】
ソース、ドレインおよび本体領域を形成した後に、熱酸化膜層を成長させるこ
とで、ゲート誘電体層7aが設けられる。次に、このゲート誘電体層7a上にド
ープド多結晶シリコンを堆積することで、図5に示すようなゲート導電領域7b
が形成される。
とで、ゲート誘電体層7aが設けられる。次に、このゲート誘電体層7a上にド
ープド多結晶シリコンを堆積することで、図5に示すようなゲート導電領域7b
が形成される。
【0033】
次に、図6に示すように、メサ構造100を形成する領域上にマスク20が設
けられ、従来の異方性エッチング技法を用いてメサ構造100が形成される。そ
の後のソースおよびドレイン電極配線(メタライゼーション)への良好なオーム
接触が達成できるように、メサ構造の露出された表面領域にドーパントを導入す
ることもできる。この段階において、図7に示すような構造が形成される。その
後、電極配線、例えば、アルミニウム、銅、チタン、チタン・タングステン、あ
るいは異なる金属層の組合せあるいは合金を堆積およびパターン化することで、
ソース電極S、ドレイン電極Dおよびゲート電極Gが設けられ、基板2の露出さ
れた表面上に電極配線を堆積することでバックゲート電極が設けられる。
けられ、従来の異方性エッチング技法を用いてメサ構造100が形成される。そ
の後のソースおよびドレイン電極配線(メタライゼーション)への良好なオーム
接触が達成できるように、メサ構造の露出された表面領域にドーパントを導入す
ることもできる。この段階において、図7に示すような構造が形成される。その
後、電極配線、例えば、アルミニウム、銅、チタン、チタン・タングステン、あ
るいは異なる金属層の組合せあるいは合金を堆積およびパターン化することで、
ソース電極S、ドレイン電極Dおよびゲート電極Gが設けられ、基板2の露出さ
れた表面上に電極配線を堆積することでバックゲート電極が設けられる。
【0034】
図8から10は本発明のもう一つの実施例による半導体デバイス1’を示す。
図8は略斜視図を示し、図9と10は、それぞれ、図8の線IX−IXおよびX-Xに
沿っての断面図を示す。
図8は略斜視図を示し、図9と10は、それぞれ、図8の線IX−IXおよびX-Xに
沿っての断面図を示す。
【0035】
半導体デバイス1’は、少なくとも一つの電界効果デバイスFDを備える半導体
本体10を含む。半導体本体10は、p型不純物、典型的には、ホソ素にて相対
的に高濃度にドープされた基板2(この実施例においてはシリコン基板)を含む
。このシリコン基板2の上にはp型不純物にて相対的に低濃度にドーピングされ
たシリコンエピタキシャル層3が設けられる。これらドーパント濃度およびエピ
タキシャル層の厚さは上述の実施例と同様である。エピタキシャル層3の上には
、この実施例においても、エンドウォール100aと100b、サイドウォール
100cと100d、および上面100eを持つメサ構造が設けられる。
本体10を含む。半導体本体10は、p型不純物、典型的には、ホソ素にて相対
的に高濃度にドープされた基板2(この実施例においてはシリコン基板)を含む
。このシリコン基板2の上にはp型不純物にて相対的に低濃度にドーピングされ
たシリコンエピタキシャル層3が設けられる。これらドーパント濃度およびエピ
タキシャル層の厚さは上述の実施例と同様である。エピタキシャル層3の上には
、この実施例においても、エンドウォール100aと100b、サイドウォール
100cと100d、および上面100eを持つメサ構造が設けられる。
【0036】
この実施例においても、メサ構造100の各端にソース領域5とドレイン領域
6が設けられる。これらソースとドレイン領域5と6は、上述の実施例と同様の
ドーパント濃度および厚さあるいは深さを持つ。ソース領域5は、上述の実施例
と同様に、一方のエンドウォール100aと、サイドウォール100cおよび1
00dの各々の一部と出会う。ドレイン領域6も、上述の実施例と同様に、一方
のエンドウォール100bと、サイドウォール100cおよび100dの各々の
一部と出会う。
6が設けられる。これらソースとドレイン領域5と6は、上述の実施例と同様の
ドーパント濃度および厚さあるいは深さを持つ。ソース領域5は、上述の実施例
と同様に、一方のエンドウォール100aと、サイドウォール100cおよび1
00dの各々の一部と出会う。ドレイン領域6も、上述の実施例と同様に、一方
のエンドウォール100bと、サイドウォール100cおよび100dの各々の
一部と出会う。
【0037】
メサ構造100の、ソース領域5とドレイン領域6との間の部分3aは、エピ
タキシャル層3と類似のドーピング濃度のp型導電材から成り、ソース領域とド
レイン領域の間で、トップウォール(上面)100eと、サイドウォール100
cおよび100dの一部と出会う。メサ構造のこの部分3aは、ソース領域5と
ドレイン領域6を分離する本体領域を形成する。
タキシャル層3と類似のドーピング濃度のp型導電材から成り、ソース領域とド
レイン領域の間で、トップウォール(上面)100eと、サイドウォール100
cおよび100dの一部と出会う。メサ構造のこの部分3aは、ソース領域5と
ドレイン領域6を分離する本体領域を形成する。
【0038】
絶縁ゲート構造7a、7bが、本体領域3aの、メサ構造のサイドウォール1
00cと100dおよびトップウォール100eと出会う部分の上を延長する。
この絶縁ゲート構造は、ゲート誘電体層7a(半導体デバイスがシリコンデバイ
スの場合は通常は熱シリコン酸化膜層)とゲート導電領域7bから成る。この実
施例においては、ゲート導電領域7bはドープド多結晶シリコンから形成される
。この絶縁ゲート構造7a、7bは、ソース領域5とドレイン領域6の間と、メ
サ構造の、一方のサイドウォール100cと、トップウォール100eと、他方
のサイドウォール100dに沿って延長する導電チャネル収容部分を形成する。
00cと100dおよびトップウォール100eと出会う部分の上を延長する。
この絶縁ゲート構造は、ゲート誘電体層7a(半導体デバイスがシリコンデバイ
スの場合は通常は熱シリコン酸化膜層)とゲート導電領域7bから成る。この実
施例においては、ゲート導電領域7bはドープド多結晶シリコンから形成される
。この絶縁ゲート構造7a、7bは、ソース領域5とドレイン領域6の間と、メ
サ構造の、一方のサイドウォール100cと、トップウォール100eと、他方
のサイドウォール100dに沿って延長する導電チャネル収容部分を形成する。
【0039】
次に、図8から10に示すように、ソース電極Sとドレイン電極Dが、それぞ
れ、メサ構造100の全深さに渡ってソース領域5とドレイン領域6とのオーム
接点を形成するように設けられる。ゲート電極Gはゲート導電領域7bとオーム
接点を形成し、図示しないが、バックゲート電極が設けられ、基板2とのオーム
接点が形成される。
れ、メサ構造100の全深さに渡ってソース領域5とドレイン領域6とのオーム
接点を形成するように設けられる。ゲート電極Gはゲート導電領域7bとオーム
接点を形成し、図示しないが、バックゲート電極が設けられ、基板2とのオーム
接点が形成される。
【0040】
電界効果デバイスが離散デバイスから成る場合は、当分野において周知のよう
に、これら電極S、DおよびGによって他の離散デバイスへの電気的結合が達成
される。同一の半導体本体内にこの電界効果デバイスと共に他の半導体デバイス
が集積化される場合は、これら電極によって同一の半導体本体内に集積化された
これら他のデバイスへの電気的結合を与える導電トラックの部分が形成される。
に、これら電極S、DおよびGによって他の離散デバイスへの電気的結合が達成
される。同一の半導体本体内にこの電界効果デバイスと共に他の半導体デバイス
が集積化される場合は、これら電極によって同一の半導体本体内に集積化された
これら他のデバイスへの電気的結合を与える導電トラックの部分が形成される。
【0041】
ソース電極Sとドレイン電極Dは、それぞれ、図示するように、各エンドウォ
ール100aと100bの全体に渡ってのみ延長するようにすることも、サイド
ウォール100cおよび100d上へも延長するようにすることもできる。これ
らソース電極とドレイン電極は、エピタキシャル層3と接触しないように、メサ
構造のボタムの少し上で終端される。別のやり方として、上述のように、ソース
電極Sとドレイン電極Dが本体領域と短絡することを回避するために、ソース領
域5とドレイン領域6の下に、対応するn+型領域30を、例えば、ソース領域5
とドレイン領域6からの不純物あるいはドーパントの外方拡散によって形成する
こともできる。
ール100aと100bの全体に渡ってのみ延長するようにすることも、サイド
ウォール100cおよび100d上へも延長するようにすることもできる。これ
らソース電極とドレイン電極は、エピタキシャル層3と接触しないように、メサ
構造のボタムの少し上で終端される。別のやり方として、上述のように、ソース
電極Sとドレイン電極Dが本体領域と短絡することを回避するために、ソース領
域5とドレイン領域6の下に、対応するn+型領域30を、例えば、ソース領域5
とドレイン領域6からの不純物あるいはドーパントの外方拡散によって形成する
こともできる。
【0042】
ゲート構造を形成した後に、ソース電極Sとドレイン電極Dを形成する前の時
点で、図9に示すように、n+型領域30をソースおよびドレイン領域の真下の領
域を越えて延長させるためにn型不純物を打込むこともできる。こうすることで
、図8に示すように、ソース電極Sとドレイン電極D、並びにゲート電極Gをメ
サ構造100から層3の周囲の部分の上へと延長させることが可能となり、導電
トラックによる同一の半導体本体の内部あるいは上に形成された他のデバイスへ
の接続が容易となる。図1から3の実施例の場合も類似の手段を講じることがで
きる。ソースと本体との間の短絡が要求されるときは、n+型領域30をソース電
極Sの下においてp+型領域30と置換することもできる。
点で、図9に示すように、n+型領域30をソースおよびドレイン領域の真下の領
域を越えて延長させるためにn型不純物を打込むこともできる。こうすることで
、図8に示すように、ソース電極Sとドレイン電極D、並びにゲート電極Gをメ
サ構造100から層3の周囲の部分の上へと延長させることが可能となり、導電
トラックによる同一の半導体本体の内部あるいは上に形成された他のデバイスへ
の接続が容易となる。図1から3の実施例の場合も類似の手段を講じることがで
きる。ソースと本体との間の短絡が要求されるときは、n+型領域30をソース電
極Sの下においてp+型領域30と置換することもできる。
【0043】
図11は、図8から10に示すデバイス1’の修正バージョンの図9に類似す
る断面図を示す。このデバイス1''は、図8から10に示すデバイスと、高電圧
デバイスを得るために本体領域3aとドレイン領域6との間にドレインドリフト
領域6aが設けられる点が異なる。このようなドレインドリフト領域は、図1か
ら7に示すデバイス1内にも設けることができる。
る断面図を示す。このデバイス1''は、図8から10に示すデバイスと、高電圧
デバイスを得るために本体領域3aとドレイン領域6との間にドレインドリフト
領域6aが設けられる点が異なる。このようなドレインドリフト領域は、図1か
ら7に示すデバイス1内にも設けることができる。
【0044】
図8から11に示すデバイス1’およびデバイス1''は従来の半導体製造技術
を用いて製造することができる。
を用いて製造することができる。
【0045】
電界効果デバイスをメサ構造として設け、ソース電極Sとドレイン電極Dがこ
のメサ構造のウォールと接触するようにすることで、メサ構造を従来より高くす
ることが可能となると同時に、ソース領域およびドレイン領域への良好な接触を
達成することが可能となる。こうすることで、ゲート幅を大幅に増加することが
可能となり、これによって低いオン抵抗(Rdson)および良好な電流輸送能力と
利得を、ソースあるいはドレイン抵抗を不当に増加させることなく、達成するこ
とが可能となる。例えば、このメサ構造は、2.3マイクロメートル(μm)なる高
さ、2.3マイクロメートルなる幅Wおよび6マイクロメートルなる長さLを持つ。
のメサ構造のウォールと接触するようにすることで、メサ構造を従来より高くす
ることが可能となると同時に、ソース領域およびドレイン領域への良好な接触を
達成することが可能となる。こうすることで、ゲート幅を大幅に増加することが
可能となり、これによって低いオン抵抗(Rdson)および良好な電流輸送能力と
利得を、ソースあるいはドレイン抵抗を不当に増加させることなく、達成するこ
とが可能となる。例えば、このメサ構造は、2.3マイクロメートル(μm)なる高
さ、2.3マイクロメートルなる幅Wおよび6マイクロメートルなる長さLを持つ。
【0046】
図12は、メサ構造100がストライプから成る実施例を示す。このメサスト
ライプの長さ方向に沿って一連のソース領域5とドレイン領域6が交互に設けら
れ、これによって個別の電界効果デバイスFDが形成される。各電界効果デバイス
FDを並列に接続することで、各デバイスFDがセルを構成するより高い電力のセル
デバイスが得られる。こうして、これらソース領域5は、ソース電極Sの延長お
よび/あるいは領域30Sの延長によっておよび/あるいは追加の接続トラック
あるいはワイヤ103Sによって並列に接続され、これらドレイン領域6は、ド
レイン電極Dの延長および/あるいは領域30Dの延長によっておよび/あるい
は追加の接続トラックあるいはワイヤ103Dによって並列に接続され、これら
ゲート7はゲート電極Gの延長によっておよび/あるいは追加の接続トラックあ
るいはワイヤ103Gによって並列に接続される。図12のメサストライプ10
0内にはたった3つのこのような並列デバイスFDしか示されてないが、ただし、
電力デバイスが数十あるいは数百のこのようなデバイスFDを含むことも考えられ
る。
ライプの長さ方向に沿って一連のソース領域5とドレイン領域6が交互に設けら
れ、これによって個別の電界効果デバイスFDが形成される。各電界効果デバイス
FDを並列に接続することで、各デバイスFDがセルを構成するより高い電力のセル
デバイスが得られる。こうして、これらソース領域5は、ソース電極Sの延長お
よび/あるいは領域30Sの延長によっておよび/あるいは追加の接続トラック
あるいはワイヤ103Sによって並列に接続され、これらドレイン領域6は、ド
レイン電極Dの延長および/あるいは領域30Dの延長によっておよび/あるい
は追加の接続トラックあるいはワイヤ103Dによって並列に接続され、これら
ゲート7はゲート電極Gの延長によっておよび/あるいは追加の接続トラックあ
るいはワイヤ103Gによって並列に接続される。図12のメサストライプ10
0内にはたった3つのこのような並列デバイスFDしか示されてないが、ただし、
電力デバイスが数十あるいは数百のこのようなデバイスFDを含むことも考えられ
る。
【0047】
半導体デバイス全体は横に並べて配置された複数のメサ構造(例えば、図12
のメサストライプ100)を含む。異なるメサストライプ100の電界効果デバ
イスFDは、各デバイスFDが一つのセルを構成するより高い電力のセル型デバイス
を形成するために並列に接続することもできる。図13と14は、2つのこのよ
うなメサ構造100を示す。ただし、電力デバイスは、実際には、例えば、基板
2上に横に並べて配置された何十ものメサストライプ100を含む。異なるメサ
ストライプ100のソース領域5は、ソース電極Sの延長および/あるいは領域
30Sの延長によっておよび/あるいは追加の接続トラックあるいはワイヤ10
3Sによって並列に接続され、これらドレイン領域6も、同様に、ドレイン電極
Dの延長および/あるいは領域30Dの延長によっておよび/あるいは追加の接
続トラックあるいはワイヤ103Dによって並列に接続され、これらゲート7は
、ゲート電極Gの延長によっておよび/あるいは追加の接続トラックあるいはワ
イヤ103Gによって並列に接続される。図14は、図10のゲートのサイドウ
ォールへの延長と類似の、ゲート電極Gのサイドウォール100cおよび100
d上のゲート誘電体7aの延長上への延長を示す。ただし、図8から10のデバ
イスとは異なり、図13と14のデバイスは、加えて、メサ構造100内のトレ
ンチ4内にも自身のゲート構造を持つ。ゲートのサイドウォールへの延長を得る
ためにゲート電極Gを用いる代わりに、導電部分7b(例えば、ドープド多結晶
シリコン)のエリアをサイドウォール100cおよび100d上のゲート誘電体
7a上に延長させることもできる。
のメサストライプ100)を含む。異なるメサストライプ100の電界効果デバ
イスFDは、各デバイスFDが一つのセルを構成するより高い電力のセル型デバイス
を形成するために並列に接続することもできる。図13と14は、2つのこのよ
うなメサ構造100を示す。ただし、電力デバイスは、実際には、例えば、基板
2上に横に並べて配置された何十ものメサストライプ100を含む。異なるメサ
ストライプ100のソース領域5は、ソース電極Sの延長および/あるいは領域
30Sの延長によっておよび/あるいは追加の接続トラックあるいはワイヤ10
3Sによって並列に接続され、これらドレイン領域6も、同様に、ドレイン電極
Dの延長および/あるいは領域30Dの延長によっておよび/あるいは追加の接
続トラックあるいはワイヤ103Dによって並列に接続され、これらゲート7は
、ゲート電極Gの延長によっておよび/あるいは追加の接続トラックあるいはワ
イヤ103Gによって並列に接続される。図14は、図10のゲートのサイドウ
ォールへの延長と類似の、ゲート電極Gのサイドウォール100cおよび100
d上のゲート誘電体7aの延長上への延長を示す。ただし、図8から10のデバ
イスとは異なり、図13と14のデバイスは、加えて、メサ構造100内のトレ
ンチ4内にも自身のゲート構造を持つ。ゲートのサイドウォールへの延長を得る
ためにゲート電極Gを用いる代わりに、導電部分7b(例えば、ドープド多結晶
シリコン)のエリアをサイドウォール100cおよび100d上のゲート誘電体
7a上に延長させることもできる。
【0048】
図12から14のトレンチ内にゲートが設けられるデバイスにおいては、(ソ
ース領域5とドレイン領域6を備える)メサ構造の、ソース電極Sとドレイン電
極Dにて(それらの深さ全体に渡って)接触されるサイドウォール100cおよ
び100dを、ゲートトレンチのサイドウォール4cおよび4dよりも深くする
こと(およびこうしてゲートによって制御される導電チャネルの深さよりも深く
すること)ができる。このため、図1から3のデバイスと同様に、導電チャネル
からソースおよびドレイン領域および電極へのより一様な電気の流れを達成する
ことができ、このため広がり抵抗を低減することができる。ただし、多重メサス
トライプ100内のトレンチ4をメサストライプ100のサイドウォール100
cおよび100dと同一の深さに形成し、メサストライプ間の間隔をゲートトレ
ンチ4の幅と同一にすることもできる。この場合は、メサストライプ100間の
スペースはゲートトレンチ4と同様に絶縁ゲート構造7aと7bにて満たすこと
もできる。
ース領域5とドレイン領域6を備える)メサ構造の、ソース電極Sとドレイン電
極Dにて(それらの深さ全体に渡って)接触されるサイドウォール100cおよ
び100dを、ゲートトレンチのサイドウォール4cおよび4dよりも深くする
こと(およびこうしてゲートによって制御される導電チャネルの深さよりも深く
すること)ができる。このため、図1から3のデバイスと同様に、導電チャネル
からソースおよびドレイン領域および電極へのより一様な電気の流れを達成する
ことができ、このため広がり抵抗を低減することができる。ただし、多重メサス
トライプ100内のトレンチ4をメサストライプ100のサイドウォール100
cおよび100dと同一の深さに形成し、メサストライプ間の間隔をゲートトレ
ンチ4の幅と同一にすることもできる。この場合は、メサストライプ100間の
スペースはゲートトレンチ4と同様に絶縁ゲート構造7aと7bにて満たすこと
もできる。
【0049】
図12から14のトレンチ内にゲートが設けられる実施例内の各デバイスは、
自身の絶縁ゲート構造7aおよび7bに対して自身の別個のトレンチ4を持つよ
うにすることもできる。ただし、単一のトレンチ4を図12のメサストライプ内
の一連のソース領域5およびドレイン領域6を通じて延長させ、この単一のトレ
ンチ4内に単一の共通のゲート構造7aおよび7bを設けることもできる。この
場合は、ゲート構造7aおよび7bは、この単一のトレンチ4の各端の所と、こ
の単一のトレンチ4に沿って所定の間隔にて存在する一連の位置の所とでソース
領域5とドレイン領域6にて包囲される。
自身の絶縁ゲート構造7aおよび7bに対して自身の別個のトレンチ4を持つよ
うにすることもできる。ただし、単一のトレンチ4を図12のメサストライプ内
の一連のソース領域5およびドレイン領域6を通じて延長させ、この単一のトレ
ンチ4内に単一の共通のゲート構造7aおよび7bを設けることもできる。この
場合は、ゲート構造7aおよび7bは、この単一のトレンチ4の各端の所と、こ
の単一のトレンチ4に沿って所定の間隔にて存在する一連の位置の所とでソース
領域5とドレイン領域6にて包囲される。
【0050】
図1から3および図12から14との関連で説明した実施例においては、メサ
構造100とゲートトレンチ4は同一の形状を持つが、ただし、これは必須では
ない。
構造100とゲートトレンチ4は同一の形状を持つが、ただし、これは必須では
ない。
【0051】
メサ構造100および/あるいはトレンチ4は長方形以外の形状を持つことも
でき、例えば、台形、三角形、あるいは楕円とすることもできる。
でき、例えば、台形、三角形、あるいは楕円とすることもできる。
【0052】
勿論、本発明は、上で与えられた導電型が逆転されるようなところに適用する
こともできる。さらに、シリコン以外の半導体材、例えば、ゲルマニウムやガリ
ウムシリコン合金を用いることもできる。
こともできる。さらに、シリコン以外の半導体材、例えば、ゲルマニウムやガリ
ウムシリコン合金を用いることもできる。
【0053】
さらに、上に説明の電界効果トランジスタは、通常はオフのエンハンスメント
型デバイスであるが、ただし、本発明は、通常はオフのデプレッション型デバイ
スに適用することもでき、この場合は、本体領域3aの、少なくともチャネル収
容部分を区画する部分は、ソースおよびドレイン領域5および6と同一の導電型
とされる。本発明は、さらに、MESFET並びに絶縁ゲート型電界効果デバイスに適
用することもできる。加えて、この電界効果デバイスは、例えば、ドレイン領域
がソース領域と反対の導電型の絶縁ゲート型バイポーラトランジスタとすること
もできる。本発明は、さらに、ショットキーソース領域を持つデバイスに適用す
ることもできる。
型デバイスであるが、ただし、本発明は、通常はオフのデプレッション型デバイ
スに適用することもでき、この場合は、本体領域3aの、少なくともチャネル収
容部分を区画する部分は、ソースおよびドレイン領域5および6と同一の導電型
とされる。本発明は、さらに、MESFET並びに絶縁ゲート型電界効果デバイスに適
用することもできる。加えて、この電界効果デバイスは、例えば、ドレイン領域
がソース領域と反対の導電型の絶縁ゲート型バイポーラトランジスタとすること
もできる。本発明は、さらに、ショットキーソース領域を持つデバイスに適用す
ることもできる。
【0054】
上に説明の実施例においては、メサ構造がその上に設けられるp型エピタキシ
ャル層3によって良好な降伏電圧が達成されるが、さらにこの層3の上にメサ構
造から離れる方向に金属層を設けることで、この層3を用いてバックゲート接続
を達成することもできる。
ャル層3によって良好な降伏電圧が達成されるが、さらにこの層3の上にメサ構
造から離れる方向に金属層を設けることで、この層3を用いてバックゲート接続
を達成することもできる。
【0055】
上の説明においては、メサ構造100はp型半導体基板2上に設けられたが、
ただし、この基板をn導電型とすることもできる。さらに、メサ構造100を絶
縁基板上に設けることでSOI(semiconductor on insulator)構造を得ることも
できるが、この場合は、バックゲート接続は電界効果デバイスあるいはユニット
セルの実際の構造から離れるように形成される。
ただし、この基板をn導電型とすることもできる。さらに、メサ構造100を絶
縁基板上に設けることでSOI(semiconductor on insulator)構造を得ることも
できるが、この場合は、バックゲート接続は電界効果デバイスあるいはユニット
セルの実際の構造から離れるように形成される。
【0056】
図1から3および図12から14のトレンチ内にゲートを設ける実施例におい
ては、ゲート構造7a、7bはトレンチ4の一端から他端へと延びるが、これは
必ずしも必須ではない。図1では、トレンチ4内の様々なエリア内のゲート誘電
体層7aの厚さは一様として示されるが、ただし、ゲート構造7a、7bがソー
ス領域5とドレイン領域6にて区切られている場合、ゲートとソースおよびゲー
トとドレイン間のキャパシタンスを低減するために、ゲート誘電体構造7aの厚
さをより厚くするとも(および/あるいはさらに異なる誘電体材を用いることも
)できる。こうして、ゲート誘電体層7aに対して、この異なる構造を、(i)
図1から3および12から4の実施例におけるトレンチ4の両端において採用す
ることも、(ii)図12から14の実施例における単一トレンチ4に沿って所定
の間隔にて存在する一連のソース/ドレイン位置において採用することもできる
。ただし、このトレンチ内ゲート構造7aおよび7bは、必ずしもソースおよび
ドレイン領域にて包囲される必要はない。上に説明の各実施例において唯一要求
されるのは、導電ゲート領域7bがチャネル領域を覆うことのみである。さらに
、説明のトレンチ内にゲートが設けられる実施例では、導電ゲート領域7bは実
質的にトレンチを満たし、これによって長所として平坦な表面が得られるが、た
だし、幾つかの実施例においては、導電ゲート領域7bがトレンチをほぼ完全に
満たすことは要求されず、代わりにUS-A-4,835,584において開示されるように、
トレンチの輪郭に沿ったこれより薄い層とすることもできる。
ては、ゲート構造7a、7bはトレンチ4の一端から他端へと延びるが、これは
必ずしも必須ではない。図1では、トレンチ4内の様々なエリア内のゲート誘電
体層7aの厚さは一様として示されるが、ただし、ゲート構造7a、7bがソー
ス領域5とドレイン領域6にて区切られている場合、ゲートとソースおよびゲー
トとドレイン間のキャパシタンスを低減するために、ゲート誘電体構造7aの厚
さをより厚くするとも(および/あるいはさらに異なる誘電体材を用いることも
)できる。こうして、ゲート誘電体層7aに対して、この異なる構造を、(i)
図1から3および12から4の実施例におけるトレンチ4の両端において採用す
ることも、(ii)図12から14の実施例における単一トレンチ4に沿って所定
の間隔にて存在する一連のソース/ドレイン位置において採用することもできる
。ただし、このトレンチ内ゲート構造7aおよび7bは、必ずしもソースおよび
ドレイン領域にて包囲される必要はない。上に説明の各実施例において唯一要求
されるのは、導電ゲート領域7bがチャネル領域を覆うことのみである。さらに
、説明のトレンチ内にゲートが設けられる実施例では、導電ゲート領域7bは実
質的にトレンチを満たし、これによって長所として平坦な表面が得られるが、た
だし、幾つかの実施例においては、導電ゲート領域7bがトレンチをほぼ完全に
満たすことは要求されず、代わりにUS-A-4,835,584において開示されるように、
トレンチの輪郭に沿ったこれより薄い層とすることもできる。
【0057】
この明細書を読むことで、様々な変更および修正が当業者においては明らかに
なるものと思われる。これら変更および修正にはこれらの同等物および半導体デ
バイスの設計、製造および使用において周知の、およびここに説明した様々な特
徴(features)の代わりとしてあるいはこれらに加えて用いることが考えられる
他の様々な特徴が含まれる。この明細書においては、クレームは特徴の特定の組
合せを指摘する形式にて構成されているが、本発明の開示の範囲には、明確にあ
るいは暗黙的にここに開示される任意の新規の特徴あるいは様々な特徴の任意の
新規の組合せあるいはこれらの任意の一般化が、それが任意のクレームにおいて
ここで請求されているのと同一の発明に関する否かに関係なく、あるいはそれが
本発明によって達成されるのと同一の任意のあるいは全ての技術的課題を緩和す
るか否かに関係なく、包含されるものである。出願人は、本出願のあるいはこれ
から派生する任意のさらなる出願の手続追行(prosecution)の際に、これらの
任意の特徴および/あるいはこれら特徴の任意の組合せに関する新たなクレーム
が構成することがあり得ることをここに予告するものである。
なるものと思われる。これら変更および修正にはこれらの同等物および半導体デ
バイスの設計、製造および使用において周知の、およびここに説明した様々な特
徴(features)の代わりとしてあるいはこれらに加えて用いることが考えられる
他の様々な特徴が含まれる。この明細書においては、クレームは特徴の特定の組
合せを指摘する形式にて構成されているが、本発明の開示の範囲には、明確にあ
るいは暗黙的にここに開示される任意の新規の特徴あるいは様々な特徴の任意の
新規の組合せあるいはこれらの任意の一般化が、それが任意のクレームにおいて
ここで請求されているのと同一の発明に関する否かに関係なく、あるいはそれが
本発明によって達成されるのと同一の任意のあるいは全ての技術的課題を緩和す
るか否かに関係なく、包含されるものである。出願人は、本出願のあるいはこれ
から派生する任意のさらなる出願の手続追行(prosecution)の際に、これらの
任意の特徴および/あるいはこれら特徴の任意の組合せに関する新たなクレーム
が構成することがあり得ることをここに予告するものである。
【図1】
本発明による半導体デバイスの一つの実施例の略平面図を示す。
【図2】
図1に示す半導体デバイスの部分断面側面図を示す。
【図3】
図1の線III-IIIに沿っての断面図を示す。
【図4】
図1に示す半導体デバイスを製造する方法の一つの実施例の際の様々な段階に
おける図1の線IV-IVの方向に沿っての断面図を示す。
おける図1の線IV-IVの方向に沿っての断面図を示す。
【図5】
図1に示す半導体デバイスを製造する方法の一つの実施例の際の様々な段階に
おける図1の線IV-IVの方向に沿っての断面図を示す。
おける図1の線IV-IVの方向に沿っての断面図を示す。
【図6】
図1に示す半導体デバイスを製造する方法の一つの実施例の際の様々な段階に
おける図1の線IV-IVの方向に沿っての断面図を示す。
おける図1の線IV-IVの方向に沿っての断面図を示す。
【図7】
図1に示す半導体デバイスを製造する方法の一つの実施例の際の様々な段階に
おける図1の線IV-IVの方向に沿っての断面図を示す。
おける図1の線IV-IVの方向に沿っての断面図を示す。
【図8】
本発明による半導体デバイスのもう一つの実施例の略斜視図を示す。
【図9】
図8のIX-IXに沿っての断面図を示す。
【図10】
図8のX-Xに沿っての断面図を示す。
【図11】
図8に示す半導体デバイスの修正バージョンの図9に類似する断面図を示す。
【図12】
図2に示された構造に類似するが、ただし、メサ構造内に複数の電界効果デバ
イスを備える本発明による半導体デバイスの一つの実施例の部分側面図を示す。
イスを備える本発明による半導体デバイスの一つの実施例の部分側面図を示す。
【図13】
図3に示された構造に類似するが、ただし、横に並べられた複数のメサ構造を
含む本発明による半導体デバイスの一つの実施例の断面図を示す。
含む本発明による半導体デバイスの一つの実施例の断面図を示す。
【図14】
図13の半導体デバイスのメサ構造のチャネルエリアに沿っての並列断面図を
示す。
示す。
1 半導体デバイス
2 基板
3 エピタキシャル層
3a 本体領域
3b 導電チャネル収容部分
4 トレンチ
4a トレンチのエンドウォール
4b トレンチのエンドウォール
4c トレンチのサイドウォール
4d トレンチのサイドウォール
5 ソース領域
6 ドレイン領域
7a ゲート構造
7b ゲート構造
8 マスク
10 半導体本体
100a メサ構造のエンドウォール
100b メサ構造のエンドウォール
100c メサ構造のサイドウォール
100d メサ構造のサイドウォール
S ソース電極
D ドレイン電極
G ゲート電極
BG バックゲート電極
FD 電界効果デバイス
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,CY,
DE,DK,ES,FI,FR,GB,GR,IE,I
T,LU,MC,NL,PT,SE,TR),JP
(72)発明者 アーウィン、エイ.ヒエツェン
オランダ国5656、アーアー、アインドーフ
ェン、プロフ.ホルストラーン、6
Fターム(参考) 4M104 BB01 CC01 CC05 FF01 FF04
FF26 GG09
5F140 AA10 AA30 AA39 AC02 AC18
AC22 AC36 BA01 BA03 BB05
BB06 BC06 BC08 BC10 BC12
BC15 BD15 BD18 BE03 BE07
BF01 BF04 BF35 BF43 BF46
BF53 BG27 BG36 BG45 BH03
BH05 BH07 BH08 BH09 BH10
BJ05 BJ06 BJ07 BJ25 BJ26
BJ30 BK13 BK15 BK29
【要約の続き】
接触し、ドレイン電極(D)がドレイン領域(6)と接
触する。
Claims (15)
- 【請求項1】 電界効果デバイスを備える半導体本体を含む半導体デバイスであって、前記半
導体本体が本体領域によって分離されたソースおよびドレイン領域を含み、前記
電界効果デバイスが本体領域のソースとドレイン領域の間の導電チャネル収容部
分内の導電チャネルを制御するためのゲート構造を持ち、前記電界効果デバイス
がエンドウォールとサイドウォールを持つメサ構造を備え、前記ソース領域とド
レイン領域がそれぞれこのメサ構造の対応するエンドウォールとサイドウォール
の一部と出会い、ソース電極とドレイン電極がそれぞれこのメサ構造のサイドウ
ォールの所でソース領域とドレイン領域に接触し、前記本体領域がこのメサ構造
のサイドウォールの間を延長してこのサイドウォールと出会い、前記ゲート構造
が前記サイドウォールに沿ってこれらの間を延長し、こうして、前記導電チャネ
ル収容部分が前記サイドウォールに沿ってこれらの間を延長することを特徴とす
る半導体デバイス。 - 【請求項2】 前記ゲート構造が前記メサ構造内のトレンチ内に設けられることを特徴とする
請求項1記載の半導体デバイス。 - 【請求項3】 メサ構造として形成される電界効果デバイスを含む半導体デバイスであって、
このメサ構造がメサ構造内に形成されるトレンチの両端にソースとドレイン領域
を含み、この半導体デバイスがさらに、ソースとドレイン領域の間の導電チャネ
ルを制御するために前記トレンチ内にトレンチのボトムとサイドウォールに接触
するように設けられたゲート電極、およびソースとドレイン電極を含み、これら
ソースとドレイン電極がそれぞれ前記メサ構造のサイドウォールの上を少なくと
も部分的に延長し、ソースとドレイン領域の前記メサ構造のサイドウォールと出
会う部分と接触することを特徴とする半導体デバイス。 - 【請求項4】 前記ゲート構造が前記トレンチ内にそれぞれソースとドレイン領域によって包
囲される第一と第二のエンド領域を含むことを特徴とする請求項2あるいは3記
載の半導体デバイス。 - 【請求項5】 前記トレンチが前記サイドウォールによって接続された第一と第二のエンドウ
ォールを持ち、前記トレンチの両端にそれぞれソースとドレイン領域が設けられ
、前記ソース領域が前記第一のトレンチエンドウォールに隣接する一方のトレン
チサイドウォールの一部と、前記第一のトレンチエンドウォールと、前記第一の
トレンチエンドウォールに隣接する他方のトレンチサイドウォールの一部に沿っ
て延長し、前記ドレイン領域が前記第二のトレンチエンドウォールに隣接する一
方のトレンチサイドウォールの一部と、前記第二のトレンチエンドウォールと、
前記第二のトレンチエンドウォールに隣接する他方のトレンチサイドウォールの
一部に沿って延長することを特徴とする請求項2あるいは3記載の半導体デバイ
ス。 - 【請求項6】 前記ゲート構造が一方のトレンチエンドウォールから他方へと延長することを
特徴とする請求項2から5のいずれかに記載の半導体デバイス。 - 【請求項7】 前記ゲート構造が前記トレンチを実質的に満たす導電ゲート領域を持つことを
特徴とする請求項2から6のいずれかに記載の半導体デバイス。 - 【請求項8】 前記ソースとドレイン電極が前記メサ構造のウォールとゲート構造が内部に設
けられるトレンチのウォールより深い深さに渡って接触することを特徴とする請
求項2から7のいずれかに記載の半導体デバイス。 - 【請求項9】 前記ソースとドレイン電極が前記メサ構造のウォールの深さ全体に渡ってそれ
ぞれ前記ソースとドレイン領域に接触することを特徴とする請求項1から8のい
ずれかに記載の半導体デバイス。 - 【請求項10】 前記メサ構造の長さ方向に沿って個別の電界効果デバイスを形成する一連のソ
ースとドレイン領域が交互に設けられ、これら電界効果デバイスを並列に接続す
ることでより高い電力のデバイスが得られることを特徴とする請求項1から9の
いずれかに記載の半導体デバイス。 - 【請求項11】 さらに横に配列された複数のメサ構造を含み、これら各メサ構造の電界効果デ
バイスを並列に接続することでより高い電力のデバイスが得られることを特徴と
する請求項1から10のいずれかに記載の半導体デバイス。 - 【請求項12】 前記ゲート構造が前記メサ構造の上面とサイドウォール上を延長することを特
徴とする請求項1から11のいずれかに記載の半導体デバイス。 - 【請求項13】 前記ゲート構造並びに前記ソースとドレイン電極が前記メサ構造から前記メサ
構造を支持する支持領域上へと延長することを特徴とする請求項8記載の半導体
デバイス。 - 【請求項14】 前記ソースとドレイン電極が、それぞれ、前記ソース領域とドレイン領域の、
前記メサ構造の露出された表面エリアの部分を形成する表面に沿って延長するこ
とを特徴とする請求項1から13のいずれかに記載の半導体デバイス。 - 【請求項15】 前記ゲート構造が絶縁ゲート構造を備えることを特徴とする請求項1から14
のいずれかに記載の半導体デバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0011160A GB0011160D0 (en) | 2000-05-10 | 2000-05-10 | A semiconductor device |
GB0011160.9 | 2000-05-10 | ||
GB0012285A GB0012285D0 (en) | 2000-05-10 | 2000-05-22 | A semiconductor device |
GB0012285.3 | 2000-05-22 | ||
PCT/EP2001/004459 WO2001086726A1 (en) | 2000-05-10 | 2001-04-19 | A semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003533050A true JP2003533050A (ja) | 2003-11-05 |
Family
ID=26244235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001582843A Pending JP2003533050A (ja) | 2000-05-10 | 2001-04-19 | 半導体デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US6515348B2 (ja) |
EP (1) | EP1292989A1 (ja) |
JP (1) | JP2003533050A (ja) |
WO (1) | WO2001086726A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503893A (ja) * | 2005-08-03 | 2009-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フィン型電界効果トランジスタ |
JP2011061196A (ja) * | 2009-09-01 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 蓄積型finfet、回路、及びその製造方法 |
JP2012501545A (ja) * | 2008-08-28 | 2012-01-19 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 3次元マルチゲートmosfetの製造に有用であるバルクシリコンウェハー製品 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6818952B2 (en) * | 2002-10-01 | 2004-11-16 | International Business Machines Corporation | Damascene gate multi-mesa MOSFET |
GB0314392D0 (en) * | 2003-06-20 | 2003-07-23 | Koninkl Philips Electronics Nv | Trench mos structure |
KR100568858B1 (ko) | 2003-07-24 | 2006-04-10 | 삼성전자주식회사 | 수직 이중 채널을 갖는 soi 트랜지스터의 제조 방법 및그에 따른 구조 |
TWI251342B (en) * | 2003-07-24 | 2006-03-11 | Samsung Electronics Co Ltd | Vertical double-channel silicon-on-insulator transistor and method of manufacturing the same |
US7285466B2 (en) * | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
US7098105B2 (en) * | 2004-05-26 | 2006-08-29 | Micron Technology, Inc. | Methods for forming semiconductor structures |
DE102004029435B4 (de) * | 2004-06-18 | 2017-02-16 | Infineon Technologies Ag | Feldplattentrenchtransistor |
US7442976B2 (en) | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
US20060071270A1 (en) | 2004-09-29 | 2006-04-06 | Shibib Muhammed A | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US8624320B2 (en) * | 2010-08-02 | 2014-01-07 | Advanced Micro Devices, Inc. | Process for forming fins for a FinFET device |
US20120306005A1 (en) * | 2011-06-04 | 2012-12-06 | Kimihiro Satoh | Trough channel transistor and methods for making the same |
US9006811B2 (en) * | 2012-12-03 | 2015-04-14 | Infineon Technologies Austria Ag | Semiconductor device including a fin and a drain extension region and manufacturing method |
US9269711B2 (en) * | 2013-07-01 | 2016-02-23 | Infineon Technologies Austria Ag | Semiconductor device |
US9748341B2 (en) * | 2013-07-02 | 2017-08-29 | General Electric Company | Metal-oxide-semiconductor (MOS) devices with increased channel periphery |
US9209248B2 (en) * | 2013-08-07 | 2015-12-08 | Infineon Technologies Dresden Gmbh | Power transistor |
US9601578B2 (en) * | 2014-10-10 | 2017-03-21 | Globalfoundries Inc. | Non-planar vertical dual source drift metal-oxide semiconductor (VDSMOS) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4336549A (en) * | 1978-02-21 | 1982-06-22 | Hughes Aircraft Company | Schottky-barrier gate gallium arsenide field effect devices |
JPS6191964A (ja) * | 1984-10-12 | 1986-05-10 | Nec Ic Microcomput Syst Ltd | Mos電界効果トランジスタ |
US5072276A (en) * | 1986-10-08 | 1991-12-10 | Texas Instruments Incorporated | Elevated CMOS |
US4835584A (en) | 1986-11-27 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trench transistor |
JPS63148682A (ja) * | 1986-12-12 | 1988-06-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
US5115289A (en) * | 1988-11-21 | 1992-05-19 | Hitachi, Ltd. | Semiconductor device and semiconductor memory device |
GB9100351D0 (en) * | 1991-01-08 | 1991-02-20 | Secr Defence | Semiconductor heterostructure device |
US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
US5391506A (en) * | 1992-01-31 | 1995-02-21 | Kawasaki Steel Corporation | Manufacturing method for semiconductor devices with source/drain formed in substrate projection. |
JPH065856A (ja) * | 1992-06-19 | 1994-01-14 | Kawasaki Steel Corp | 半導体装置 |
US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
US5385853A (en) * | 1992-12-02 | 1995-01-31 | International Business Machines Corporation | Method of fabricating a metal oxide semiconductor heterojunction field effect transistor (MOSHFET) |
TW328650B (en) * | 1996-08-27 | 1998-03-21 | United Microelectronics Corp | The MOS device and its manufacturing method |
US5932911A (en) * | 1996-12-13 | 1999-08-03 | Advanced Micro Devices, Inc. | Bar field effect transistor |
US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
US6242775B1 (en) * | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
-
2001
- 2001-04-19 WO PCT/EP2001/004459 patent/WO2001086726A1/en not_active Application Discontinuation
- 2001-04-19 JP JP2001582843A patent/JP2003533050A/ja active Pending
- 2001-04-19 EP EP01943265A patent/EP1292989A1/en not_active Withdrawn
- 2001-05-08 US US09/851,441 patent/US6515348B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503893A (ja) * | 2005-08-03 | 2009-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フィン型電界効果トランジスタ |
JP2012501545A (ja) * | 2008-08-28 | 2012-01-19 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 3次元マルチゲートmosfetの製造に有用であるバルクシリコンウェハー製品 |
JP2011061196A (ja) * | 2009-09-01 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 蓄積型finfet、回路、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2001086726A1 (en) | 2001-11-15 |
EP1292989A1 (en) | 2003-03-19 |
US6515348B2 (en) | 2003-02-04 |
US20010040273A1 (en) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003533050A (ja) | 半導体デバイス | |
US8222693B2 (en) | Trench-gate transistors and their manufacture | |
US6825105B2 (en) | Manufacture of semiconductor devices with Schottky barriers | |
US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
US7456470B2 (en) | Top drain fet with integrated body short | |
CN102856182B (zh) | 制造绝缘栅极半导体装置的方法及结构 | |
US6297534B1 (en) | Power semiconductor device | |
US4914058A (en) | Grooved DMOS process with varying gate dielectric thickness | |
JP4005019B2 (ja) | パワー半導体デバイス | |
US6835993B2 (en) | Bidirectional shallow trench superjunction device with resurf region | |
US6600194B2 (en) | Field-effect semiconductor devices | |
US7332398B2 (en) | Manufacture of trench-gate semiconductor devices | |
US6921699B2 (en) | Method for manufacturing a semiconductor device with a trench termination | |
US11538933B2 (en) | Schottky diode integrated into superjunction power MOSFETs | |
JP2005510881A (ja) | オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
KR19990037698A (ko) | 트랜지스터 및 그 형성 방법 | |
JP2000156503A (ja) | Mosゲートデバイスおよびその製造プロセス | |
JP2005510881A5 (ja) | ||
JP2000252468A (ja) | 埋め込みゲートを有するmosゲート装置およびその製造方法 | |
JP2004538648A (ja) | トレンチゲート電極を有するmisデバイス及びその製造方法 | |
KR20080103539A (ko) | 자기-바이어스 전극을 포함하는 수평형 전력 디바이스 | |
KR20040078149A (ko) | 셀룰러 절연 게이트 전계 효과 트랜지스터 장치 및 그제조 방법 | |
CN106057893A (zh) | 半导体器件、集成电路以及用于制造半导体器件的方法 | |
EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
KR101035842B1 (ko) | 수직 mos 전력 트랜지스터 |