DE69110080T2 - Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren. - Google Patents

Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren.

Info

Publication number
DE69110080T2
DE69110080T2 DE69110080T DE69110080T DE69110080T2 DE 69110080 T2 DE69110080 T2 DE 69110080T2 DE 69110080 T DE69110080 T DE 69110080T DE 69110080 T DE69110080 T DE 69110080T DE 69110080 T2 DE69110080 T2 DE 69110080T2
Authority
DE
Germany
Prior art keywords
semiconductor
metal
barrier
polycrystalline
barrier material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69110080T
Other languages
English (en)
Other versions
DE69110080D1 (de
Inventor
Alan Willis Kleinsasser
Jerry Macpherson Woodall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69110080D1 publication Critical patent/DE69110080D1/de
Application granted granted Critical
Publication of DE69110080T2 publication Critical patent/DE69110080T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/14Schottky barrier contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/142Semiconductor-metal-semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterübergangsbauelementen und spezieller auf ein Verfahren zum Herstellen eines Metall-Isolator-Metall-Übergangs mit Barrierenhöhen, die durch die Zusammensetzung der Isolatorschicht einstellbar sind.
  • Die hier aufgeführten Referenzen werden zitiert, da sie technische Gebiete wie Tunneln, Ferminiveaus, Barrieren und Techniken für eine Veränderung ihrer Höhen sowie Metall-Halbleiter-Metall- Übergänge erörtern.
  • Die Referenzen sind als technischer Hintergrund zitiert und beziehen sich nicht auf Ferminiveau-Pinning an Metall-polykristallin-Metall-Grenzschichten und an Korngrenzen zur Steuerung der Höhe und Form von Barrieren.
  • Das am 25. September 1986 für Mead erteilte US-Patent 3 056 073 mit dem Titel SOLID-STATE ELECTRON DEVICES beschreibt eine Tunneldiodenstruktur, bei der zwei Metallplatten mit einem angelegten elektrischen Feld durch eine isolierende Schicht und Elektronen als eine Metallplatten-Tunnelbarriere dazwischen getrennt sind, die aus Silicium, Germanium oder einer Legierung derselben besteht und bevorzugt auf den unteren supraleitenden Elektroden durch chemische Gasphasenabscheidung aufgebracht wird. Die Barrierenhöhe des Übergangs wird durch Präzisionsdotierung des Halbleitermaterials exakt gesteuert.
  • Das am 3. Juni 1969 für Yamashita et al. erteilte US-Patent 3 448 350 mit dem Titel SEMICONDUCTOR COMPRISING PLURAL DEEP- LEVEL-FORMING IMPURITIES beschreibt ein Halbleiterbauelement, das einen Körper aus Halbleitermaterial beinhaltet, z.B. aus einer III-V-Verbindung oder aus mit Fremdatomen, die wenigstens zwei tiefliegende Niveaus bilden, dotiertem Si oder Ge. Es sind wenigstens zwei Elektroden an dem Halbleiterkörper vorgesehen. Der Körper kann zusätzliche, in demselben gebildete Bereiche mit p-, n-, p&spplus;- und n&spplus;-Leitfähigkeit aufweisen.
  • Das am 14. November 1972 für Renard et al. erteilte US-Patent 3 702 956 mit dem Titel JOSEPHSON JUNCTIONS bezieht sich auf einen Übergang vom Josephson-Typ, der durch eine Schicht aus Halbleitermaterial gebildet wird, die zwischen zwei Supraleiter eingefügt ist. Die Supraleiter sind so gewählt, daß das Ferminiveau dieser Supraleiter an der Stelle des Kontaktes mit dem Halbleitermaterial außerhalb der verbotenen Energielücke von dem Halbleiter liegt. Übergänge gemäß der Erfindung können bei Anwendungen mit hochfrequenten Strömen verwendet werden, wenn eine Gleichspannung angelegt wird.
  • Das am 2. September 1980 für Kroger erteilte US-Patent 4 220 959 mit dem Titel JOSEPHSON TUNNEL JUNCTION WITH POLYCRYSTALLINE SILICON, GERMANIUM OR SILICON-GERMANIUM ALLOY TUNNELING BARRIER beschreibt eine Struktur, bei der ein Josephson-Tunnelübergangsbauelement mit supraleitenden Niobnitrid-Elektroden eine polykristalline Halbleitertunnelbarriere dazwischen beinhaltet, die aus Silicium, Germanium oder einer Legierung derselben besteht, die bevorzugt auf den unteren supraleitenden Elektroden durch chemische Gasphasenabscheidung aufgebracht wird. Die Barrierenhöhe des Übergangs wird durch Präzisionsdotierung des Halbleitermaterials exakt gesteuert.
  • Das am 1. Februar 1983 für Esaki et al. erteilte US-Patent 4 371 884 mit dem Titel INAS-GASB TUNNELDIODE offenbart eine Tunneldiode, die aus einem Anreicherungsgebiet aus p-leitendem GaSb und einem Anreicherungsgebiet aus n-leitendem InAs besteht, die durch eine dünne Schicht aus einer aus InGaSbAs bestehenden quaternären Verbindung getrennt sind. Eine derartige Diodenstruktur wandelt die Grenzschicht zwischen den zwei Anreicherungsgebieten aus p-leitendem und n-leitendem Material von einem normalerweise ohmschen Übergang in einen Tunnelübergang um. Eine derartige Tunneldiode erfordert keine starke Dotierung, wie sie normalerweise für eine Tunneldiode erforderlich ist.
  • Das am 15. Mai 1984 für Board erteilte US-Patent 4 449 140 mit dem Titel SEMICONDUCTOR BARRIER SWITCHING DEVICES offenbart Halbleiterbarrierenschaltelemente mit zwei und drei Anschlüssen, bei denen ein Halbleiterübergang oder eine Schottkybarriere verwendet wird, um Ladungsträger in Richtung einer Barriere zu injizieren, die durch eine schmale Schicht mit dem gleichen Dotierstofftyp gebildet ist. Im nichtleitenden Zustand verhindert die Barriere ein Leiten, wenn jedoch eine angelegte Vorspannung erhöht wird, beginnt die Barriere es zu ermöglichen, daß Ladungsträger des entgegengesetzten Typs sie durchqueren, was die zuerst erwähnten Ladungsträger freisetzt und eine Reduzierung der Barrierenhöhe bewirkt. Diese Wirkung wird mit zunehmender Vorspannung regenerativ und nach Durchqueren eines Gebiets mit negativem Widerstand gelangt das Bauelement in seinen leitenden Zustand. Wenn der dritte Anschluß vorhanden ist, wird das Bauelement dadurch leitend gemacht, daß sein dritter Anschluß vorgespannt wird, um zu bewirken, daß Ladungsträger des zuerst erwähnten Typs in das Barrierengebiet injiziert werden, zum Beispiel durch eine an den dritten Anschluß angrenzende Diffusion.
  • Das am 25. Dezember 1984 für Kroger erteilte US-Patent 4 490 733 mit dem Titel JOSEPHSON DEVICE WITH TUNNELING BARRIER HAVING LOW DENSITY OF LOCALIZED STATES AND ENHANCED FIGURES OF MERIT beschreibt ein supraleitendes Tunnelübergangsbauelement mit supraleitenden Elektroden, das eine nicht homogene Barrierenschicht aus amorphem, halbleitendem Material mit einer reduzierten Dichte von lokalisierten Zuständen im zentralen Bereich der Barriere besitzt, um Leckströme zu minimieren, was zu verbesserten Strom- Spannungs-Charakteristika führt, die einem idealen Tunnelübergangsbauelement nahekommen. Bei einer bevorzugten Ausführungsform sind die supraleitenden Elektroden aus Niob mit einer dreischichtigen Barriere verbunden, wobei angrenzend an die Elektroden reines Silicium und im Kern hydrogenisiertes amorphes Silicium verwendet werden.
  • Das am 9. August 1988 für Ito erteilte US-Patent 4 763 176 mit dem Titel METAL-SEMICONDUCTOR-METAL SCHOTTKY PHOTODIODE beschreibt eine Metall-Halbleiter-Metall-Photodiode, die eine Halbleiterschicht sowie eine kathodische Elektrode und eine anodische Elektrode beinhaltet, die auf der Halbleiterschicht gebildet sind und aus solchen gegenseitig verschiedenen Elektrodenmaterialien bestehen, daß die kathodische Elektrode von einem Leitungsband aus eine Schottkybarrierenhöhe Φbn aufweist, die der Beziehung Φbn > Eg/2 genügt, und die anodische Elektrode von einem Valenzband aus eine Schottkybarrierenhöhe Φbp aufweist, die der Beziehung Φbp > Eg/2 genügt, wobei Eg die Energiebandlücke bezeichnet.
  • IBM Technical Disclosure Bulletin, Bd. 16, Nr. 2, Juli 1973, Seite 615 beschreibt eine Schottkybarrierendiode, bei der das Niveau des darin eingebauten Siliciums einen Einfluß auf die Barrierenhöhen hat.
  • IBM Technical Disclosure Bulletin, Bd. 18, Nr. 2, Juli 1975, Seite 544 beschreibt ein Dünnschichtbauelement mit erhöhter Effizienz, das aus einem kostengünstigen Substrat aus Aluminium, Wolfram, Stahl, Glas und dergleichen besteht. Oben auf dem Substrat befindet sich ein dünner Film aus einem Halbleiter, wie GaP, ZnS, GaN, Al1-xGaxP und dergleichen. Diese "Halbleiterzwischenschicht" sollte eine relativ gute Gitterkonstantenanpassung an Silicium haben.
  • Oben auf der Halbleiterschicht ist eine dünne Schicht aus polykristallinem Silicium angeordnet. Die Dicke des Siliciumfilms liegt in der Größenordnung von 10 Mikrometer. Die Leitfähigkeiten der Silicium- und der Halbleiterschicht auf dem Substrat sind vom gleichen Typ, das heißt, sie sind entweder beide n-leitend, oder sie sind beide p-leitend.
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 5, Oktober 1986, Seite 2235 offenbart einen Transistor, der aus einer InGaAs-Basis besteht, die zwischen zwei GaAs-Schichten, die als Emitter und Kollektor dienen, geschichtet ist. Ein Metall an der Kante der Struktur bildet eine Schottkybarriere, und die Barrierenhöhe zu der InGaAs-Schicht nimmt mit zunehmendem In-Anteil bis zu dem Punkt ab, an dem die Barrierenhöhe zu dem Metall gegen null geht.
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 5, Oktober 1986 zeigt auf Seite 2244 eine Metall-Isolator-Metall-Struktur, bei der die Steuerung des Stromes durch den InGaAs-Isolator mittels einer Gatesteuerung des Barrierenmaterials erreicht wird. Die Schottkybarrierenhöhe des polykristallinen InxGa1-xAs-Materials variiert mit dem Unterschied in der Zusammensetzung zwischen der Schottkybarriere und dem Metall.
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 5, Oktober 1986 beschreibt auf Seite 2283 eine Transistorstruktur vom Typ mit energiereichen Elektronen, die aus einem Halbleiter (z.B. n-GaAs) für den Emitter und den Kollektor und aus einem epitaxialen n&spplus;&spplus;-Halbleiter mit einem kleineren Bandabstand (z.B. In- GaAs) für die Basisschicht aufgebaut ist. Dies minimiert Basisverluste, die mit Streuung an der Metall/Halbleiter(Basis/Kollektor)-Grenzfläche verknüpft sind. Des weiteren wird die Emitter/Basis-Barriere größer gemacht als die Basis/Kollektor-Barriere, um die Stromverstärkung zu verbessern. Dies wird durch Abstufen der In-Konzentration in der Basisschicht aus einem ternären Halbleiter erzielt. Es werden die Energiebänder für den Fall eines GaAs/InGaAs/GaAs-Bauelements gezeigt, bei dem ein größerer In-Anteil an der Emitter/Basis-Grenzfläche als an der Kollektor/Basis-Grenzfläche zu einer höheren Emitter/Basis-Barriere führt. Die Zusammensetzung ist daher so abgestuft, daß die In-Konzentration über die Basis hinweg vom Emitter zum Kollektor abnimmt.
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 5, Oktober 1986 beschreibt auf Seite 2299 einen Kontakt, der unter Verwendung einer Legierung aus einem Metall mit einem kleinen Prozentsatz eines Fremdatombestandteils gebildet ist. Wenn die Legierung mit Halbleitermaterial der Heteroübergangsstruktur zum Schmelzen gebracht wird, bildet das Metall mit einem Bestandteil derselben eine Legierung, und die Fremdatome diffundieren schneepflugartig in die Heteroübergangsstruktur hinein.
  • Wenn ein dünner Film aus Pd-Mg auf GaAs aufgebracht und auf 500 ºC erwärmt wird, wird er in PdGa umgewandelt. Das Mg diffundiert/wandert schneepflugartig an der Grenzfläche in das GaAs hinein, wodurch eine p&spplus;-dotierte Schicht aus GaAs entsteht. Die Verwendung dieses Materials beim Kontaktieren von dünnen Schichten aktiver Bauelemente ist für folgende drei Fälle dargestellt: (1) Basiskontakt für einen Heteroübergangstransistor mit energiereichen Elektronen ("Metallbasis"), (2) Basiskontakt für einen Heteroübergangs-Bipolartransistor und (3) Kontakt zu einem 2D-Elektronengas eines modulationsdotierten Feldeffekttransistors (MODFET).
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 8, Januar 1987 offenbart auf Seite 3662 die Verwendung von gitterangepaßten epitaxialen Heterostrukturen in Halbleiterbauelementen. Es werden pseudomorphe Heterostrukturen mit Barrierenhöhen hergestellt, die durch die Zusammensetzung gemäß der Elektronenaffinitätsregel gesteuert werden.
  • IBM Technical Disclosure Bulletin, Bd. 29, Nr. 10, März 1987 beschreibt auf Seite 4534 die Verwendung einer ternären Legierung aus InGaAs (In1-xGaxAs) für einen Kollektorisolator und die Isolierung der Oberfläche desselben mit einem pn-Übergang, um die Möglichkeit zu schaffen, die Barrierenhöhe an der Basisgrenzfläche steuern zu können, während eine allgemeine Isolierung bereitgestellt ist.
  • IBM Technical Disclosure Bulletin, Bd. 30, Nr. 6, November 1987 offenbart auf Seite 412 eine laterale, doppelte Heteroübergangs- Bipolarübergangs-Transistorstruktur, die für die GaAs-Technologie ausgelegt ist.
  • Das Bauelement wird wie nachfolgend skizziert hergestellt:
  • Auf einem halbisolierenden GaAs(Si GaAs)-Substrat werden die folgenden Schichten nacheinander unter Verwendung von Molekularstrahlepitaxie (MBE) aufgewachsen:
  • p&spplus;-GaInAs (100 nm dick; Dotierniveau: 10¹&sup9; cm³),
  • n-Al GaAs (50 nm; 10¹&sup8; cm&supmin;³),
  • n&spplus;-GaInAs (50 nm; 10¹&sup9; cm&supmin;³)
  • Die letztere Schicht dient dazu, gute ohmsche Kontakte bereitzustellen. Es handelt sich um eine Schicht mit sich verändernder Zusammensetzung, die unten als n-GaAs startet und sich graduell in n&spplus;-InAs an der Oberseite verändert.
  • IBM Technical Disclosure Bulletin, Bd. 31, Nr. 2, Juli 1988 beschreibt auf Seite 383 eine Technik, durch die ohmsche Kontakte so hergestellt werden, daß thermisch stabile Kontakte mit niedrigem Widerstand erzeugt werden. Es sind zwei Herstellungsverfahren beschrieben: Koverdampfung von Indium-Germanium und Implantation von Indium durch die Kontaktmetalle.
  • Es wird angenommen, daß das ohmsche Verhalten im Kontaktmaterial auf eine Reduktion der Barrierenhöhe durch ternäre InGaAs-Phasen zurückzuführen ist, die an den Metall/GaAs-Grenzflächen existieren.
  • Die Veröffentlichung "Reducing the effective height of a Schottky barrier using low-energy ion implantation" von J. M. Shannon, Applied Physics Letters, Bd. 24, Nr. 8, 15. April 1974 berichtet auf Seite 369, daß eine dünne, hoch dotierte Schicht an der Oberfläche eines Halbleiters dazu verwendet wurde, das Oberflächenfeld einer Schottkybarriere zu erhöhen und die Barrierenhöhe um einen Betrag zu erniedrigen, der für eine angelegte Vorspannung unempfindlich ist. Die effektive Barrierenhöhe von Ni-Si- Barrieren dieses Typs, die unter Verwendung von Ionenimplantationstechniken hergestellt wurden, wurden um einen Betrag im Bereich von 0,5 eV bis 0,2 eV ohne signifikante Verschlechterung der Sperrkennlinie reduziert.
  • Die Veröffentlichung "BARRIER HEIGHT CONTROL OF PD&sub2; Si/Si SCHOTT- KY DIODES USING DIFFUSION FROM DOPED Pd" von B. Studer, Solid State Electronics, Bd. 23, Seiten 1181 bis 1184 offenbart, daß die Barrierenhöhe von Metall-Halbleiterkontakten innerhalb weiter Grenzen durch eine geeignete Dotierung (Sb,Al) der Metallschicht selbst und Anwendung einer Temperaturbehandlung auf die Sandwich-Struktur variiert werden kann. Demzufolge werden die Dotierelemente schwach in die Halbleiteroberfläche hineindiffundiert. Dies führt zu einer Veränderung der Bandverbiegung und schließlich zu einer Veränderung der Barrierenhöhe. Durch dieses Verfahren wurden Pd&sub2;Si/n-Si-Dioden mit Barrierenhöhen q Φβ zwischen 0,5 eV und 0,8 eV reproduzierbar hergestellt. Die Barrierenhöhe von undotierten Pd&sub2;Si/Si-Kontakten ist gleich 0,72 eV. Die Dotierelemente wurden dadurch in die Metallschicht eingebracht, daß die Pd-Kathode einer Gleichstrom-Sputtervorrichtung teilweise mit Al oder Sb bedeckt und nachfolgend von der Komposit-Kathode auf die Siliciumscheiben gesputtert wurde.
  • Die Konzentration von Dotierelementen in der gesputterten Metallschicht ist durch die Relation des Teils der Kathodenoberfläche, der mit dem Dotierelement bedeckt ist, zu der gesamten Kathodenoberfläche gegeben.
  • Die Veröffentlichung "Absence of Fermi Level pinning at metal- InxGa1-xAs(100)-Grenzflächen" von L.J. Brillson et al., Applied Physical Letters, Bd. 148, Nr. 21, 26. Mai 1986 offenbart auf Seite 1458, daß Photoemissionsspektroskopie-Messungen mit weicher Röntgenstrahlung von sauberen, geordneten InxGa1-xAs(100)- Oberflächen mit Deckschichten aus Au, In, Ge oder Al über die gesamte In-Legierungsserie hinweg ein nicht gepinntes Ferminiveau zeigen. Die Stabilisierungsenergien des Ferminiveaus hängen stark von dem speziellen Metall ab und unterscheiden sich drastisch von jenen an der Luft ausgesetzten Grenzflächen. Dieser weite Bereich von Schottkybarrierenhöhen für III-V-Verbindungen läßt sich am besten durch eine chemisch induzierte Modifikation in der Metall-Legierungszusammensetzung erklären.
  • Metall-Isolator-Metall-Übergänge besitzen eine breite Vielfalt von Anwendungsmöglichkeiten, zum Beispiel als Josephson-Tunnelübergänge, wie in der Veröffentlichung "Josephson tunnel junctions with chemically vapor deposited polycrystalline germanium barriers", H. Kroger et al., Appl. Phys. Lett. 44 (5), 1. März 1984, Seiten 562 bis 564 beschrieben.
  • Eine weitere Anwendungsmöglichkeit derartiger Übergänge besteht in der Verwendung als Bausteine, zum Beispiel als thermionische oder Tunnelemitter, für Transistoren mit energiereichen Elektronen. In verbesserten Anwendungen wird die Bauelementabmessung ziemlich gering. Anforderungen bezüglich hoher Stromdichte, niedriger Spannung und niedriger Kapazität machen geringe Barrierenhöhen wünschenswert. Barrieren mit praktisch beliebigen Höhen und Formen sind bei einkristallinen Bauelementen möglich, die aus Halbleiterheterostrukturen bestehen. Es ist jedoch nicht allgemein möglich, einkristalline Bauelemente mit wirklichen Metallelektroden herzustellen. Es gibt keinen allgemeinen Weg, Barrierenhöhen unter 100 mev zu erzielen oder die Barrierenhöhe und -form in Metall-Barriere-Metall-Übergängen zu steuern. Die Strukturen der vorliegenden Erfindung weisen diese Einschränkung nicht auf.
  • Diese Erfindung befaßt sich mit der Auslegung der Bandkanten von polykristallinen Barrierenschichten in Übergangsbauelementen. Zusammensetzung und Dotierung von zwischen zwei Metallelektroden geschichteten multinären Halbleiterschichten werden so eingestellt, daß die Höhe und die Form von Barrieren für den Fluß von Majoritätsladungsträgern oder die von den Minoritätsladungsträgern erfahrenen elektrischen Felder in diesen polykristallinen Bauelementen gesteuert werden. Barrieren können zum Beispiel in einkristallinen Bauelementen durch Dotieren passend eingerichtet werden, Einkristalle repräsentieren jedoch einen sehr eingeschränkten Bereich von Strukturen, die kompatible (gitterangepaßte) Materialien umfassen. Diese Erfindung erlaubt eine weitaus breitere Klasse von Bauelementstrukturen.
  • Es ist wohl bekannt, daß Schottkybarrierenhöhen an Metall-Verbindungshalbleiter-Grenzflächen typischerweise durch Ferminiveau-Pinning festgelegt sind und daß die Barrierenhöhe für einen gegebenen Halbleiter praktisch unabhängig von dem verwendeten Metall ist. Es gibt bedeutende Anzeichen dafür, daß der gleiche Typ von Ferminiveau-Pinning an Versetzungen und Korngrenzen auftritt. Die vorliegende Erfindung verwendet einen Mehrfachlegierungshalbleiter als Barrierenmaterial. Das Material wird aus einem System von Materialien ausgewählt, bei dem die Barrierenhöhe eine Funktion der Legierungszusammensetzung ist.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung von Metall-Isolator-Metall-Übergangsbauelementen mit Barrierenhöhen bereitzustellen, die durch die Zusammensetzung der Isolatorschicht einstellbar sind.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Metall-Mehrfachlegierungsmetall-Übergangsbauelement bereitzustellen, bei dem die Legierungszusammensetzung die Höhe und die Form der Barrieren in der Struktur festlegt.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Metall-polykristalline Legierung-Metall-Struktur bereit zustellen, bei der die Zusammensetzung der polykristallinen Legierung so gewählt ist, daß Pinning-Energiewerte des Ferminiveaus bereitgestellt werden, um ausgewählte Barrierenhöhen und -formen zu erzielen.
  • FIG. 1 ist ein schematisches Diagramm einer Metall-Isolator-Metall-Übergangsstruktur, das die Korngröße "d" und den Elektrodenabstand "t" darstellt;
  • FIG. 2 ist eine schematische Darstellung der Struktur von FIG. 1, wobei die Korngröße "d" viel größer als der Elektrodenabstand "t" ist;
  • FIG. 3 ist eine schematische Darstellung der Struktur von FIG. 1, wobei die Korngröße "d" viel geringer als der Elektrodenabstand "t" ist;
  • FIG. 4 ist eine schematische Darstellung der Beziehung zwischen dem Leitungsbandniveau und dem Ferminiveau vor einer Einstellung gemäß der vorliegenden Erfindung;
  • FIG. 5 ist eine schematische Darstellung der Beziehung zwischen dem Leitungsband und dem Ferminiveau, wobei das Dotierniveau dazu verwendet wurde, gemäß den Prinzipien der vorliegenden Erfindung eine flache Barriere zu erzielen;
  • FIG. 6 ist ein schematisches Diagramm einer Metall-einkristalliner Isolator-Metall(oder dotierter Halbleiter)-Struktur gemäß dem Stand der Technik;
  • FIG. 7 ist eine schematische Darstellung des Dotierprofils für die Struktur von FIG. 6;
  • FIG. 8 ist ein schematisches Diagramm eines Kurvenverlaufs einer Barrierenhöhe in Abhängigkeit von der Legierungszusammensetzung für eine Legierung, wie sie in der vorliegenden Erfindung verwendet wird;
  • FIG. 9 ist eine schematische Darstellung eines Beispiels einer geformten Barriere, die durch die Barrierenzusammensetzung festgelegt ist, für einen nicht vorgespannten Übergang gemäß den Prinzipien der vorliegenden Erfindung;
  • FIG. 10 ist eine schematische Darstellung eines Beispiels einer geformten Barriere aus einer Zusammensetzung, die dafür ausgelegt ist, mit einem Übergang verwendet zu werden, der als undotierte Gleichrichterstruktur eingesetzt wird;
  • FIG. 11 ist eine schematische Darstellung eines Beispiels einer geformten Barriere aus einer Zusammensetzung, die dafür ausgelegt ist, mit einem Übergang verwendet zu werden, der als Quantenmulden-Bauelement mit einer Anzahl von Mulden eingesetzt wird;
  • FIG. 12 ist eine schematische Darstellung des Kurvenverlaufs der lokalen Leitungsbandposition relativ zum Ferminiveau einer Metall-Isolator-Metall-Isolator-Metall-Struktur, bei der die mittlere Metallelektrode Teil der Halbleiterschicht ist;
  • FIG. 13 ist eine schematische Darstellung des Kurvenverlaufs der lokalen Leitungsbandposition relativ zum Ferminiveau einer Metall-Isolator-Metall-Struktur, bei der die aktiven Elektrodengebiete innerhalb des Halbleiters liegen; und
  • FIG. 14 ist eine schematische Darstellung des Kurvenverlaufs des Valenzbandes entsprechend einer Version des durch den Kurvenverlauf von FIG. 4 repräsentierten Elektronen-Bauelements mit Löchertransport.
  • In der folgenden Beschreibung werden die Ausdrücke "Ferminiveau" oder "Fermienergie", "Ferminiveau-Pinning" und "Pinning-Energiewert des Ferminiveaus" verwendet.
  • "Ferminiveau" oder "Kermienergie" ist die obere Energiegrenze für besetzte Zustände in einem Festkörper bei T = 0 (tatsächlich liegt es annähernd in der Mitte zwischen dem höchsten besetzten Zustand und dem niedrigsten nicht besetzten Zustand, wenn es sich innerhalb einer Energielücke und nicht innerhalb eines Bandes befindet). Im Gleichgewicht ist es überall in der Probe konstant.
  • "Ferminiveau-Pinning" bedeutet, daß das Ferminiveau dazu gezwungen wird, an einer Oberfläche oder einer Grenzfläche aufgrund einer hohen Dichte von Oberflächen- oder Grenzflächenzuständen einen bestimmten Wert anzunehmen. Die Tatsache, daß das Ferminiveau an einer Oberfläche bei einer Energie festgehalten wird, die von seinem Wert im Volumen des Materials verschieden ist, impliziert Bandverbiegung und Oberflächenladungen.
  • Der "Pinning-Energiewert des Ferminiveaus" ist der Wert der Energie, den das Ferminiveau an der Oberfläche oder der Grenzfläche aufweist.
  • Es ist bekannt, daß Schottkybarrierenhöhen an Metall/Verbindungshalbleiter-Grenzflächen durch einen Ferminiveau-Pinning-Mechanismus und nicht durch die elektronischen Eigenschaften des verwendeten Metallmaterials festgelegt sind. Die vorliegende Erfindung nutzt das Wissen, daß der gleiche Typ von Ferminiveau-- Pinning an Halbleiterversetzungen und Korngrenzen auftritt. Die vorliegende Erfindung verwendet polykristalline Verbindungshalbleiterlegierungen, bei denen der Pinning-Energiewert über einen großen Bereich in Metall/Halbleiterstrukturen variiert wird. Die Strukturen bestehen aus Schichtungen von Metall, Verbindungshalbleiter und Metall. Tunnelströme werden durch die Barrierenhöhe festgelegt, die durch die Zusammensetzung der Halbleiterlegierung und die Dicke des Halbleiters gesteuert wird. Die Energiebarriere in dem polykristallinen Material kann aufgrund der Gleichmäßigkeit des Pinning-Energiewertes sowohl an der Metall/- Halbleitergrenzfläche als an den Korngrenzen überall gleichmäßig sein.
  • Gemäß der vorliegenden Erfindung, wie sie beansprucht ist, wird ein Verfahren zur Herstellung von Übergängen mit Metallelektroden, die durch polykristalline Barrieren mit beliebig gewählter, aber gesteuerter Barrierenhöhe und -form getrennt sind, durch Variieren der Zusammensetzung und der Dotierung von polykristallinen multinären Verbindungshalbleitermaterialien in der Barriere verwirklicht, wobei der Pinning-Energiewert des Ferminiveaus so variiert wird, daß das Ferminiveau an den zwei Metall-Isolator-Grenzflächen und überall zwischen denselben fixiert und gesteuert ist. Diese Situation existiert praktisch unabhängig von der Dotierung. Die Basisstruktur ist schematisch in FIG. 1 dargestellt. Die Metallelektroden brauchen nicht einkristallin zu sein und deren Kristallstrukturen brauchen keine spezielle Beziehung zu jener der Barriere zu haben. Sie können normale Metalle oder Supraleiter sein. Die Barriere besteht aus einem Verbindungshalbleiter und ist von polykristalliner Art. Bei der Erörterung der Natur einer Vielkorn-Barrierenschicht in einem Übergang wie jenem von FIG. 1 gibt es drei relevante, zu betrachtende Längen. Dies sind die Korngröße (d), der Elektrodenabstand (t) sowie die Debyelänge (LD) des Halbleiterbarrierenmaterials. Die Verwendung von Ferminiveau-Pinning sowohl an Korngrenzen als auch an den Metallgrenzflächen ist ein neuartiges Merkmal der vorliegenden Erfindung, daher ist die Korngröße eine wichtige Längenskala, die zu betrachten ist.
  • Die Korngröße kann klein oder groß verglichen mit der Dicke des Übergangs (dem Abstand zwischen den Elektroden) sein. Im ersten Fall, (d » t), der in FIG. 2 gezeigt ist, sind viele Körner innerhalb der Barriere vorhanden, aber typische Ladungsträger durchqueren den Abstand zwischen den Elektroden innerhalb eines einzigen Kornes. Im zweiten Fall, (d « t), der in FIG. 3 gezeigt ist, trifft ein Ladungsträger bei der Durchquerung der Barriere auf viele Korngrenzen. Typische Werte für eine Korngröße sind 10 nm < unendlich und für den Elektrodenabstand (Barrierendicke) 2 nm < 50 nm.
  • Außerdem ist die Korngröße relativ zu der Debyelänge LD ein wichtiger Parameter. Die Debyelänge ist die charakteristische Distanz in einem Plasma, über die hinaus das elektrische Feld eines geladenen Partikels durch Partikel mit Ladungen des entgegengesetzten Vorzeichens abgeschirmt wird. Die typische Debyelänge liegt im Bereich von 10 nm < 50 nm. Für kleine Körner (d « LD) spielt die Dotierung keine Rolle, da sich die Bänder innerhalb eines Kornes fester Zusammensetzung nicht verbiegen. Das Energiebandprofil des Bauelementes ist durch die Zusammensetzung und durch die Korngrenzen und die Metallgrenzflächen festgelegt. Für große Körner (d » LD) ist die Dotierung von Bedeutung. Dotierung und Zusammensetzung können allein oder zusammen dazu verwendet werden, die Bandform innerhalb der Körner zu steuern. Es gibt einen beträchtlichen Parameterspielraum für interessierende Strukturen, abhängig von den relativen Werten von D, t und LD, die nicht zum Fachwissen gehören.
  • Als Beispiel zeigt FIG. 3 die Situation, die existiert, wenn polykristallines GaAs zwischen zwei Metalle geschichtet ist. In dieser Figur ist t » d. Das Dotierniveau in den GaAs-Körnern kann dazu verwendet werden, die Lage der Bandkante relativ zum Ferminiveau zu steuern. In der Figur wird die Dotierung dazu verwendet, den Wert von LD einzustellen und eine flache Barriere zu erzielen, wie in FIG. 5 gezeigt. Dies ist die einfachstmögliche, zu erzielende Barrierenform und stellt einen fast trivialen Fall der Möglichkeiten dar, die in den anderen Figuren dargestellt sind, von denen sich die meisten sowohl mit einer räumlich variierenden Zusammensetzung als auch einer Dotierung befassen.
  • Die Struktur von FIG. 1 steht in völligem Kontrast zu Metall-- Einkristall-Strukturen, bei denen der Energiewert des Ferminiveaus nur durch Variieren der Dotierung zwischen den Metallelektroden, wie in FIG. 6 gezeigt, gesteuert werden kann, eine Situation, die für viele Anwendungen nicht wünschenswert ist.
  • Metall-Isolator-Metall(MIM)-Übergänge haben eine breite Vielfalt von Anwendungsmöglichkeiten. Sie können direkt als Bauelement, zum Beispiel als Josephson-Tunnelübergänge oder MIM-Dioden, und als Bausteine, zum Beispiel als Emitter (thermionische oder Tunnelemitter) für Transistoren mit energiereichen Elektronen, verwendet werden. Für Schaltkreis- oder diskrete Hochfrequenz-Bauelementanwendungen sind ultrakleine Bauelemente von besonderem Interesse. In der Vergangenheit waren MIM-Übergänge von dem Typ, bei dem die Barrierenhöhe zwischen den Metall-Isolator-Grenzflächen nicht gesteuert wurde, d.h. keiner technischen Anderung zugänglich ist. Daher wurden Ladungstransporteigenschaften, zum Beispiel Tunnelströme, durch die Dicke der Isolatorschicht gesteuert (tatsächlich ist dies die Basis der heutigen Technologie für Josephson-Übergange). Momentane und zukünftige Bauelementund Schaltkreisanforderungen, wie hohe Stromdichte, niedrige Spannung und niedrige Kapazität, machen die Fähigkeit, kleine, passend eingerichtete Barrieren zu bilden, sehr wichtig. Die Einstellbarkeit der Barrierenhöhe ermöglicht es, die Kombination von Barrierenhöhe und -dicke zu optimieren. Sie erlaubt außerdem, die Einschaltspannung (in einem thermionischen Emitter) zu steuern. Die Fähigkeit, die Barrierenform passend einzurichten, erweitert die Vielfalt potentieller Bauelemente, was zum Beispiel asymmetrische (gleichrichtende) Strukturen ermöglicht. Barrieren mit gesteuerten Höhen und Formen über einen begrenzten Bereich hinweg sind in einkristallinen Bauelementen möglich, die aus Halbleiter-Heterostrukturen bestehen. Es gibt jedoch keinen Weg, Barrierenhöhen und -formen in Übergängen mit Metallelektroden, insbesondere über den gewünschten Bereich 0 eV bis 1 eV hinweg, mit einer Genauigkeit von 1 meV passend einzurichten. Diese Erfindung stellt eine derartige Technik zur Verfügung.
  • Wie zuvor erörtert, ist es bekannt, daß Schottkybarrierenhöhen bei den meisten Metall-Verbindungshalbleiter-Grenzflächen durch Ferminiveau-Pinning festgelegt sind. Barrierenhöhen für einen gegebenen Halbleiter sind praktisch unabhängig von dem Metallelektrodenmaterial. Der gleiche Typ von Ferminiveau-Pinning tritt an Versetzungen und Korngrenzen auf. Die vorliegende Erfindung verwendet einen Legierungshalbleiter als Barrierenmaterial. Dieses Material ist aus einem Materialsystem ausgewählt, bei dem die Metall-Halbleiter-Barrierenhöhe eine Funktion der Legierungszusammensetzung ist. Eine Ausführungsform der Erfindung verwendet Materialien, bei denen die Barrierenhöhe bei einer gewissen Zusammensetzung durch null geht, wie in FIG. 3 gezeigt. In InxGa1-xAs-Materialien ändert sich die Barrierenhöhe zum Beispiel annähernd linear mit x von 0,7 eV für x = 0 bis -0,2 eV für x = 1. Derartige Materialien sind ideal für Bauelemente, die durch Elektronen(Leitungsband)-Transport dominiert sind. Alternativ können Materialien wie InGaSb eingesetzt werden, um eine kleine, steuerbare Barriere für Löcher zu erzielen.
  • Der in der vorliegenden Erfindung offenbarte Übergang ist allgemeiner als ein MIM-Bauelement. Die vorliegende Erfindung verwendet allgemeiner einen MSM(Metall-Halbleiter-Metall)-Übergang. Beispiele für spezielle Bauelementstrukturen sind in den Zeichnungen beschrieben und gezeigt. Das grundlegende MSM-Bauelement wird durch sequentielles Aufbringen eines Metalls, eines multinären (z.B. ternären) Halbleiters und eines zweiten Metalls gebildet, wobei die zwei Metalle die Bauelementelektroden sind. Die Struktur ist ein Sandwich, wie in FIG. 1 dargestellt. Die Metallelektroden werden durch eine von einer Vielzahl von Techniken, wie Aufdampfen oder Sputtern, aufgebracht. Das Barrierenmaterial kann in einem Molekularstrahlepitaxiesystem, durch chemische Gasphasenabscheidung oder durch andere Techniken, die normalerweise für ein epitaxiales Wachstum eingesetzt werden (wenngleich Epitaxie für die hier beschriebenen Strukturen nicht erforderlich ist), aufgebracht werden. Die Zusammensetzung des Halbleiters ist abgestuft, um die Barrierenform zu steuern. Aufgrund der Gleichmäßigkeit des Pinning-Energiewertes des Ferminiveaus sowohl an der Metall-Halbleitergrenzfläche als auch an Halbleiterkorngrenzen ist die Barriere homogen, wobei sie in erster Näherung wie die Barriere in einer Heteroübergangs-Tunnelstruktur mit einem einkristallinen Halbleiter mit verschlechterten Halbleiterelektroden erscheint. Die vorliegende Struktur ist selbstverständlich viel allgemeiner verwendbar. Sie kann ohne weiteres auf Mehrschichtstrukturen (z.B. mit drei Anschlüssen) ausgedehnt werden.
  • Die Barrierenform kann absichtlich gesteuert werden. Die Barrierenhöhe (die eine Funktion der Position in der Richtung senkrecht zu der Ebene des Übergangs ist) kann durch die Barriere hindurch variiert werden. Die lokale Barrierenhöhe hängt von dem Pinning-Energiewert des Ferminiveaus an den Metall-Halbleitergrenzflächen und den Korngrenzen und von der lokalen Barrierenzusammensetzung ab. Diese Erfindung verwendet die lokale Zusammensetzung, um die Barrierenform auszulegen. Die Barriere kann durch die ganze Struktur hindurch flach sein, oder die Barriere kann geformt sein, um erwünschte Eigenschaften zu erzielen. Dies ist in FIG. 4 für einen Übergang ohne Vorspannung schematisch gezeigt. In FIG. 4 sind EB1 und EEB2 die Grenzschichtbarrierenhöhen und Ec(X), welche durch die Zusammensetzung festgelegt ist, die lokale Leitungsbandenergielage relativ zum Ferminiveau.
  • FIG. 9 ist ein generischer Tunnelübergang, bei dem die Form des Barrierenpotentials durch die Barrierenzusammensetzung passend eingerichtet ist. Die Barriere kann flach, trapezförmig, parabolisch etc. sein, was zu einer Strom-Spannungs-Charakteristik führt, die entweder symmetrisch oder asymmetrisch ist. Barrierenhöhe und -form können eingestellt werden, um Widerstand und Kapazität zu optimieren.
  • FIG. 10 stellt eine undotierte Gleichrichterstruktur dar. Das Bauelement kann so ausgelegt sein, daß es in den (Tunnel-)Betriebsarten thermionische Emission, thermionische Feldemission oder Feldemission betrieben werden kann.
  • FIG. 11 stellt ein Quantenmulden-Bauelement dar. Die Anzahl von Mulden, die Muldenhöhen und Muldentiefe können durch die oben beschriebene Technik eingerichtet werden.
  • FIG. 12 stellt ein MIMIM-Bauelement dar, bei dem die mittlere Elektrode Teil der Halbleiterschicht ist. Die Struktur von FIG. 7 kann in einem hysteresefreien Josephson-Übergang verwendet werden.
  • FIG. 13 stellt ein MIM-Bauelement dar, bei dem die aktiven Elektrodengebiete innerhalb des Halbleiters liegen.
  • Die durch die Kurven in den FIG. 9 bis 13 oben beschriebenen Strukturen sind Elektronen-Bauelemente mit einem Transport, der durch das Leitungsband dominiert ist. Löcher-Bauelemente sind ebenfalls möglich, wie in FIG. 14 dargestellt, die das zu der Struktur von FIG. 9 äquivalente Valenzband repräsentiert.
  • Spezielle Zusammensetzungen für die in den FIG. 9 bis 13 gezeigten Strukturen sind die folgenden.
  • FIG. 9. Dies ist eine allgemeine Schemadarstellung. Die Struktur kann zum Beispiel in dem Fall d » LD (d < oder > t) durch Variieren von x von 0 bis 0,3 in einer undotierten InxGa11-xAs-Barrierenschicht mit einem Zusammensetzungsprofil, wie es in der Figur skizziert ist, erzielt werden. EB1 ist 0,7 eV und EB2 ist &sub1;&asymp; 0,4 eV.
  • FIG. 10. Diese Struktur kann zum Beispiel in dem Fall d » LD durch Variieren von x von 0,5 bis 0 in einer InxGa1-xAS-Barrierenschicht mit einem linearen Zusammensetzungsprofil erzielt werden. EB1 ist 0,1 eV und EB&sub2; ist 0,7 eV.
  • FIG. 11. Diese Struktur kann zum Beispiel in dem Fall d » LD durch Variieren von x rückwärts und vorwärts zwischen 0 und 0,4 in einer InxGa1-xAs-Barrierenschicht erzielt werden.
  • FIG. 12. Diese Struktur kann zum Beispiel in dem Fall d » t unter Verwendung von reinem polykristallinem GaAs und einer Dotierung von 5 x 10¹&sup7; cm&supmin;³ erzielt werden. Alternativ kann man in dem Fall d » LD bei einem schwach dotierten Material x von &sub1;&asymp; 0 bis &sub1;&asymp; 1 und zurück variieren.
  • FIG. 13. Diese Struktur kann zum Beispiel in dem Fall d » LD durch Variieren von x von 1 bis 0 und zurück in einer InxGa1-xAs- Barrierenschicht erzielt werden.
  • Diese Beispiele dienen dazu, die große Vielfalt von Bauelementstrukturen darzustellen, die durch diese Erfindung möglich gemacht werden, von denen viele ansonsten überhaupt nicht möglich wären. Die Möglichkeiten gehen einiges über einfache MIM-Dioden hinaus, wie einige der Beispiele zeigen. Diese und verwandte Strukturen können ohne weiteres auf Bauelemente mit drei Anschlüssen verallgemeinert werden. Anwendungen dieser Erfindung umfassen unter anderem Tunnelübergänge, Transistoren mit energiereichen Elektronen, Transistoren mit supraleitender Basis und Photodetektoren.

Claims (6)

1. Verfahren zur Herstellung von Übergängen, die aus zwei durch eine polykristalline Barriere getrennten Elektroden bestehen, das folgende Schritte beinhaltet:
Aufbringen eines polykristallinen Halbleiterbarrierenmaterials auf einer ersten Elektrode, das eine erste Grenzschicht sowie eine Halbleiterbarriere bildet,
Aufbringen einer zweiten, aus Metall gefertigten Elektrode auf der Halbleiterbarriere an einer zweiten Grenzschicht, dadurch gekennzeichnet,
daß die erste Elektrode aus Metall besteht,
daß für die Deposition des polykristallinen Halbleiterbarrierenmaterials eine ausgewählte abgestufte Halbleitermehrfachlegierung verwendet wird, wobei die Halbleitermehrfachlegierung eine Zusammensetzung aufweist, die im Gehalt an separaten Legierungbestandteilen abgestuft ist, und
daß die Abstufung der Zusammensetzung der Halbleitermehrfachlegierung so ausgewählt ist, daß Barrieren von ausgewählter Form dadurch erzielt werden, daß ausgewählte, Pinning- Energiewerte des Ferminiveaus an den Metall-Halbleiter-Grenzschichten und an Korngrenzen des polykristallinen Halbleiterbarrierenmaterials bereitgestellt werden.
2. Verfahren nach Anspruch 1, das des weiteren den Schritt zum Dotieren der ausgewählten abgestuften Halbleitermehrfachlegierung mit ausgewählten Dotierstoffen beinhaltet, wobei das Aufbringen der ausgewählten abgestuften Halbleitermehrfachlegierung in Kombination mit der Dotierung die gewünschte ausgewählte Barrierenform bereitstellt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Durchmesser der Körner des polykristallinen Halbleiterbarrierenmaterials in Abhängigkeit von der gewünschten Barrierenform zwischen der ersten und der zweiten Metallelektrode eingestellt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Durchmesser der Körner in dem polykristallinen Halbleiterbarrierenmaterial kleiner als der Abstand zwischen der ersten und der zweiten Elektrode ist.
5. Verfahren nach Anspruch 3 oder 4, wobei die Pinning-Energiewerte des Ferminiveaus an der ersten und der zweiten Grenzschicht und an den Korngrenzen des polykristallinen Halbleiterbarrierenmaterials gleichmäßig sind, um eine homogene Barriere bereitzustellen.
6. Schichtstruktur mit zwei Elektroden, zwischen die ein polykristallines Halbleiterbarrierenmaterial geschichtet ist, dadurch gekennzeichnet,
daß beide Elektroden aus Metall bestehen und
daß das polykristalline Halbleiterbarrierenmaterial aus einer Halbleitermehrfachlegierung mit einer Zusammensetzung besteht, die im Gehalt an separaten Legierungsbestandteilen abgestuft ist, wobei die Abstufung der Zusammensetzung der Halbleitermehrfachlegierung so gewählt ist, daß ausgewählte, Pinning-Energiewerte des Ferminiveaus an den Metall-Halbleiter-Grenzschichten und an den Korngrenzen des polykristallinen Halbleiterbarrierenmaterials bereitgestellt werden, um Barrieren von ausgewählter Form zu erhalten.
DE69110080T 1990-04-20 1991-03-08 Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren. Expired - Lifetime DE69110080T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/512,245 US5019530A (en) 1990-04-20 1990-04-20 Method of making metal-insulator-metal junction structures with adjustable barrier heights

Publications (2)

Publication Number Publication Date
DE69110080D1 DE69110080D1 (de) 1995-07-06
DE69110080T2 true DE69110080T2 (de) 1995-12-21

Family

ID=24038286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69110080T Expired - Lifetime DE69110080T2 (de) 1990-04-20 1991-03-08 Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren.

Country Status (4)

Country Link
US (1) US5019530A (de)
EP (1) EP0452661B1 (de)
JP (1) JPH0652812B2 (de)
DE (1) DE69110080T2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660635A (ja) * 1992-08-06 1994-03-04 Olympus Optical Co Ltd 強誘電体メモリ装置
JP3051627B2 (ja) * 1993-02-03 2000-06-12 シャープ株式会社 表示装置およびその製造方法
GB9317256D0 (en) * 1993-08-19 1993-10-06 Boc Group Plc Molecular processes and apparatus therefore
JP2995284B2 (ja) * 1995-08-25 1999-12-27 工業技術院長 電極作成方法
US7109408B2 (en) 1999-03-11 2006-09-19 Eneco, Inc. Solid state energy converter
US6396191B1 (en) 1999-03-11 2002-05-28 Eneco, Inc. Thermal diode for energy conversion
CA2367686C (en) 1999-03-11 2011-07-12 Yan Kucherov Hybrid thermionic energy converter and method
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
GB2370912A (en) * 1999-10-05 2002-07-10 Seagate Technology Llc Integrated on-board device and method for the protection of magnetoresistive heads from electrostatic discharge
US7615402B1 (en) 2000-07-07 2009-11-10 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
US6507046B2 (en) * 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
US7126151B2 (en) * 2001-05-21 2006-10-24 The Regents Of The University Of Colorado, A Body Corporate Interconnected high speed electron tunneling devices
US7173275B2 (en) * 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
US6779347B2 (en) 2001-05-21 2004-08-24 C.P. Baker Securities, Inc. Solid-state thermionic refrigeration
US6563185B2 (en) * 2001-05-21 2003-05-13 The Regents Of The University Of Colorado High speed electron tunneling device and applications
US6967347B2 (en) * 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
US7388276B2 (en) * 2001-05-21 2008-06-17 The Regents Of The University Of Colorado Metal-insulator varactor devices
EP1447692A4 (de) * 2001-11-01 2006-06-21 Mitsubishi Rayon Co Optischer multiplexer/demultiplexer, optisches multiplex-/demultiplexverfahren und optisches filter
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6946596B2 (en) 2002-09-13 2005-09-20 Kucherov Yan R Tunneling-effect energy converters
EP1779440A4 (de) * 2004-07-08 2009-04-15 Univ Colorado Metall-isolator-varactor-bauelemente
KR100639990B1 (ko) * 2004-12-08 2006-10-31 한국전자통신연구원 급격한 금속-절연체 전이 소자 및 그 제조방법
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US7977668B2 (en) * 2007-05-23 2011-07-12 Northwestern University Multilayer structure with zirconium-oxide tunnel barriers and applications of same
WO2009011113A1 (ja) * 2007-07-18 2009-01-22 Panasonic Corporation 電流制限素子とそれを用いたメモリ装置およびその製造方法
US8633521B2 (en) * 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
WO2009042807A2 (en) 2007-09-26 2009-04-02 Lakota Technologies, Inc. Adjustable field effect rectifier
US8643055B2 (en) * 2007-09-26 2014-02-04 Stmicroelectronics N.V. Series current limiter device
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US9024297B2 (en) 2010-09-17 2015-05-05 The Governors Of The University Of Alberta Two- and three-terminal molecular electronic devices with ballistic electron transport
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过***界面原子单层改进与iv族半导体的金属接触
JP6324945B2 (ja) * 2012-04-19 2018-05-16 カーネギー−メロン ユニバーシティCarnegie−Mellon University 金属−半導体−金属(msm)ヘテロジャンクションダイオード
WO2014039550A1 (en) 2012-09-04 2014-03-13 Carnegie Mellon University A hot-electron transistor having metal terminals
US9019744B2 (en) * 2012-12-27 2015-04-28 Intermolecular, Inc. Barrier design for steering elements
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3056073A (en) * 1960-02-15 1962-09-25 California Inst Res Found Solid-state electron devices
GB1145075A (en) * 1965-04-07 1969-03-12 Matsushita Electric Ind Co Ltd Semiconductor device
FR2086887A5 (de) * 1970-04-13 1971-12-31 Air Liquide
US3938243A (en) * 1973-02-20 1976-02-17 Signetics Corporation Schottky barrier diode semiconductor structure and method
US4107724A (en) * 1974-12-17 1978-08-15 U.S. Philips Corporation Surface controlled field effect solid state device
US4163677A (en) * 1978-04-28 1979-08-07 Rca Corporation Schottky barrier amorphous silicon solar cell with thin doped region adjacent metal Schottky barrier
US4176365A (en) * 1978-05-08 1979-11-27 Sperry Rand Corporation Josephson tunnel junction device with hydrogenated amorphous silicon, germanium or silicon-germanium alloy tunneling barrier
US4220959A (en) * 1979-03-23 1980-09-02 Sperry Corporation Josephson tunnel junction with polycrystalline silicon, germanium or silicon-germanium alloy tunneling barrier
JPS56144577A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Production of semiconductor device
US4421577A (en) * 1980-11-10 1983-12-20 The Board Of Trustees Of The Leland Stanford, Junior University Method for making Schottky barrier diodes with engineered heights
US4371884A (en) * 1981-01-23 1983-02-01 The United States Of America As Represented By The Secretary Of The Army InAs-GaSb Tunnel diode
US4449140A (en) * 1981-12-24 1984-05-15 National Research Development Corporation Semi-conductor barrier switching devices
US4638342A (en) * 1982-09-17 1987-01-20 International Business Machines Corporation Space charge modulation device
US4490733A (en) * 1982-10-15 1984-12-25 Sperry Corporation Josephson device with tunneling barrier having low density of localized states and enhanced figures of merit
US4946803A (en) * 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
JPH0624251B2 (ja) * 1986-01-08 1994-03-30 富士通株式会社 光半導体装置
FR2813310B1 (fr) * 2000-08-25 2002-11-29 Inst Francais Du Petrole Procede de separation de paraffines multibranchees utilisant un absorbant zeolitique de structure mixte

Also Published As

Publication number Publication date
DE69110080D1 (de) 1995-07-06
EP0452661A3 (en) 1991-11-27
US5019530A (en) 1991-05-28
EP0452661A2 (de) 1991-10-23
JPH0652812B2 (ja) 1994-07-06
JPH0541551A (ja) 1993-02-19
EP0452661B1 (de) 1995-05-31

Similar Documents

Publication Publication Date Title
DE69110080T2 (de) Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren.
DE69127314T2 (de) Diamant-Halbleiteranordnung
DE69131520T2 (de) Feldeffekttransistor mit geneigtem Kanal
DE112009000917B4 (de) Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen
DE69232185T2 (de) Tunneleffektanordnung mit drei Elektroden
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2804568C2 (de)
DE19857356B4 (de) Heteroübergangs-Bipolartransistor
DE2913068C2 (de)
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE3788253T2 (de) Steuerbare Tunneldiode.
DE10011054A1 (de) p-Kanal-Si/SiGe-Hochgeschwindigkeitshetero- struktur für Feldeffektbauelement
DE602004011776T2 (de) Halbleiterbauelement, verfahren zur herstellung einer quantentopfstruktur und halbleiterbauelement eine solche quantentopfstruktur beinhaltend
DE69116076T2 (de) Heterostruktur-Feldeffekttransistor
EP0996985A1 (de) II-VI-HALBLEITERBAUELEMENT MIT MINDESTENS EINEM ÜBERGANG VON EINER Se-ENTHALTENDEN SCHICHT AUF EINE BeTe-ENTHALTENDE SCHICHT UND VERFAHREN ZUM HERSTELLEN DES ÜBERGANGES
DE2932976A1 (de) Halbleiterbauelement
DE3853026T2 (de) Transistor mit heissen Elektronen.
DE69314840T2 (de) Ohmischer Kontakt auf einer Verbindungshalbleiterschicht
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE69124399T2 (de) Halbleitervorrichtung
DE3783507T2 (de) Zusammengesetztes halbleiterbauelement.
DE69211234T2 (de) Feldeffekt-Transistor mit dünnen Barrierenschichten und einer dünnen, dotierten Schicht
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE4209161C2 (de) Diamant-Heterodiode

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8330 Complete renunciation