DE69123727T2 - Elektrischer Kontakt für einen Leistungschip - Google Patents

Elektrischer Kontakt für einen Leistungschip

Info

Publication number
DE69123727T2
DE69123727T2 DE69123727T DE69123727T DE69123727T2 DE 69123727 T2 DE69123727 T2 DE 69123727T2 DE 69123727 T DE69123727 T DE 69123727T DE 69123727 T DE69123727 T DE 69123727T DE 69123727 T2 DE69123727 T2 DE 69123727T2
Authority
DE
Germany
Prior art keywords
gold
aluminum
layer
chip
intermetallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123727T
Other languages
English (en)
Other versions
DE69123727D1 (de
Inventor
Homer Hopson Ii Scotia Ny 12302 Glascock
James Gilbert Pattersonville Ny 132137 Mcmullen
Constantine Alois Schenectady Ny 12309 Neugebauer
Kyung Wook Clifton Park Ny 12065 Paik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Application granted granted Critical
Publication of DE69123727D1 publication Critical patent/DE69123727D1/de
Publication of DE69123727T2 publication Critical patent/DE69123727T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

  • Diese Erfindung betrifft im allgemeinen Gehäuse oder Kapselungen elektronischer Leistungsbauteile mit einem flachen und kompakten Aufbau und genauer ein Verfahren zum Vorsehen von im wesentlichen induktivitätslosen elektrischen Anschlüssen oder Verbindungen für solche Bauteile, um die Vorteile der Verkleinerung der physischen Parameter (d. h. Gewicht, Volumen, Widerstand und Induktivität) solcher Bauteile und Kapselungen noch zu verbessern.
  • Die hier angegebene Lehre richtet sich hauptsächlich auf die Herstellung eines einzelnen Bauteils, sie kann jedoch leicht auf die Chargenherstellung ähnlicher Bauteile, wie integrierter Schaltungen, extrapoliert werden.
  • Eine bekannte Anschluß- oder Verbindertechnik verwendet die sogenannten "Goldhügeltechnologie" (gold bump technology), um nicht Drähte hoher Induktivität für elektronische Leistungschipanordnungen verwenden zu müssen. Mehrere Goldkontakte werden in den genannten Bauteilen in der Form mehrerer leitender Goldmetall-Klinken (detents) auf ausgewählten Kontaktfeldern des Chips verwendet. Diese Technologie wird gemäß der Lehre der US- A-4 750 666 von Neugebauer et al. praktiziert, welche auf die vorliegende Patentinhaberin übertragen wurde. Bei der patentierten Erfindung sind die Goldklinken (die als "Hügel" bezeichnet werden) als im wesentlichen halbkugelförmige Punkte aus Goldmetall gekennzeichnet, welche direkt mit bestimmten Aluminiumkontaktfeldern des Bauteils verbunden sind. Zwei der vorliegenden Erfinder haben vor Kurzem ein Ergebnis von Studien bekannt gemacht, welche die Existenz bestimmter Anormalien enthüllen, die bei einer Gold-Aluminium-Grenzfläche (Au-Al) des Typs vorkommen, welcher den zuvor genannten Kontakt mit einem Goldklinke auf einem Anschlußfeld des Bauteils verwendet. Das identifizierte Aluminium, in Form einer Schicht (Stratum), ergibt sich aus der heutigen Praxis der Metallisierung des Halbleiterchips durch Aufbringen einer dünnen Schicht aus Aluminiummetall auf gewünschten Chipoberflächen. Unter bestimmten Bedingungen bilden sich bei der intermetallischen (Au-Al)-Zone einer Gold-Aluminium-Grenzschicht mehrere intermetallische Verbindungsphasen, welche Au&sub4;Al, Au&sub5;Al&sub2;, Au&sub2;Al, AuAl und AuAl&sub2; umfassen, wobei letztere "Purpurpest" (purple plague) genannt wird. Die Bildung von AuxAly und die damit einhergehende Fehlstellenbildung nach Kirkendall ist ein seit 1975 in der Aluminium-Bimetall-Verbindungstechnologie bekanntes Problem. Inzwischen wurde eine große Anzahl Studien durchgeführt, um im einzelnen den Mechanismus der Bildung der Purpurpest zu verstehen. Korrosion, welche von Unreinheiten, wie Bromiden, Fluoriden und Chloriden, bei Temperaturen über 180ºC induziert wird, beschleunigt die Bildung der Purpurpest, woraus sich ein frühes Versagen von Verbindungen bei der Au-Al-Grenzfläche ergibt. Um Verbindungsfehler aufgrund der Purpurpest und der Fehlstellenbildung zu vermindern, wird eine strike Überwachung von Chlor, Chrom und Fluor eingesetzt. Die Bildung der Purpurpest wird durch ein Metall-Metall-Diffusionsphänomen erklärt und kommt daher wahrscheinlich bei jeder Gold-Aluminium-Grenzschicht vor. Die Geschwindigkeit der Bildung der endgültigen stabilen Verbindung hängt von der Reaktionstemperatur und den Verhältnissen von Gold und Aluminium in dem anfänglichen binären (Au-Al)-Film ab. Eine erste Wechselwirkung tritt während der Wärmebehandlung bei etwa 100ºC auf und erzeugt eine Zwischenschicht aus Au&sub2;Al, welche durch eine kurze Zwischenstufe der Au&sub5;Al&sub2;-Bildung geht. Dieser Prozeß herrscht vor, bis das gesamte Aluminium aufgebraucht wurde. Sollte die Dicke der Aluminiumschicht größer sein als die des Goldes, konvertiert eine Erwärmung auf 230ºC das bei der niedrigen Temperatur gebildete Au&sub2;Al in AuAl&sub2;. Wenn umgekehrt die Dicke des Aluminiums geringer ist als die des Goldes, ist die Endphase eine stärker goldhaltige Verbindung, wie Au&sub4;Al, welche aus dem zuvor bei niedriger Temperatur gebildeten Au&sub2;Al entsteht. In jedem Fall ist die Dicke der sich entwickelnden Verbindungsschicht proportional zu der Quadratwurzel der Glühzeit; dies impliziert, daß alle Wechselwirkungen diffusionsbegrenzt sind. Bei einer herkömmlichen Golddrahtverbindung ist immer ein Goldüberschuß vorhanden (weil ein Teil der Länge des Golddrahtes übrigbleiben muß, um einen leitenden Pfad vorzusehen), und wenn Gold immer im Überschuß vorhanden ist, setzt sich die Reaktion fort, und die Bildung der Purpurpest kann kritisch werden. Bei normalen Betriebsbedingungen sollte die Temperatur der Leistungschips etwa 150ºC nicht überschreiten, und unter idealen Bedingungen würde die Purpurpest kein Problem darstellen. Sollte die Temperatur jedoch während längerer Zeit 200ºC überschreiten, oder sollten Halogenide in den oben genannte Arten vorkommen, werden die Chipkontakte wahrscheinlich fehlerhaft.
  • In der JP-A-62 150 753 wurde ein metallischer Verbinder beschrieben, der eine Kupferfolie aufweist, welche auf wenigstens einer Seite mit einem ersten Überzug aus Chrom und einem zweiten Überzug aus Gold über den ersten Überzug beschichtet ist.
  • Man kann also sehen, daß die mehreren und verschiedenen intermetallischen Verbindungsphasen, mit der einhergehenden Fehlstellenbildung nach Kirkendall, ein ernstes Problem in der Gold-Aluminium-Verbindungstechnologie darstellt. Die Lösung dieses Problems, die hier angegeben wird, führt ganz unerwartet zu einem Weg, mit dem der kompakte und flache Aufbau von Halbleiter-Leistungsbauteilen weiter verbessert werden kann.
  • Um dieses Problem zu lösen, schlägt die vorliegende Erfindung eine Struktur gemäß Anspruch 1 vor.
  • Die vorliegende Erfindung überwindet das als Purpurpest bekannte Problem der mehrphasige Gold-Aluminium-Intermetallbildung. Es ist bekannt, daß bei hohen Temperaturen die Reaktion zwischen Gold und Aluminium zum Bilden einer intermetallischen Phase zu einer Verbindungsverschlechterung führt, wenn die Dikke der intermetallische Phase zu groß wird. Dieses Phänomen tritt auch auf, wenn das Aluminium so weit erschöpft ist, daß die Grenzfläche zu dem Chip nicht mehr über einen dünnen Aluminiumfilm geht, sondern der Kontakt stattdessen direkt mit der intermetallischen Phase besteht. Dies begrenzt den Prozeß der Goldhügeltechnik (insbesondere für Fälle, in denen mit dieser Technik eine Kuperfolie an der obersten Aluminiummetallisierung befestigt wird, um einen kleineren elektrischen lateralen Widerstand zu erzielen) auf eine Temperatur irgendwo zwischen 200ºC und 300ºC, abhängig von dem Pegel der vorhandenen Halogenidunreiten. Mit der vorliegenden Erfindung muß man sich nicht mehr auf die Goldhügeltechnologie verlassen, weil eine neue direkte Thermokompressions-Folienverbindungstechnik eingesetzt wird.
  • Von ihrem Konzept her ist die vorliegende Technik vorgesehen für, jedoch nicht beschränkt auf, Kupferverbindungen, welche durch einen Gehäusedeckel zu dem Halbleiterbauteil gehen, zum Beispiel in einer verkapselten Leistungseinheit oder einem Modul. Das Halbleiterbauteil wird hier als ein integrierter Schaltungschip beschrieben, obwohl es alternativ auch ein diskretes Leistungselement umfassen kann. Ein Siliziumchip wird mit einer Basis oder Grundschicht aus Chrom, Nickel und Silber und einem oberen oder Decksubstrat aus Aluminium vorgesehen, welches die Kontaktfelder des Bauteils aufweist. Eine dünne Folie, welche im wesentlichen aus Kupfer besteht und gemäß der folgenden Spezifikation hergestellt wird, wird mittels Thermokompression direkt mit einem Aluminiumfeld eines Siliziumchips verbunden. Die Kuperfolie wird zunächst mit einem Chromfilm (Cr) und dann mit einem Goldfilm beschichtet, die jeweils beide in der Größe von einigen tausend Angström dick sind. Die Dicke der Kuperfolie kann zwischen einem und zehn Milliinch variieren. Die zusammengesetzte Folie wird geätzt oder in eine gewünschte Form gestanzt, welche Leerräume oder Schlitze (eine spitzengewebeartige Struktur) enthalten kann, um eine Fehlanpassung in der thermischen Ausdehnung zu vermindern, nachdem sie mit einem Chip verbunden wurde. Es wird ein spezielles Rand-Rahmendisign verwendet, um mehrere Blätter oder Flügel in dem Folienlaminat auszubilden, wobei überschüssige Folie über die physischen Grenzen des Chips hängen gelassen wird, nachdem sie mit diesem verbunden wurde. Um die Verbindung zu erzielen, wird die Folie über dem oberen Aluminiumfeld oder den Feldern (Metallisierung) des Chips ausgerichtet und mittels Thermokompression bei etwa 325ºC während etwa einer halben bis einer Stunde gebondet. Für eine mit einem Goldfilm beschichtete Kupferfolie würde dies normaler Weise zu einer Konversion des Goldfilms auf der Kuperfolie in ein AuxAly-Intermetall bei der Aluminium-Folien-Grenzfläche führen. Gemäß der vorliegenden Erfindung wird jedoch das Aluminium absichtlich im Übermaß zugeführt, so daß es von der Reaktion nicht völlig verbraucht wird, und das gesamte Gold wird in die stabile AuAl&sub2;-Phase umgewandelt. Die zurückbleibende Grenzschicht aus Aluminium (Metallisierung auf dem Chip) verhindert, daß das Intermetall den Siliziumchip direkt berührt, während der früher aufgebrachte Chromfilm auf der Kuperfolie eine Grenzschicht bildet, welche eine Kupferdiffusion in den (verbleibenden) Aluminiumfilm verhindert und so die Bildung irgendwelcher Aluminium-Kupfer- Intermetalle und eine Kupferdotierung des Silizium verhindert, während ein guter ohmscher Kontakt zu dem Silizium aufrechterhalten bleibt.
  • Nach der erfolgreichen Thermokompressions-Verbindung werden die zusätzlichen Blattrandbereiche der Folie über den Chiprand gebogen oder zurückgebogen, wobei sie im wesentlichen über die nun gebondeten Folienteile gelegt werden, von denen sie abstehen. Die zurückgebogenen Blätter ergeben einen Zugentlastungs- Kontakt für durch den Deckel gehende Verbindungselemente in allen Flachgehäuseanwendungen. Sie können als blattartige Kontakte durch den Deckel gehen, oder sie können zum Kontaktieren von Kupferkugeln verwendet werden, welche in Löchern sitzen, die direkt durch den Keramikdeckel des Flachgehäuses geschnitten sind. Die zuletzt genannte Technik ist in einem Artikel mit dem Titel "MCT Power Packaging" von C. A. Neugebauer et al. beschrieben, und über sie wurde in den Proceedings of the 40th IEEE ETCT, Mai 1990, berichtet.
  • Die neuen Merkmalen der Erfindung sind insbesondere in den folgenden Ansprüchen dargelegt. Die Erfindung selbst wird jedoch sowohl hinsichtlich des Aufbaus als auch ihrer Anwendung zusammen mit weiteren Aufgaben und Vorteilen am verständlichsten, wenn man sich der folgenden Beschreibung in Verbindung mit der Zeichnung zuwendet. In den Figuren zeigen:
  • Figur 1 eine isometrische Zeichnung der mehrschichtigen Folie der Erfindung, teilweise weggeschnitten;
  • Figur 2 eine Schnittdarstellung eines Details der Erfindung, welche Folie zeigt, die mit einem metallisierten Chip bei einem Teil seiner Kapselung verbundene ist;
  • Figur 3 eine schematische Draufsicht auf einen Halbleiterchip, welcher ein Foliennetzwerk trägt, welches gemäß der Erfindung hergestellt ist;
  • Figur 4 eine isometrische Teilansicht der Folienauflage in der Nähe des Gates des Bauteils; und
  • Figur 5 einen seitlichen Aufriß eines Teils des Gegenstandes aus Figur 3, der bei den Pfeilen 5-5 aufgenommen wurde.
  • Bei hohen Temperaturen variiert die Reaktion zwischen Aluminium und Goldlaminat zum Herstellen einer intermetallischen Phase zwischen den getrennten Schichten abhängig von der Temperatur und der Größe der Halogenidverunreinigung in der molekularen Zusammensetzung. Wenn Aluminium und Gold verwendet werden, um eine elektrische Verbindung, zum Beispiel auf einem Siliziumhalbleiterchip, herzustellen, kann eine Goldkontaktschicht sich wieder abschälen, wenn die Dicke der intermetallischen Phase zu groß wird, oder wenn das Aluminium so wenig wird, daß die Goldgrenzfläche mit dem Chip nicht mehr durch einen dünnen Aluminiumfilm verläuft. Die vorliegende Erfindung überwindet dieses Problem und sieht zum ersten Mal einen induktivitätslosen permanent gebondeten Kontakt für eine Halbleiterleistungvorrichtung vor, bei dem die Verbindung Ströme hoher Dichte aushalten kann.
  • Figur 1 zeigt in einer isometrischen Darstellung einen weggeschnitttenen oder "weggeschälten" Abschnitt eines Folienleiters 10 gemäß der Erfindung. Der ebene Leiter 10 umfaßt eine Basisfolie aus Kupfer 12, welche zwischen äußeren Schichten (oder Lagen) aus Gold 14 eingeklemmt ist. Aus Gründen, welche später noch verständlich werden, werden Schichten 16 aus Chrom zwischen die Kupferschicht 12 und jede der Goldschichten 14 eingefügt. Wie der Durchschnittsfachmann leicht verstehen wird, liegt die essentielle Zusammensetzung des Folienlaminats 10 in der Kupfer-Chrom-Gold-Schichtbildung (Stratifikation), wobei die Goldschichten buchstäblich die Stelle der Goldhügel (hier nicht gezeigt) der früheren Technologie einnehmen. Zum Herstellen des Laminats 10 wird zunächst die Kuperfolie 12 mittels sputtern oder auf andere Weise mit Metallfilmen beschichtet, zunächst mit Chrom und dann mit Gold, wobei jeder Film in der Größenordnung von einigen tausend Angström dick ist. Die Dicke der Kuperfolie kann von einem bis zehn Milliinch variieren.
  • Figur 2 zeigt einen seitlichen Aufriß des erfindungsgemäßen Leiters 10, so wie er auf einem teilweise verkapselten Halbleiterchip 30 aufgebracht erscheinen würde. Der Chip 10, welcher aus Silizium bestehen kann, ist in ausgewählten Bereichen seiner Oberfläche mit Aluminium 18 metallbeschichtet, welches die Kontaktfelder des Elements bildet. Der Boden des Siliziumchips 30 weist eine Metallisierungsschicht 20 mit einer Mehrfachmetallbeschichtung auf (zum Beispiel Gold auf Gold/Silizium, Aluminium auf Aluminium/Silizium oder Silber auf Nickel auf Chrom), um eine Kompatibilität mit dem Becher oder Gehäusesokkel 32 herzustellen, der aus Chrom-Nickel-Silber bestehen kann. Da die in Figur 2 gezeigte Struktur den bereits durch Thermokompression gebondeten Gegenstand der Erfindung darstellt, ist der mit 17 bezeichnete Bereich die intermetallische Gold Aluminium-Schicht, welche im wesentlichen aus AuAl&sub2; besteht. Ein kritischer Aspekt der Erfindung ist in diesem Punkt verkörpert, nämlich daß die Goldschicht 14, welche zuvor zwischen der intermetallischen Verbindungsschicht 17 und der unteren Chromschicht 16 lag, vollständig aufgebracht wurde. Gleichzeitig bleibt eine Schicht 18 aus Aluminium zwischen der intermetallischen Schicht 17 und Siliziumchip 30 eingefügt. Das Gewicht des Aluminiums in der Aluminiumschicht ist größer als das stöchiometrische AuAl&sub2;-Äquivalenzgewicht von Gold in der intermetallischen Verbindungsschicht. Während der Beschichtung von Gold auf Chrom, die zuvor erwähnt wurde, muß eine Berechnung durchgeführt werden, welche sorgfälltig auf die bekannte Dicke des Aluminiumpolsters 18 auf dem Halbleiterelement 30 gestützt wird. Diese Berechnung wird durchgeführt, um die genaue Dicke der Goldbeschichtung zu ermitteln, welche gewährleistet, daß bei der Bildung der intermetallischen Schicht 17 das Gold zwischen der intermetallischen Schicht 17 und der unteren Chromschicht 16 vollständig verbraucht wird, so daß die untere Chromschicht 16 mit dem intermetallischen Laminat 17 in Berührung ist. Deshalb und aufgrund des Designs bleibt eine dünne Schicht aus Aluminium 18 zwischen der intermetallischen Schicht 17 und dem Siliziumchip 30. Dieser Herstellungsschritt wird so durchgeführt, daß kein Gold in einer stark goldhaltigen Phase der intermetallischen Gold-Aluminium-Zusammensetzung bleibt; statt dessen gibt es eine Aluminium-Grenzschicht zwischen der intermetallischen Schicht 17 und dem Silizium 30, um eine weitere Reaktion zu verhindern. Die Chromschicht 16 zwischen der intermetallischen Schicht 17 und der Kuperfolie 12 ergibt eine ähnliche metallische Grenzschicht, um zu gewährleisten, daß sich keine Kupfer-Aluminium-Intermetalle bilden.
  • Nachdem der Leiter 10 hergestellt wurde, wobei die Folie mit der gewünschten Dicke und die berechteten Chrom- und Goldüberzüge verwendet wurden (d. h., das Gold wurde in einer ausreichend kleinen Menge eingesetzt, damit es bei der Herstellung der intermetallischen Schicht 17 vollständig verbraucht wird), wird die Kuperfolie geätzt oder in die in Figur 3 gezeigte Schablonenform 40 gestanzt. Diese grundsätzlich Konfiguration umfaßt drei diskrete Abschnitte: einen Metallrahmen 42, eine oder mehrere Kontaktzonen, wie die Zonen 41 und 42, welche hier als Inseln bezeichnet werden, und Erweiterungsbereiche 46, welche im folgenden als "Flügel" oder "Blätter" bezeichnet werden. Die Blätter 46 sind einstückig ausgebildete (integrale) Verbindungselemente zwischen dem Rahmen 42 und den Inseln 41 und 44. In der richtigen Schablone sind verschiedene Löcher oder Öffnungen 48, insbesondere in Hauptkontaktzonen, woraus sich so etwas wie eine "Spitzen-Gewebekonstruktionen" ergibt. Es wurde bereits zuvor darauf hingewiesen, daß die Folie 10 (Figuren 1 und 2) insbesondere in dem Bereich, welcher durch die Insel 44 dargestellt wird, direkt mit dem Aluminiumpolster 18 der Oberfläche des Chips 30 verbunden werden soll, außer beim Umfang des Chips 30, welcher als Schutzringbereich 38 bezeichnet wird. Der Zweck der Spitzen-Gewebekonstruktion ist, die mangelhafte Anpassung bei der thermischen Ausdehnung nach dem Verbinden der Folie mit der Chipmetallisierung zu vermindern. In Figur 3 nicht sichtbar ist die ausgedampfte Aluminiumpolsterung, welche direkt unter der Insel 44 der Folie liegt. Die kleinere Insel 41, welche das Gate eines typischen MCT (MOS-gesteuerter Thyristor) bildet, ist in der oberen rechten Ecke des Bauteils 30 gezeigt. Man kann sehen, daß wenigstens ein Blatt 46 eine Insel mit dem Rahmen 42 verbindet, daß die Inseln jedoch einzeln und elektrisch voneinander getrennt sind. Schnittlinien 39 sind gestrichelt bei Punkten an den Blättern 46 in der Nähe des Rahmens 42 angedeutet, wo die Blätter letztendlich von dem Rahmen getrennt werden. Während der Endmontage der Chipkapselung wird der Rahmen 42 von dem Rest der in Figur 3 gezeigten Gesamtanordnung entfernt. Runde Bereiche 34, welche gepunktet dargestellt sind, repräsentieren in diesem speziellen Fall die Positionen von Kupferkugeln, welche einen Anschluß auf der Folienoberfläche bilden und über die eine elektrische Verbindung durch den dielektrischen Deckel (nicht gezeigt) hergestellt werden kann, welcher am Ende den verkapselten Chip bedeckt. Wenn der Rahmen 42 entfernt wurde, werden die Blätter 46 über den Rand der Kontaktzoneninsel zurückgebogen, von der sie ausgehen. In Figur 3 würde zum Beispiel das Blatt 46, welches in dem oberen linken Quadraten erscheint, über die gestrichelte Außenlinie 49 zurückgebogen. Alle Blätter 46 werden auf diese Weise behandelt. Diese Technik ist deutlicher in den Figuren 4 und 5 gezeigt.
  • Nachdem die Schablone richtig geformt ist, wird sie vorzugsweise über der Deckmetallisierung ausgerichtet, wie in Figur 3 gezeigt, und mittels Thermokompression bei einer Temperatur über 200ºC verbunden. Typische Verbindungs- oder Bondverfahren werden bei einer Temperatur von etwa 325ºC während einer halben Stunde bei einem Druck von 1000 bis 6000 psi durchgeführt, wobei normalerweise ein Druck von etwa 3000 psi bevorzugt wird. Dies führt zu einer vollständigen Konversion des Goldfilms auf der Kuperfolie in das gewünschte stabile intermetallische AuAl&sub2; bei der Aluminium-Folien-Grenzfläche. Danach wird die zuvor erörterte Routine ausgeführt und die Endmontage wird gemäß den Figuren 4 und 5 durchgeführt.
  • Figur 4 ist eine isometrische Darstellung der erfindungsgemäßen Folie 10 in der endgültigen Montagestellung, wobei eine Polyimidlage 33 über allen Inselflächen liegt. Die Polyimidschicht schaft eine elektrische Trennung der Folie 10 von dem Deckel (außen bei den zurückgebogenen Blättern 46), und die zurückgebogenen Blätter, welche bei Kontakt mit Metallkugeln (gestrichelt) oder anderen geeigneten durch den Deckel führenden Verbindungselementen nach unten gedrückt werden, ergeben einen zusätzlichen Zugentlastungsfaktor. Die Blätter sind hier über das Hauptkontakt-Verbindungsfeld 44 und das Gatekontakt- Verbindungsfeld 41 zurückgebogen dargestellt.
  • Figur 5 dient zur weiteren Darstellung der in Figur 4 gezeigten Struktur, wobei der Aufriß eines Teils der in Figur 3 gezeigten Struktur längs der Pfeile 5-5 dargestellt ist. Wie zuvor gesagt, erstreckt sich das Aluminiumfeld 18 nicht bis zum Rand des Siliziumchips 30, so daß ein Schutzringbereich 38 gebildet wird. Der Zweck dieses Schutzringbereiches 38 ist, Kurzschlüsse zu verhindern, welche durch den Kontakt mit Nachbarchips bei einem Chargen-Herstellungsverfahren oder einem Herstellungsverfahren in großer Fertigungsserie verursacht werden können. Dieser Faktor betrifft jedoch Chargenherstellungsverfahren und ist ein Gegenstand, der nicht wirklich in den Bereich dieser Offenbarung gehört.

Claims (3)

1. Leistungschipanordnung, mit einem Halbleiterchip, einer Schicht aus Aluminium auf dem Chip, einer intermetallischen Aluminium-Gold-Verbundschicht auf der Aluminiumschicht, einem Film aus Chrom auf der intermetallischen Aluminium-Gold-Verbundschicht, einer Kuperfolie auf dem Chromfilm, wobei die Anordnung eine elektrische Verbindung zu dem Halbleiterchip bildet und die Aluminium-Gold- Schicht im wesentlichen aus AuAl&sub2; besteht.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Gewicht des Aluminiums in der Aluminiumschicht größer ist als das stöchiometrische AuAl&sub2;-Äquivalenzgewicht von Gold in der intermetallischen Verbundschicht.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Film aus Chrom Beschichtungen auf beiden Seiten der Kuperfolie umfaßt.
DE69123727T 1990-10-26 1991-10-24 Elektrischer Kontakt für einen Leistungschip Expired - Fee Related DE69123727T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/603,495 US5184206A (en) 1990-10-26 1990-10-26 Direct thermocompression bonding for thin electronic power chips
PCT/US1991/007899 WO1992008248A1 (en) 1990-10-26 1991-10-24 Direct thermocompression bonding for thin electronic power chips

Publications (2)

Publication Number Publication Date
DE69123727D1 DE69123727D1 (de) 1997-01-30
DE69123727T2 true DE69123727T2 (de) 1997-07-03

Family

ID=24415689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123727T Expired - Fee Related DE69123727T2 (de) 1990-10-26 1991-10-24 Elektrischer Kontakt für einen Leistungschip

Country Status (7)

Country Link
US (2) US5184206A (de)
EP (1) EP0513273B1 (de)
JP (1) JP2979086B2 (de)
KR (1) KR100201679B1 (de)
CA (1) CA2071496C (de)
DE (1) DE69123727T2 (de)
WO (1) WO1992008248A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184206A (en) * 1990-10-26 1993-02-02 General Electric Company Direct thermocompression bonding for thin electronic power chips
JP2553249B2 (ja) * 1991-03-18 1996-11-13 株式会社東芝 半導体装置
JPH07105586B2 (ja) * 1992-09-15 1995-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップ結合構造
EP0662708A1 (de) * 1994-01-06 1995-07-12 Harris Corporation Thermokompressionsschweissen mit Aluminium-Gold-Zwischenschicht
JP3437687B2 (ja) * 1994-12-22 2003-08-18 株式会社東芝 半導体素子の実装構造、及び液晶表示装置
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
US6157076A (en) * 1997-06-30 2000-12-05 Intersil Corporation Hermetic thin pack semiconductor device
US5977639A (en) * 1997-09-30 1999-11-02 Intel Corporation Metal staples to prevent interlayer delamination
US6457234B1 (en) 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
JP2000340911A (ja) * 1999-05-25 2000-12-08 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔
US7692211B1 (en) 2001-07-03 2010-04-06 Silicon Power Corporation Super GTO-based power blocks
JP4073876B2 (ja) * 2004-01-14 2008-04-09 三菱電機株式会社 半導体装置
US8987875B2 (en) 2013-03-08 2015-03-24 Delphi Technologies, Inc. Balanced stress assembly for semiconductor devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840982A (en) * 1966-12-28 1974-10-15 Westinghouse Electric Corp Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same
US3599060A (en) * 1968-11-25 1971-08-10 Gen Electric A multilayer metal contact for semiconductor device
NL7011885A (de) * 1970-08-12 1972-02-15
US3848261A (en) * 1972-06-19 1974-11-12 Trw Inc Mos integrated circuit structure
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3922712A (en) * 1974-05-01 1975-11-25 Gen Motors Corp Plastic power semiconductor flip chip package
US4089733A (en) * 1975-09-12 1978-05-16 Amp Incorporated Method of forming complex shaped metal-plastic composite lead frames for IC packaging
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
CA1226967A (en) * 1984-03-08 1987-09-15 Sheldon H. Butt Tape bonding material and structure for electronic circuit fabrication
JPS6281744A (ja) * 1985-10-07 1987-04-15 Mitsui Mining & Smelting Co Ltd バンプ付フイルムキヤリヤの製造方法
JPS62150728A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd テ−プキヤリアおよびそれを用いた半導体装置
JPS62150753A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 電子装置
US4750666A (en) * 1986-04-17 1988-06-14 General Electric Company Method of fabricating gold bumps on IC's and power chips
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
US4907734A (en) * 1988-10-28 1990-03-13 International Business Machines Corporation Method of bonding gold or gold alloy wire to lead tin solder
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5103290A (en) * 1989-06-16 1992-04-07 General Electric Company Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5028987A (en) * 1989-07-03 1991-07-02 General Electric Company High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
US5184206A (en) * 1990-10-26 1993-02-02 General Electric Company Direct thermocompression bonding for thin electronic power chips

Also Published As

Publication number Publication date
CA2071496A1 (en) 1992-04-27
KR100201679B1 (en) 1999-06-15
WO1992008248A1 (en) 1992-05-14
EP0513273B1 (de) 1996-12-18
JPH05503397A (ja) 1993-06-03
US5184206A (en) 1993-02-02
JP2979086B2 (ja) 1999-11-15
EP0513273A4 (en) 1993-04-21
KR920704353A (ko) 1992-12-19
EP0513273A1 (de) 1992-11-19
DE69123727D1 (de) 1997-01-30
CA2071496C (en) 2002-05-14
US5304847A (en) 1994-04-19

Similar Documents

Publication Publication Date Title
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE69624712T2 (de) Verfahren zur herstellung einer metall-leitungsstruktur für eine integrierte schaltung mit verbessertem elektromigrationswiderstand
DE69123727T2 (de) Elektrischer Kontakt für einen Leistungschip
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE2624313A1 (de) Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein
DE112019005155B4 (de) Halbleitervorrichtung
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE3823347A1 (de) Leistungs-halbleiterelement
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102017207727A1 (de) Halbleiteranordnung
DE102005044510B4 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür
DE69706720T2 (de) Höckerloses Verfahren zur Verbindung von inneren Leitern mit integrierten Halbleiterschaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee