DE69114881T2 - Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern. - Google Patents

Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern.

Info

Publication number
DE69114881T2
DE69114881T2 DE69114881T DE69114881T DE69114881T2 DE 69114881 T2 DE69114881 T2 DE 69114881T2 DE 69114881 T DE69114881 T DE 69114881T DE 69114881 T DE69114881 T DE 69114881T DE 69114881 T2 DE69114881 T2 DE 69114881T2
Authority
DE
Germany
Prior art keywords
memory
address
failure
column
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69114881T
Other languages
English (en)
Other versions
DE69114881D1 (de
Inventor
Kenichi Fujisaki
Noboru Okino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE69114881D1 publication Critical patent/DE69114881D1/de
Application granted granted Critical
Publication of DE69114881T2 publication Critical patent/DE69114881T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/72Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Analysiervorrichtung zum Bewahren vor Speicherausfällen, die bei Geräten zum Prüfen eines sogenannten redundant aufgebauten Halbleiterspeichers angewandt wird, der Reserve- (oder Redundanz) Leitungen hat, die im Austausch für versagende Adressenleitungen benutzt werden.
  • Wie Fig. 1 zeigt, hat der redundant aufgebaute Speicher außerhalb seines Speicherbereichs 11 Spaltenreserveadressenleitungen 12, die sich parallel zu seinen Spaltenadressenleitungen erstrecken (und auf denen jeweils Speicherzellen der entsprechenden Spalten gebildet sind), sowie Zeilenreserveleitungen 13, die sich parallel zu Zeilenadresssenleitungen erstrecken (und auf denen jeweils Speicherzellen der entsprechenden Zeile gebildet sind). Und wenn bei einem Funktionstest des Speichers ein Versager gefunden wird, wird die versagende Zeilen- oder Spaltenadressenleitung, das heißt die die versagende Zelle enthaltende Zeilen- oder Spaltenadressenleitung durch die Reserveleitung elektrisch ersetzt, so daß der Speicher als ein unterhalb der Defektgrenze liegender benutzt werden kann.
  • Für den Fall, daß ein Ausfall (Fehler) im Speicherbereich des redundant aufgebauten Speichers gefunden wird, wird die Adresse der versagenden Zelle lokalisiert, geprüft, ob alle Ausfälle durch Reserveleitungen behebbar sind oder nicht, und wenn sie behebbar sind, wird analysiert, welche der Zeilen- und Spaltenreserveleitungen als Substitut für die versagenden Zellen benutzt werden sollte, um den Speicher als nicht defekt zu verwenden. Diese Analyse wird nachfolgend als Analyse zum Bewahren vor Ausfall bezeichnet.
  • Für die Analyse zum Bewahren vor Ausfall nötige Daten sind die Gesamtzahl versagender Zellen (oder Versager) im Speicherbereich (oder einem Analyseblock) 11 (eine Zahl, die nachfolgend als Gesamtausfallzählung TFC bezeichnet wird), die Anzahl versagender Zellen (oder Versager) in jeder Zeilenadressenleitung (eine Zahl, die nachfolgend als Zeilenadressenausfallzählung RFC bezeichnet wird) und die Zahl versagender Zellen (oder Versager) in jeder Spaltenadressenleitung (eine Zahl, die nachfolgend als die Spaltenadressenausfallzählung CFC bezeichnet wird). Das heißt, daß die Zahl versagender Zellen auf der Zeilenadressenleitung RAi und die Zahl versagender Zellen auf der Spaltenadressenleitung CAj im Speicherbereich 11 gezählt werden, wie durch RFC(i) und CFC(j) in Fig. 2 angedeutet.
  • Zuerst wird ein herkömmliches Verfahren einer solchen Analyse zum Bewahren vor Ausfall beschrieben. Wie in Fig. 3 gezeigt, wird während des Prüfens eines der Prüfung unterzogenen Speichers 15 eine Adresse RACA und Daten D, die von einem Mustergenerator 14 verfügbar sind, dem Speicher 15 bereitgestellt, um die Daten D an einer durch die Adresse RACA bestimmten Speicherzelle einzugeben, der gespeicherte Inhalt der Speicherzelle wird gelesen, das gelesene Signal 5 wird von einem Logikkomparator 16 mit einem erwarteten Wert E vom Mustergenerator 14 verglichen, und wenn sie nicht zusammenpassen, wird unter Verwendung der Adresse RACA Zugriff genommen auf einen Ausfallanalysespeicher 17 und eine "1" in ihn eingegeben.
  • Nach Beendigung einer Reihe von Prüfungen wird der Ausfallanalysespeicher 17 gelesen, um die für die Analyse zum Bewahren vor Versagen benötigten Daten TFC, RFC und CFC zu erhalten. In diesem Fall werden, wie in Fig. 4A gezeigt, Zellen in den Zeilenadressenleitungen RA&sub0;, RA&sub1; des Ausfallanalysespeichers 17 gelesen, um die Anzahl der "1er" auf den entsprechenden Zeilenadressenleitungen zu zählen und damit die Zählwerte RFC(0), RFC(1) ... zu erhalten. Dann werden, wie in Fig. 4B gezeigt, die Zahlen der "1er" auf entsprechenden Spaltenadressenleitungen CA&sub0;, CA&sub1; ... des Ausfallanalysespeichers 17 ähnlich gezählt, um Zählwerte CFC(0), CFC(1) ... zu erhalten. Danach werden die Zeilenadressenausfallzählungen RFC(0), RFC(1), ... oder Spaltenadressenausfallzählungen CFC(0), CFC(1) ... addiert, um die Gesamtausfallzählung TFC zu erhalten.
  • Anhand der Gesamtzahl versagender Zellen oder des so erhaltenen Wertes der Gesamtausfallzählung TFC wird eine Prüfung auf Vorhandensein oder Abwesenheit versagender Zellen im Analyseblock (das heißt dem Speicherbereich) sowie die Möglichkeit, die versagenden Zellen zu retten vorgenommen. Das bedeutet, daß die maximale Anzahl versagender Zellen, die durch Benutzung aller Reserveleitungen gerettet werden kann, mit der Gesamtausfallzählung RFC verglichen und geprüft wird, ob die zuletzt genannte Zahl die erstere überschreitet. Läßt man die Zahlen von Zeilenadressen RA und Spaltenadressen CA des Analyseblocks durch I bzw. J dargestellt sein und die Zahlen von Zeilenreserveadressenleitungen und Spaltenreserveadressenleitungen durch M bzw. N, wird die maximale Zahl zu rettender, ausfallender Zellen ausgedrückt durch J M + I N - M N.
  • Als nächstes werden die Erfassung versagender Adressenleitungen und die Zuordnung von Reserveleitungen (zum Retten derselben) anhand der Daten RFC und CFC vorgenommen, und dann werden die Zeilenadressenausfallzählungen RFC, die Spaltenadressenausfallzählungen CFC und die Gesamtausfallzählung TFC entsprechend auf den neuesten Stand gebracht. Die Anzahl versagender Zellen RFC(i) A (eine Variable) auf der Zeilenadressenleitung RAi wird mit der Anzahl benutzbarer Spaltenreserveleitungen N B (eine Variable) verglichen, und wenn ein Zeilenausfallzustand A > B gilt, wird die Zeilenadressenleitung RAi als eine versagende Adressenleitung erfaßt. Das heißt, wenn A > B, reicht die Zahl Spaltenreserveleitungen nicht aus, um alle versagenden Zellen in der Zeilenadressenleitung RAi zu retten. Deshalb ist es nötig, eine der Zeilenreserveleitungen zum Retten der ausfallenden Zellen in der Zeilenadressenleitung RAi zu benutzen. Somit wird die Zeilenadressenleitung, für die der Zeilenausfallzustand A > B gilt, als eine versagende Adressenleitung betrachtet. Ähnlich wird die Anzahl versagender Zellen CFC(j) in jeder Spaltenadressenleitung CAj A mit der Anzahl Spaltenreserveleitungen M B verglichen, und wenn A > B, wird die Spaltenadressenleitung CAj als eine versagende Adressenleitung beurteilt, die durch eine Spaltenreserveleitung zu ersetzen ist.
  • Wenn die versagenden Adressenleitungen auf diese Weise erfaßt sind und entschieden wurde, daß sie durch die Reserveleitungen zu ersetzen oder zu retten sind, werden die Daten RFC, CFC und TFC jeweils auf einen Wert aktualisiert, nachdem die Anzahl versagender Zellen auf jeder geretteten ausfallenden Adressenleitung von deren anfänglicher Ausfallzählung subtrahiert wurde. Gleichzeitig werden auch die Zahlen der Reserveleitungen M und N, die zum Retten benutzt werden können, dementsprechend aktualisiert, und für jede Leitung wird erneut der Leitungsausfallzustand A > B geprüft. Diese Vorgänge werden wiederholt.
  • Nach dem Entfernen aller versagenden Adressenleitungen werden die verbliebenen versagenden Zellen durch ein Verfahren bewahrt, welches die Rettung mit der die größte Anzahl versagender Zellen aufweisenden Adressenleitung beginnt, oder einem Reihum-Algorithmus. Dann wird bestimmt, ob der der Prüfung unterzogene Speicher als ein Produkt unterhalb der Defektgrenze benutzt werden kann, und wenn dem so ist, wird der Adressenwert jeder durch die Reserveleitung zu ersetzenden Adressenleitung, welche die versagenden Zellen enthält, als eine Lösung der Analyse zum Bewahren vor Ausfall erhalten.
  • Wie oben erwähnt, wird beim Stand der Technik die Anzahl versagender Zellen für jede Zeilenadressenleitung und für jede Spaltenadressenleitung gezählt, um die Ausfallzählungen RFC und CFC zu erhalten, und deshalb muß zweimal auf den Ausfallanalysespeicher 17 über den gesamten Bereich eines Analyseblocks Zugriff genommen werden - dies verbraucht eine beträchtliche Menge Zeit. Da jede Zeilen- (oder Spalten) Adressenleitung innerhalb eines spezifizierten Spalten- (oder Zeilen) Adressenbereichs gelesen und die Anzahl "1er" in dem Bereich gezählt wird, werden außerdem Verfahren wie das Lesen der Adressenleitung, das Spezifizieren des als nächstes zu lesenden Adressenbereichs und der Beginn der Operation für jede Adressenleitung durchgeführt, so daß viel Zeit erforderlich ist, um die Zeilenadressenausfallzählungen RFC und die Spaltenadressenausfallzählungen CFC zu erhalten. Im Fall der gleichzeitigen Prüfung einer Vielzahl von Speichern wird die Verarbeitung zum Erhalt der Zählungen RFC und CFC aus dem Ausfallanalysespeicher 17 für jeden der Prüfung unterzogenen Speicher durchgeführt, und infolgedessen wird viel Zeit verbraucht, um die Werte RFC, CFC und TFC für alle der Prüfung unterzogenen Speicher zu erhalten.
  • Herkömmlicherweise erfolgt das Erfassen einer versagenden Adressenleitung durch Vergleich beispielsweise der Anzahl Spaltenreserveleitungen M (= B) mit der Anzahl versagender Zellen RFC(i) (= A) in jeder Zeilenadressenleitung RAi, und wenn der Zeilenausfallzustand (A > B) gilt, wird das Element Nummer i der Zeilenadressenausfallzählung RFC(i) als eine versagende Adresse in einem Speicher gespeichert, und der Zählwert der versagenden Zeilenadressenleitungen um eins erhöht. Ähnlich erfolgt die Verarbeitung für die Anzahl versagender Zellen CFC(j) (= A) in jeder Spaltenadressenleitung CAj, und auch die versagende Adresse in der Spaltenadressenleitung wird im Speicher gespeichert. Diese Prozesse mittels Software sind ziemlich zeitraubend. Auch im Fall der gleichzeitigen Prüfung von zwei oder mehr Speichern wird für jeden der Prüfung unterzogenen Speicher die vorstehend genannte Erfassung versagender Adressenleitungen und deren Speicherung im Speicher durchgeführt, so daß die Verarbeitungszeit insgesamt lang ist.
  • Bei der Bestimmung, versagende Adressenleitungen zu bewahren, werden darin enthaltene defekte Zellen entfernt und die Daten RFC, CFC und TFC aktualisiert. Wenn im Stand der Technik zum Beispiel entschieden wird, eine Adresse 5 der Zeilenadresse als eine versagende Adressenleitung zu bewahren, wird die Zeilenadressenausfallzählung RFC (5) von der Gesamtausfallzählung TFC subtrahiert, um letztere auf den neuesten Stand zu bringen, und die erstere wird auf Null verringert. Als nächstes wird die Zeilenadresse auf die Adresse 5 fixiert, die Spaltenadresse sequentiell ab einer Adresse Null inkrementiert, für jede Spaltenadresse auf den Ausfallanalysespeicher 17 Zugriff genommen, und bei jedem Lesen einer "1" aus demselben, wird die dieser Spaltenadresse entsprechende Spaltenadressenausfallzählung CFC um eins verringert. Diese Operation wird wiederholt, bis der Maximalwert der Spaltenadresse erreicht ist, wodurch die Spaltenadressenausfallzählung CFC auf den neuesten Stand gebracht ist. So braucht das dargestellte Beispiel aus dem Stand der Technik viel Zeit zum Aktualisieren der Spaltenadressenausfallzählung CFC. Das gleiche gilt für das Aktualisieren der Zeilenadressenausfallzählung RFC im Fall der Bewahrung einer Spaltenadressenleitung.
  • In US-A-4 736 373 ist ein Speicherprüfer zum Prüfen einer Matrix von Speicherelementen offenbart, wobei diese Matrix Reservereihen und Spalten von Speicherelementen zur Benutzung bei der Reparatur des der Prüfung unterzogenen Speichers hat. Der Speicherprüfer prüft die Speichermatrix, um Ausfalldaten abzuleiten, und speichert die Ausfalldaten in entsprechenden Zeilen und Spalten einer zweiten Speichermatrix. In einem ersten Durchlauf wird Speicherdaten im zweiten Speicher Zeile für Zeile abgetastet, und wenn während der ersten Durchlaufabtastung die Anzahl Ausfälle in irgendeiner Zeile die Anzahl Reservespalten übersteigt, wird diese Zeile in einem Maskenregister zum Ersatz gekennzeichnet. Als nächstes werden in einem zweiten Durchlauf die Spalten von Ausfalldaten Spalte für Spalte abgetastet, und wenn während des zweiten Durchlaufs die Anzahl der Ausfälle in irgendeiner Spalte die Anzahl Reservespalten übersteigt, wird diese Spalte in einem Maskenregister zum Ersatz markiert.
  • Zusammenfassung der Erfindung
  • Es ist Aufgabe der vorliegenden Erfindung, eine Analysiervorrichtung zu schaffen, die eine kurzfristige oder rasche Analyse zur Rettung versagender Adressen eines Halbleiterspeichers ermöglicht.
  • Diese Aufgabe wird mit einer Analysevorrichtung, wie in den Ansprüchen 1 und 2 beansprucht, erreicht.
  • Bevorzugte Ausführungsbeispiele der Erfindung sind Gegenstand der Unteransprüche.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Ausfallanalysespeicher geschaffen, in den bei Nichtübereinstimmung des Ergebnisses eines Vergleichs zwischen Schreibdaten und Lesedaten für jede Adresse in einem der Prüfung unterzogenen Speicher an der entsprechenden Adresse Daten "1" in einem Lesemodifizierschreibmodus eingegeben werden. Im Lesemodifizierschreibmodus aus dem Ausfallanalysespeicher entnommene Daten wird als Sperrsignal einem Sperrschaltglied zugeführt, und das zuvor genannte Ergebnis des Vergleichs wird in das Sperrschaltglied eingegeben. Die dem Ausfallanalysespeicher zur Verfügung gestellte Spaltenadresse wird an einen Spaltenadressenausfallzähl-(CFC) Speicher angelegt, der im Lesemodifizierschreibmodus betrieben wird, und die aus dem CFC-Speicher entnommenen Daten in einem Spaltenadressenaddierer um eins erhöht. Wenn vom Sperrschaltglied eine Nichtübereinstimmungsausgabe bereitgestellt wird, das heißt wenn die aus dem Ausfallanalysespeicher gelesenen Daten eine "0" ist und das Ergebnis des Vergleichs eine Nichtübereinstimmung, wird die Ausgabe des Spaltenadressenaddierers in den CFC-Speicher eingegeben. Auf diese Weise wird die Zahl defekter Zellen in jeder Spaltenadressenleitung des der Prüfung unterzogenen Speichers an der entsprechenden Adresse des CFC-Speichers gespeichert, um die Spaltenadressenausfallzählung CFC bereitzustellen. Ebenso wird die dem Ausfallanalysespeicher zur Verfügung gestellte Zeilenadresse an einen Zeilenadressenausfallzähl- (RFC) Speicher angelegt, der im Lesemodifizierschreibmodus betrieben wird, und die aus dem RFC- Speicher entnommenen Daten werden in einem Zeilenadressenaddierer um eins erhöht. Wenn das Sperrschaltglied eine Nichtübereinstimmungsausgabe liefert, wird die Ausgabe des Zeilenadressenaddierers in den RFC-Speicher geschrieben. Folglich wird die Anzahl defekter Zellen in jeder Zeilenadressenleitung des der Prüfung unterzogenen Speichers in der entsprechenden Adresse des RFC-Speichers gespeichert, um die Zeilenadressenausfallzählung RFC bereitzustellen. Die Anzahl der Nichtübereinstimmungsausgaben des Sperrschaltgliedes wird von einem Gesamtausfallzähler gezählt, um die Gesamtausfallzählung TFC zu erhalten.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird der Ausfallanalysespeicher über den gesamten Bereich gelesen, worin "1er" bei Adressen eingeschrieben worden sind, die defekten Zellen des der Prüfung unterzogenen Speichers entsprechen, und die gleiche Adresse wie die im Ausfallanalysespeicher gelesene Spaltenadresse wird dem CFC-Speicher zur Verfügung gestellt. Die gelesene Information aus dem CFC-Speicher wird im Spaltenadressenaddierer um eins erhöht, und bei jedem Lesen von Daten "1" aus dem Ausfallanalysespeicher wird die Ausgabe des Spaltenadressenaddierers in den CFC-Speicher eingegeben. Folglich wird die Zahl der Daten "1" in jeder Spaltenadressenleitung des Ausfallanalysespeichers in der entsprechenden Adresse des CFC-Speichers gespeichert, um die Spaltenadressenausfallzählung CFC zu erhalten. Ähnlich wird die gleiche Adresse wie die im Ausfallanalysespeicher gelesene Zeilenadresse dem RFC-Speicher bereitgestellt. Die aus dem RFC-Speicher entnommene Information wird im Zeilenadressenaddierer um eins inkrementiert, und bei jedem Lesen von Daten "1" aus dem Ausfallspeicher wird die Ausgabe des Zeilenadressenaddierers in den RFC-Speicher eingegeben. Somit wird die Anzahl der Daten "1" in jeder Zeilenadressenleitung des Ausfallanalysespeichers in der entsprechenden Adresse des RFC-Speichers gespeichert, um die Zeilenadressenausfallzählung RFC zu erhalten. Die Zahl der aus dem Ausfallanalysespeicher entnommenen Daten "1" wird vom Gesamtausfallzähler gezählt, um die Gesamtausfallzählung TFC zu erhalten.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird die Anzahl der Zeilenadressenreserveleitungen des der Prüfung unterzogenen Speichers in einem Register gespeichert, die Spaltenadresse des der Prüfung unterzogenen Speichers als Leseadresse benutzt, um Adressen des CFC-Speichers, in den die Anzahl defekter Zellen in jeder Spaltenadressenleitung eingegeben worden ist, sequentiell zu lesen, und die so erhaltene Anzahl defekter Zellen wird von einem Komparator mit der Anzahl im Register gespeicherter Reserveleitungen verglichen. Jedesmal, wenn die Vergleichsschaltung eine Ausgabe abgibt, die anzeigt, daß die Anzahl defekter Zellen größer ist als die Anzahl Reserveleitungen, wird die in diesem Zeitpunkt dem CFC-Speicher zur Verfügung gestellte Adresse als Daten in einen Ausfalladressenspeicher eingegeben und die Zahl solcher Einschreibungen von einem Ausfalladressenzähler gezählt. Auf diese Weise wird eine versagende Spaltenadressenleitung erfaßt, und ihr Adressenwert in den Ausfalladressenspeicher eingegeben. Ähnlich wird die Zahl der Spaltenadressenreserveleitungen des der Prüfung unterzogenen Speichers im Register gespeichert, die Spaltenadresse des der Prüfung unterzogenen Speichers als Leseadresse benutzt, um Adressen des RFC-Speichers, in den die Zahl defekter Zellen in jeder Zeilenadressenleitung eingegeben worden ist, sequentiell zu lesen, und die so erhaltene Anzahl defekter Zellen wird von einem Komparator mit den im Register gespeicherten Reserveleitungen verglichen. Jedesmal, wenn die Vergleichsschaltung eine Ausgabe abgibt, die anzeigt, daß die Anzahl defekter Zellen größer ist als die Anzahl Reserveleitungen, wird die dem RFC-Speicher in diesem Zeitpunkt zur Verfügung gestellte Adresse als Daten in den Ausfalladressenspeicher eingeschrieben und die Zahl solcher Einschreibungen vom Ausfalladressenzähler gezählt.
  • Gemäß einem vierten Aspekt der vorliegenden Erfindung wird der CFC-Speicher, in den die Zahl defekter Zellen in jeder Spaltenadressenleitung des der Prüfung unterzogenen Speichers eingegeben worden ist, und der RFC-Speicher, in den die Zahl defekter Zellen in jeder Zeilenadressenleitung des der Prüfung unterzogenen Speichers eingegeben worden ist, im Lesemodifizierschreibmodus betrieben. Aus dem CFC-Speicher entnommene Information wird in einem Spaltenadressensubtrahierer um eins verringert, während aus dem RFC-Speicher entnommene Information in einen Zeilenadressensubtrahierer um eins verringert wird. Die als versagende Adressenleitung bestimmte Spalten- (oder Zeilen) Adresse wird als Adresse dem CFC- (oder RFC) Speicher zur Verfügung gestellt, und Adressen von 0 bis zu einem Maximum werden eine nach der anderen dem RFC- (oder CFC) Speicher bereitgestellt. Gleichzeitig werden die dem CFC-Speicher und dem RFC-Speicher zu diesem Zeitpunkt verfügbar gemachten Adressen dem Ausfallanalysespeicher als eine Spaltenadresse bzw. als eine Zeilenadresse geliefert, um ihn zu lesen. Wird die Information "1" aus dem Ausfallanalysespeicher entnommen, so wird die Ausgabe des Spaltenadressensubtrahierers in den CFC-Speicher eingegeben und die Ausgabe des Zeilenadressensubtrahierers in den RFC-Speicher eingegeben.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 ist ein Diagramm, welches schematisch einen redundant aufgebauten Speicher zeigt;
  • Fig. 2 ist ein Diagramm zur Erläuterung von Daten für eine Analyse zum Bewahren vor Ausfall;
  • Fig. 3 ist ein Blockschaltbild, welches die allgemeine Anordnung einer Halbleiterspeicherprüfeinrichtung zeigt;
  • Fig. 4A ist ein Diagramm, welches ein herkömmliches Verfahren zum Erhalten der Spaltenadressenausfallzählung RFC zeigt;
  • Fig. 4B ist ein Diagramm, welches ein herkömmliches Verfahren zum Erhalten der Spaltenadressenausfallzählung CFC zeigt;
  • Fig. 5 ist ein Blockschaltbild, welches den Hauptteil eines Ausführungsbeispiels gemäß dem ersten Aspekt der vorliegenden Erfindung darstellt;
  • Fig. 6 ist eine Impulsübersicht zur Erläuterung des Betriebs des in Fig. 5 dargestellten Ausführungsbeispiels;
  • Fig. 7 ist ein Blockschaltbild, welches ein Ausführungsbeispiel gemäß dem zweiten Aspekt der vorliegenden Erfindung darstellt;
  • Fig. 8 ist ein Diagramm, welches schematisch einen Speicher zeigt, der eine Vielzahl von Analyseblocks hat;
  • Fig. 9 ist ein Blockschaltbild, welches ein Beispiel einer Anordnung zum Generieren von Adressen zeigt, die Ausfallzählspeichern für den Fall zur Verfügung gestellt werden, wo die Ausfallzählungen CFC, RFC und TFC für jeden Analyseblock des Speichers mit der Vielzahl von Analyseblöcken im Ausführungsbeispiel gemäß Fig. 7 erhalten werden;
  • Fig. 10A ist ein Diagramm, welches ein Beispiel von Adressen für den RFC-Speicher zeigt, die mit der Anordnung gemäß Fig. 9 für den in Fig. 8 gezeigten Speicher erhalten werden;
  • Fig. 10B ist ein Diagramm, welches in ähnlicher Weise ein Beispiel von Adressen für CFC-Speicher zeigt;
  • Fig. 10C ist ein Diagramm, welches in ähnlicher Weise ein Beispiel von Adressen für den TFC- Speicher zeigt;
  • Fig. 11A ist ein Diagramm, welches ein Beispiel des CFC-Speichers für den in Fig. 8 dargestellten Speicher zeigt;
  • Fig. 11B ist ein Diagramm, welches in ähnlicher Weise ein Beispiel des RFC-Speichers zeigt;
  • Fig. 11C ist ein Diagramm, welches in ähnlicher Weise ein Beispiel des TFC-Speichers zeigt;
  • Fig. 12 ist ein Blockschaltbild, welches ein Ausführungsbeispiel gemäß dem dritten Aspekt der vorliegenden Erfindung veranschaulicht;
  • Fig. 13 ist ein Diagramm, welches schematisch ein Beispiel eines Speichers zeigt, in dem Analyseblöcke 11a und 11b gemeinsame Reserveleitungen haben;
  • Fig. 14 ist ein Blockschaltbild, welches ein Beispiel veranschaulicht, in dem versagende Adressenleitungen des in Fig. 13 veranschaulichten Speichers von der Anordnung gemäß Fig. 12 erfaßt werden;
  • Fig. 15 ist ein Blockschaltbild einer allgemeinen Anordnung, bei der in Fig. 14 gezeigte, versagende Adressen erfassende Abschnitte in Kaskade geschaltet sind, um versagende Adressenleitungen durch Parallelverarbeitung von CFC- und RFC-Daten zu erfassen, die für jede Vielzahl von Blöcken erhalten wurden;
  • Fig. 16 ist ein Blockschaltbild, weches ein Ausführungsbeispiel gemäß dem vierten Aspekt der vorliegenden Erfindung darstellt;
  • Fig. 17A - 17D zeigt konkrete Beispiele der Aktualisierung der RFC-, CFC- und TFC-Daten auf der Basis der Rettung versagender Adressen;
  • Fig. 18 ist ein Blockschaltbild, welches ein Beispiel einer Addier/Subtrahierschaltung zeigt, die sowohl als +1-Addierer als auch als -1-Subtrahierer dient; und
  • Fig. 19 ist ein Blockschaltbild, welches ein Beispiel der Vorrichtung darstellt, die eine Kombination der in den Fig. 7, 12 und 16 veranschaulichten Ausführungsbeispiele ist.
  • Beschreibung der bevorzugten Ausführungsbeispiele
  • Fig. 5 zeigt als Blockschaltbild den wesentlichen Teil eines Ausführungsbeispiels zum Erhalten der Spaltenadressenausfallzählungen CFC, der Zeilenadressenausfallzählungen RFC und der Gesamtausfallzählung TFC gemäß dem ersten Aspekt der vorliegenden Erfindung. Dieses Ausführungsbeispiel ist als ein normiertes Gebilde mit der in Fig. 3 veranschaulichten Speicherprüfausstattung gebildet. Ein Adressengenerator 31, der auf einen Operationstakt CK unter Erzeugung der Spaltenadresse CA und der Zeilenadresse RA anspricht, ein Taktgenerator 32 zum Erzeugen des Taktes CK sowie ein Steuersignalgenerator 30, der die Adressenerzeugung durch den Adressengenerator 31 steuert und Takte CK1 und CK2 sowie Schreibbefehle WE1 und WE2 zu vorherbestimmten Zeitpunkten in Übereinstimmung mit einem Programm erzeugt, bilden einen Teil des in Fig. 3 dargestellten Mustergenerators 14. Der Ausfallanalysespeicher 17 wird in der in Fig. 3 gezeigten Speicherprüfausstattung benutzt. In Abhängigkeit von dem Takt CK1 wird der Ausfallanalysespeicher 17 im Lesemodifizierschreibmodus betätigt, und auf seine Ausgabe folgt in jedem Prüfzyklus jedesmal eine Eingabe, wenn dem Schreibfreigabeanschluß WE des Speichers 17 der Schreibbefehl WE 1 zur Verfügung gestellt wird. Dem Ausfallanalysespeicher 17 wird für jeden Prüfzyklus die Spaltenadresse CA und die Zeilenadresse RA vom Adressengenerator 31 des Mustergenerators 14 geliefert, und die Ausgabe F des Logikkomparators 16, die das Ergebnis des Vergleichs zwischen der Ausgabe 5 des der Prüfung unterzogenen Speichers und dem erwarteten Wert E in Fig. 3 entspricht, wird über einen Anschluß 18 an eine UND-Schaltung 19 angelegt. Der UND-Schaltung 19 wird auch für jeden Prüfzyklus zu vorherbestimmter Zeit der Schreibbefehl WE1 über einen Anschluß 21 geliefert. Die Ausgabe der UND-Schaltung 19 wird an den Schreibfreigabeanschluß WE des Ausfallanalysespeichers 17 angelegt, dem an seinem Datenanschluß Di die logische "1" geliefert wird.
  • Bei diesem Ausführungsbeispiel wird aus dem Ausfallanalysespeicher 17 gelesene Information Do als Sperrsignal an ein Sperrschaltglied 22 gegeben. Dem Sperrschaltglied 22 wird auch der Schreibbefehl WE2 geliefert, der im richtigen Zeitpunkt für jeden Prüfzyklus erzeugt wird, sowie die Ausgabe F über den Anschluß 18. Zu diesem Ausführungsbeispiel gehört ferner ein Spaltenadressenausfallzählspeicher (nachfolgend als CFC-Speicher bezeichnet) 23, ein Zeilenadressenausfallzählspeicher (nachfolgend als RFC-Speicher bezeichnet) 24, sowie ein Gesamtausfallzähler 25. Die CFC- und RFC-Speicher 23 und 24 werden gleichzeitig im Lesemodifizierschreibmodus entsprechend dem Takt CK2 betätigt. Die dem Ausfallanalysespeicher 17 bereitgestellte Spaltenadresse CA wird als Adresse an den CFC-Speicher angelegt, und die dem Ausfallanalysespeicher 17 bereitgestellte Zeilenadresse wird als Adresse an den RFC-Speicher 24 angelegt. Aus dem CFC-Speicher 23 entnommene Information wird in einem Spaltenaddierer 26 um eins inkrementiert, dessen Ausgabe an einen Datenanschluß Di des CFC-Speichers 24 angelegt wird. Aus dem RFC-Speicher 24 entnommene Information wird in einem Zeilenaddierer 27 um eins inkrementiert, dessen Ausgabe an einen Datenanschluß Di des RFC-Speichers 24 angelegt wird. Die Ausgabe des Sperrschaltgliedes 22 wird dem Schreibfreigabeanschluß WE jedes der CFC- und RFC-Speicher 23 und 24 zur Verfügung gestellt. Der Gesamtausfallzähler 25 soll die Anzahl "1er" in der Ausgabe des Sperrschaltgliedes 22 zählen; bei diesem Beispiel ist er aus einem Speicher 28 (nachfolgend als TFC-Speicher bezeichnet) und einem Addierer 29 zusammengesetzt. Aus dem TFC-Speicher 28 entnommene Information wird im Addierer 29 um eins inkrementiert, dessen Ausgabe an einen Datenanschluß Di des TFC-Speichers 28 angelegt wird. Die Ausgabe des Sperrschaltgliedes 22 wird auch dem Schreibfreigabeanschluß WE des TFC-Speichers 28 zur Verfügung gestellt. Der TFC-Speicher 28 spricht auf den Takt CK1 an, um zusammen mit den CFC und RFC-Speichern 23 und 24 im Lesemodifizierschreibmodus betätigt zu werden, und ist so angepaßt, daß für den gleichen Analyseblock 11 immer Zugriff genommen wird auf eine vorherbestimmte, feste Adresse. Da üblicherweise auf die gleiche Speicheradresse oft von einer Folge von Quasizufallsadressen Zugriff genommen wird, die während der Prüfung eines Halbleiterspeichers erzeugt werden, ist das Sperrschaltglied 22 vorgesehen, um zu verhindern, daß die gleiche defekte Zelle mehrmals als Versager gezählt wird.
  • Wenn bei einer solchen Anordnung das oben erwähnte Vergleichsergebnis eine Nichtübereinstimmung ist, geht das Signal F vom Anschluß 18 auf eine "1", und der Schreibbefehl WE1 wird in diesem Prüfzyklus vom Anschluß 21 über die UND-Schaltung 19 an den Ausfallanalysespeicher 17 angelegt, in welchen die Information "1" unter einer Adresse eingegeben wird, die von den Spalten- und Zeilenadressen zu dieser Zeit spezifiziert ist. Vor dieser Eingabe wird der Ausfallanalysespeicher 17 im gleichen Prüfzyklus gelesen, und wenn die gelesene Information nicht eine "1", sondern eine "0" ist, wird das Sperrschaltglied 22 nicht freigegeben, sondern erhält eine Nichtübereinstimmungsausgabe "1" und erlaubt infolgedessen den Durchlaß des Schreibbefehls WE2 zur Eingabe in den CFC-Speicher 23, den RFC-Speicher 24 und den TFC- Speicher 28. Infolgedessen wird die Ausgabe des Spaltenaddierers 26 unter der gleichen Adresse in den CFC-Speicher 23 eingegeben wie die Spaltenadresse, auf die zu diesem Zeitpunkt im Ausfallanalysespeicher 17 Zugriff genommen wird, und gleichzeitig wird die Ausgabe des Zeilenaddierers 26 unter der gleichen Adresse in den RFC-Speicher 24 eingegeben, wie die Zeilenadresse, auf die zu diesem Zeitpunkt im Ausfallanalysespeicher 17 Zugriff genommen wird. Der Schreibbefehl WE2 vom Sperrschaltglied 22 bewirkt außerdem, daß der Inhalt des TFC-Speichers 28 um eins inkrementiert wird.
  • Die Speicher 23, 24 und 28 werden vor Beginn der Prüfung gelöscht. Folglich ist, wenn in einer bestimmten Adresse des CFC-Speichers 23 ein erstes Einschreiben vorgenommen wird, die daraus unmittelbar vor der Eingabe gelesene Information eine "0" und der Spaltenaddierer 26 erhöht sie auf eine "1", die in den CFC-Speicher 23 eingegeben wird. Wenn wiederum in der gleichen Adresse die nächste Eingabe vorgenommen wird, ist die daraus unmittelbar vor der Eingabe gelesene Information eine "1", und der Spaltenaddierer 26 erhöht sie um eins auf eine "2", die in den CFC-Speicher 23 eingegeben wird. Da jede Adresse des CFC-Speichers die gleiche ist wie jede Spaltenadresse des Ausfallanalysespeichers 17, wird die Zahl der Daten "1" in jeder Spaltenadressenleitung des Ausfallanalysespeichers 17 bei jeder Adresse des CFC-Speichers 23 gezählt.
  • Der RFC-Speicher 24 arbeitet auch in ähnlicher Weise, und die Zahl der Daten "1" in jeder Zeilenadressenleitung des Ausfallanalysespeichers 17 werden bei jeder Adresse des RFC-Speichers 24 gezählt. Im TFC-Speicher 28 wird die Zahl der "1er" im Ausfallanalysespeicher 17 gezählt. Bei der tatsächlichen Prüfung des der Prüfung unterzogenen Speichers wird die gleiche Zelle mehrmals in einer Prüfung gelesen, wie zuvor erwähnt. Wenn allerdings zunächst für die gleiche Zelle eine Nichtübereinstimmung festgestellt wird, wird die Information "1" in diejenige Zelle des Ausfallanalysespeichers 17 eingegeben, die jener Zelle des der Prüfung unterzogenen Speichers entspricht, und folglich wird, selbst wenn für die gleiche Zelle wiederum Nichtübereinstimmung festgestellt wird, die im voraus gespeicherte Information "1" zu dieser Zeit aus dem Ausfallanalysespeicher 17 entnommen und das Sperrschaltglied 22 freigegeben, so daß von der zweiten und nachfolgenden Ausgaben festgestellter Nichtübereinstimmung keine Eingabe in die Speicher 23, 24 und 28 bewirkt wird.
  • Fig. 6 zeigt eine Impulsübersicht während des Zählens defekter Zellen durch das in Fig. 5 dargestellte Ausführungsbeispiel zusammen mit einer Folge von Prüfzyklen zum Prüfen des Speichers 15 mit der in Fig. 3 dargestellten Prüfausstattung. Bei der tatsächlichen Speicherprüfung werden die Adressen CARA nicht immer in aufsteigender oder fallender Reihenfolge generiert. Stattdessen ist es üblich, die Adressen auf einer Quasizufallsbasis zu erzeugen. Bei diesem Beispiel sind allerdings zum besseren Verständnis der Erfindung die Zustände verschiedener Signale und Daten in jedem Prüfzyklus unter der Annahme gezeigt, daß, während der Prüfzyklus zu T, T + 1, T + 2 ... fortfährt, die Spaltenadresse CA in bezug auf die Zeilenadresse RA = i sequentiell auf j, j + 1, j + 2 ... inkrementiert wird, und daß, während der Prüfzyklus zu T + J, T + J + 1, T + J + 2 ... fortfährt, die Spaltenadresse CA in bezug auf die Zeilenadresse RA = i + 1 wiederum sequentiell auf j, j + 1, j + 2 ... inkrementiert wird. Die durch unterbrochene Linien gezeigten Impulse in den Zeilen der Schreibbefehle WE1 und WE2 zeigen an, daß sie durch die Schaltglieder 19 bzw. 22 gesperrt sind. Bezugszeichen Do bezeichnet Daten Do, die aus dem Ausfallanalysespeicher 17 gelesen werden, und " +1" in den Zeilen direkt unter den drei Zeilen CFC, RFC und TFC zeigen die addierten Ausgaben der Addierer 26, 27 bzw. 29.
  • Bei diesem Beispiel ist während des Prüfzyklus T (CA = j, RA = i) das Signal F, welches das vorstehend erwähnte Vergleichsergebnis anzeigt, eine "0" (eine Koinzidenzausgabe, die darstellt, daß die geprüfte Speicherzelle normal ist), und die aus dem Ausfallanalysespeicher 17 gelesene Information Do ist eine "0". Da die Schreibbefehle WE1 und WE2 in diesem Fall beide durch die Schaltglieder 19 und 22 gesperrt sind, erfolgen keine Angaben in die Speicher 17, 23, 24 und 28. Übrigens ist die durch die Folge von Prüfzyklen erfaßte Gesamtausfallzählung TFC, bis der Prüfzyklus T erreicht ist, mit drei gezeigt. Im Prüfzyklus T + 1 ist das Signal F eine "1" (eine Nichtübereinstimmungsausgabe, die darstellt, daß die geprüfte Speicherzelle defekt ist), und die aus dem Ausfallanalysespeicher 17 gelesene Information Do ist eine "0". In Beantwortung des Schreibbefehls WE1 wird die "1" des Signals F unter der zu diesem Zeitpunkt spezifizierten Adresse (CA = j + 1, RA = i) in den Speicher 17 eingegeben, und in Beantwortung des Schreibbefehls WE2 wird der Inhalt CFC und RFC der entsprechenden Adressen CA = j + 1, RA = i in den Speichern 23 und 24 um eins erhöht, und der Inhalt der festen Adresse im TFC- Speicher 28 wird gleichfalls um eins erhöht. Im Prüfzyklus T + 3 ist das Signal F eine "1", und die Information Do, die aus jener Adresse CA = +3, RA = i im Ausfallanalysespeicher 17, die zu diesem Zeitpunkt spezifiziert ist, gelesen wird, ist eine "1" (was darstellt, daß bereits aufgezeichnet wurde, daß die Speicherzelle defekt ist). In diesem Fall wird der Schreibbefehl WE2 vom Schaltglied 22 gesperrt, und es gibt keine Eingaben in die Speicher 23, 24 und 28. Die Operationszustände in den Prüfzyklen T + 2, T + J + 1, T + J + 2 sind ähnlich denen im Prüfzyklus T, während die Operationszustände in den Prüfzyklen T + 4, T + J, T + J + 3 denen im Prüfzyklus T + 1 ähneln.
  • So ist zum Beispiel im Prüfzyklus T das Signal F eine "0", und folglich bleibt der Inhalt CFC des CFC-Speichers 23 unter der Adresse CA = j bei der "0" intakt, während im Prüfzyklus T + J für die gleiche Adresse RA = j das Signal F eine "1" ist und infolgedessen der gesamte gespeicherte Inhalt CFC = 0 gelesen und dann im Addierer 26 um eins erhöht wird, woraufhin er in die gleiche Adresse CA = j des CFC-Speichers 23 eingegeben wird. Da im Prüfzyklus T + 1 das Signal F eine "1" ist, wird der Inhalt an der Adresse CA = J + 1 im CFC-Speicher 23 auf CFC = 1 inkrementiert. Im Prüfzyklus T + J + 1 für die gleiche Adresse CA = J + 1 bleibt, da das Signal F eine "0" ist, der oben genannte Inhalt CFC = 1 unverändert. Im Prüfzyklus T + 3 bleibt, weil das Signal F eine "1", aber die Ausgabe Do eine "1" ist, der Inhalt CFC = 1 unter der Adresse CA = J + 3 unverändert. Im Prüfzyklus T + J + 3 für die gleiche Adresse CA = J + 3 wird, weil das Signal F eine "1" ist, der Inhalt unter dieser Adresse auf CFC = 2 inkrementiert. Der Inhalt RFC unter der Adresse RA = i im RFC-Speicher 24 wird im Prüfzyklus T + 1 auf RFC = 1 erhöht und im Prüfzyklus T + 4 weiter auf RFC = 2 inkrementiert. Der Inhalt RFC unter der Adresse RA i + 1 im RFC-Speicher 24 wird auf RFC = 1 im Prüfzyklus T + J erhöht und im Prüfzyklus T + J + 3 weiter auf RFC = 2 inkrementiert. Der Inhalt TFC unter der festen Adresse im TFC-Speicher 28 wird in jedem der Prüfzyklen T + 1, T + 4, T + J und T + J + 3 um eins erhöht.
  • Nachdem für alle Speicherzellen im Analyseblock die Vergleichsprüfung zwischen der in dem der Prüfung unterzogenen Speicher gelesenen Ausgabe S und dem erwarteten Wert E gemacht wurde, wird die Anzahl defekter Zellen CFC in jeder Spaltenadressenleitung in einer entsprechenden der Adressen des CFC-Speichers 23 erhalten; die Anzahl defekter Zellen RFC in jeder Zeilenadressenleitung wird in einer entsprechenden der Adressen des RFC-Speichers 24 erhalten; und die Gesamtzahl defekter Zellen TFC in dem Analyseblock wird in der festen Adresse des TFC-Zählers 25 erhalten.
  • Anders als beim Stand der Technik zählt das in Fig. 5 gezeigte Ausführungsbeispiel die Zahl defekter Zellen, während es gleichzeitig die Prüfung unternimmt und folglich die Notwendigkeit umgeht, die Ausfallzählungen CFC, RFC und TFC durch Lesen des Ausfallanalysespeichers 17 nach der Prüfung zu erhalten. Da der Ausfallanalysespeicher 17 in allen Prüfzyklen im Lesemodifizierschreibmodus betätigt wird, kann jedoch manchmal sein Hochgeschwindigkeitsbetrieb schwierig sein und ist deshalb für die Prüfung eines Hochgeschwindigkeitsspeichers nicht geeignet. Da während der Prüfung Daten gelesen werden, kann außerdem eine Beschleunigung des Betriebs mittels Anwendung der Verzahnungsmethode nicht verwirklicht werden.
  • Fig. 7 zeigt in Blockform ein Ausführungsbeispiel gemäß dem zweiten Aspekt der vorliegenden Erfindung, die angesichts des oben Gesagten so angepaßt ist, daß bei Beendigung der Prüfung der Ausfallanalysespeicher gelesen wird, um die Ausfallzählungen CFC, RFC und TFC durch Nutzung einer Hardwarekonstruktion zu erhalten. Wie bei dem in Fig. 5 gezeigten Ausführungsbeispiel schließt dieses Beispiel den CFC-Speicher 23, RFC-Speicher 24, den TFC-Zähler 25, den Spaltenaddierer 26 und den Zeilenaddierer 27 ein. Der Steuersignalgeneratorabschnitt 30, der Adressengenerator 31 und der Taktgenerator 32 sind im Mustergenerator 14 der in Fig. 13 dargestellten Speicherprüfausstattung vorgesehen, und auch der Ausfallanalysespeicher 17 ist in der Speicherprüfausstattung vorgesehen.
  • Der gesamte Bereich eines Analyseblocks im Ausfallanalysespeicher 17 nach Beendigung der Prüfung wird für jede Zelle gelesen, wozu die Zeilen- und Spaltenadressen RA und CA benutzt werden, die in zunehmender Reihenfolge vom Adressengenerator 31 erzeugt werden. Zu dieser Zeit werden die gleichen Adressen, die dem Ausfallanalysespeicher 17 als die Zeilen- und Spaltenadressen RA und CA bereitgestellt werden, als Adressen den CFC- und RFC-Speichern 23 und 24 zur Verfügung gestellt. Hierzu werden bei diesem Ausführungsbeispiel Taktimpulse CK, die vom Taktgenerator 32 an den Adressengenerator 31 angelegt werden, von einem Zeilenadressenzähler 33 gezählt, sein Zählwert wird als Adresse RA dem RFC-Speicher 24 zur Verfügung gestellt und auch einem Übertragwähler 34 bereitgestellt, durch den ein im voraus eingestellter Maximalwert der Zeilenadresse erfaßt wird. Die erfaßte Ausgabe wird von einem Spaltenadressenzähler 35 synchron mit dem Takt CK vom Taktgenerator 32 gezählt, und der Zählwert wird als Adresse CA für den CFC-Speicher 23 bereitgestellt. In dem Fall, wo der Maximalwert vom Übertragwähler 34 erfaßt wird, wird der Zeilenadressenzähler 33 zur gleichen Zeit auf Null zurückgesetzt, wie der Spaltenadressenzähler 35 um eins erhöht wird. Durch gleichzeitiges Starten des Adressengenerators 31 und des Zeilenadressenzählers 33 wird veranlaßt, daß der Zählwert des Zeilenadressenzählers 33 mit der Zeilenadresse zusammenfällt, die an den Ausfallanalysespeicher 17 angelegt wird, und durch Setzen des Übertragwählers 34 wird der Zählwert des Spaltenadressenzählers 35 veranlaßt, mit der Spaltenadresse zusammenzufallen, die dem Ausfallanalysespeicher 17 bereitgestellt wird.
  • Die Leseausgabe Do des Ausfallanalysespeichers 17 wird an ein Schaltglied 36 geliefert, dem außerdem ein Schreibbefehl WE3 vom Steuersignalgeneratorabschnitt 30 für jeden Lesezyklus des Ausfallanalysespeichers 17 geliefert wird. Die Ausgabe des Schaltgliedes 36 wird an den Schreibfreigabeanschluß WE jedes der Speicher 23, 24 und 28 angelegt. Wie im Fall des Ausführungsbeispiels gemäß Fig. 5 werden die Speicher 23, 24 und 28 in dem Lesemodifizierschreibmodus betrieben und die aus ihnen entnommenen Daten in den Addierern 26, 27 bzw. 29 um eins inkrementiert. Wenn die Information "1" im Ausfallanalysespeicher 17 gelesen wird, wird der Schreibbefehl WE3 zu dieser Zeit über das Schaltglied 36 an die Speicher 23, 24 und 28 angelegt, um Eingaben in dieselben zu bewirken. Es ist deshalb leicht zu verstehen, daß nach dem Lesen des gesamten Bereichs des Analyseblocks im Ausfallanalysespeicher 17 die Ausfallzählungen CFC, RFC und TFC für den Analyseblock in den Speichern 23, 24 bzw. 28 erhalten werden.
  • Die Spaltenadresse CA und die Zeilenadresse RA, die vom Adressengenerator 31 während des Lesens des Ausfallanalysespeichers 17 erzeugt werden, können übrigens auch verzweigt und als Adressen den CFC- und RFC-Speichern 23 bzw. 24 zur Verfügung gestellt werden. In einem solchen Fall müssen die Ausgänge des Adressengenerators 31 an die Speicher 23 und 24 über Bitleitungen der gleichen Zahl wie die Anzahl Bits der Adressendaten CARA verbunden werden. Ferner sind auch Leitungen zum Empfang des Taktes CK2 und der Leseausgabe Do (das heißt des Schreibbefehls WE3) erforderlich. Bei einer solchen Anordnung, wie sie in Fig. 7 gezeigt ist, worin die Adressenerzeugereinrichtung in Form des Zeilenadressenzählers 33, des Übertragwählers 34 und des Spaltenadressenzählers 35 ausschließlich für die Speicher 23 und 24 vorgesehen ist, sind für den Anschluß an bestehendes Prüfgerät nur Leitungen zum Empfang der Takte CK, CK2 und des Leseausgangs Do des Ausfallanalysespeichers 17 erforderlich.
  • Für den Fall der Speicherung der Prüfergebnisse von zwei oder mehr Analyseblöcken im Ausfallanalysespeicher 17 ist es auch möglich, die Ausfallzählungen CFC, RFC und TFC für jeden Analyseblock zu zählen, während gleichzeitig der gesamte Bereich des Ausfallanalysespeichers 17 kontinuierlich gelesen wird. Dies wird hinsichtlich des Falles beschrieben, wo, wie beispielsweise in Fig. 8 gezeigt, der Ausfallanalysespeicher 17 in vier Analyseblöcke B1 bis B4 unterteilt ist, die Zeilenadresse RA und die Spaltenadresse CA des Speichers 17 jeweils 10 Bit breit sind und die Analyseblöcke B1, B2, B3 und B4 gewählt werden, wenn die höchstwertigen Bits RA&sub9; und CA&sub9; der beiden Adressen "0" und "0" und "1" und "0", "0" und "1" bzw. "1" und "1" sind. In diesem Fall wird, wie in Fig. 9 dargestellt, die gleiche Adresse über einen Anschluß 37 in einen Multiplexer 38 eingegeben wie die Zeilenadresse RA, die dem Ausfallanalysespeicher 17 zum Lesen bereitgestellt wird, und die gleiche Adresse wie die dem Ausfallanalysespeicher 17 zur Verfügung gestellte Spaltenadresse CA wird über einen Anschluß 39 in den Multiplexer 38 eingegeben. Im Multiplexer 38 werden die Bits zur Bestimmung des zu wählenden Analyseblocks, das heißt RA&sub9; und CA&sub9; bei diesem Beispiel, aus den oben besagten Adressen extrahiert und diese Bits RA&sub9; und CA&sub9; als eine Adresse (Fig. 10C) über einen Anschluß 41 an den in Fig. 7 gezeigten TFC-Speicher 28 geliefert. Ferner wird auch die Ausgabe des Multiplexers 38 an einen Multiplexer 42 geliefert, indem sie an die höhere Ordnung der vom Anschluß 37 gelieferten Zeilenadresse RA angehängt wird, und diese Multiplexerausgabe wird als eine in Fig. 10A gezeigte Adresse über einen Anschluß 43 dem in Fig. 7 dargestellten RFC-Speicher 24 zur Verfügung gestellt. Ebenfalls wird die Ausgabe des Multiplexers 38 auch an einen Multiplexer 44 angelegt, worin sie an die höhere Ordnung der vom Anschluß 39 bereitgestellten Spaltenadresse CA angehängt wird, und diese Multiplexerausgabe wird als eine in Fig. 10B gezeigte Adresse über einen Anschluß 45 dem CFC-Speicher 23 gemäß Fig. 7 zur Verfügung gestellt. Wenn das kontinuierliche Lesen des gesamten Bereichs des Ausfallanalysespeichers 17 beendet ist, werden also die Spaltenadressenausfallzählungen CFC, die Zeilenadressenausfallzählungen RFC und die Gesamtausfallzählungen in den Analyseblöcken B1, B2, B3 und B4 des Ausfallanalysespeichers 17 in Bereichen B1, B2, B3 und B4 des CFC-Speichers 23 erhalten, wie in Fig. 11A gezeigt, in Bereichen B1, B2, B3 und B4 des RFC-Speichers 24, wie in Fig. 11B gezeigt, bzw. in Bereichen B1, B2, B3 und B4 des TFC-Speichers 28, wie in Fig. 11C gezeigt. Durch Ändern der im Multiplexer 38 gewählten Bits und durch Wählen der Bits niedriger Ordnung, an die die gewählten Bits in den Multiplexern 42 und 44 angehängt werden, können die unterteilten Analyseblöcke in der Größe verändert werden, und wenn die Bits nicht in den Multiplexern 42 und 44 angehängt werden, sind die Zeilenadresse RA und die Spaltenadresse CA für einen ununterteilten Analyseblock an den Anschlüssen 43 und 45 zu erhalten.
  • Während in Fig. 8 der Bereich jedes Analyseblocks durch die höchstwertigen Bits der Zeilen- und Spaltenadressen RA und CA spezifiziert ist, gibt es Fälle, wo andere Bits der Adressen zum Bezeichnen des Bereichs des Analyseblocks benutzt werden. Die oben im Zusammenhang mit Fig. 9 beschriebene Idee ist auch auf den Fall anwendbar, daß Ausfallzählungen CFC, RFC und TFC erhalten werden, während gleichzeitig die in Fig. 5 dargestellte Prüfung vorgenommen wird. Die Anzahl Analyseblöcke zum Speichern der Prüfergebnisse im Ausfallanalysespeicher 17 ist nicht speziell auf vier begrenzt.
  • Fig. 12 zeigt in Blockform ein Ausführungsbeispiel gemäß dem dritten Aspekt der vorliegenden Erfindung, bei dem versagende Adressenleitungen aus den Ausfallzählungen CFC und RFC erfaßt werden, die in den CFC- und RFC-Speichern 23 und 24 bei dem Ausführungsbeispiel gemäß Fig. 5 oder 7 erhalten werden, und deren Adressen, das heißt die ausfallenden Adressen, werden aufgezeichnet. Das heißt, die dargestellte Anordnung soll versagende Adressen feststellen. Im CFC-Speicher 23 ist in jede Adresse CAj desselben die Anzahl defekter Zellen, CFC(j) in der Spaltenadressenleitung CAj des der Prüfung unterzogenen Speichers eingeschrieben (ein Analyseblock). Im RFC-Speicher 24 ist in ähnlicher Weise in jede Adresse RAi desselben die Anzahl defekter Zellen, RFC(i), in die Zeilenadressenleitung RAi des gleichen der Prüfung unterzogenen Speichers eingeschrieben (ein Analyseblock).
  • Die Spalten- und Zeilenadressen CA und RA stehen vom Adressengenerator 31 im Mustergenerator 14 (siehe Fig. 5 oder 7) oder von den Zählern 33 und 35 in Fig. 7 zur Verfügung. Die Spaltenadresse CA wird über einen Anschluß 46 dem CFC-Speicher 23 zum Lesen desselben zur Verfügung gestellt, und die Zeilenadresse RA wird über einen Anschluß 47 dem RFC-Speicher 24 zum Lesen desselben bereitgestellt. Die so aus dem CFC-Speicher 23 gelesenen Daten und die so aus dem RFC-Speicher 24 gelesenen Daten werden an einen Multiplexer 48 geliefert, in welchem eine dieser Informationen entsprechend einem Wählsteuersignal SC von einem Anschluß 49 gewählt wird. Die Ausgabe A des Multiplexers 48 wird als eine von zwei Eingaben eines Komparators 51 angelegt, worin sie mit der Zahl nutzbarer Reserveleitungen B verglichen wird, die in einem Register 52 gespeichert sind. Wird die Ausgabe des CFC-Speichers 23 im Multiplexer 48 gewählt, so wird die Anzahl Zeilenreserveleitungen im Register 52 vorgespeichert, während bei Wahl der Ausgabe des RFC-Speichers 24 die Zahl der Spaltenreserveleitungen im Register 52 vorgespeichert wird. Wird im Komparator 51 bestimmt, daß die gelesene Ausgabe, das heißt die Anzahl defekter Zellen A größer ist als die Anzahl Reserveleitungen B, das heißt, wenn der Leitungsausfallzustand A > B gilt, geht die Ausgabe des Komparators 51 auf eine "1", die von einem Ausfalladressenleitungszähler 53 gezählt wird. Die Ausgabe des Komparators 51 wird auch an ein Schaltglied 54 angelegt, dem gleichfalls ein Schreibbefehl WE4 im richtigen Zeitpunkt für jeden Lesezyklus des Speichers 23 oder 24 zugeleitet wird. Die Ausgabe des Schaltgliedes 54 wird an einen Schreibfreigabeanschluß WE eines Ausfalladressenspeichers 55 angelegt. Der Zählwert des Zählers 53 wird als eine Adresse an den Ausfalladressenspeicher 55 geliefert. Die Spaltenadresse CA am Anschluß 46 und die Zeilenadresse RA am Anschluß 47 werden gleichfalls einem Multiplexer 56 zur Verfügung gestellt, der vom Wählsteuersignal SC vom Anschluß 49 gesteuert wird, und wenn die Ausgabe des CFC-Speichers 23 vom Multiplexer 48 gewählt wird, wird vom Multiplexer 56 die Spaltenadresse CA gewählt.
  • Bei dieser Anordnung werden der Ausfalladressenleitungszähler 53 und der Speicher 55 im voraus gelöscht. Im Fall der Wahl der Ausgabe des CFC-Speichers 23 werden zum Beispiel Spaltenadressen CA eine nach der andern dem Anschluß 46 in steigender Ordnung, beginnend mit der Adresse 0 zur Verfügung gestellt. Infolgedessen werden die Zahlen defekter Zellen auf entsprechenden Spaltenadressenleitungen sequentiell aus dem CFC-Speicher 23, beginnend mit der Adresse 0 gelesen. Die Zahlen der so gelesenen defekten Zellen werden jeweils über den Multiplexer 48 dem Komparator 51 geliefert, worin die Anzahl defekter Zellen A in jeder Spaltenadressenleitung mit der im Register 52 gespeicherten Zahl Zeilenreserveleitungen B verglichen wird. Wenn der Zeilenausfallzustand A > B nicht gilt, ist die Ausgabe des Komparators 51 eine "0", der Zähler 53 wird nicht inkrementiert, und es erfolgt keine Eingabe in den Speicher 55. Wenn der Zeilenausfallzustand A > B gilt, geht die Ausgabe des Komparators 51 auf eine "1", die vom Zähler 53 gezählt wird, und das Schaltglied 54 wird freigegeben, durch welches der Schreibbefehl WE4 an den Speicher 55 geliefert wird, und die Spaltenadresse CA am Anschluß 46 wird zu dieser Zeit als Ausfalladressendaten über den Multiplexer 56 unter Verwendung des Zählwertes des Zählers 53 als Adresse in den Ausfalladressenspeicher 55 eingegeben. Durch Generieren der Spaltenadressen bis zur Maximaladresse werden also alle Spaltenadressen in den jeweiligen Spaltenadressenleitungen, für die der Leitungsausfallzustand gilt, im Ausfalladressenspeicher 55 erhalten, und die Anzahl der Ausfalladressenleitungen wird im Ausfalladressenleitungszähler 53 erhalten.
  • Ist der Zählwert des Zählers 53 größer als die Anzahl Spaltenreserveleitungen, werden die defekten Spaltenadressenleitungen als unmöglich zu retten betrachtet, und die Verarbeitung wird dann unterbrochen. Ist der Zählwert des Zählers 53 kleiner als die Anzahl Spaltenreserveleitungen, werden die ausfallenden Spaltenadressenleitungen dadurch gerettet, daß ihnen Spaltenreserveleitungen zugeteilt werden. Durch Subtrahieren der Anzahl defekter Zellen in jeder so geretteten Adressenleitung von jedem der Werte der Ausfallzählungen RFC und CFC entsprechend der Adressenleitung und durch Subtrahieren der Anzahl aller zu rettenden defekten Zellen vom Wert der Ausfallzählung TFC unter Anwendung des unten zu den Fig. 17A bis 17D beschriebenen Verfahrens werden die Ausfallzählungen RFC, CFC und TFC aktualisiert. Ferner wird die Anzahl nutzbarer Spaltenreserveleitungen dadurch aktualisiert, daß die so zum Retten der versagenden Spaltenadressenleitungen benutzten Spaltenreserveleitungen von der vorgespeicherten Anzahl aller Spaltenreserveleitungen subtrahiert wird. Als nächstes werden der Zähler 53 und der Speicher 55 gelöscht, es werden Vorbereitungen zur Wahl der Ausgabe des RFC-Speichers 24 mittels des Multiplexers 48 getroffen, die Zahl nutzbarer Zeilenreserveleitungen im Register 52 gespeichert, Zeilenadressen eine nach der anderen in steigender Ordnung, beginnend mit der Adresse 0 dem Anschluß 47 zur Verfügung gestellt, und Operationen ähnlich den oben genannten mit den aktualisierten Zählungen CFC, RFC, TFC und der aktualisierten Zahl Spaltenreserveleitungen durchgeführt, wodurch versagende Zeilenadressen im Speicher 55 erhalten werden und deren Anzahl durch den Zähler 53 erhalten wird.
  • Die Multiplexer 48 und 56 können auch weggelassen werden, und in diesem Fall wird zum Beispiel die Ausgabe des RFC-Speichers 24 unmittelbar an den Komparator 51 angelegt, die Zeilenadresse RA am Anschluß 47 wird direkt dem Datenanschluß des Speichers 55 geliefert, und ein Komparator, ein Ausfalladressenleitungszähler und ein Ausfalladressenspeicher sind ebenfalls ausschließlich für den CFC-Speicher 23 vorgesehen, so daß versagende Zeilen- und Spaltenadressen und deren Zahlen zur gleichen Zeit erhalten werden.
  • In Fig. 13 ist zum Beispiel ein Fall gezeigt, wo der der Prüfung unterzogene Halbleiterspeicher aus zwei Analyseblöcken 11&sub1; und 11&sub2; zusammengesetzt ist und die Spaltenreserveleitungen individuell den Analyseblöcken 11&sub1; und 11&sub2; zugeordnet sind, wie durch 12&sub1; und 12&sub2; angedeutet. Aber die Zeilenreserveleitungen können manchmal gemeinsam beiden Analyseblöcken 11&sub1; und 11&sub2; zugewiesen sein, wie durch 13 angedeutet. Angenommen, die Ausfallzählungen CFC und RFC werden in den CFC- und RFC-Speichern 23 und 24 erhalten, welche individuell für die Analyseblöcke 11&sub1; und 11&sub2; vorgesehen sind, dann können Ausfalladressen mit hoher Geschwindigkeit durch Benutzung einer solchen Anordnung wie folgt erfaßt werden: das heißt, ein Paar Ausfalladressendetektorabschnitte 57&sub1;, die im Aufbau im wesentlichen mit dem in Fig. 12 dargestellten Ausführungsbeispiel identisch sind, sind in einer Tandemanordnung vorgesehen, wie in Fig. 14 gezeigt. In Fig. 14 sind die Teile, die denen in Fig. 12 entsprechen, mit den gleichen Bezugsziffern und Zeichen gekennzeichnet. Im Ausfalladressendetektorabschnitt 57&sub1; des CFC- und RFC-Speichers 23 bzw. 24 sind die Daten CFC und RFC für den Analyseblock 11&sub1; gespeichert. Zwischen den Multiplexer 48 und den Komparator 51 ist ein Addierer 58 geschaltet. Der Addierer 58 addiert die Ausgabezahl defekter Zellen vom Multiplexer 48 und die Zahl defekter Zellen "0" von einem Ausfalladressendetektorabschnitt der vorhergehenden Stufe (in diesem Beispiel nicht vorgesehen), und liefert die addierte Ausgabe an den Komparator 51 sowie einen Multiplexer 59. Der Multiplexer 59 wählt eins von beiden, die Anzahl defekter Zellen "0" vom Ausfalladressendetektorabschnitt der vorhergehenden Stufe (bei diesem Beispiel nicht vorgesehen) oder die Ausgabe des Multiplexers 48 (die Anzahl defekter Zellen), und stellt die ausgewählte Anzahl defekter Zellen dem nachfolgenden Ausfalladressendetektorabschnitt 57&sub2; zur Verfügung. Der Ausfalladressendetektorabschnitt 57&sub1; ist im Aufbau, abgesehen von dem obigen, dem Ausführungsbeispiel der Fig. 12 gleich. Der Ausfalladressendetektorabschnitt 57&sub2; hat den gleichen Aufbau wie ihn der Ausfalladressendetektorabschnitt 57 hat, und die CFC- und RFC-Speicher 23 bzw 24 speichern die Daten CFC und RFC für den Analyseblock 11&sub2;.
  • Für den Fall, wo die Zeilenreserveleitungen 13 für die Analyseblöcke 11&sub1; und 11&sub2; gemeinsam vorgesehen sind, wie in Fig. 13 dargestellt, werden versagende Zeilenadressenleitungen zunächst erfaßt und dann unter Verwendung der Zeilenreserveleitungen gerettet. Im Fall der Erfassung der Zeilenfehladressen braucht der vorhergehende Ausfalladressendetektorabschnitt 57&sub1; nur die Anzahl defekter Zellen RFC in jeder Zeilenadressenleitung im Analyseblock 11&sub1; im nachfolgenden Ausfalladressendetektorabschnitt 57&sub2; zu liefern, und im Ausfalladressendetektorabschnitt 57&sub1; werden die Operationen der Elemente 51 bis 56 ignoriert. Folglich ist es im Ausfalladressendetektorabschnitt 57&sub1; nur nötig, den Multiplexer 59 zu setzen, damit er die Ausgabe des Addierers 58 wählt, und den Multiplexer 48 zu setzen, damit er die Ausgabe des RFC-Speichers 24 wählt. Andererseits wird im Ausfalladressendetektorabschnitt 57&sub2; der Multiplexer 58 zur Wahl der Ausgabe des RFC-Speichers 24 gesetzt, der Multiplexer 56 wird gesetzt, um die vom Anschluß 47 gelieferte Zeilenadresse RA zu wählen, und die Anzahl Spaltenreserveleitungen für einen Analyseblock (unter der Annahme, daß die Zahlen der Reserveleitungen 12&sub1; und 12&sub2; für die Blöcke 11&sub1; und 12&sub2; die gleichen sind) wird im Register 52 gespeichert.
  • Zeilenadressen (RA) von 0 bis zur Maximalzahl werden eine nach der anderen den Anschlüssen 47 der ihnen gemeinsamen Ausfalladressendetektorabschnitte 57&sub1; und 57&sub2; zur Verfügung gestellt. Im Ausfalladressendetektorabschnitt 57&sub1; wird die Anzahl defekter Zellen, die von jeder Zeilenadresse RA aus dem RFC-Speicher 24 gelesen wird, vom Addierer 58 zur Anzahl defekter Zellen "0" von der vorhergehenden Stufe addiert. Die addierte Ausgabe wird über den Multiplexer 59 an den nachfolgenden Ausfalladressendetektorabschnitt 57&sub2; geliefert, worin sie vom Addierer 58 zur Anzahl der durch die gleiche Zeilenadresse RA aus dem RFC-Speicher 24 gelesenen defekten Zellen addiert wird, wodurch die Anzahl defekter Adressen in der Zeilenadressenleitung erhalten wird, die den Analyseblöcken 11&sub1; und 11&sub2; gemeinsam ist. Die Anzahl der so erhaltenen Ausfalladressen wird vom Komparator 51 mit der im Register 52 gesetzten Anzahl Spaltenreserveleitungen verglichen. Ist die erstere größer als die letztere, gilt der Leitungsausfallzustand mit der Folge, daß der Zähler 53 inkrementiert wird, und die Zeilenadresse zu dieser Zeit wird als eine Information unter Benutzung des Zählwertes des Zählers 53 als eine Adresse in den Ausfalladressenspeicher 55 eingegeben. Auf diese Weise können Ausfalladressen der den Analyseblöcken 11&sub1; und 11&sub2; gemeinsamen Zeilenadressenleitungen erfaßt werden, und diese Ausfalladressen werden im Ausfalladressenspeicher 55 im Ausfalladressendetektorabschnitt 57&sub2; erhalten.
  • Im Fall des Erhaltens von Ausfalladressen auf seiten der Spalten besteht der erste Schritt darin, defekte Zellen dadurch zu retten, daß die Zeilenreserveleitungen den wie vorstehend erfaßten versagenden Zeilenadressenleitungen zugeordnet werden, und dann werden die Daten CFC und RFC, die in den Speichern 23 und 24 der Ausfalladressendetektorabschnitte 57&sub1; und 57&sub2; gespeichert sind, entsprechend aktualisiert. Gleichzeitig wird auch die Anzahl nutzbarer Zeilenreserveleitungen auf den neuesten Stand gebracht. Als nächstes werden die Multiplexer 59 in den Ausfalladressendetektorabschnitten 57&sub1; und 57&sub2; jeweils so gesetzt, daß die Zahl der von der vorhergehenden Stufe gelieferten defekten Zellen gewählt wird, was die Eingabe A in jeden Addierer 58 (die Eingabe von der vorhergehenden Stufe) zu einer "0" macht. Jeder Multiplexer 48 wird so gesetzt, daß er die Ausgabe des CFC-Speichers 23 wählt, jeder Multiplexer 56 wird so gesetzt, daß er die Spaltenadresse CA wählt, die vom Anschluß 46 geliefert wird, und die aktualisierte Anzahl Zeilenreserveleitungen wird in jedem Register 52 gespeichert. Es sei angenommen, daß die höchstwertigen Bits der Spaltenadressen der Analyseblöcke 11&sub1; und 11&sub2; Bits sind, die die jeweiligen Blöcke identifizieren, und daß die Bits niedriger Ordnung beiden Blöcken 11&sub1; und 11&sub2; gemeinsam sind. Spaltenadressen (CA) von 0 bis zur Maximalzahl, mit Ausnahme der höchstwertigen Bits, werden nacheinander den Anschlüssen 47 der ihnen gemeinsamen Ausfalladressendetektorabschnitte 57&sub1; und 57&sub2; zur Verfügung gestellt. Es ist leicht zu verstehen, daß Ausfalladressen in den Analyseblöcken 11&sub1; und 12&sub2; durch Parallelverarbeitung in den Ausfalladressenspeichern 55 der Ausfalladressendetektorabschnitte 57&sub1; und 57&sub2; gleichzeitig erhalten werden.
  • Damit können Ausfalladressen auf seiten der Zeilen von den Ausfallzählungen CFC und RFC für die Analyseblöcke 11&sub1; und 11&sub2; durch einmaliges Erzeugen der Zeilenadressen von 0 bis zur Maximaladresse erhalten werden, während Ausfalladressen auf seiten der Spalten durch Parallelverarbeitung erhalten werden können. Deshalb kann die Verarbeitungszeit dementsprechend verringert werden. Durch eine Kaskadenverbindung von mehr Ausfalladressendetektorabschnitten 57&sub1; bis 57n, wie in Fig. 15 gezeigt, ist es möglich, Ausfalladressen für mehr Analyseblöcke in einem Ausfallanalysespeicher zu erhalten. Wie aus Fig. 14 zu entnehmen ist, kann jeder Ausfalladressendetektorabschnitt in einen sogenannten "Durchgangs"-Zustand versetzt werden, indem der Multiplexer 59 auf die Wahl des Eingangs A gesetzt wird. Dementsprechend können die Zahlen der defekten Zellen in Zeilen oder Spalten, die in einer gewünschten Anzahl Ausfalladressendetektorabschnitten gespeichert sind, sequentiell addiert werden, indem die Multiplexer der gewünschten Zahl Ausfalladressendetektorabschnitte so gesetzt werden, daß sie den Eingang B wählen, und die Multiplexer 59 der anderen Ausfalladressendetektorabschnitte auf die Wahl des Eingangs A gesetzt werden.
  • Im Beispiel der Fig. 14 ist, wenn die Ausfallzählungen CFC und RFC jeweils vier Bits sind, beispielsweise ein 4-Bit Volladdierglied als jeder Addierer 58 benutzt, und in diesem Fall wird dessen Übertragausgabe und jede Ausgabe (eine Bitausgabe) miteinander geODERt, um geODERte 4-Bit Ausgabe als Ausgabe des Addierers 58 zu erzeugen. Wenn die Übertragausgabe also eine "1" ist, wird immer die Ausgabe F (= 1111) bereitgestellt. Hierdurch stellt das Additionsergebnis der Ausfallzählungen RFC oder CFC einen korrekten Wert von 0 bis 14 dar, und wenn das Additionsergebnis 14 übersteigt, stellt es immer "1111" (= 15) dar, und ein wahrer Wert ist unbekannt. Da nur einige Zeilen- und Spaltenreserveleitungen für jeden Analyseblock vorbereitet sind, wird ledoch in vielen Fällen kein Fehler im Vergleichsergebnis induziert, selbst wenn der Komparator 51 die 4-Bitkonfiguration und nicht eine 4-Bitkonfiguration hat. Folglich braucht der Multiplexer 59 auch keine 5-Bitkonfiguration zu haben, sondern kann eine 4-Bitkonfiguration haben. Dies bietet eine Verringerung der Menge an benutzter Hardware.
  • Als nächstes wird unter Hinweis auf Fig. 16 eine Beschreibung eines Ausführungsbeispiels gemäß dem vierten Aspekt der vorliegenden Erfindung geboten, bei dem die Aktualisierung der Daten CFC, RFC und TFC in Übereinstimmung mit der Bewahrung versagender Adressenleitungen, das heißt die Verarbeitung zum Beseitigen defekter Zellen auf den geretteten Ausfalladressenleitungen von Hardware durchgeführt wird. Die Daten CFC, RFC und TFC, die in den CFC- und RFC-Speichern 23 und 24 bzw. im TFC-Zähler 25 erhalten werden, wie zuvor hinsichtlich des Ausführungsbeispiels der Fig. 5 oder 7 erläutert, werden auf der Basis der Bewahrung der versagenden Adressenleitungen gemäß dem Ausführungsbeispiel der Fig. 12 korrigiert. Auch bei diesem Ausführungsbeispiel sind die Spalten- und Zeilenadressen CA und RA vom Adressengenerator 31 im Mustergenerator 14 der in Fig. 3 dargestellten Speicherprüfausstattung verfügbar, wie es beim Ausführungsbeispiel der Fig. 5 der Fall ist, und der Ausfallanalysespeicher 17 bilden gleichfalls einen Teil der in Fig. 3 gezeigten Prüfausstattung.
  • Die Gesamtausfallzählung TFC ist im TFC-Speicher 28 des Ausfallzählers 25 gespeichert worden, und die CFC-, RFC- und TFC-Speicher 23, 24 und 25 werden entsprechend dem gemeinsamen Takt CK2 im Lesemodifizierschreibmodus betätigt. Die Anzahl defekter Zellen, durch die in jedem Taktzyklus vorgesehene Spaltenadresse CA aus dem CFC-Speicher 23 entnommen, wird an einen Subtrahierer 61 geliefert, worin sie um eins subtrahiert wird, und das Subtraktionsergebnis wird dem Datenanschluß Di des CFC-Speichers 23 bereitgestellt und in Abhängigkeit vom Schreibbefehl WE3 im gleichen Taktzyklus an der gleichen Spaltenadresse in ihn eingeschrieben. Die Anzahl defekter Zellen, die von der in jedem Taktzyklus vorgesehenen Zeilenadresse RA aus dem RFC-Speicher 24 gelesen wird, wird an einen Subtrahierer 62 geliefert, worin sie um eins subtrahiert wird, und das Subtraktionsergebnis wird dem Datenanschluß Di des RFC-Speichers 24 zur Verfügung gestellt und in Abhängigkeit vom Schreibbefehl WE3 im gleichen Taktzyklus an der gleichen Zeilenadresse in ihn eingeschrieben. Die Zahl defekter Zellen, die durch eine vorherbestimmte Adresse in jedem Zyklus aus dem TFC-Speicher 28 gelesen wird, wird in einem Subtrahierer 63 um eins subtrahiert, und das Subtraktionsergebnis wird dem Datenanschluß Di des Speichers 28 bereitgestellt und in Abhängigkeit vom Schreibbefehl WE3 im gleichen Taktzyklus an der gleichen Adresse in ihn eingeschrieben. Die Spaltenadresse CA, die dem Ausfallanalysespeicher 17 über einen Anschluß 64 zur Verfügung gestellt wird, wird als eine Adresse an den RFC-Speicher 24 geliefert. Die aus dem Ausfallanalysespeicher 17 gelesene Information wird dem Schaltglied 36 und einem Schaltglied 67 zur Verfügung gestellt, denen gleichfalls der Schreibbefehl WE3 zum richtigen Zeitpunkt in jedem Lesezyklus des Ausfallanalysespeichers 17 geliefert wird. Die Ausgabe des Schaltgliedes 36 wird an den Schreibfreigabeanschluß WE der CFC- und RFC-Speicher 23 und 24 angelegt. Irgendeine der aus den CFC- und RFC-Speichern 23 und 24 entnommenen Informationen Do wird vom Multiplexer 48 gewählt, und die gewählte Information an einen Nulldetektor 69 geliefert. Der Nulldetektor 69 gibt nur dann eine "0" aus, wenn Bits der Eingabedaten alle Nullen sind, und gibt in anderen Fällen eine "1" aus. Die Ausgabe des Nulldetektors 69 wird an das Schaltglied 67 angelegt, dessen Ausgabe an den Schreibfreigabeanschluß WE des TFC-Speichers 28 angelegt wird.
  • Zum Beispiel wird der Multiplexer 48 zur Wahl der Ausgabe des CFC-Speichers 23 gesetzt, die Zeilenadresse RA einer der Ausfalladressenleitungen, die von der in Fig. 12 gezeigten Vorrichtung als zu retten bestimmt wurde, wird einem Anschluß 65 zur Verfügung gestellt, und in diesem Zustand werden Spaltenadressen (RA) von 0 bis zur Maximaladresse eine nach der anderen dem Anschluß 64 bereitgestellt, wodurch Zellen auf der Zeilenadressenleitung im Ausfallanalysespeicher 17 entsprechend der geretteten Zeilenadressenleitung der Reihe nach aus dem Speicher 17 gelesen werden. Zu dieser Zeit werden gleichzeitig auch die CFC- und RFC-Speicher 23 und 24 von den Spalten- und Zeilenadressen CA und RA gelesen. Ist die aus dem Ausfallanalysespeicher 17 entnommene Information eine "0", werden die Schaltglieder 36 und 67 gesperrt, um den Schreibbefehl WE3 zu unterbinden, und es erfolgen keine Eingaben in die CFC-, RFC- und TFC-Speicher 23, 24 und 28. Wird die Information "1" aus dem Ausfallanalysespeicher 17 entnommen, so wird die aus dem CFC-Speicher 23 gelesene Information im Spaltensubtrahierer 61 um eins subtrahiert, und das Subtraktionsergebnis in den CFC-Speicher 23 eingeschrieben. Die aus dem RFC-Speicher 23 entnommene Information wird im Zeilensubtrahierer 62 um eins subtrahiert, und das Subtraktionsergebnis wird in den RFC-Speicher 24 eingeschrieben. Und die aus dem TFC-Speicher 28 entnommene Information wird im Subtrahierer 63 subtrahiert, und das Subtraktionsergebnis in den TFC-Speicher 28 eingeschrieben. Durch das Lesen der Ausfallzählspeicher 23, 24 und 28 während des Veränderns der Spaltenadresse von Null zur Maximaladresse auf diese Weise wird die Information in der Zeilenadresse des RFC-Speichers 24 durch ihre Subtraktion durch die Anzahl defekter Zellen auf der geretteten Zeilenadressenleitung auf Null reduziert, und auch die Information im TFC-Speicher 28 wird durch die gleiche Zahl subtrahiert wie die der oben genannten defekten Zellen. Ferner wird die Information in jeder der Spaltenadressen des CFC-Speichers 23, worin die defekten Zellen in der geretteten Zeilenadressenleitung existieren, um eins subtrahiert. Eine ähnliche Verarbeitung wird für jede der anderen geretteten Zeilenadressenleitungen durchgeführt.
  • Nach dem Aktualisieren der Daten CFC, RFC und TFC in den Speichern 23, 24 und 28 wird die Anzahl nutzbarer Zeilenreserveleitungen, das heißt der Wert, der durch Subtrahieren der den versagenden Zeilenadressenleitungen zu ihrer Rettung zugeteilten Zahl von der Zahl aller Zeilenreserveleitungen erhalten wurde, im Register 52 in Fig. 12 gesetzt, und dann werden die zu bewahrenden versagenden Spaltenadressenleitungen von der in Fig. 12 gezeigten Vorrichtung erfaßt. Als nächstes wird mittels der in Fig. 16 gezeigten Vorrichtung die Verarbeitung zum Entfernen der defekten Zellen auf der Basis der Rettung der versagenden Spaltenadressenleitungen, das heißt die Aktualisierung der Daten CFC, RFC und TFC durchgeführt, wie unten beschrieben.
  • Der Multiplexer 48 wird gesetzt, um die aus dem RFC-Speicher 24 entnommenen Daten zu wählen, die Spaltenadresse CA einer der geretteten Spaltenadressenleitungen wird dem Anschluß 64 zur Verfügung gestellt, und die Zeilenadressen (RA) von 0 bis zur Maximaladresse werden eine nach der anderen dem Anschluß 65 zur Verfügung gestellt, wodurch der Ausfallanalysespeicher 17 gelesen wird. Als Ergebnis dessen wird die Information in der Spaltenadresse des CFC-Speichers 23 durch ihre Subtraktion durch die Anzahl defekter Zellen in der geretteten Spaltenadressenleitung auf Null reduziert, und auch die Information im TFC-Speicher 28 wird durch die gleiche Zahl wie die der oben besagten defekten Zellen subtrahiert. Ferner wird die Information in jeder der Zeilenadressen des RFC-Speichers 24, worin die defekten Zellen in der geretteten Spaltenadressenleitung existieren, um eins subtrahiert. Eine ähnliche Verarbeitung wird für jede der anderen geretteten Spaltenadressenleitungen durchgeführt.
  • Das Schaltglied 67, der Multiplexer 48 und der Nulldetektor 69 sind vorgesehen, um zu verhüten, daß die Zählung für die gleiche defekte Zelle an der Kreuzung der geretteten Zeilen- und Spaltenadressenleitungen zweimal vom TFC-Speicher 28 subtrahiert wird. Betrachten Sie nunmehr den Fall, wo vier und fünf defekte Zellen (Versager) auf den Spalten- und Zeilenadressenleitungen CAj und RAi im Analyseblock 11 des Speichers existieren, wie durch Kreuze in Fig. 17A angedeutet. Die Daten CFC, RFC und TFC für diesen Analyseblock 11 werden erhalten, wie in Fig. 17A dargestellt, und die Adressenleitung der Zeilenadresse RAi, auf der die fünf defekten Zellen existieren, wird als erste zu retten bestimmt. In diesem Fall wird zunächst die Zeilenadresse RAi spezifiziert, und es werden Spaltenadressen eine nach der anderen von der Adresse Null bis zur Maximalen generiert, um die Daten CFC, RFC und TFC, basierend auf dem Bewahren der Zeilenadressenleitung, zu aktualisieren, wie zuvor beschrieben. Als Ergebnis dessen wird die Information RFC(i) in der Zeilenadresse RAi auf Null verringert, wie in Fig. 17B gezeigt, und die Daten CFC in den Spaltenadressen, wo die defekten Zellen in der geretteten Zeilenadressenleitung bestehen, werden jeweils um eins subtrahiert, wie in Fig. 17B gezeigt. Die TFC-Information wird durch die Anzahl defekter Zellen in der Zeilenadressenleitung RAi subtrahiert und ist infolgedessen 3.
  • Als nächstes sei angenommen, daß entschieden wird, die Spaltenadressenleitung CAj, auf der in Fig. 17B drei defekte Zellen ungerettet verblieben sind, soll gerettet werden. Die Daten CFC, RFC und TFC werden auf der Rettung dieser Spaltenadressenleitung beruhend, aktualisiert. Im Fall der Benutzung einer Anordnung, bei der das Schaltglied 67, der Multiplexer 48 und der Nulldetektor 69 im Ausführungsbeispiel der Fig. 16 nicht vorgesehen sind und die Ausgabe des Schaltgliedes 36 auch an den Schreibfreigabeanschluß des TFC-Speichers 28 geliefert wird, wird die Zahl "4" defekter Zellen in der Spaltenadressenleitung DAj von den Daten "3" in der Adresse CAj des CFC-Speichers 23 subtrahiert, und zur gleichen Zeit wird die Zahl "4" defekter Zellen auch von den Daten "3" im TFC-Speicher 28 subtrahiert, wie in Fig. 17C gezeigt. Übrigens sind die Subtrahierer 61 und 62 jeweils so aufgebaut, daß sie eine "0" ausgeben, wenn das Subtraktionsergebnis minus ist. Die Daten RFC und CFR werden jeweils aktualisiert, wie in Fig. 17C dargestellt, und in diesem Fall wird die defekte Zelle an der Kreuzung der geretteten Spalten- und Zeilenadressenleitungen zweimal von den TFC-Daten subtrahiert. Mit anderen Worten, die Ausfallzählung TFC kann die Gesamtzahl defekter Zellen, die ungerettet verbleiben, nicht richtig wiedergeben. Beim Vorsehen des Schaltgliedes 67, des Multiplexers 48 und des Nulldetektors 69, wie in Fig. 16 dargestellt, ist jedoch, wenn die Zeilenadresse RAi wird, wie in Fig. 17B gezeigt, im Verfahren der sequentiellen Änderung der Zeilenadresse von Null bis zur Maximalzahl in der Spaltenadressenleitung CAj die Information RFC(i) in der Adresse RAi des RFC-Speichers 24 bereits durch die Datenaktualisierung anhand der Adressenleitungsrettung auf Zeilenseite auf Null reduziert worden, und dies wird vom Nulldetektor 69 erfaßt. Das Schaltglied 69 wird von der Detektorausgabe "0" gesperrt, und infolgedessen gibt es keine Eingabe in den TFC-Speicher 28, selbst wenn zu dieser Zeit aus dem Ausfallanalysespeicher 17 gelesene Information eine "1" ist. Somit erfolgt eine korrekte Datenaktualisierung, wie in Fig. 17D dargestellt.
  • Beim Ausführungsbeispiel der Fig. 16 wird die aus dem CFC-Speicher 23 gelesene Information im Spaltensubtrahierer 61 um eins subtrahiert und das Subtraktionsergebnis dem Datenanschluß Di des CFC-Speichers 23 geliefert und unter Verwendung der Spaltenadresse als Eingabeadresse beim Anlegen des Schreibbefehls WE3 in ihn eingegeben. Andererseits wird bei dem Ausführungsbeispiel der Fig. 7 die aus dem CFC-Speicher 23 entnommene Information im Spaltenaddierer 26 um eins addiert, und das Additionsergebnis wird dem Datenanschluß Di des CFC-Speichers 23 geliefert und unter Verwendung der Spaltenadresse als eine Schreibadresse beim Anliegen des Schreibbefehls in ihn eingeschrieben. Es ist deshalb möglich, daß eine Addier/Subtrahierschaltung, die entweder additive oder subtraktive Operationen durchführen kann, sowohl als Spaltensubtrahierer 61 als auch als Spaltenaddierer 26 benutzt wird, so daß die Spaltenaddier/Subtrahierschaltung im Fall des Erhalts der CFC-Daten für die +1-Operation aktiviert wird, und im Fall der CFC-Datenaktualisierung auf der Grundlage des Bewahrens versagender Adressenleitungen für die -1-Operation aktiviert wird. In ähnlicher Weise können die Addierer 27 und 29 in Fig. 7 und die Subtrahierer 62 und 63 in Fig. 16 von Addier/Subtrahierschaltungen gebildet sein.
  • Es ist auch möglich, eine Anordnung zu benutzen, in der der Spaltenaddierer 26 und der Zeilenaddierer 27 in Fig. 5 und 7 jeder zum Beispiel ein solches 4-Bit Volladdierglied haben, wie bei den Addierern 58 in Fig. 14 erläutert und die +1-Operation bei jedem Lesen von "1" (das heißt Versager) aus dem Ausfallanalysespeicher 17 durchführen, bis die Anzahl der Versager F (= 15) erreicht. Aber wenn die Anzahl F (= 15) nicht übersteigt, führen die Addierer 26 und 27 die +1-Operation nicht durch, sondern liefern stattdessen eine Ausgabe F (= 15). Das heißt, wenn der Wert der so erhaltenen CFC- oder RFC-Daten zwischen 0 und E (= 14) einschließlich fällt, stellt der Wert die tatsächliche Versageranzahl dar (die Zahl defekter Zellen), und wenn der Wert der CFC- oder RFC-Daten F (= 15) ist, stellt der Wert dar, daß die Versagerzahl F gleich oder größer ist als F. Eine solche Anordnung bieten nicht nur eine Verringerung der Menge an Hardware für den Spaltenaddierer 26 und den Zeilenaddierer 27, sondern auch eine deutliche Reduktion der Menge an Hardware für die CFC- und RFC-Speicher 23 und 24. Der Grund, aus dem die Anzahl defekter Zellen daran gehindert werden kann, über einen vorherbestimmten Wert hinaus gezählt zu werden, wie vorstehend erwähnt, besteht darin, daß die tatsächlichen Ausfallzählungen CFC und RFC der der Prüfung unterzogenen Speicher selten 15 übersteigen und nur einige Reserveleitungen jedem Analyseblock zugeteilt sind (zum Beispiel in vielen Fällen zwei bis vier sowohl für die Zeile als auch die Spalte). Wenn also eine Ausfallzählung CFC oder RFC eines geprüften Speichers 15 übersteigt, ist es sehr wohl möglich, daß der der Prüfung unterzogene Speicher nicht gerettet werden kann.
  • Fig. 18 zeigt ein Beispiel der Addier/Subtrahierschaltung, die die Anzahl defekter Zellen über F (= 15) hinaus nicht zählt und sowohl als Addierer als auch als Subtrahierer dient. 4-Bit Daten, die aus dem CFC- oder RFC-Speicher 23 oder 24 entnommen werden, wird über einen Anschluß 71 einem B-Eingang einer ALU (Arithmetik-Logik-Einheit) 72 sowie einem Alles-1-Detektor 73 und einem Alles-0-Detektor 74 zugeleitet. Der Alles-1-Detektor 71 gibt nur dann eine "0" aus, wenn die in ihn eingegebenen vier Bits allesamt "1er" sind und gibt sonst eine "1" aus. Der Alles-0-Detektor 74 gibt nur dann eine "0" aus, wenn die vier Bits alle Nullen sind, und gibt sonst eine "1" aus. Der eine oder andere der Ausgänge des Alles-1-Detektors 73 und des Alles- 0-Detektors 74 wird von einem Wähler 85 gewählt, dessen Ausgabe an das niedrigstwertige Bit A&sub0; eines A-Eingangs der ALU 72 angelegt wird. Die anderen drei Bits A&sub1;, A&sub2; und A&sub3; des A- Eingangs werden alle mit Nullen versorgt. Ein Operationssteuersignal OPC, welches spezifiziert, ob die Operation eine Addition oder Subtraktion ist, wird über einen Anschluß 76 an die ALU 72 und den Wähler 75 angelegt.
  • Wenn das Operationssteuersignal OPC die Addition anzeigt, addiert die ALU 72 die A- und B- Eingaben, und der Wähler 75 wählt die Ausgabe des Alles-1-Detektors 73. Folglich ist, wenn die Eingangsdaten vom Anschluß 71 im Bereich von zwischen 0 und E (= 14) einschließlich liegt, der Ausgang des Alles-1-Detektors 73 eine "1", und da dies an den Eingang A&sub0; angelegt wird, gibt die ALU 72 Daten aus, die durch Addieren von eins zu den vom Anschluß 71 gelieferten Eingangsdaten erhalten wurden. Für den Fall, wo die Eingangsdaten vom Anschluß 71 F (= 15) ist und seine vier Bits alle "1er" sind, geht allerdings der Ausgang des Alles-1-Detektors 73 auf eine "0", und da dies dem A&sub0;-Eingang zugeführt wird, gibt die ALU 72 die Eingangsdaten intakt aus, während sie ihre vier Bits alle "1er" hält. Wenn das Operationssteuersignal OPC die Subtraktion anzeigt, subtrahiert die ALU 72 die A-Eingabe von der B-Eingabe, und der Wähler 75 wählt den Ausgang des Alles-0-Detektors 74. Infolgedessen gibt der Alles-0-Detektor 74, wenn die Eingangsdaten vom Anschluß 71 im Bereich von zwischen 1 und F (= 15) einschließlich liegt, eine "1" aus, und da dieser Ausgang an den Eingang A&sub0; angelegt wird, gibt die ALU 72 Daten aus, die durch Subtrahieren von eins von den vom Anschluß 71 gelieferten Eingangsdaten erhalten wurden. In dem Fall jedoch, wo die Eingangsdaten vom Anschluß 71 "0" ist und alle vier Bits Nullen sind, geht der Ausgang des Alles-0-Detektors 74 auf eine "0", und diese Ausgabe wird dem Eingang A&sub0; zugeführt, so daß die ALU 72 die Eingangsdaten intakt ausgibt, während sie ihre vier Bits alle auf Null hält, das heißt eine Subtraktion in den negativen Bereich wird verhindert.
  • Fig. 19 zeigt als Beispiel eine Analysiervorrichtung zur Benutzung zum Retten vor Versagen, die in Kombination das Ausführungsbeispiel der Fig. 7 zum Zählen der Daten CFC, RFC und TFC, das Ausführungsbeispiel der Fig. 12 zum Erfassen von Ausfalladressenleitungen und das Ausführungsbeispiel der Fig. 16 zum Aktualisieren der Daten CFC, RFC und TFC als Ergebnis der Rettung versagender Adressenleitungen aufweist. Allerdings sind bei diesem Beispiel die Adressenzähler 33 und 35 und der Übertragwähler in Fig. 7 nicht benutzt. Stattdessen werden die Spalten- und Zeilenadressen alle vom Adressengenerator 31 erzeugt. Die CFC-, RFC- und TFC-Speicher 23, 24 und 28 in den Fig. 7, 12 und 16 werden gemeinsam benutzt, und die Addierer 26, 27 und 29 in den Fig. 7 und 12 sowie die Subtrahierer 61, 62 und 63 in Fig. 16 sind jeweils als Addier/Subtrahierschaltungen 81, 82 und 83 von solcher Konstruktion wie in Fig. 18 gezeigt, gebildet. Die Multiplexer 48 in den Ausführungsbeispielen der Fig. 12 und 16 sind mit einem gemeinsamen Multiplexer substituiert. Ein Multiplexer 84 ist zum Schalten der Schreibfreigabebedingung für den TFC-Speicher 28 zwischen den CFC-, RTC- und TFC-Zähloperationen im Ausführungsbeispiel der Fig. 7 und den CFC-, RFC- und TFC-Aktualisierungsoperationen im Ausführungsbeispiel der Fig. 16 vorgesehen. Das bedeutet, daß der Multiplexer 84 durch das Operationssteuersignal OPC gesteuert wird, um den Schreibbefehl WE3, der das Schaltglied 36 durchlaufen hat, an den Schreibfreigabeanschluß WE des TFC-Speichers 28 in den CFC-, RFC- und TFC-Zähloperationen und den Schreibbefehl WE3, der das Schaltglied 67 passiert hat, an den TFC-Speicher 28 in der Aktualisierungsoperation zu liefern. Bei der Erfassung der Ausfalladressenleitung wird der Schreibbefehl WE3 nicht erzeugt und folglich keine Eingaben in die Speicher 23, 24 und 28 bewirkt, sondern nur deren Lesen in Abhängigkeit vom Takt CK2 durchgeführt. Deshalb ist die Erfassung versagender Adressen durch das Operationssteuersignal OPC nicht beeinflußt, gleichgültig ob es eine "0" oder "1" ist. Dem Steuersignalgenerator 30 wird der Takt CK zugeführt, er erzeugt die Schreibbefehle WE3 und WE4 zur Wahl des Steuersignals SC und des Operationssteuersignals OPC zum Steuern des Betriebs der gesamten Vorrichtung in Übereinstimmung mit einem Programm, setzt die Zahl der Reserveleitungen im Register 52 und steuern die Adressenerzeugung durch den Adressengenerator 31. Für den Fall, daß diese Analysiereinrichtung als Teil der in Fig. 3 dargestellten Speicherprüfausstattung gestaltet wird, ist es möglich, den Steuersignalgenerator 30, der den Mustergenerator 14 bildet, zusammen mit dem Taktgenerator 32 und dem Adressengenerator 31 zu benutzen.
  • Wie oben beschrieben, werden gemäß dem ersten Aspekt der vorliegenden Erfindung die Daten CFC, RFC und TFC zur Benutzung beim Bewahren vor Ausfall im Verlauf einer Funktionsprüfung eines Speichers gezählt, und das Zählen jedes Datums wird zur gleichen Zeit beendet wie die Funktionsprüfung zum Ende kommt - dies eliminiert die Notwendigkeit der herkömmlichen Verarbeitung zum Erhalten der CFC-, RFC- und TFC-Daten durch Lesen des Ausfallanalysespeichers nach der Funktionsprüfung und verringert infolgedessen die Zeit für die Analyse des Bewahrens vor einem Ausfall dementsprechend.
  • Gemäß dem zweiten Aspekt der vorliegenden Erfindung werden die Daten CFC, RFC und TFC alle durch ein einziges Lesen des gesamten Bereichs eines Analyseblocks des Ausfallanalysespeichers erhalten, so daß die Verarbeitungszeit kürzer ist als beim Stand der Technik, der das Lesen des gesamten Bereichs des Analysespeichers je einmal für die CFC- und RFC-Daten erfordert. Darüber hinaus werden die CFC-, RFC- und TFC-Daten durch Hardware erhalten, und der Ausfallanalysespeicher braucht nur einfach und kontinuierlich gelesen zu werden - dies vereinfacht auch die Verarbeitung und reduziert die Verarbeitungszeit.
  • Gemäß dem dritten Aspekt der vorliegenden Erfindung wird das Erfassen versagender Adressenleitungen von Hardware durchgeführt und kann infolgedessen in kurzer Zeit erledigt werden.
  • Gemäß dem vierten Aspekt der vorliegenden Erfindung wird die Aktualisierung der CFC-, RFC- und TFC-Daten, basierend auf der Rettung versagender Adressenleitungen, von Hardware durchgeführt und erlaubt infolgedessen ein kontinuierliches Lesen entsprechender Zellen auf den geretteten Adressenleitungen, wodurch die Verarbeitungszeit hierfür verringert wird.
  • Es liegt auf der Hand, daß viele Abwandlungen und Variationen vorgenommen werden können, ohne den Bereich der neuartigen Ideen der vorliegenden Erfindung zu verlassen.

Claims (9)

1. Analysiervorrichtung zum Bewahren vor Speicherausfällen mit:
- Adressengeneratoreinrichtungen (31) zum sequentiellen Generieren paarweiser Spalten- und Zeilenadressen; und
- einem Ausfallanalysespeicher (17), dem das Ergebnis (F) eines logischen Vergleichs für jede Speicherzelle eines in Prüfung befindlichen Speichers (15), der einer Prüfung unterzogen wird, sequentiell zugeleitet wird, um eine Information "1" unter einer durch eines der Spalten- und Zeilenadressenpaare spezifizierten Adressen zu speichern, wenn das Vergleichsergebnis (F) ein Signal ist, welches eine Nichtübereinstimmung zwischen dem in Prüfung befindlichen is Speicher (15) gelieferten Daten und aus demselben gelesenen Daten darstellt, wobei der Ausfallanalysespeicher (17) eine Lesen-Ändern-Schreiben-Operation durchführt, der in Prüfung befindliche Speicher (15) Reserveleitungen hat, die im Austausch für Ausfalladressenleitungen benutzt werden, wobei die Analysiervorrichtung gekennzeichnet ist durch:
- ein Sperrschaltglied (22), dem die aus dem Ausfallanalysespeicher (17) gelesene Information "1" als Sperrsignal und das Vergleichsergebnis (F) zugeleitet werden, um zu verhindern, daß das Vergleichsergebnis (F) hindurchgeht, wenn eine Information "1" aus dem Ausfallanalysespeicher (17) gelesen und ihm während der Lesen-Ändern-Schreiben-Operation des Ausfallanalysespeichers (17) zugeleitet wird, wodurch das zweite und nachfolgende Nichtübereinstimmungssignale, die aus der gleichen Speicherzelle des in Prüfung befindlichen Speichers (15) erfaßt wurden, am Durchgang gehindert werden;
- einen Spaltenadressenausfallzählspeicher (23), dem als eine Adresse die gleiche Spaltenadresse zugeleitet wird, die dem Ausfallanalysespeicher (17) gleichzeitig damit geliefert wird, um jedesmal, wenn das Nichtübereinstimmungssignal als ein Freigabesignal vom Sperrschaltglied (22) daran angelegt wird, eine Lesen-Ändern-Schreiben-Operation durchzuführen;
- eine erste Arithmetikeinrichtung (26) zum Addieren einer "1" zu aus dem Spaltenadressenausfallzählspeicher (23) gelesenen Daten während der Lesen-Ändern-Schreiben-Operation derselben und zum Bereitstellen des Additionsergebnisses für den Spaltenadressenausfallzählspeicher (23) zum Einschreiben in denselben als Zählwert während der Lesen-Ändern-Schreiben- Operation, wodurch ein Zählwert, der unter jeder Adresse des Spaltenadressenausfallzählspeichers (23) gespeichert ist, entsprechend der Anzahl defekter Zellen in der entsprechenden Spaltenadressenleitung des in Prüfung befindlichen Speichers (15) aktualisiert wird;
- einen Zeilenadressenausfallzählspeicher (24), dem als eine Adresse die gleiche Zeilenadresse zugeleitet wird, die dem Ausfallanalysespeicher (17) gleichzeitig damit geliefert wird, um jedesmal, wenn das Nichtübereinstimmungssignal daran als Freigabesignal vom dem Sperrschaltglied (22) angelegt wird, eine Lesen-Ändern-Schreiben-Operation durchzuführen;
- eine zweite Arithmetikeinrichtung (27) zum Addieren einer "1" zu aus dem Zeilenadressenausfallzählspeicher (24) gelesenen Daten während der Lesen-Ändern-Schreiben- Operation derselben und zum Bereitstellen des Additionsergebnisses für den Zeilenadressenausfallzählspeicher (24) zum Einschreiben in denselben als Zählwert während der Lesen-Ändern- Schreiben-Operation, wodurch ein unter jeder Adresse des Zeilenadressenausfallzählspeichers (24) gespeicherter Zählwert entsprechend der Anzahl defekter Zellen in der entsprechenden Zeilenadressenleitung des in Prüfung befindlichen Speichers (15) aktualisiert wird;
- eine Ausfallzähleinrichtung (25) zum Zählen der Anzahl der von dem Sperrschaltglied (22) ausgegebenen Freigabesignale; und
- eine Steuereinrichtung (14) zum Steuern von Operationen des Ausfallanalysespeichers (17), des Spaltenadressenausfallzählspeichers (23), des Zeilenadressenausfallzählspeichers (24) und der Ausfallzähleinrichtung (25) und zum gleichzeitigen Betätigen derselben in einem Lesemodifizierschreibmodus, um die Zähloperation defekter Zellen gleichzeitig mit dem Ende der Prüfung des in Prüfung befindlichen Speichers (15) zu vollenden.
2. Analysiervorrichtung zum Bewahren vor Speicherausfällen mit:
- Adressengeneratoreinrichtungen (31; 33-55) zum sequentiellen Generieren von paarweisen Spalten- und Zeilenadressen;
- einem Ausfallanalysespeicher (17), dem das Ergebnis (F) eines logischen Vergleichs für jede Speicherzelle eines in Prüfung befindlichen Speichers (15), spezifiziert durch jedes der ihm gelieferten Spalten- und Zeilenadressenpaare, zugeleitet wird, um Daten "1" unter einer Adresse desselben zu speichern, die durch eines der Spalten- und Zeilenadressenpaare spezifiziert ist, wenn das Vergleichsergebnis (F) ein Signal ist, welches eine Nichtübereinstimmung zwischen dem in Prüfung befindlichen Speicher (15) gelieferten Daten und aus demselben gelesenen Daten darstellt, wobei der in Prüfung befindliche Speicher (15) Reserveleitungen hat, die im Austausch für Ausfalladressenleitungen benutzt werden; und
- einer Speicherleseeinrichtung zum sequentiellen Lesen der Ergebnisse (F) logischen Vergleichs, die in dem Ausfallanalysespeicher (17) gespeichert sind, durch Anlegen der Spalten- und Zeilenadressenpaare von den Adressengeneratoreinrichtungen (31; 33-35) an den Ausfallanalysespeicher (17), nachdem der Ausfallanalysespeicher (17) alle Ergebnisse des logischen Vergleichs gespeichert hat;
wobei die Analysiervorrichtung gekennzeichnet ist durch:
- einen Spaltenadressenausfallzählspeicher (23), dem als Adresse die gleiche Spaltenadresse zugeleitet wird, die dem Ausfallanalysespeicher (17) zum gleichzeitigen Lesen desselben geliefert wird, um jedesmal, wenn eine aus dem Ausfallanalysespeicher (17) gelesene "1" an ihn als Freigabesignal angelegt wird, eine Lesen-Ändern-Schreiben-Operation durchzuführen;
- eine erste Arithmetikeinrichtung (26) zum Addieren einer "1" zu Daten, die aus dem Spaltenadressenausfallzählspeicher (23) während der Lesen-Ändern-Schreiben-Operation desselben gelesen werden und zum Bereitstellen des Additionsergebnisses für den Spaltenadressenausfallzählspeicher (23) zum Einschreiben in denselben als Zählwert während der Lesen- Ändern-Schreiben-Operation, wodurch ein unter jeder Adresse des Spaltenadressenausfallzählspeichers (23) gespeicherter Zählwert entsprechend der Anzahl defekter Zellen in der entsprechenden Spaltenadressenleitung des in Prüfung befindlichen Speichers (15) aktualisiert wird;
- einen Zeilenadressenausfallzählspeicher (24), dem als Adresse die gleiche Zeilenadresse zugeleitet wird, die dem Ausfallanalysespeicher (17) zum gleichzeitigen Lesen desselben geliefert wird, um jedesmal, wenn eine aus dem Ausfallanalysespeicher (17) gelesene "1" als Freigabesignal an ihn angelegt wird, eine Lesen-Ändern-Schreiben-Operation durchzuführen;
- eine zweite Arithmetikeinrichtung (27) zum Addieren einer "1" zu aus dem Zeilenadressenausfallzählspeicher (24) während der Lesen-Ändern-Schreiben-Operation desselben gelesenen Daten und zum Bereitstellen des Additionsergebnisses für den Adressenausfallzählspeicher (24) zum Einschreiben in denselben als Zählwert während der Lesen-Ändern- Schreiben-Operation, wodurch ein unter jeder Adresse des Zeilenadressenausfallzählspeichers (24) gespeicherter Zählwert entsprechend der Anzahl defekter Zellen in der entsprechenden Zeilenadressenleitung des in Prüfung befindlichen Speichers (15) aktualisiert wird;
- eine Ausfallzähleinrichtung (25) zum Zählen der Anzahl der aus dem Ausfallanalysespeicher (17) gelesenen Freigabesignale; und
- eine Steuereinrichtung (14) zum Steuern von Operationen des Ausfallanalysespeichers (17), des Spaltenadressenausfallzählspeichers (23), des Zeilenadressenausfallzählspeichers (24) und der Ausfallzähleinrichtung (25) sowie zum gleichzeitigen Betätigen des Spaltenadressenausfallzählspeichers (23), des Zeilenadressenausfallzählspeichers (24) und der Ausfallzähleinrichtung (25) in einem Lesemodifizierschreibmodus, so daß die Anzahl defekter Zellen in den Spaltenadressenleitungen, die Anzahl defekter Zellen in den Zeilenadressenleitungen und die Gesamtanzahl defekter Zellen zur gleichen Zeit durch ein einziges Abfragen für den Ausfallanalysespeicher (17) gezählt werden können.
3. Vorrichtung nach Anspruch 1 oder 2, ferner mit:
- einer Reserveleitungszahlregistereinrichtung (52) zum Speichern der Zahlen nutzbarer Zeilen- und Spaltenreserveleitungen des in Prüfung befindlichen Speichers (15);
- einer Komparatoreinrichtung (51, 48) zum Vergleichen der Anzahl defekter Zellen, die durch Anlegen der Spaltenadresse aus den Adressengeneratoreinrichtungen (31; 33-35) aus dem Spaltenadressenausfallzählspeicher (23) sequentiell gelesen wurden mit der Anzahl Zeilenreserveleitungen, die in der Reserveleitungszahlregistereinrichtung (52) gespeichert sind und, wenn die erstere größer ist als die letztere, Ausgeben eines Spaltenausfallsignals, welches anzeigt, daß die der Spaltenadresse entsprechende Spaltenadressenleitung des in Prüfung befindlichen Speichers (15) defekt ist, und zum Vergleichen der Anzahl defekter Zellen, die durch Anlegen der Zeilenadresse aus den Adressengeneratoreinrichtungen (31; 33-35) sequentiell aus dem Zeilenadressenausfallzählspeicher (24) gelesen wurden, mit der Anzahl Spaltenreserveleitungen, die in der Reserveleitungszahlregistereinrichtung (52) gespeichert sind und, wenn die erstere größer ist als die letztere, Ausgeben eines Zeilenausfallsignals, welches anzeigt, daß die der Zeilenadresse entsprechende Zeilenadressenleitung des in Prüfung befindlichen Speichers (15) defekt ist;
- einer Ausfalladressenleitungszähleinrichtung (53), die das von der Komparatoreinrichtung (51, 48) ausgegebene Spaltenausfallsignal zählt, und das von der Komparatoreinrichtung (51, 48) ausgegebene Zeilenausfallsignal zählt; und
- einer Ausfalladressenspeichereinrichtung (55, 56), der als Adresse der Zählwert des Spaltenausfallsignals von der Ausfalladressenleitungszähleinrichtung (53) zugeleitet wird, um jedesmal, wenn das Spaltenausfallsignal von der Komparatoreinrichtung (51, 48) ausgegeben wird, die Spaltenadresse zu dieser Zeit als Daten zu speichern, und der als Adresse der Zählwert des Zeilenausfallsignals der Ausfalladressenleitungszähleinrichtung (53) zugeleitet wird, um jedesmal, wenn das Zeilenausfallsignal von der Komparatoreinrichtung (51, 48) ausgegeben wird, die Zeilenadresse zu dieser Zeit als Daten zu speichern.
4. Vorrichtung nach Anspruch 3, bei der die Komparatoreinrichtung (51, 48) einen ersten Multiplexer (48) zur Wahl entweder der Anzahl defekter Zellen, die aus dem Spaltenadressenausfallzählspeicher (23) gelesen wurden, oder der Anzahl defekter Zellen, die aus dem Zeilenadressenausfallzählspeicher (24) gelesen wurden, zum Vergleich entweder mit der Zahl der Zeilen- oder der Zahl der Spaltenreserveleitungen umfaßt, und worin die Ausfalladressenspeichereinrichtung (55, 56) einen zweiten Multiplexer (56) zur Wahl entweder der Spaltenadresse oder der Zeilenadresse entsprechend der Wahl durch den ersten Multiplexer (48) umfaßt, wodurch entweder die Spaltenadresse oder die Zeilenadresse als Daten in die Ausfalladressenspeichereinrichtung (55, 56) eingegeben wird.
5. Vorrichtung nach Anspruch 1, bei der die Ausfallzähleinrichtung (25) einen Gesamtausfallzählspeicher (28), der jedesmal, wenn das Freigabesignal von dem Sperrschaltglied (22) an ihn angelegt wird, eine Lesen-Ändern-Schreiben-Operation durchführt, und eine dritte Arithmetikeinrichtung (29) umfaßt, um zu aus dem Gesamtausfallzählspeicher während der Lesen- Ändern-Schreiben-Operation desselben gelesenen Daten eine "1" zu addieren und das Additionsergebnis für den Gesamtausfallzählspeicher bereitzustellen, um während der Lesen-Ändern- Schreiben-Operation in denselben eingeschrieben zu werden.
6. Vorrichtung nach Anspruch 2, bei der die Ausfallzähleinrichtung (25) einen Gesamtausfallzählspeicher (28), der jedesmal, wenn eine aus dem Ausfallanalysespeicher (17) gelesene "1" an ihn als Freigabesignal angelegt wird, eine Lesen-Ändern-Schreiben-Operation durchführt, und eine dritte Arithmetikeinrichtung (29) umfaßt, um zu Daten, die aus dem Gesamtausfallzählspeicher während der Lesen-Ändern-Schreiben-Operation desselben gelesen wurden, eine "1" zu addieren und das Additionsergebnis für den Gesamtausfallzählspeicher bereitzustellen, um während der Lesen-Ändern-Schreiben-Operation in denselben eingeschrieben zu werden.
7. Vorrichtung nach Anspruch 5 oder 6, bei der die erste, zweite und dritte Arithmetikeinrichtung jeweils ein Addierer/Subtrahierer sind, die so gesteuert werden können, daß sie in Abhängigkeit von einem Operationssteuersignal von der Steuereinrichtung (14) zu Eingangsdaten eine "1" addieren oder von diesen eine "1" subtrahieren, und bei der die Steuereinrichtung (14) die Adressengeneratoreinrichtungen (31; 33-35) und den Ausfallanalysespeicher (17) so steuert, daß der Ausfallanalysespeicher (17) durch sequentielles Ändern der Zeilen- oder Spaltenadresse desselben für eine gewünschte Spalten- oder Zeilenadresse des Ausfallanalysespeichers (17) ausgelesen wird, und auch die erste, zweite und dritte Arithmetikeinrichtung zum Durchführen einer substraktiven Operation steuert, wodurch jedesmal, wenn eine "1", die eine defekte Zelle in der gewünschten Spalten- oder Zeilenadresse des Ausfallanalysespeichers (17) darstellt, aus demselben gelesen wird, eine "1" von den entsprechenden Zahlen von Spalten- und Zeilendefektzellen an den entsprechenden Adressen der Spalten- und Zeilenadressenausfallzählspeicher subtrahiert wird, um die Eingangsdaten zu aktualisieren.
8. Vorrichtung nach Anspruch 7, ferner umfassend einen Multiplexer (48) zur wahlweisen Ausgabe entweder der aus dem Spaltenadressenausfallzählspeicher (23) gelesenen Anzahl von Spaltendefektzellen oder der aus dem Zeilenadressenausfallzählspeicher (24) gelesenen Anzahl von Zeilendefektzellen und eine Neuschreibsperreinrichtung (67, 69), um festzustellen, ob die wahlweise vom Multiplexer ausgegebene Zahl der Spalten- oder Zeilendefektzellen eine "0" ist oder nicht und, bei Feststellung von "0", zu verhindern, daß das Freigabesignal an den Gesamtausfallzählspeicher (25) angelegt wird, wodurch ein Neuschreiben des Inhalts des Gesamtausfallzählspeichers (25) unterbunden wird.
9. Vorrichtung nach Anspruch 7, bei der jeder der Addierer/ Subtrahierer folgendes umfaßt: eine Arithmetik-und-Logik-Einheit (72), die mit einem ersten Satz von Eingangsanschlüssen versehen ist, deren Anzahl derjenigen von Bits von Eingabedaten in dieselbe gleicht, einem zweiten Satz von Eingangsanschlüssen, deren Anzahl derjenigen der ersten Eingangsanschlüsse gleicht, und einem Satz von Ausgangsanschlüssen, deren Anzahl derjenigen der ersten Eingangsanschlüsse gleicht, wobei der zweite Satz von Eingangsanschlüssen immer mit "0en" versorgt wird, mit Ausnahme eines Eingangsanschlusses derselben, in den das niedrigstwertige Bit von Eingangsdaten eingegeben wird, wobei die Arithmetik-und-Logik-Einheit imstande ist, selektiv eine Addition oder Subtraktion an einer Dateneingabe in die zweiten Eingangsanschlüsse oder einer Dateneingabe in die ersten Eingangsanschlüsse vorzunehmen; eine Alles-0-Detektoreinrichtung (74), die eine "0" ausgibt, wenn sie feststellt, daß alle Bits der Eingangsdaten in die ersten Eingangsanschlüsse Nullen sind, und in anderen Fällen eine "1" ausgibt; eine Alles-1-Detektoreinrichtung (73), die eine "0" ausgibt, wenn sie feststellt, daß alle Bits der Eingangsdaten in die ersten Eingangsanschlüsse Einser sind, und in anderen Fällen eine "1" ausgibt; und eine Wähleinrichtung (75), die die Ausgabe der Alles-1-Detektoreinrichtung (73) oder der Alles-0-Detektoreinrichtung (74) wählt, je nach dem, ob die Arithmetik-und-Logik- Einheit (72) auf Addition oder Subtraktion gesetzt ist, und die gewählte Ausgabe an den Anschluß des niedrigstwertigen Bits der zweiten Eingangsanschlüsse der Arithmetik-und-Logik- Einheit (72) anlegt.
DE69114881T 1990-03-19 1991-03-15 Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern. Expired - Fee Related DE69114881T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2069093A JP2842923B2 (ja) 1990-03-19 1990-03-19 半導体メモリ試験装置

Publications (2)

Publication Number Publication Date
DE69114881D1 DE69114881D1 (de) 1996-01-11
DE69114881T2 true DE69114881T2 (de) 1996-05-23

Family

ID=13392647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69114881T Expired - Fee Related DE69114881T2 (de) 1990-03-19 1991-03-15 Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern.

Country Status (5)

Country Link
US (1) US5410687A (de)
EP (1) EP0447995B1 (de)
JP (1) JP2842923B2 (de)
KR (1) KR950004622B1 (de)
DE (1) DE69114881T2 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577120Y2 (ja) * 1993-04-15 1998-07-23 株式会社アドバンテスト 過剰パルス印加の禁止回路
JP3605150B2 (ja) * 1994-08-22 2004-12-22 株式会社アドバンテスト アドレスパターン発生器
US5610925A (en) * 1995-03-27 1997-03-11 Advantest Corporation Failure analyzer for semiconductor tester
JPH0935496A (ja) * 1995-07-12 1997-02-07 Advantest Corp メモリ試験装置
JPH0963300A (ja) * 1995-08-22 1997-03-07 Advantest Corp 半導体メモリ試験装置のフェイル解析装置
WO1997011381A1 (fr) * 1995-09-22 1997-03-27 Advantest Corporation Controleur de memoire
JPH09147600A (ja) * 1995-11-29 1997-06-06 Advantest Corp 半導体試験用救済アドレス解析方式
ATE200161T1 (de) * 1996-01-04 2001-04-15 Infineon Technologies Ag Vorrichtung und verfahren zur erfassung und bewertung eines räumlich diskreten punktmusters
JP3642904B2 (ja) * 1996-11-26 2005-04-27 株式会社アドバンテスト フェイルカウント方法及びその装置
JP2991138B2 (ja) * 1996-12-09 1999-12-20 日本電気株式会社 メモリlsiの不良解析方法
JP3367848B2 (ja) * 1996-12-10 2003-01-20 株式会社東芝 半導体デバイスのテスト装置
JPH10289165A (ja) * 1997-04-14 1998-10-27 Ando Electric Co Ltd Icテスタの不良解析装置及びicテスタのメモリデバイス測定装置
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
GB2369909B (en) * 1997-12-04 2002-08-28 Samsung Electronics Co Ltd Faulty cell repairing method for a semiconductor memory
US6049505A (en) * 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
US6175936B1 (en) * 1998-07-17 2001-01-16 Lucent Technologies Inc. Apparatus for detecting faults in multiple computer memories
US6425095B1 (en) * 1998-08-14 2002-07-23 Advantest Corporation Memory testing apparatus
DE19838861A1 (de) * 1998-08-26 2000-03-02 Siemens Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers
US6240525B1 (en) * 1998-11-17 2001-05-29 Oak Technology, Inc. Method and apparatus for re-addressing defective memory cells
DE19901206C2 (de) * 1999-01-14 2003-02-06 Infineon Technologies Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers
US6405333B1 (en) * 1999-03-31 2002-06-11 Teradyne, Inc. Fail array memory control circuit with selective input disable
JP4230061B2 (ja) * 1999-07-21 2009-02-25 株式会社アドバンテスト 不良救済解析器を搭載したメモリ試験装置
TW473728B (en) * 1999-07-22 2002-01-21 Koninkl Philips Electronics Nv A method for testing a memory array and a memory-based device so testable with a fault response signalizing mode for when finding predetermined correspondence between fault patterns signalizing one such fault pattern only in the form of a compressed resp
US6256757B1 (en) * 2000-01-24 2001-07-03 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
US6553521B1 (en) * 2000-02-24 2003-04-22 Infineon Technologies, Richmond L.P. Method for efficient analysis semiconductor failures
US6907385B2 (en) * 2000-10-19 2005-06-14 Advantest Corporation Memory defect redress analysis treating method, and memory testing apparatus performing the method
US20020091965A1 (en) * 2000-12-22 2002-07-11 Mark Moshayedi System and method for early detection of impending failure of a data storage system
US20020108421A1 (en) * 2001-02-13 2002-08-15 Cunningham David H. Forming machine for sheets of formable material
DE10134654A1 (de) * 2001-07-20 2003-02-13 Infineon Technologies Ag Verfahren zur Fehleranalyse von Speichermodulen
US6751760B2 (en) * 2001-11-20 2004-06-15 Chipmos Technologies Inc. Method and system for performing memory repair analysis
EP1517334B1 (de) * 2003-09-16 2010-10-27 Infineon Technologies AG On-chip Diagnose-Vefahren und -Block zur Speicherreparatur mit gemischter Redundanz ("IO" Redundanz und "Word-register" Redundanz)
US8977912B2 (en) * 2007-05-07 2015-03-10 Macronix International Co., Ltd. Method and apparatus for repairing memory
TW200937438A (en) * 2008-02-20 2009-09-01 Inventec Corp A memory writing interference test system and method thereof
JP5087704B2 (ja) * 2009-07-13 2012-12-05 株式会社アドバンテスト 試験装置および救済解析方法
JP4956597B2 (ja) * 2009-10-05 2012-06-20 株式会社アドバンテスト 半導体試験装置
CN102893263B (zh) * 2011-05-16 2016-12-07 华为技术有限公司 内存检测方法和内存检测装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753244A (en) * 1971-08-18 1973-08-14 Ibm Yield enhancement redundancy technique
DE3069611D1 (en) * 1979-12-27 1984-12-13 Fujitsu Ltd Apparatus and method for testing semiconductor memory devices
US4460997A (en) * 1981-07-15 1984-07-17 Pacific Western Systems Inc. Memory tester having memory repair analysis capability
US4460999A (en) * 1981-07-15 1984-07-17 Pacific Western Systems, Inc. Memory tester having memory repair analysis under pattern generator control
US4736373A (en) * 1981-08-03 1988-04-05 Pacific Western Systems, Inc. Memory tester having concurrent failure data readout and memory repair analysis
DE3311427A1 (de) * 1983-03-29 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Integrierter dynamischer schreib-lesespeicher
US4586178A (en) * 1983-10-06 1986-04-29 Eaton Corporation High speed redundancy processor
US4751656A (en) * 1986-03-10 1988-06-14 International Business Machines Corporation Method for choosing replacement lines in a two dimensionally redundant array
US4837747A (en) * 1986-11-29 1989-06-06 Mitsubishi Denki Kabushiki Kaisha Redundary circuit with a spare main decoder responsive to an address of a defective cell in a selected cell block
JPS63239696A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 冗長回路付メモリの試験装置
JPH081755B2 (ja) * 1989-06-26 1996-01-10 日本電気株式会社 置換アドレス判定回路

Also Published As

Publication number Publication date
DE69114881D1 (de) 1996-01-11
EP0447995A2 (de) 1991-09-25
JP2842923B2 (ja) 1999-01-06
EP0447995B1 (de) 1995-11-29
JPH03269279A (ja) 1991-11-29
US5410687A (en) 1995-04-25
EP0447995A3 (en) 1992-09-23
KR950004622B1 (ko) 1995-05-03

Similar Documents

Publication Publication Date Title
DE69114881T2 (de) Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern.
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE69124735T2 (de) Integrierte Halbleiterschaltung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE2556822C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE69221045T2 (de) Verfahren und Gerät zur programmierbaren Speicherssteuerung mit Fehlerregelung und Prüffunktionen
DE19851861B4 (de) Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE3786410T2 (de) Verfahren zur Wahl von Ersatzleitungen in einer zweidimensionalen redundanten Matrix.
DE19741174A1 (de) Speichertestgerät
DE4206286C2 (de) Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes
DE2400161A1 (de) Datenverarbeitungssystem und in diesem enthaltenes speichersystem
DE69126057T2 (de) Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung
DE3607015A1 (de) Verfahren und vorrichtung zur funktionspruefung von direktzugriffsspeichern
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
EP1113362B1 (de) Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen
DE3832440A1 (de) Testschaltungseinrichtung
DE3209679A1 (de) Halbleiter-speichereinrichtung
DE2723714A1 (de) Digital-ueberwachungseinrichtung
DE3003150A1 (de) Mikrocomputer mit einem speicher mit wahlfreiem zugriff zum speichern von paritaetsbits
DE19647159A1 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
EP1055238B1 (de) Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung
DE69323076T2 (de) Verfahren zur Erkennung fehlerhafter Elemente eines redundanten Halbleiterspeichers
DE3750756T2 (de) Ausführung von Fehlererkennung unter Verwendung eines ungebrauchten Modulo-m-Kodes.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee