DE69030260T2 - Kondensatorlaminat für halbleiterkarte - Google Patents
Kondensatorlaminat für halbleiterkarteInfo
- Publication number
- DE69030260T2 DE69030260T2 DE69030260T DE69030260T DE69030260T2 DE 69030260 T2 DE69030260 T2 DE 69030260T2 DE 69030260 T DE69030260 T DE 69030260T DE 69030260 T DE69030260 T DE 69030260T DE 69030260 T2 DE69030260 T2 DE 69030260T2
- Authority
- DE
- Germany
- Prior art keywords
- capacitor laminate
- circuit board
- devices
- capacitive
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 159
- 239000004065 semiconductor Substances 0.000 title 1
- 239000011888 foil Substances 0.000 claims abstract description 70
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000003989 dielectric material Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000001419 dependent effect Effects 0.000 claims abstract 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 230000003746 surface roughness Effects 0.000 claims description 18
- 230000001965 increasing effect Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000001629 suppression Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000004381 surface treatment Methods 0.000 abstract description 9
- 238000010304 firing Methods 0.000 abstract 1
- 239000013067 intermediate product Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 122
- 238000013461 design Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- IYZWUWBAFUBNCH-UHFFFAOYSA-N 2,6-dichlorobiphenyl Chemical compound ClC1=CC=CC(Cl)=C1C1=CC=CC=C1 IYZWUWBAFUBNCH-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001297 Zn alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000544 Gore-Tex Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 150000001913 cyanates Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical compound FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
- Y10T428/31544—Addition polymer is perhalogenated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
Description
- Die vorliegende Erfindung betrifft ein Kondensatorlaminat, das eine Schicht innerhalb einer kapazitiven Leiterplatte bildet, um eine kapazitive Funktion für eine große Anzahl von auf der Platte montierten oder ausgebildeten Vorrichtungen oder Bauelementen bereitzustellen, sowie Herstellungsverfahren dafür.
- Leiterplatten (PCBs = Printed Circuit Boards) sind seit langem als laminierte Strukturen ausgebildet worden, auf denen zur Verwendung bei einer breiten Vielfalt elektronischer Anwendungen eine große Anzahl von Vorrichtungen, wie beispielsweise integrierte Schaltungen montiert oder ausgebildet sind. Typischerweise sind diese Leiterplatten mit inneren Netz- und Erde-Ebenen oder leitenden Schichten ausgebildet worden, wobei die verschiedenen Vorrichtungen Leiterbahnen oder elektrische Verbindungen mit sowohl der Netz- und Erde-Ebene einschließen, um ihren Betrieb zu erleichtern, wie beispielsweise aus der EP-A-0 086 961 bekannt.
- Bei der Entwicklung derartiger PCBs und der darauf angeordneten Vorrichtungen wurden wesentliche Anstrengungen unternommen, um Spannungsschwankungen auszugleichen, die zwischen den Netz- und Erde-Ebenen in den PCBs auftreten, insbesondere für empfindliche Vorrichtungen, wie integrierte Schaltungen, die auf der Plattenoberfläche montiert oder ausgebildet sind und zum Betrieb mit sowohl der Netz- und Erde-Ebene verbunden sind.
- Die oben genannten Spannungsschwankungen werden gewöhnlich durch die ein- und ausschaltenden integrierten Schaltungen verursacht, wobei die Schwankungen zu einem Rauschen führen, das bei vielen Anwendungen unerwünscht und/oder unannehmbar ist.
- Eine gebräuchliche Lösung für dieses Problem in der Vergangenheit war die Bereitstellung von oberflächlichen Kondensatoren, die in einigen Fällen unmittelbar mit den integrierten Schaltungen und in anderen Fällen in der Nähe der ausgewählten integrierten Schaltung mit den Netz- und Erde- Ebenen verbunden waren. In jedem Fall waren die oberflächlichen Kondensatoren auf der Oberfläche der PCB ausgebildet oder montiert und mit den jeweiligen Vorrichtungen oder integrierten Schaltungen verbunden, zum Beispiel entweder durch oberflächliche Leiterbahnen oder mittels durchkontaktierter Verbindungen.
- Allgemein hat man gefunden, daß oberflächliche Kondensatoren wirkungsvoll sind, um die oben genannten unerwünschten Spannungsschwankungen zu verringern oder, mit anderen Worten, zu glätten. Jedoch sind Oberflächen- oder Bypasskondensatoren nicht bei allen Anwendungen immer wirkungsvoll gewesen. Zum Beispiel neigen die Kondensatoren selbst dazu, eine "Reaktion" der integrierten Schaltungen oder anderer Vorrichtungen zu beeinflussen, weil sie nicht nur einen Kapazitivwert sondern auch einen Induktivwert besitzen. Es ist selbstverständlich wohlbekannt, daß aufgrund von Strömen, die durch Leiter hindurchtreten, wie beispielsweise die Leiterbahnen oder Verbindungen, welche die Kondensatoren mit den Vorrichtungen oder Netz- oder Erde-Ebenen verbinden, eine Induktivität auftritt.
- Wie oben angemerkt wurde, sind außerdem die integrierten Schaltungen oder anderen Vorrichtungen eine hauptsächliche Quelle von abgestrahlter Energie, die ein Rauschen aus Spannungsschwankungen in den integrierten Schaltungen erzeugt.
- Bei solchen Vorrichtungen, die mit unterschiedlichen Geschwindigkeiten oder Frequenzen arbeiten, werden gewöhnlich unterschiedliche Eigenschaften beobachtet. Dementsprechend müssen die PCBs und Vorrichtungsanordnungen sowie zugehörige Kondensatoren gewöhnlich so ausgelegt werden, daß eine notwendige Rauschunterdrückung sowohl bei einem Betrieb mit hoher und niedriger Geschwindigkeit sichergestellt ist.
- In jedem Fall ist die Gestaltung von Leiterplatten und Vorrichtungsanordnungen zum Überwinden dieser Probleme dem Fachmann auf dem Gebiet der Entwicklung von Leiterplatten wohlbekannt. Zu Zwecken der vorliegenden Erfindung ist es ausreichend, zu erkennen, daß die Verwendung von oberflächlich montierten Kondensatoren, die einzeln mit den integrierten Schaltungen oder Vorrichtungen verbunden sind, die Komplexität und Herstellungskosten der PCBs wesentlich vergrößert und ihre Zuverlässigkeit in unerwünschter Weise beeinträchtigt.
- Das Sisler-Konzept überwand das Problem einer Bereitstellung einzelner Oberflächenkondensatoren für eine große Anzahl von Vorrichtungen oder integrierten Schaltungen auf der PCB, indem es die PCB selbst zu einem kapazitiven Element machte, das imstande war, für die verschiedenen integrierten Schaltungen und/oder Vorrichtungen eine kapazitive Funktion bereitzustellen. Spezieller faßte das Sisler-Konzept die Ausbildung von einer oder mehr kapazitiven Schichten innerhalb der PCB ins Auge, wobei die leitenden Schichten auf den kapazitiven Schichten vorzugsweise die Netz- und Erde-Ebenen der PCB bilden.
- Auf diese Weise wurde es möglich, die einzelnen Vorrichtungen und/oder integrierten Schaltungen durch ein einziges Paar Leiterbahnen oder Verbinder gemeinsam sowohl mit den Netz- und Erde-Ebenen sowie dem inneren kapazitiven Element der PCB zu verbinden.
- Somit lieferte das Sisler-Konzept eine Anzahl von möglichen bedeutenden Vorteilen bei der PCB-Auslegung. Zuerst vermied es vollständig das Erfordernis der meisten, wenn nicht sämtlicher der oberflächlichen Kondensatoren auf der PCB. Mit der auch die Netz- und Erde-Ebenen für die PCB bildenden kapazitiven Schicht verringerte das Sisler-Konzept gleichzeitig die Anzahl der mit den integrierten Schaltungen und/oder Vorrichtungen verbundenen elektrischen Verbinder um ungefähr 50%.
- Die Verringerung oder Beseitigung dieser Komponenten aus der PCB führte nicht nur zu einer Minimierung der Herstellungskomplexität und -kosten der PCB, sondern auch zu einer außerordentlichen Verbesserung ihrer Zuverlässigkeit. Außerdem machte die Entfernung der oberflächlichen Kondensatoren von der PCB entweder die Vorrichtungsanordnungen auf der PCB weniger dicht oder gestattete das Hinzufügen anderer oberflächlicher Vorrichtungen oder Schaltungen.
- Um sämtliche der oben genannten signifikanten und erwünschten Vorteile zu erreichen, sah das Sisler-Konzept die Notwendigkeit vor, jeder der einzelnen Vorrichtungen und/oder integrierten Schaltungen lokalisierte Flächen oder Teile der inneren Kapazitätsschicht oder -schichten zuzuordnen. Somit sah das Sisler-Konzept die Notwendigkeit kapazitiver Schichten mit dielektrischen Schichten und leitenden Schichten mit außerordentlich geringer Dicke und/oder sehr hohen Dielektrizitätskonstanten vor, die allgemein jenseits der Fähigkeiten des existierenden Standes der Technik liegen.
- Wegen der oben erörterten Auslegungsparameter sah das Sisler- Konzept eine Reihe von Ansätzen vor, um die notwendigen Kapazitivwerte zu erreichen. Zum Beispiel forderte das Sisler- Konzept sehr dünne dielektrische Schichten in der Größenordnung von nicht mehr als etwa 0,00125 cm (0,5 mils), und einem dielektrischen Material mit einer Dielektrizitätskonstante von bis zu 200.
- Derartige Eigenschaften waren bei dielektrischen Materialien im existierenden Stand der Technik nicht verfügbar. Zusätzlich machte selbst in der Theorie die vorgesehene Notwendigkeit ultradünner kapazitiver Schichten die kapazitiven Schichten auch äußerst zerbrechlich und schwierig zu verarbeiten.
- Obwohl das Sisler-Konzept zahlreiche wesentliche Vorteile im Hinblick auf eine Leichtigkeit der Herstellung und geringere Kosten sowie eine größere Zuverlässigkeit bot, blieb zumindest in der Theorie ein Bedürfnis nach einer wirkungsvollen kapazitiven Schicht, um eine funktionierende Ausführungsform der kapazitiven PCB des Sisler-Konzepts zu erzeugen.
- Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein wirkungsvolles Kondensatorlaminat zur Verwendung in kapazitiven Leiterplatten der oben beschriebenen Art bereitzustellen, um Auslegungsparameter für eine kapazitive Leiterplatte zu erfüllen und einen oder mehr der ebenfalls oben erörterten Problembereiche zu minimieren und/oder zu beseitigen.
- Das Konzept der vorliegenden Erfindung wurde als Analogie zu beobachtetem Schnellstraßenverkehr entwickelt. Es wurde festgestellt, daß während der Stoßzeiten eine große Anzahl von Fahrzeugen versuchte, denselben "Transport"-Raum zu besetzen, und dies führte dazu, daß die Verkehrsgeschwindigkeit stark verringert wenn nicht zu Zeiten zum Stehen gebracht wurde. Im Gegensatz dazu wurde beobachtet, daß sich während gewöhnlicher Nicht-Stoßzeiten verschiedene Fahrzeuge zu verschiedenen Zeiten entlang derselben Transportkanäle bewegten. Somit behinderten die Fahrzeuge einander nicht, und sie konnten sich mit verhältnismäßig hohen Geschwindigkeiten bewegen.
- Durch Analogie wurde erkannt, daß ein durch einen Betrieb der jeweiligen Vorrichtungen und/oder integrierten Schaltungen auf Leiterplatten initiierter Elektronenfluß oder Stromfluß wegen ihres unkorrelierten Betriebs zu unterschiedlichen Zeiten stattfand. Dementsprechend wurde die Überlegung angestellt, daß ein kapazitives Element für die Leiterplatte so gestaltet werden könnte, daß es eine "geborgte" oder "geteilte" Verwendung von Kapazitätsleistung im Kondensator gestattet. Mit anderen Worten wäre es durch eine geeignete Gestaltung eines innerhalb der Leiterplatte eingebauten Kondensatorelements für die jeweiligen Vorrichtungen oder integrierten Schaltungen möglich, nicht nur einen speziellen oder proportionalen Anteil der Kondensatorfläche für jede jeweilige Vorrichtung zu verwenden, sondern auch angrenzend an Kondensatorflächen, die anderen Vorrichtungen und/oder integrierten Schaltungen zugehörig oder proportional zu diesen sind, "geborgte Kapazität" zu benutzen.
- Wegen des unkorrelierten Betriebs, der für die Vorrichtungen und integrierten Schaltungen in derartigen Leiterplatten normal ist, neigen die Vorrichtungen dazu, über verschiedene Zeitintervalle auszulösen oder zu arbeiten, so daß sie wegen des neuartigen Prinzips von geborgter Kapazität, wie oben beschrieben, tatsächlich dieselbe Kondensatorfläche des Kondensatorlaminats benutzen können.
- Das Konzept von geborgter Kapazität wird in einem von der vorliegenden Erfindung als eine Schicht in der laminierten Leiterplatte bereitgestellten Kondensatorlaminat möglich gemacht, indem man zwei Prinzipien folgt. Zuerst wird die Dielektrizitätskonstante für das dielektrische Material so gewählt, daß eine wesentlich größere proportionale Fläche des Kondensators notwendig ist, um dem Betrieb von jeder Vorrichtung und/oder integrierten Schaltung Rechnung zu tragen. Gleichzeitig werden die leitenden Schichten auf entgegengesetzten Seiten der dielektrischen Schicht mit einer ausreichenden Leitfähigkeit versehen, vorzugsweise indem man die relative Dicke der leitenden Schichten vergrößert, um einen angemessenen Elektronen- oder Stromfluß sicherzustellen, um es zu gestatten, daß die Vorrichtungen und/oder integrierten Schaltungen die aus dem Konzept der geborgten Kapazität der Erfindung resultierende größere Kapazität ausnutzen.
- Die obigen Auslegungsbetrachtungen gestatten es zuerst, das Material der dielektrischen Schicht innerhalb existierender Stand-der-Technik-Parameter auszuwählen, während man auch eine angemessene Dicke hat, um eine strukturelle Starrheit oder Festigkeit des Kondensatorlaminats sicherzustellen. Gleichzeitig gestattet es die durch die vorliegende Erfindung ermöglichte größere Dicke der dielektrischen Schicht und der Leiterschichten, das Kondensatorelement oder die Kondensatorschicht als ein Laminat existierender Schichten aus leitendem Material und dielektrischem Material auszubilden, um die Herstellung des Kondensatorelements, nämlich als Kondensatorlaminat, außerordentlich zu erleichtern.
- Man hat auch gefunden, daß es möglich ist, zum Beispiel durch die Bereitstellung einer begrenzten Anzahl von oberflächlichen Kondensatoren, die mit verschiedenen Bereichen des Kondensatorlaminats verbunden sind, für eine zusätzliche Abstimmung der resultierenden kapazitiven Leiterplatte zu sorgen, um Spannungsschwankungen und Rauschen speziell bei niedrigeren Betriebsgeschwindigkeiten und -frequenzen zu unterdrücken.
- Um das Konzept der geborgten Kapazität, wie oben beschrieben, auszunutzen, ist es dementsprechend ein Ziel der vorliegenden Erfindung eine kapazitive Leiterplatte (PCB) mit einem innerhalb der mehreren Schichten der laminierten Platte enthaltenen Kondensatorlaminat bereitzustellen, wobei eine große Anzahl von Vorrichtungen, wie beispielsweise integrierte Schaltungen, auf der Platte montiert oder ausgebildet und wirksam mit dem Kondensatorlaminat (oder mehreren Kondensatorlaminaten) verbunden sind, um eine kapazitive Funktion unter Verwendung von geborgter oder geteilter Kapazität bereitzustellen, wie oben beschrieben.
- Jedes Kondensatorlaminat enthält zwei Schichten aus leitendem Material und eine dazwischen angeordnete Schicht aus dielektrischem Material, die als strukturell starre Baueinheit zusammenlaminiert sind, was ihren Einschluß innerhalb der Leiterplatte erleichtert. Das dielektrische Material weist ausgewählte Dicken- und Dielektrizitätskonstanten-Werte auf, die es durch das Konzept geborgter Kapazität der vorliegenden Erfindung ermöglichen, daß jede der Vorrichtungen oder integrierten Schaltungen im unkorrelierten Betrieb arbeitet. Die Schichten aus leitendem Material weisen entsprechend einen Mindestleitfähigkeitswert auf, um einen angemessenen Stromfluß zu ermöglichen, der notwendig ist, um jede einzelne Vorrichtung mit ausreichend geborgter Kapazität für ihren ordnungsgemäßen Betrieb zu versorgen.
- In Übereinstimmung mit dem Sisler-Konzept ist vorgesehen, daß das Kondensatorlaminat vorzugsweise die Netz- und Erde-Ebenen innerhalb der Leiterplatte enthält, um die oben erörterten Auslegungsbetrachtungen auszunutzen. Zusätzlich können für eine weiter vergrößerte Kapazität mehrere Kondensatorlaminate in einer Abstandsbeziehung innerhalb der PCB angeordnet sein.
- Spezieller ist es ein Ziel der Erfindung, ein solches Kondensatorlaminat mit einer dielektrischen Schicht mit einer Dicke von mindestens 0,00125 cm (0,5 mils) bereitzustellen, wobei die Schichten aus leitendem Material ebenfalls jeweils eine Dicke von mindestens etwa 0,00125 cm (0,5 mils) besitzen, um eine strukturelle Starrheit des Kondensatorlaminats sicherzustellen und für ausreichend geborgte Kapazität für einen unkorrelierten Betrieb der Vorrichtungen zu sorgen.
- Gemäß der vorliegenden Erfindung werden sowohl die dielektrische Schicht und die leitenden Schichten nicht nur auf der Grundlage einer Mindestdicke für eine strukturelle Starrheit, sondern auch auf der Grundlage von elektrischen Eigenschaften ausgewählt, um die notwendige Kapazität sicherzustellen, wie hier erörtert. Spezieller gestattet die Mindestdicke der dielektrischen Schicht die Verwendung von dielektrischen Materialien aus dem Stand der Technik mit einer Dielektrizitätskonstante von mindestens etwa 4. Wie unten ausführlicher erörtert wird, sind dielektrische Materialien mit einer Dielektrizitätskonstanten im Bereich von 4 bis 5 mühelos erhältlich, und es ist möglich, dielektrische Materialien mit Konstanten bis hin zu 10 auszubilden, zum Beispiel, indem man die dielektrischen Schichten aus Materialien, wie beispielsweise mit keramischen Werkstoffen gefüllten Epoxidharzen, ausbildet.
- Wie oben angemerkt, ist es gleichzeitig auch wichtig, für eine Mindestleitfähigkeit innerhalb der leitenden Schichten zu sorgen, um einen angemessenen Elektronenfluß oder Stromfluß sicherzustellen, wie er für das Konzept der geborgten oder geteilten Kapazität der vorliegenden Erfindung notwendig ist. In dieser Hinsicht wird angemerkt, daß die Leitfähigkeit nicht nur von dem Material abhängt, aus dem die leitenden Schichten ausgebildet sind, sondern auch von den Dimensionen oder spezieller von der Menge oder Masse an leitendem Material in der Schicht. Wenn die leitenden Schichten aus einem geeigneten leitenden Material, wie beispielsweise Kupfer, gebildet werden, werden dementsprechend die Dimensionen der Schichten in Unzen pro Quadratfuß ausgedrückt ausgewählt, um das notwendige Material zum Erreichen einer gewünschten Leitfähigkeit sicherzustellen. Auf dieser Grundlage weist eine Kupferschicht mit einer Dicke von mindestens etwa 0,00125 cm (0,5 mils), spezieller einer Dicke von etwa 0,00152-0,00175 cm (0,6-0,7 mils), normalerweise etwa 150 Gramm pro Quadratmeter (0,5 Unzen Kupfer pro Quadratfuß) an leitender Schicht auf.
- Es ist daher vorzugsweise vorgesehen, daß das Kondensatorlaminat eine dielektrische Dicke von mindestens etwa 0,00125 cm (0,5 mils) aufweist, wie oben angemerkt, bevorzugter von etwa 0,00375 cm (1,5 mils), mit einer Dielektrizitätskonstante von etwa 4,0-5,0, am besten von 4,7. Eine gemäß den obigen Beschränkungen ausgebildete dielektrische Schicht kann mühelos aus Materialien aus dem Stand der Technik ausgebildet werden, während sie eine anständige strukturelle Starrheit innerhalb der Schicht sicherstellt.
- Entsprechend werden die leitenden Schichten aus leitendem Material gebildet, vorzugsweise aus Kupfer, mit einer Mindestdicke von 0,00125 cm oder 150 Gramm pro Quadratmeter (0,5 mils oder etwa 0,5 Unzen pro Quadratfuß), wie oben angemerkt, wobei die leitenden Schichten bei einer Gesamtdicke im Kondensatorlaminat von etwa 0,0089 cm (3,5 mils) jeweils bevorzugter eine Dicke von 0,0025 cm oder 300 Gramm pro Quadratmeter (1 mil oder etwa 1,0 Unzen pro Quadratfuß) aufweisen.
- Spezieller liefert eine bevorzugte Ausführungsform der Erfindung ein solches erwünschtes Kondensatorlaminat durch Auswählen einer dielektrischen Schicht mit einer Ausgangsdicke vor der Laminierung von nicht mehr als etwa 4 mils, bevorzugter nicht mehr als etwa 2 mils und am besten im Bereich von ungefähr 1-1,5 mils, Auswählen von zwei leitenden Folien mit jeweils einer oberflächenbehandelten Seite mit einer Oberflächenrauhigkeit oder Oberflächenvariation, welche gerade ausreicht, um in einem resultierenden Kondensatorlaminat eine Adhäsion oder Haftung der einen Seiten der leitenden Folien an der dielektrischen Schicht zu fördern, wobei sich die einen oberflächenbehandelten Seiten der leitenden Folien in innigem Kontakt mit gegenüberliegenden Seiten der dielektrischen Schicht befinden, wobei die dielektrische Schicht für eine verbesserte kapazitive Integrität oder Unversehrtheit zwischen sämtlichen einander gegenüberliegenden Oberflächenbereichen der leitenden Folien eine Mindestdicke aufweist.
- Die Oberflächenbehandlung der leitenden Folien im Kondensatorlaminat besitzt bei einer Reihe von Anwendungen einen besonderen Wert. Speziell in Verbindung mit den bevorzugten Ausführungsformen der vorliegenden Erfindung liefert die Erfindung eine gewünschte kapazitive Integrität, wo das Kondensatorlaminat für eine Verwendung in kapazitiven Leiterplatten vorgesehen ist, wo das Konzept der geborgten oder geteilten Kapazität angewandt wird, um in der Lage zu sein, einen Betrieb einer großen Anzahl von auf der PCB montierten und mit unterschiedlichen Teilen des Kondensatorlaminats verbundenen Vorrichtungen zu gestatten oder zu erleichtern. Bei solchen Ausführungsformen ist es notwendig, die Dicke der dielektrischen Schicht zu begrenzen, um die notwendige Kapazität bereitzustellen, wie unten ausführlicher beschrieben wird. Für solche Anwendungen ist vorgesehen, daß das Kondensatorlaminat eine dielektrische Schicht mit üblicherweise erhältlichen dielektrischen Fähigkeiten und einer Dicke von nicht mehr als etwa 0,005 cm (2 mils) aufweist, am besten im Bereich von 0,0025-0,00375 cm (1-1,5 mils).
- Bisher hat man es wegen der wesentlichen Oberflächenrauhigkeit oder Oberflächenvariationen oder "Verzahnung", die gewöhnlich auf den leitenden Folien vorgesehen ist, um ihre ordnungsgemäße Adhäsion oder Haftung sowohl innerhalb des Kondensatorlaminats und/oder innerhalb einer PCB sicherzustellen, insbesondere einer kapazitiven PCB, wie oben beschrieben, nicht als durchführbar angesehen, derartig dünne dielektrische Schichten in Kondensatorlaminaten zu verwenden.
- Dort, wo das Kondensatorlaminat auf der Grundlage der Theorie der geborgten oder geteilten Kapazität für eine Verwendung entweder als eine einzelne Schicht oder mehrere Schichten innerhalb einer kapazitiven PCB vorgesehen ist, wie oben angemerkt, ist es auch notwendig, ein Mindestmaß an Leitfähigkeit innerhalb der leitenden Folien vorzusehen, wie hier an anderer Stelle erörtert wird.
- Vorzugsweise sind beide Oberflächen jeder dielektrischen Folie entsprechend oberflächenbehandelt, um eine anständige Haftung oder Verbindung sowohl innerhalb des Kondensatorlaminats und zum Beispiel innerhalb einer laminierten kapazitiven PCB sicherzustellen. Derartigen Anwendungen kann mühelos entsprochen werden, indem man eine gemeinhin erhältliche leitende, Folie verwendet, die durch eine wohlbekannte Galvanik-Abscheidungstechnik gebildet worden ist, so daß die resultierende leitende Folie, gewöhnlich Kupfer, eine "Trommel"-Seite aufweist, die auch als "glatte" Seite oder "glänzende" Seite bezeichnet werden kann. Die andere Seite der leitenden Folie wird gewöhnlich als die "matte" Seite bezeichnet, ist aber auch als "Verzahnungs"-Seite bekannt und ist allgemein durch eine größere Oberflächenrauhigkeit oder Oberflächenvariation als auf der Trommel-Seite der Folie gekennzeichnet. Durch Umkehr der Ausrichtung der leitenden Folien gegenüber derjenigen, die im Stand der Technik verwendet wurde, so daß die Trommel- oder glatte Seite mit einer verhältnismäßig geringen Oberflächenrauhigkeit oder Oberflächenvariation in innigen Kontakt mit der dielektrischen Schicht laminiert wird, wurden gewisse Klassen von derartiger leitender Folie zur Verwendung innerhalb der vorliegenden Erfindung als brauchbar befunden.
- Jedoch erfordert eine solche Ausgestaltung eine Indexierung der leitenden Folien, um ihre richtige Ausrichtung in Bezug zur dielektrischen Schicht sicherzustellen. Im Gegensatz dazu sieht die vorliegende Erfindung auch eine leitende Folie vor, bei der beide Oberflächen der leitenden Folie ähnliche Grade an Oberflächenrauhigkeit oder Oberflächenvariation aufweisen, so daß der Indexierschritt während der Laminierung des Kondensatorlaminats nicht notwendig wäre.
- Entsprechend ist es ein zugehöriges Ziel der Erfindung, Herstellungsverfahren für das Kondensatorlaminat selbst und für die kapazitive Leiterplatte in den oben erörterten Formen bereitzustellen.
- Zusätzliche Ziele und Vorteile der Erfindung werden in der nachfolgenden Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen ersichtlich gemacht.
- FIGUR 1 ist eine Draufsicht auf eine gemäß der vorliegenden Erfindung aufgebaute kapazitive Leiterplatte.
- FIGUR 2 ist eine vergrößerte bruchstückhafte Ansicht eines Teils der Leiterplatte, die eine Vorrichtung, wie beispielsweise eine integrierte Schaltung, zeigt, welche auf der Oberfläche der Leiterplatte montiert und mittels Durchkontaktierungs-Verbindungen mit anderen Vorrichtungen oder Komponenten und einer Stromquelle in der Platte verbunden ist.
- FIGUR 3 ist eine Ansicht ähnlich FIGUR 2, zeigt jedoch eine oberflächlich montierte Vorrichtung, die auf der Oberfläche der Leiterplatte angeordnet und mittels oberflächlicher Leiterbahnen oder Anschlußflecken mit anderen Vorrichtungen oder Komponenten und einer Stromquelle in der Leiterplatte verbunden ist.
- FIGUR 4 ist eine schematische Schnittansicht der Leiterplatte, die für eine repräsentative Vorrichtung Verbindungen oder Leiterbahnen zu Netz- und Erde-Ebenen darstellt, welche durch ein Kondensatorlaminat innerhalb der Leiterplatte gemäß der vorliegenden Erfindung gebildet werden.
- FIGUR 5 ist eine ähnliche schematische Schnittansicht wie FIGUR 4, zeigt jedoch mehrere Kondensatorlaminate innerhalb der Leiterplatte.
- FIGUR 6 ist eine mikrophotographische Darstellung eines Querschnittsteils einer kapazitiven Leiterplatte, die ein erfindungsgemäßes Kondensatorlaminat enthält.
- FIGUR 7 ist eine Darstellung des Standes der Technik in Form einer mikrophotographischen Darstellung im Querschnitt eines Kondensatorlaminats, bei dem die matten oder Verzahnungs- Seiten von zwei leitenden Folien angrenzend an entgegengesetzte Seiten einer dielektrischen Schicht angeordnet sind, so daß eine Mindestdicke oder ein Mindestabstand zwischen sämtlichen einander gegenüberliegenden Oberflächenbereichen der leitenden Folien von 0,0089 cm (3,5 mils) vorhanden ist.
- FIGUR 8 ist eine ähnliche mikrophotographische Darstellung im Querschnitt eines gemäß der vorliegenden Erfindung aufgebauten Kondensatorlaminats, um eine verbesserte kapazitive Integrität aufrechtzuerhalten, wie hier an anderer Stelle erörtert wird.
- Ein gemäß der vorliegenden Erfindung aufgebautes Kondensatorlaminat wird unten ausführlicher beschrieben.
- Wie oben angemerkt, ist es besonders wichtig, zu verstehen, daß das Kondensatorlaminat der vorliegenden Erfindung so gestaltet ist, daß es eine einfache Herstellung, vorzugsweise durch Laminierung von existierenden getrennten Schichten aus einer mittleren Schicht aus dielektrischem Material und leitenden Schichten auf ihren entgegengesetzten Seiten erleichtert, wobei sowohl das dielektrische Material und das leitende Material gemäß dem existierenden Stand der Technik ausgewählt worden sind. Eine derartige Kombination ist durch das Konzept der geborgten oder geteilten Kapazität ermöglicht worden, wie es oben zusammengefaßt wurde.
- Es ist auch wichtig, das Konzpt der geborgten oder geteilten Kapazität, wie es in der vorliegenden Erfindung dargelegt ist, im Unterschied zu einem traditionelleren Konzept einer Verteilkapazität zu sehen, wie es gewöhnlich bei der Analyse von Stromleitungen verwendet wird. Es wird angenommen, daß diese Theorie einer Verteilkapazität dem Fachmann auf dem Fachgebiet der Entwicklung von Leiterplatten wohlbekannt ist, vgl. zum Beispiel EP-A-00869, und sie umfaßt die Berechnung von Verteilkapazität auf der Grundlage der Formel:
- C = eA/t
- wobei C gleich die Kapazität in Mikrofarad, e gleich die Dielektrizitätskonstante oder relative Permittivität des dielektrischen Materials, A gleich die verfügbare oder zugeordnete Fläche der kapazitiven Vorrichtung und t gleich die Dicke der dielektrischen Schicht ist.
- Unter Verwendung dieser Formel ergibt sich bei einer Leiterplatte, die bei ihrer Auslegung zwei getrennte kapazitive Schichten verwendet, für die erforderliche Dicke einer dielektrischen Schicht eine Nenndicke von etwa 0,000053 cm (0,000021 Inches) der dielektrischen Schicht in einer kapazitiven Schicht, wenn man normale Leiterplattenmaterialien verwendet und einen berechneten Wert für einen geläufigen Bypass-Kondensator (0,0015 Mikrofarad pro Quadratzentimeter) (0,1 Mikrofarad pro Quadratinch) hervorbringt. Diese dielektrische Dicke ist gegenwärtig aus Materialien oder mit Herstellungsverfahren aus dem Stand der Technik für PCBs ersichtlich nicht herstellbar. Spezieller wird angenommen, daß die obigen Auslegungsberechnungen repräsentativ für kapazitive Materialien sind, die man ursprünglich zum Ausführen des Sisler-Konzept als notwendig angesehen hat und die eine dielektrische Schicht mit einer Dicke erforderlich gemacht haben würden, die 100 mal kleiner ist, als es gegenwärtig möglich ist, oder mit eine Dielektrizitätskonstanten, die etwa 100 mal größer ist, als sie gegenwärtig im Stand der Technik verfügbar ist.
- Man hat gefunden, daß die vorliegende Erfindung zusätzlich zur Erleichterung der Herstellung der kapazitiven Leiterplatte mit verhältnismäßig niedrigen Kosten und mit einer außerordentlich verbesserten Zuverlässigkeit eine verbesserte Reaktion oder ein verbessertes Ansprechen einer großen Anzahl von Vorrichtungen gestattet, die durch das Kondensatorlaminat der Erfindung mit Kapazität versorgt werden. Man hat auch gefunden, daß das Kondensatorlaminat der Erfindung eine genaue Spannungsregelung und eine Rauschminderung über breite Frequenzbereiche für die Vorrichtungen gestattet. Man hat gefunden, daß es zusätzlich zur Bereitstellung einer derartigen Regelung bei relativ hohen Frequenzen auch möglich ist, durch eine Abstimmung, bei der eine begrenzte Anzahl von oberflächlichen Kondensatoren mit dem Kondensatorlaminat verbunden ist, wie unten ausführlicher beschrieben, eine ähnliche Spannungsregelung und Rauschminderung bei niedrigeren Frequenzen, zum Beispiel 40 Megahertz, zu erreichen.
- Zuerst Bezug nehmend auf FIGUR 1, ist dort eine gemäß der vorliegenden Erfindung aufgebaute kapazitive PCB allgemein mit 10 bezeichnet. Mit Ausnahme der Bereitstellung eines inneren Kondensatorlaminats, wie unten ausführlicher beschrieben, ist die Leiterplatte 10 von allgemein herkömmlichem Aufbau. Dementsprechend sind äußere Merkmale der kapazitiven Leiterplatte 10 nur kurz angegeben, wobei die Architektur- und Auslegungsbetrachtungen für die Leiterplatte ansonsten allgemein von einer dem Fachmann wohlbekannten Art sind.
- Zu Zwecken der vorliegenden Erfindung ist es ausreichend, zu verstehen, daß die kapazitive PCB 10 von einer Art ist, die eine große Anzahl von Vorrichtungen oder Bauelementen 12 einschließt, die auf ihrer Oberfläche angeordnet sind. Gemäß einer wohlbekannten Leiterplattentechnologie können die Vorrichtungen oder Komponenten auf einer oder beiden Seiten der Platte angeordnet sein und können beide aktive Bauelemente, wie beispielsweise integrierte Schaltungen, Transistoren usw. einschließen. Derartige aktive Vorrichtungen können sogar Komponenten wie Vakuumröhren oder dergleichen einschließen. Die Vorrichtungen 12 können auch passive Bauelemente, wie beispielsweise Kondensatoren, Widerstände, Induktoren usw. einschließen.
- Bezug nehmend auf FIGUR 2, ist dort eine aktive Vorrichtung, wie beispielsweise eine integrierte Schaltung, mit 14 bezeichnet, während eine passive Vorrichtung, speziell ein Kondensator, allgemein mit 16 bezeichnet ist. Diese Vorrichtungen, insbesondere die aktive Vorrichtung oder integrierte Schaltung 14 sind repräsentativ für eine große Anzahl von Vorrichtungen, die allgemein auf der Leiterplatte angeordnet sind, wie in FIGUR 1 angezeigt. Bei einer Konfiguration der in FIGUR 2 dargestellten Art sind die Vorrichtungen durch allgemein mit 18 bezeichnete Durchkontaktierungs-Verbinder oder Pins mit Netz- oder stromführenden Ebenen und Erde-Ebenen innerhalb der Leiterplatte sowie mit anderen Vorrichtungen verbunden. In FIGUR 2 sind zwei derartige Verbinder oder Pins 18 für den Kondensator 16 dargestellt, während die integrierte Schaltung 14 von einer 16-Pin-Ausführung ist, die wie dargestellt 16 Durchkontaktierungs-Verbinder oder Pins 18 einschließt. Zusätzliche Leiterbahnen können vorgesehen sein, wie allgemein mit 20 bezeichnet, um die Verbindung der verschiedenen Vorrichtungen auf der Leiterplatte untereinander zu erleichtern.
- Eine andere Konfiguration für eine Leiterplatte wird durch die bruchstückhafte Darstellung der FIGUR 3 gezeigt, welche in ähnlicher Weise eine aktive Vorrichtung darstellt, wie beispielsweise eine integrierte Schaltung, die allgemein mit 14' bezeichnet und in unterbrochenen Linien dargestellt ist, da sie von der in FIGUR 3 dargestellten Unterseite aus gesehen auf der entgegengesetzten oder Oberseite der Leiterplatte montiert ist. Eine passive Vorrichtung oder ein Kondensator 16' ist ebenfalls in FIGUR 3 dargestellt, der vorzugsweise auf der Unterseite 22 der Leiterplatte montiert ist. Bei der Konfiguration mit Oberflächenmontage aus FIGUR 3 sind sowohl die aktive Vorrichtung 14' und der Kondensator 16' auf oberflächlichen Leiterbahnen oder Anschlußflecken 24 montiert. In Übereinstimmung mit wohlbekannten Techniken in der Leiterplatten-Technologie erleichtern die Anschlußflecken 24 eine oberflächliche Montage der Vorrichtungen, während sie sowohl durch oberflächliche Leiterbahnen und Durchkontaktierungs-Verbinder oder Pins, wo erforderlich, für eine gegenseitige Verbindung der Vorrichtungen miteinander und mit einer Stromquelle sorgen, wie beispielsweise den oben genannten inneren Netz- und Erde-Ebenen.
- Unter Bezugnahme auf die beiden FIGUREN 2 und 3 sieht die vorliegende Erfindung insbesondere die Verwendung einer inneren kapazitiven Schicht in Form des Kondensatorlaminats der vorliegenden Erfindung vor, um eine große Anzahl von oberflächlichen Kondensatoren zu ersetzen. Obwohl bei der Leiterplatte 10 die meisten der oberflächlichen Kondensatoren durch das Kondensatorlaminat der Erfindung ersetzt worden sind, kann noch eine begrenzte Anzahl von oberflächlichen Kondensatoren erwünscht sein, wie in den FIGUREN 2 und 3 dargestellt, zumindest zu dem Zweck, eine Niederfrequenzabstimmung zu erreichen, wie unten ausführlicher erörtert wird.
- FIGUR 4 ist eine Schnittansicht der kapazitiven PCB 10 aus FIGUR 1 und veranschaulicht ein Kondensatorlaminat 26, das gemäß der vorliegenden Erfindung aufgebaut ist und eine innere kapazitive Schicht innerhalb der Leiterplatte 10 bildet. Das Kondensatorlaminat 26 enthält im Abstand angeordnete Schichten 28 und 30, die aus leitendem Material, vorzugsweise Kupfer, ausgebildet und auf entgegengesetzten Seiten einer dielektrischen Schicht 32 angeordnet sind. Die leitenden Schichten 28 und 30 bilden vorzugsweise die Netz- und Erde- Ebenen für die Leiterplatte. Eine derartige Konfiguration, speziell was die Netz- und Erde-Ebenen betrifft, ist auf dem Fachgebiet wohlbekannt, und es wird angenommen, daß in dieser Hinsicht keine weitere Diskussion erforderlich ist.
- Eine oberflächlich montierte Vorrichtung 14', entsprechend der integrierten Schaltung aus FIGUR 2, ist in FIGUR 4 auf der Oberfläche der Platte montiert und ist durch jeweilige Netz- und Erde-Leiter 34 und 36 mit den leitenden Schichten 28 und 30 verbunden. Der Netz-Leiter 34 ist mit der leitenden Schicht 28 verbunden, während in der anderen leitenden Schicht 30 ein Loch (nicht dargestellt) ausgebildet ist. Entsprechend tritt der Erde-Leiter 36 durch ein Loch in der leitenden Schicht 28 hindurch, während er mit der leitenden Schicht 30 elektrisch verbunden ist. Auf diese Weise ist die oberflächliche Vorrichtung 14' ordnungsgemäß sowohl mit der Netz- und Erde- Ebene verbunden. Signal-Leiterbahnen, wie beispielsweise diejenige, die mit 38 bezeichnet ist, sind ebenfalls vorgesehen, um nach Bedarf die Vorrichtungen untereinander zu verbinden oder andere Verbindungen innerhalb der PCB herzustellen.
- Bezug nehmend auf FIGUR 5, ist dort eine andere Ausführungsform einer kapazitiven Leiterplatte 10' dargestellt, die zwei Kondensatorlaminate 40 und 42 enthält. Zusätzlich ist eine wieder mit 14' bezeichnete oberflächlich montierte Vorrichtung durch mit 34' bzw. 36' bezeichnete Netz- und Erde-Leiter mit den leitenden Schichten 28' und 30' verbunden.
- Auf diese Weise liefern die zwei in FIGUR 5 vorgesehenen kapazitiven Schichten (oder Kondensatorlaminate) unter der Annahme, daß die Gesamtflächen der Kondensatorlaminate gleich sind, die doppelte Kapazität der einzelnen kapazitiven Schicht in FIGUR 4. Wegen der parallelen Verbindungen mit den leitenden Schichten, welche die Netz- und Erde-Ebenen in FIGUR 5 bilden, werden die Netz- und Erde-Ebenen in der Tat mit der doppelten Menge an leitendem Material versehen. Demgemäß kann die Ausgestaltung aus FIGUR 5 nicht nur dort verwendet werden, wo größere Kapazitätsmengen erwünscht sind, sondern auch bei Anwendungen mit höheren Spannungen und dergleichen, wo vorgesehen ist, daß die Netz- und Erde-Ebenen entweder einen stärkeren Strom führen oder höhere Spannungsdifferenzen dazwischen aushalten müssen.
- Wie oben angemerkt, ist FIGUR 6 eine mikrophotografische Darstellung im Querschnitt der kapazitiven Leiterplatte 10 aus FIGUR 1 und soll besondere Merkmale des Kondensatorlaminats 26 darstellen, wie unten ausführlicher erörtert wird.
- Auf der Grundlage der Merkmale des Kondensatorlaminats, wie beispielsweise desjenigen, das in FIGUR 4 mit der Bezugsziffer 26 bezeichnet ist, und einer kapazitiven Leiterplatte, wie beispielsweise derjenigen, die im FIGUR 1 mit 10 bezeichnet ist, werden die einzelnen Bestandteile des Kondensatorlaminats unten ausführlich erörtert, da sie für die Erfindung besonders wichtig sind.
- Zuerst ist das Kondensatorlaminat 26 ausgelegt, um die nötige Kapazität für sämtliche oder eine wesentliche Anzahl von Vorrichtungen bereitzustellen, die auf der Oberfläche der Leiterplatte 10 montiert sind. Diese Vorrichtungen können entweder durch getrennte Durchkontaktierungsstifte oder durch oberflächliche Leiterbahnen der in den FIGUREN 2 bzw. 3 dargestellten Art mit den Netz- und Erde-Ebenen verbunden sein.
- Um das Konzept der geborgten Kapazität zu verwirklichen, weist die Schicht 32 aus dielektrischem Material ausgewählte Dicken- und Dielektrizitätskonstanten-Werte auf, wodurch jede einzelne auf der Oberfläche der Leiterplatte montierte Vorrichtung durch einen zugeteilten Bereich des Kondensatorlaminats und auch durch geborgte Kapazität aus umgebenden Bereichen des Kondensatorlaminats mit einer kapazitiven Funktion versehen wird. Wie oben angemerkt, hängt dementsprechend die kapazitive Funktion des Kondensatorlaminats von der unkorreliert verteilten Auslösung oder Operation der Vorrichtungen ab, da das Kondensatorlaminat 26 eine Gesamtkapazität bereitstellt, die nur gleich einem Teil des Kapazitätswertes ist, der für die vollständige Anordnung von Vorrichtungen auf der Leiterplatte notwendig ist.
- Gleichzeitig werden die leitenden Schichten 28 und 30 mit ausreichend leitendem Material versehen, entweder als Masse pro Flächeneinheit ausgedrückt oder als Dicke ausgedrückt, um einen angemessenen Elektronenfluß oder Stromfluß zu ermöglichen, der notwendig ist, um jede einzelne Vorrichtung mit ausreichend geborgter Kapazität für ihren ordnungsgemäßen Betrieb zu versorgen.
- Wie ebenfalls oben erörtert wurde, ist jede der leitenden Schichten 28 und 30 mit einer ausreichenden Kupfermasse pro Flächeneinheit ausgebildet, um eine strukturelle Starrheit oder Festigkeit zu erreichen, wie oben angemerkt, und auch um in Übereinstimmung mit dem Konzept der geborgten Kapazität einen ausreichenden Elektronenfluß oder Stromfluß zu ermöglichen. Spezieller ist vorgesehen, daß jede der leitenden Schichten 28 und 30 mit mindestens 0,5 Unzen Kupfer pro Quadratfuß ausgebildet ist, wobei diese Masse allgemein einer Dicke von etwa 0,00125 cm (0,5 mils) entspricht, spezieller 0,00152-0,00175 cm (0,6-0,7 mils). Die Dicke der leitenden Schichten kann größer gemacht werden, zum Beispiel, um bei einer bestimmten Anwendung einem größeren Spannungs- oder Stromführungsvermögen für die Netz- und Erde-Ebenen zu entsprechen. Vorzugsweise enthält jede der leitenden Schichten etwa 300-600 Gramm Kupfer pro Quadratmeter (1-2 Unzen Kupfer pro Quadratfuß), wobei diese Massen Dicken der einzelnen Schichten im Bereich von etwa 0,003-0,006 cm (1,2-2,4 mils) entsprechen. Bevorzugter werden die leitenden Schichten 28 und 30 mit etwa einer Unze Kupfer pro Quadratfuß oder mit einer Dicke im Bereich von etwa 0,003-0,0036 cm (1,2-1,4 mils) ausgebildet, um eine optimale Leistungsfähigkeit des Kondensatorlaminats 26 zu erreichen. Die Kupfermenge in jeder der leitenden Schichten ist auch als Minimum zum Erreichen einer guten strukturellen Starrheit innerhalb der leitenden Schichten 28 und 30 allein, vor ihrem Laminieren zum kapazitiven Laminat 26 ausgewählt.
- Die Zusammensetzung und Dicke der dielektrischen Schicht 32, entweder beim Einzelkondensatorlaminat 26 aus FIGUR 4 oder bei Mehrfachkondensatorlaminaten, wie in FIGUR 5 dargestellt, werden ausgewählt, um eine notwendige Leitfähigkeit zu erzielen, wieder in Übereinstimmung mit dem Konzept der geborgten Kapazität, und auch, um eine strukturelle Starrheit für die dielektrische Schicht 32 zu erzielen, beides für sich selbst vor dem Einschluß innerhalb des Kondensatorlaminats 26 sowie für das zusammengesetzte Kondensatorlaminat.
- Die vorliegende Erfindung sieht vorzugsweise die Verwendung von dielektrischem Material mit einer Dielektrizitätskonstante von mindestens etwa 4 vor. Ein Bereich von dielektrischen Materialien, die im gegenwärtigen Stand der Technik in breitem Umfang vorhanden sind, weist Dielektrizitätskonstanten im Bereich von etwa 4-5 auf. Außerdem ist es möglich, dielektrische Zusammensetzungen mit Dielektrizitätskonstanten zum Beispiel im Bereich bis hinauf zu 10 zu formulieren, zum Beispiel aus Epoxidharzen, die mit keramischen Werkstoffen gefüllt sind. So sieht die vorliegende Erfindung vorzugsweise die Verwendung eines Materials mit einer Dielektrizitätskonstante von mindestens etwa 4, bevorzugter innerhalb eines Bereichs von etwa 4-5, und am besten von etwa 4,7 vor, zumindest für die bei der bevorzugten Ausführungsform vorgesehene spezielle Zusammensetzung.
- Eine solche bevorzugte Dielektrizitätskonstante kann durch Kombinationen einer gewebten Komponente und einer Harzkomponente erreicht werden, die miteinander kombiniert werden, um die notwendige Kombination aus Dielektrizitätskonstante und struktureller Starrheit zu bilden. Die gewebte Komponente kann Polymere, wie beispielsweise Polytetrafluorethylen (unter den Markennamen TEFLON und GORETEX erhältlich) und Epoxidharze enthalten. Jedoch werden die gewebten Komponenten vorzugsweise aus Glas ausgebildet, das von einer Quarzvarietät sein kann, jedoch vorzugsweise Siliciumdioxid ist, wobei das Glas in Fäden ausgebildet wird, die dann miteinander verwebt werden, um Schichten zu bilden, die mit einem ausgewählten Harz gefüllt oder imprägniert werden. Die Harze werden gewöhnlich im Hinblick auf ihre feuerhemmenden Eigenschaften ausgewählt und können Materialien, wie beispielsweise Cyanatester, Polyimide, Kaptonmaterialien und andere bekannte Dielektrika einschließen. Jedoch ist das Harz bevorzugt ein Epoxidharz, wiederum um den existierenden Stand der Technik in Bezug auf die Verwendung derartiger Harze bei der PCB-Herstellung auszunutzen.
- Eine aus einer einzigen gewebten Lage aus Glas und etwa 70.0 Gew.-% Harz gebildete dielektrische Schicht weist die bevorzugte Dielektrizitätskonstante von 4,7 auf, wie oben angemerkt, während sie bei einer Dicke von etwa 0,0038 cm (1,5 mils) auch eine gute strukturelle Starrheit aufweist.
- Die Dicke des dielektrischen Materials bei der vorliegenden Erfindung wird nicht nur ausgewählt, um die gewünschte Kapazität zu erreichen, sondern auch, um eine elektrische Integrität sicherzustellen, insbesondere die Verhinderung von zwischen den leitenden Schichten 28 und 30 im Kondensatorlaminat 26 auftretenden Kurzschlüssen. Die übliche Praxis sieht die Behandlung der an die dielektrische Schicht angrenzenden Oberflächen der leitenden Schichten vor, um die Haftung innerhalb des Kondensatorlaminats 26 zu verbessern. Eine derartige Haftung ist nicht nur für die strukturelle Integrität notwendig, sondern auch, um eine ordnungsgemäße elektrische Leistungsfähigkeit sicherzustellen. Typischerweise werden die angrenzenden Oberflächen 44 und 46 der leitenden Schichten 28 bzw. 30 behandelt, typischerweise durch Abscheidung von Zink oder Zink und Kupfer (einer Messinglegierung), gewöhnlich durch Galvanisieren, um aufgerauhte Oberflächen auszubilden, wie am besten in der mikrophotographischen Darstellung aus FIGUR 6 dargestellt.
- Diese aufgerauhten Oberflächen liefern eine "Verzahnung", um die mechanische Verbindung mit dem dielektrischen Material in der Schicht 32 zu verbessern.
- Im Betrieb werden sowohl das Kondensatorlaminat und eine daraus hergestellte kapazitive PCB mit verschiedenen Eigenschaften ausgelegt, insbesondere elektrischen Eigenschaften, einschließlich der Kapazität gemäß der vorliegenden Erfindung, um die Bedürfnisse einer Reihe von Anwendungen zu erfüllen. Speziell wird das Kondensatorlaminat mit einer Gesamtkapazität ausgebildet, die zugegebenermaßen kleiner ist als die für einen gleichzeitigen Betrieb von sämtlichen der Vorrichtungen auf einer PCB notwendige Gesamtkapazität, zumindest unter optimalen Bedingungen. Dies wird durch das Konzept der geborgten Kapazität ermöglicht, das es den Vorrichtungen gestattet, sich wegen des Konzepts der geborgten Kapazität und wegen der unkorrelierten Auslösung den notwendigen Kapazitivwert aus dem Kondensatorlaminat zu besorgen.
- Man hat gefunden, daß die Fähigkeit des gemäß der vorliegenden Erfindung aufgebauten Kondensatorlaminats, seine vorgesehene Aufgabe innerhalb einer kapazitiven PCB auszuführen, insofern Vorteile des Konzepts der geborgten Kapazität weiter veranschaulicht, als die Dicke der dielektrischen Schicht 32 um bis zu ± 10% verändert werden kann, ohne die kapazitive Reaktion der auf der Platte montierten Vorrichtungen zu beeinflussen. Es wird angenommen, daß eine derartige Eigenschaft deutlich demonstriert, daß die Vorrichtungen nicht allein basierend auf der Kapazität in einer proportionalen oder zugeteilten Menge der Kapazitätsfläche funktionieren. Statt dessen wird angenommen, daß diese Fähigkeit, mit einer wesentlichen Veränderung der dielektrischen Dicke zu arbeiten, eine Fähigkeit der Vorrichtungen zeigt, sich die für einen Betrieb bei einer bestimmten Anwendung notwendige Kapazitätsmenge zu borgen. In jedem Fall wird angenommen, daß diese Erscheinung, obwohl man sie möglicherweise noch nicht vollständig verstanden hat, Auslegungsschwankungen innerhalb der Erfindung weiter verbessert.
- Bei der Herstellung werden die dielektrische Schicht und die leitenden Schichten für das Kondensatorlaminat in Übereinstimmung mit der vorangehenden Diskussion ausgewählt. Die verschiedenen Schichten des Kondensatorlaminats werden dann zusammengefügt und bei 21 Kilogramm pro Quadratzentimeter (300 pounds per sguare inch) Druck und bei einer Temperatur von etwa 350ºF etwa eine Stunde lang laminiert. Angrenzend an entgegengesetzte Oberflächen des Kondensatorlaminats werden vorzugsweise Stahlabstandhalter verwendet, um glatte Oberflächen darauf sicherzustellen, um ihren Einschluß in einer Leiterplatte zu erleichtern.
- Ein anderer Aspekt der Erfindung betreffend eine Oberflächenbehandlung oder Oberflächeneigenschaften bei einem Kondensatorlaminat zum Erreichen einer verhältnismäßig hohen Kapazität mit einer verbesserten kapazitiven Integrität wird unmittelbar nachfolgend unter Bezugnahme auf die Darstellung des Standes der Technik der FIGUR 7 und eine entsprechende mikrophotographische Darstellung im Querschnitt eines gemäß der vorliegenden Erfindung aufgebauten Kondensatorlaminats erörtert.
- Zuerst Bezug nehmend auf FIGUR 7, ist dort ein Kondensatorlaminat nach dem Stand der Technik allgemein mit 126' bezeichnet, enthaltend eine einzige dielektrische Schicht 132' mit auf entgegengesetzte Seiten der dielektrischen Schicht 132' laminierten leitenden Folien 128' und 130'.
- In Übereinstimmung mit der üblichen Praxis hatte jede der leitenden Folien 128' und 130' ihre matte oder Verzahnungs- Seite 144' und 146' in innigem Kontakt mit der dielektrischen Schicht. Die Trommel- oder glatten Seiten 148' bzw. 150' bei den leitenden Folien wiesen nach außen oder weg von der dielektrischen Schicht. Eine derartige Anordnung wurde verwendet, um die Haftung zwischen den beiden leitenden Folien und der dielektrischen Schicht zu maximieren.
- Der oben genannte militärische Standard ist allgemein als Standard für derartige Kondensatoren aus dem Stand der Technik betrachtet worden. Unter anderen Anforderungen hat die militärische Spezifikation gefordert, daß der Kondensator ein Potential von 750 Volt pro 0,00254 cm (pro mil) dielektrischer Dicke aushält, das zwischen den leitenden Folien angelegt wird. Außerdem hat die militärische Spezifikation gefordert, daß die dielektrische Schicht, nachdem sie zwischen die leitenden Folien laminiert worden ist, zwischen beliebigen einander gegenüberliegenden Oberflächenbereichen der leitenden Folien eine Mindestdicke von mindestens 0,0089 cm (3,5 mils) aufweist.
- Leitende Folien, wie diejenigen, die mit 128' und 130' bezeichnet sind, werden kommerziell von einer Reihe von Quellen geliefert, einschließlich Gould Electronics und Texas Instruments. Aus Kupfer ausgebildete leitende Folien sind von Gould unter dem Markennamen "JTC" FOIL erhältlich, wie in dem von Gould, Inc., Eastlake, Ohio im März 1989 veröffentlichten Gould Bulletin 88401 beschrieben. Andere von Gould erhältliche Folien schließen diejenigen ein, die unter den Markennamen LOW PROFILE "JTC" FOIL und "TC/TC" DOUBLE TREATED COPPER FOIL erhältlich sind, wie im Bulletin 88406 bzw. 88405 beschrieben, die beide im März 1989 von Gould, Inc. veröffentlicht wurden. Diese Bulletins werden hier aufgenommen, um eine vollständige Information im Hinblick aufleitende Folien zu liefern, wie beispielsweise diejenigen, die oben genannt worden sind.
- Die Oberflächenrauhigkeit oder Oberflächenvariation von leitenden Folien, wie beispielsweise denjenigen, die oben genannt worden sind, wird üblicherweise durch Folienoberflächenprofilmeßwerte, gewöhnlich in Ra und Rtm ausgedrückt, angezeigt. Diese Werte zeigen die Oberflächenrauhigkeit oder Oberflächenvariation für die Folie nach einer anfänglichen Oberflächenbehandlung durch Ätzen und auch im Anschluß an eine weitere Oberflächenbehandlung in Form einer Oxidschicht oder eines aus einer Legierung von Kupfer und Zink gebildeten Überzugs an. Die Profilmeßwerte Ra und Rtm werden in Mikron angegeben und liegen, für die matte Seite der Folie, typischerweise im Bereich von etwa 8,0-12,0 Mikron bei der oben genannten doppelt behandelten Folie. Die sogenannte "JTC" Folie mit flachem Profil besitzt typischerweise einen maximalen Profilmeßwert im Bereich von etwa 6,0-9,0 Mikron auf ihrer matten Seite. Allgemein wird zu Zwecken der vorliegenden Erfindung angenommen, daß der maximale Oberflächenprofilwert, das heißt bis hinauf zu etwa 12,0 Mikron, das maximale Eindringen von "Zähnen" auf der matten Seite der Folie in die dielektrische Schicht während des Laminierens anzeigt. Eine derartige Konfiguration wird in FIGUR 7 angezeigt.
- Im Gegensatz zu dem in FIGUR 7 dargestellten Kondensatorlaminat aus dem Stand der Technik sieht die vorliegende Erfindung insbesondere Kondensatorlaminate vor, die zur Verwendung in kapazitiven Leiterplatten angepaßt sind, wobei die dielektrische Schicht des Kondensatorlaminats eine relativ begrenzte Dicke aufweist, um eine verteilte Kapazität größer als etwa 0,1 Mikrofarad zu erreichen. Um diesen Wert zu erreichen, sieht die vorliegende Erfindung vorzugsweise ein Kondensatorlaminat vor, das in seiner endgültig laminierten Form eine Mindestdicke für die dielektrische Schicht von etwa 0,0019-0,00254 cm (0,75-1,0 mils) aufweist.
- Bei der Entwicklung der bevorzugten Ausführungsform eines Kondensatorlaminats, wie hier an anderer Stelle beschrieben, wurde das Kondensatorlaminat außerdem einer Überprüfung allgemein in Übereinstimmung mit der oben genannten militärischen Spezifikation unterzogen. Mit anderen Worten, unter Annahme einer dielektrischen Dicke von etwa 0,00254- 0,0038 cm (1-1,5 mils), wurden die Kondensatorlaminate einem Potential von mindestens 500 Volt und bis zu 750 Volt oder 1000 Volt unterworfen, wobei eine solche Prüfung durchgeführt wurde, um das resultierende Vorhandensein von Kurzschlüssen oder dielektrischem Versagen zu bestimmen.
- Um bei einem solchen Kondensatorlaminat eine allgemeine Zuverlässigkeit zu erzielen, hat man gefunden, daß es notwendig ist, die Oberflächenrauhigkeit oder Oberflächenvariation auf der Seite der leitenden Folie, die auf die dielektrische Schicht laminiert ist, auf nur ungefähr die Größe zu begrenzen, die erforderlich ist, um die Adhäsion zwischen der leitenden Folie und dem Dielektrikum sicherzustellen. Man hat weiter herausgefunden, daß auf der matten Seite der leitenden Folien eine Oberflächenvariation von der Größe, wie oben beschrieben, nicht notwendig war, um eine derartige Adhäsion sicherzustellen. Obwohl die genauen Grenzen der Oberflächenvariation, die ausreichen, um gerade eben eine Adhäsion zu erreichen, nicht bekannt sind, ist es aus Untersuchungen bekannt, daß eine derartige Adhäsion mit einer maximalen Oberflächenrauhigkeit oder Oberflächenvariation erreicht werden kann, die einem R-Wert von nicht mehr als etwa 6 Mikron, bevorzugter etwa 4 Mikron entspricht. Diese Werte entsprechen den Oberflächeneigenschaften bei den oben genannten Folien. Insbesondere hat man gefunden, daß eine gute Adhäsion sowohl zwischen den leitenden Folien und der dielektrischen Schicht sowie zwischen den leitenden Folien und anderen Schichten in einer kapazitiven Leiterplatte, wie hier beschrieben und in FIGUR 7 sowie in den FIGUREN 1 und 4-6 dargestellt, durch Verwendung der im Gould Bulletin 88405 beschriebenen sogenannten "TC/TC" doppelt behandelten Kupferfolie erreicht werden konnte.
- Bei Verwendung dieser doppelt behandelten Folie gemäß der vorliegenden Erfindung hat man gefunden, daß es von entscheidender Bedeutung ist, die Trommel- oder glatte Seite der leitenden Folie gegen die dielektrische Schicht anliegend anzuordnen, während die rauhe Seite oder matte Seite der leitenden Folie nach außen weist. Dies steht selbstverständlich in direktem Gegensatz zu dem, was im Stand der Technik praktiziert worden ist, wie oben angemerkt.
- Wenn man die oben erörterte doppelt behandelte Folie verwendet, ist es weiter notwendig, die leitende Folie zu indexieren, um sicherzustellen daß die in FIGUR 8 mit 148 und 150 bezeichnete Trommel-Seite oder glatte Seite in Berührung mit der dielektrischen Schicht 132 angeordnet wird. Idealerweise sieht die vorliegende Erfindung eine leitende Folie vor, die auf beiden Seiten eine ähnliche Oberflächenrauhigkeit oder Oberflächenvariation gemäß den oben für die Trommel-Seite oder glatte Seite aufgeführten bevorzugten Bedingungen aufweist. Die Bereitstellung von ähnlichen Oberflächeneigenschaften auf beiden Seiten der leitenden Folie würde die Notwendigkeit des unmittelbar zuvor genannten Indexierschritts beseitigen.
- Es soll auch angemerkt werden, daß ein gemäß der vorliegenden Erfindung aufgebautes Kondensatorlaminat bei anderen Anwendungen als bei der speziellen kapazitiven Leiterplatte verwendet werden könnte, welche ein Merkmal der vorliegenden Erfindung ist. Wie oben angemerkt, wäre es zum Beispiel möglich, die oben genannte militärische Spezifikation mit einer maximalen Dielektrikum-Ausgangsdicke von nicht mehr als etwa 0,01 cm (4 mils) zu erfüllen. Dies würde eine Herstellung eines resultierenden Kondensatorlaminats mit einer Mindestdicke von etwa 0,009 cm (3,5 mils) mit einer größeren Gleichförmigkeit im Dielektrikum und ohne die wesentliche Menge an Dielektrikum gestatten, die bei einer Ausgangsdicke von zum Beispiel etwa 0,013-0,015 cm (5-6 mils) vorhanden war.
- Jedoch ist das Kondensatorlaminat mit der bevorzugten Oberflächenbehandlung oder den bevorzugten Oberflächeneigenschaften, wie oben angemerkt, vorzugsweise zur Verwendung bei einer kapazitiven Leiterplatte vorgesehen, wobei es dem Kondensatorlaminat ermöglicht wird, unter der Theorie geborgter oder geteilter Kapazität zu funktionieren, um Kapazitätsanforderungen einer großen Anzahl von auf der PCB montierten Vorrichtungen zu erfüllen.
- Zusammengefaßt verwendet das Kondensatorlaminat somit vorzugsweise eine dielektrische Schicht mit einer Ausgangsdicke von nicht mehr als etwa 0,01 cm (4 mils), bevorzugter von nicht mehr als etwa 0,005 cm (2 mils) und am besten im Bereich von etwa 0,0025-0,0037 cm (1-1,5 mils). Leitende Folien, die bei Kondensatorlaminaten für eine kapazitive PCB verwendet werden, weisen vorzugsweise ein Leitfähigkeitsäquivalent zu einer Dicke von mindestens etwa 0,0025 cm (1 mil) Kupfer auf. Vorzugsweise ist vorgesehen, daß die leitenden Folien mit etwa 1 Unze Kupfer pro Quadratfuß ausgebildet werden, wobei die resultierende Dicke der leitenden Folie etwa 0,003-0,0036 cm (1,2-1,4 mils) beträgt.
- Zusätzlich werden die leitenden Folien oberflächenbehandelt, vorzugsweise auf beiden Seiten und mindestens auf einer an die dielektrische Schicht angrenzend angeordneten Seite, mit einer maximalen Oberflächenrauhigkeit oder Oberflächenvariation, die einem R-Wert von etwa 6.0 Mikron, vorzugsweise etwa 4,0 Mikron entspricht.
- Unter der Annahme, daß das durch den R-Wert angezeigte Oberflächenprofil einem maximalen Eindringen von Zähnen auf der leitenden Folie in die dielektrische Schicht entspricht, wird weiter angemerkt, daß ein kombiniertes Eindringen bei zwei leitenden Folien mit einer maximalen Oberflächenvariation von etwa 6 Mikron einem kombinierten Eindringen von etwa 12 Mikron oder ungefähr 0,00125 cm (0,5 mil) entsprechen würde. Somit würde dies bei der dielektrischen Ausgangsdicke von zum Beispiel 0,0037 cm (1,5 mils) zu einer Mindestdicke von etwa 0,00254 cm (1 mil) führen. Es wird angenommen, daß mit einer solchen Mindestdicke von etwa 0,00254 cm (1,0 mil), möglicherweise bis hinab zu 0,0019 cm (0,75 mils) und wahrscheinlich nicht weniger als etwa 0,00125 cm (0,5 mils) eine gute kapazitive Integrität aufrechterhalten werden kann. Somit sieht die Erfindung eine dielektrische Schicht mit einer Mindestdicke von etwa 0,0019-0,003 cm (0,75-1,25 mils) vor.
- Man hat weiter gefunden, daß eine Oberflächenbehandlung von mindestens derjenigen Seite der leitenden Folie, die an die dielektrische Schicht angrenzend angeordnet ist, kapazitive Eigenschaften des Kondensatorlaminats weiter verbessert. Eine derartige Oberflächenbehandlung schließt zum Beispiel vorzugsweise ein anfängliches Ätzen und einen anschließenden Auftrag einer Oxidschicht oder vorzugsweise einer Legierung von Kupfer und Zink ein. Jedoch können andere leitende Legierungen oder Metalle verwendet werden. In jedem Fall ist es nur nach der Beendigung der Oberflächenbehandlung notwendig, daß die leitenden Folien die Anforderungen im Hinblick auf Oberflächenrauhigkeit oder Oberflächenvariation erfüllen, wie durch R-Werte, wie oben genannt, gekennzeichnet.
- Dementsprechend ist oben eine Reihe von Ausführungsformen für ein Kondensatorlaminat und eine kapazitive Leiterplatte beschrieben worden, die gemäß der vorliegenden Erfindung aufgebaut und hergestellt sind. Abwandlungen und Veränderungen zusätzlich zu den oben beschriebenen sind für den Fachmann ersichtlich. Dementsprechend wird der Umfang der vorliegenden Erfindung nur durch die nachfolgenden beigefügten Patentansprüche definiert, die auch als weitere Beispiele der Erfindung aufgeführt sind.
Claims (19)
1. Kapazitive Leiterplatte (10; 10'; 110) mit einer Mehrzahl
von darauf angebrachten oder ausgebildeten Vorrichtungen (12,
14, 16; 12', 14', 16') und umfassend mindestens ein
Kondensatorlaminat (26; 26'; 126'), das aus zwei Schichten aus
leitendem Material (28, 30; 28', 30'; 128', 130') und einer
Zwischenschicht aus dielektrischem Material (32; 32'; 132')
besteht, wobei jede dieser Schichten Abmessungen aufweist, die
allgemein denjenigen der Leiterplatte (10; 10'; 110)
entsprechen, wobei die Schicht aus dielektrischem Material
(32; 32'; 132') ausgewählte Werte von Dicke und
Dielektrizitätskonstante aufweist, wodurch jede dieser
einzelnen, auf der Leiterplatte (10; 10'; 110) angebrachten
oder ausgebildeten Vorrichtungen (12, 14, 16; 12', 14', 16')
mit einem Kapazitätswert versorgt wird, durch einen zur
einzelnen Vorrichtung (12, 14, 16; 12', 14', 16')
proportionalen Teil des Kondensatorlaminats (26; 26'; 126')
und durch geborgte Kapazität aus anderen, zu anderen
Vorrichtungen (12, 14, 16; 12', 14', 16') proportionalen
Teilen des Kondensatorlaminats (26; 26'; 126'), wobei die
kapazitive Funktion des Kondensatorlaminats (26; 26'; 126')
von einer unkorrelierten Auslösung oder Operation der
Vorrichtungen (12, 14, 16; 12', 14', 16') abhängig ist, und
die Schichten aus leitendem Material (28, 30; 28', 30'; 128',
130') eine Leitfähigkeit aufweisen, um einen Stromfluß zu
ermöglichen, der notwendig ist, um jede einzelne der
Vorrichtungen (12, 14, 16; 12', 14', 16') mit ausreichend
geborgter Kapazität für ihren ordnungsgemäßen Betrieb zu
versorgen, wobei das Kondensatorlaminat den größten Teil der
benötigten Kapazität für die Mehrzahl von Vorrichtungen
bereitstellt.
2. Kapazitive Leiterplatte nach Anspruch 1, bei welcher die
Schicht aus dielektrischem Material (32; 32'; 132') eine Dicke
von mindestens etwa 0,00125 cm (0,5 mils) aufweist, und die
Schichten aus leitendem Material (28, 30; 28', 30'; 128',
130') jeweils eine Massenverteilung von mindestens etwa 150
Gramm pro Quadratmeter (0,5 Unzen pro Quadratfuß) aufweisen.
3. Kapazitive Leiterplatte nach Anspruch 1, bei welcher
mehrere Lagen um dieses Kondensatorlaminat (26; 26'; 126')
herumlaminiert sind, und Einrichtungen (18, 24) zum Aufnehmen
dieser Mehrzahl von Vorrichtungen (12, 14, 16; 12', 14', 16')
in Wirkverbindung mit diesem Kondensatorlaminat (26; 26';
126') auf der kapazitiven Leiterplatte (10; 10'; 110)
ausgebildet sind, und bei welcher Einrichtungen (34, 36; 34',
36') zum Verbinden dieser leitenden Schichten (28, 32; 28',
32'; 128', 132') mit diesen Vorrichtungen (12, 14, 16; 12',
14', 16') vorgesehen sind.
4. Kapazitive Leiterplatte nach Anspruch 1, bei welcher das
Kondensatorlaminat (26; 26'; 126') eine wesentlich kleinere
Kapazität als die für sämtliche der Vorrichtungen (12, 14, 16;
12', 14', 16') auf der Leiterplatte (10; 10'; 110) benötigte
kombinierte Kapazität aufweist.
5. Kapazitive Leiterplatte nach Anspruch 2, bei welcher die
beiden Schichten (28, 32; 28', 32'; 128', 132') aus leitendem
Material jeweils innerhalb der kapazitiven Leiterplatte (10;
10'; 110) Netz- und Erde-Ebenen bilden.
6. Kapazitive Leiterplatte nach Anspruch 4, weiter umfassend
mindestens ein weiteres, in die kapazitive Leiterplatte (10')
laminiertes Kondensatorlaminat (26'), und weiter Einrichtungen
(34', 36') zum Verbinden von weiteren leitenden Schichten
(28', 32') mit den jeweiligen Vorrichtungen (12', 14', 16').
7. Kapazitive Leiterplatte nach Anspruch 6, bei welcher die
Vorrichtungen (12, 14, 16; 12', 14', 16') von einem Typ sind,
welcher über einen Bereich von Arbeitsgeschwindigkeiten oder
-frequenzen eine Rauschunterdrückung erforderlich macht, wobei
die Wirkung der geborgten Kapazität des Kondensatorlaminats
(26, 26') mehreren, jeweils mit den Vorrichtungen (12', 14',
16') verbundenen Kondensatoren ähnelt und dadurch den
Kapazitätsbereich innerhalb der kapazitiven Leiterplatte (10')
vergrößert.
8. Kapazitive Leiterplatte nach einem beliebigen der
vorangehenden Ansprüche, bei welcher die Schicht (32, 32';
132') eine Dicke von etwa 0,00125 bis etwa 0,01 cm (etwa 0,5
mils bis etwa 4 mils), vorzugsweise eine Dicke von etwa 0,0025
bis 0,005 cm (1-2 mils), und eine Dielektrizitätskonstante von
etwa 4 bis etwa 10 aufweist.
9. Kapazitive Leiterplatte nach einem beliebigen der
vorangehenden Ansprüche, bei welcher die Schicht aus dem
dielektrischen Material (132') eine Ausgangsdicke von nicht
mehr als etwa 0,01 cm (4 mils) aufweist und bei welcher die
beiden Schichten aus leitendem Material zwei leitende Folien
(128', 130') sind, die jeweils eine oberflächenbehandelte
Seite mit einer Oberflächenrauhigkeit oder
Oberflächenvariation aufweisen, welche gerade ausreicht, um in
einem resultierenden Kondensatorlaminat (126') eine Adhäsion
der einen Seiten an der dielektrischen Schicht (132') zu
fördern, bei welcher dieses Kondensatorlaminat (126') mit den
einen oberflächenbehandelten Seiten der leitenden Folien
(128', 130') in inniger Berührung mit gegenüberliegenden
Seiten der dielektrischen Schicht (132') ausgebildet ist,
wodurch die dielektrische Schicht (132') für eine verbesserte
kapazitive Integrität des Kondensatorlaminats (126') zwischen
sämtlichen einander gegenüberliegenden Oberflächenbereichen
der leitenden Folien (128', 130') eine Mindestdicke aufweist.
10. Kapazitive Leiterplatte nach Anspruch 9, bei welcher die
Leitfähigkeit für jede leitende Folie (128', 130') mindestens
einer Kupferdicke von etwa 0,0025 cm (1 mil) entspricht, und
die dielektrische Schicht (132') eine Ausgangsdicke von nicht
mehr als etwa 0,005 cm (2 mils) aufweist.
11. Kapazitive Leiterplatte nach Anspruch 10, bei welcher die
Oberflächenrauhigkeit oder die Oberflächenvariation auf den
einen oberflächenbehandelten Seiten jeder leitenden Folie
(128', 130') ausgewählt ist, um bei dem besagten
Kondensatorlaminat (126') zwischen sämtlichen einander
gegenüberliegenden Oberflächenbereichen der leitenden Folien
(128', 130') eine Mindestdicke von wenigstens etwa 0,00125 cm
(0,5 mils) aufrechtzuerhalten.
12. Kapazitive Leiterplatte nach Anspruch 11, bei welcher die
Oberflächenrauhigkeit oder Oberflächenvariation auf der einen
oberflächenbehandelten Seite jeder leitenden Folie (128',
130') ausgewählt ist, um eine Dicke von etwa 0,001905-0,003175
cm (0,75-1,25 mils) aufrechtzuerhalten.
13. Kapazitive Leiterplatte nach Anspruch 1, bei welcher das
Kondensatorlaminat weniger als etwa 10 % der für die Mehrzahl
von Vorrichtungen benötigten kombinierten Kapazität aufweist.
14. Verfahren zur Bildung einer kapazitiven Leiterplatte mit
einer Mehrzahl von darauf angebrachten oder ausgebildeten
Vorrichtungen, umfassend die Schritte eines
Miteinanderverbindens zweier Schichten aus leitendem Material
(28, 30; 28', 30'; 128', 130') und einer Zwischenschicht aus
dielektrischem Material (32; 32'; 132'), um ein
Kondensatorlaminat (26; 26'; 126') als eine strukturell starre
Baueinheit zu bilden, Auswählen von Werten von Dicke und
Dielektrizitätskonstante für die Schicht aus dielektrischem
Material (32; 32'; 132), wodurch jede einzelne, auf der
kapazitiven Leiterplatte (10) angebrachte Vorrichtung (12, 14,
16; 12', 14', 16') mit einer Kapazität versorgt wird, durch
einen zur einzelnen Vorrichtung (12, 14, 16; 12', 14', 16')
proportionalen Teil des Kondensatorlaminats (26; 26'; 126) und
durch geborgte Kapazität aus anderen, zu anderen Vorrichtungen
proportionalen Teilen des Kondensatorlaminats (26; 26'; 125'),
wobei die kapazitive Funktion des Kondensatorlaminats (26;
26'; 126') von der unkorrelierten Auslösung oder Operation der
Vorrichtungen (12, 14, 16; 12', 14', 16') abhängig ist, wobei
das Kondensatorlaminat den größten Teil des Kapazitätsbedarfs
der Vorrichtungen bereitstellt, sowie Auswählen einer
Leitfähigkeit für die Schichten aus leitenden Materialien (28,
30; 28', 30'; 128', 130'), um einen Stromfluß zu ermöglichen,
der notwendig ist, um jede einzelne dieser Vorrichtungen (12,
14, 16; 12', 14', 16') mit ausreichend geborgter Kapazität für
ihren ordnungsgemäßen Betrieb zu versorgen.
15. Verfahren nach Anspruch 14, weiter umfassend die Schritte
eines Laminierens von mehreren Lagen um das Kondensatorlaminat
(26; 26'; 126') herum, und einer Bildung von Einrichtungen
(18, 24) zum Aufnehmen einer Mehrzahl von Vorrichtungen (12,
14, 16; 12', 14', 16') auf dieser Leiterplatte (10; 10'; 110')
in Wirkverbindung mit dem Kondensatorlaminat (26; 26'; 126'),
um eine Kapazität für diese Vorrichtungen (12, 14, 16; 12',
14', 16') bereitzustellen.
16. Verfahren nach einem beliebigen der vorangehenden
Ansprüche, umfassend die Schritte eines Auswählens einer
dielektrischen Schicht (132') mit einer Ausgangsdicke von
nicht mehr als etwa 0,1 cm (4 mils), eines Auswählens von zwei
leitenden Folien (128', 130'), von denen jede eine
oberflächenbehandelte Seite mit einer Oberflächenrauhigkeit
oder Oberflächenvariation aufweist, welche gerade ausreicht,
um eine Adhäsion der einen Seiten an der dielektrischen
Schicht (132') zu fördern, wodurch die dielektrische Schicht
(132') für eine verbesserte kapazitive Integrität des
Kondensatorlaminats (126') zwischen sämtlichen einander
gegenüberliegenden Oberflächenbereichen der leitenden Folien
(128', 130') eine Mindestdicke aufweist.
17. Verfahren nach Anspruch 16, bei welchem eine
Leitfähigkeit für jede leitende Folie (128', 130') mindestens
einer Kupferdicke von etwa 0,0025 cm (1 mil) entspricht, und
die dielektrische Schicht eine Ausgangsdicke von nicht mehr
als etwa 0,005 cm (2 mils) aufweist.
18. Verfahren nach Anspruch 17, bei welchem die
Oberflächenrauhigkeit oder Oberflächenvariation auf den einen
oberflächenbehandelten Seiten jeder leitenden Folie (128',
130') ausgewählt ist, um bei diesem Kondensatorlaminat (126')
zwischen sämtlichen einander gegenüberliegenden
Oberflächenbereichen der leitenden Folien (128', 130') eine
Mindestdicke von wenigstens etwa 0,00125 cm (0,5 mils)
aufrechtzuerhalten, und die Oberflächenrauhigkeit oder
Oberflächenvariation auf den einen oberflächenbehandelten
Seiten jeder leitenden Folie (128', 130') ausgewählt ist, um
zwischen sämtlichen einander gegenüberliegenden
Oberflächenbereichen der leitenden Folien (128', 130') des
gebildeten Kondensatorlaminats (126') eine Dicke von etwa
0,001905-0,003175 cm (0,75 - 1,25 mils) aufrechtzuerhalten.
19. Verfahren nach Anspruch 14, bei welchem das
Kondensatorlaminat weniger als 10 % der für die Mehrzahl von
Vorrichtungen benötigten kombinierten Kapazität aufweist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/397,518 US5079069A (en) | 1989-08-23 | 1989-08-23 | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US07/521,588 US5155655A (en) | 1989-08-23 | 1990-05-10 | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
PCT/US1990/004777 WO1991002647A1 (en) | 1989-08-23 | 1990-08-22 | Capacitor laminate for printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69030260D1 DE69030260D1 (de) | 1997-04-24 |
DE69030260T2 true DE69030260T2 (de) | 1997-10-30 |
Family
ID=27015899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69030260T Expired - Lifetime DE69030260T2 (de) | 1989-08-23 | 1990-08-22 | Kondensatorlaminat für halbleiterkarte |
Country Status (10)
Country | Link |
---|---|
US (1) | US5155655A (de) |
EP (1) | EP0487640B1 (de) |
JP (1) | JP2738590B2 (de) |
KR (1) | KR100227528B1 (de) |
AT (1) | ATE150611T1 (de) |
AU (1) | AU6348590A (de) |
CA (1) | CA2064784C (de) |
DE (1) | DE69030260T2 (de) |
ES (1) | ES2103275T3 (de) |
WO (1) | WO1991002647A1 (de) |
Families Citing this family (139)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5261153A (en) * | 1992-04-06 | 1993-11-16 | Zycon Corporation | In situ method for forming a capacitive PCB |
CA2109441C (en) * | 1992-10-29 | 1997-05-13 | Yuhei Kosugi | Composite microwave circuit module assembly and its connection structure |
US6728113B1 (en) * | 1993-06-24 | 2004-04-27 | Polychip, Inc. | Method and apparatus for non-conductively interconnecting integrated circuits |
US6343001B1 (en) | 1996-06-12 | 2002-01-29 | International Business Machines Corporation | Multilayer capacitance structure and circuit board containing the same |
US5796587A (en) * | 1996-06-12 | 1998-08-18 | International Business Machines Corporation | Printed circut board with embedded decoupling capacitance and method for producing same |
US6739027B1 (en) | 1996-06-12 | 2004-05-25 | International Business Machines Corporation | Method for producing printed circuit board with embedded decoupling capacitance |
US5879786A (en) * | 1996-11-08 | 1999-03-09 | W. L. Gore & Associates, Inc. | Constraining ring for use in electronic packaging |
US5888630A (en) | 1996-11-08 | 1999-03-30 | W. L. Gore & Associates, Inc. | Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly |
WO1998020557A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for reducing via inductance in an electronic assembly and device |
US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7106570B2 (en) * | 1997-04-08 | 2006-09-12 | Xzy Altenuators, Llc | Pathway arrangement |
US6097581A (en) * | 1997-04-08 | 2000-08-01 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
US5909350A (en) * | 1997-04-08 | 1999-06-01 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US6738249B1 (en) | 1997-04-08 | 2004-05-18 | X2Y Attenuators, Llc | Universal energy conditioning interposer with circuit architecture |
US6498710B1 (en) | 1997-04-08 | 2002-12-24 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US6603646B2 (en) | 1997-04-08 | 2003-08-05 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
US6606011B2 (en) | 1998-04-07 | 2003-08-12 | X2Y Attenuators, Llc | Energy conditioning circuit assembly |
US20030161086A1 (en) | 2000-07-18 | 2003-08-28 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
US7274549B2 (en) * | 2000-12-15 | 2007-09-25 | X2Y Attenuators, Llc | Energy pathway arrangements for energy conditioning |
US6650525B2 (en) * | 1997-04-08 | 2003-11-18 | X2Y Attenuators, Llc | Component carrier |
US7110235B2 (en) | 1997-04-08 | 2006-09-19 | Xzy Altenuators, Llc | Arrangement for energy conditioning |
US6636406B1 (en) | 1997-04-08 | 2003-10-21 | X2Y Attenuators, Llc | Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning |
US6894884B2 (en) * | 1997-04-08 | 2005-05-17 | Xzy Attenuators, Llc | Offset pathway arrangements for energy conditioning |
US6580595B2 (en) * | 1997-04-08 | 2003-06-17 | X2Y Attenuators, Llc | Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning |
US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
US6018448A (en) | 1997-04-08 | 2000-01-25 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
US6687108B1 (en) | 1997-04-08 | 2004-02-03 | X2Y Attenuators, Llc | Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways |
US7336467B2 (en) * | 2000-10-17 | 2008-02-26 | X2Y Attenuators, Llc | Energy pathway arrangement |
US7042703B2 (en) * | 2000-03-22 | 2006-05-09 | X2Y Attenuators, Llc | Energy conditioning structure |
US6373673B1 (en) | 1997-04-08 | 2002-04-16 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
US7110227B2 (en) * | 1997-04-08 | 2006-09-19 | X2Y Attenuators, Llc | Universial energy conditioning interposer with circuit architecture |
US6068782A (en) * | 1998-02-11 | 2000-05-30 | Ormet Corporation | Individual embedded capacitors for laminated printed circuit boards |
TW383482B (en) * | 1998-02-13 | 2000-03-01 | United Microelectronics Corp | Multi-layered metal wiring structure for reducing simultaneous switching noise |
EP1070389B1 (de) * | 1998-04-07 | 2007-12-05 | X2Y Attenuators, L.L.C. | Bauelementeträger |
US7427816B2 (en) | 1998-04-07 | 2008-09-23 | X2Y Attenuators, Llc | Component carrier |
US6608760B2 (en) | 1998-05-04 | 2003-08-19 | Tpl, Inc. | Dielectric material including particulate filler |
US20040109298A1 (en) * | 1998-05-04 | 2004-06-10 | Hartman William F. | Dielectric material including particulate filler |
US6616794B2 (en) | 1998-05-04 | 2003-09-09 | Tpl, Inc. | Integral capacitance for printed circuit board using dielectric nanopowders |
US6631551B1 (en) | 1998-06-26 | 2003-10-14 | Delphi Technologies, Inc. | Method of forming integral passive electrical components on organic circuit board substrates |
DE19847946A1 (de) * | 1998-10-09 | 2000-04-27 | Siemens Ag | Mehrlagen-Leiterplatte mit integriertem Kondensator |
US6783620B1 (en) | 1998-10-13 | 2004-08-31 | Matsushita Electronic Materials, Inc. | Thin-laminate panels for capacitive printed-circuit boards and methods for making the same |
US6114015A (en) * | 1998-10-13 | 2000-09-05 | Matsushita Electronic Materials, Inc. | Thin-laminate panels for capacitive printed-circuit boards and methods for making the same |
US6215649B1 (en) | 1998-11-05 | 2001-04-10 | International Business Machines Corporation | Printed circuit board capacitor structure and method |
US6574090B2 (en) | 1998-11-05 | 2003-06-03 | International Business Machines Corporatiion | Printed circuit board capacitor structure and method |
IL132834A (en) * | 1998-11-23 | 2006-06-11 | Micro Coating Technologies | Production of capacitors with a thin layer |
US6207522B1 (en) | 1998-11-23 | 2001-03-27 | Microcoating Technologies | Formation of thin film capacitors |
US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
US6309805B1 (en) | 1999-09-01 | 2001-10-30 | Morton International, Inc. | Method for securing and processing thin film materials |
US6212078B1 (en) | 1999-10-27 | 2001-04-03 | Microcoating Technologies | Nanolaminated thin film circuitry materials |
US6441313B1 (en) | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
US7113383B2 (en) * | 2000-04-28 | 2006-09-26 | X2Y Attenuators, Llc | Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning |
CN1468461A (zh) | 2000-08-15 | 2004-01-14 | X2Y衰减器有限公司 | 用于电路能量调节的电极装置 |
US6657849B1 (en) | 2000-08-24 | 2003-12-02 | Oak-Mitsui, Inc. | Formation of an embedded capacitor plane using a thin dielectric |
US6370012B1 (en) | 2000-08-30 | 2002-04-09 | International Business Machines Corporation | Capacitor laminate for use in printed circuit board and as an interconnector |
JP2002111222A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 多層基板 |
US7193831B2 (en) | 2000-10-17 | 2007-03-20 | X2Y Attenuators, Llc | Energy pathway arrangement |
WO2002033798A1 (en) | 2000-10-17 | 2002-04-25 | X2Y Attenuators, Llc | Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node |
KR100388279B1 (ko) * | 2001-01-29 | 2003-06-19 | 전자부품연구원 | Mcm-c 모듈부품의 고주파용 수동소자 내장기판 |
EP1251530A3 (de) * | 2001-04-16 | 2004-12-29 | Shipley Company LLC | Dielektrisches Laminat für einen Kondensator |
SG99360A1 (en) * | 2001-04-19 | 2003-10-27 | Gul Technologies Singapore Ltd | A method for forming a printed circuit board and a printed circuit board formed thereby |
US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
JP4079699B2 (ja) * | 2001-09-28 | 2008-04-23 | 富士通株式会社 | 多層配線回路基板 |
US6693793B2 (en) | 2001-10-15 | 2004-02-17 | Mitsui Mining & Smelting Co., Ltd. | Double-sided copper clad laminate for capacitor layer formation and its manufacturing method |
US6661642B2 (en) | 2001-11-26 | 2003-12-09 | Shipley Company, L.L.C. | Dielectric structure |
US6819540B2 (en) * | 2001-11-26 | 2004-11-16 | Shipley Company, L.L.C. | Dielectric structure |
US20030152309A1 (en) * | 2002-02-14 | 2003-08-14 | Howard James Robert | Printed circuit board containing optical elements |
US7038143B2 (en) | 2002-05-16 | 2006-05-02 | Mitsubishi Denki Kabushiki Kaisha | Wiring board, fabrication method of wiring board, and semiconductor device |
JP4323137B2 (ja) * | 2002-06-03 | 2009-09-02 | 新光電気工業株式会社 | 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法 |
JP3711343B2 (ja) | 2002-06-26 | 2005-11-02 | 株式会社トッパンNecサーキットソリューションズ | 印刷配線板及びその製造方法並びに半導体装置 |
CN100413383C (zh) * | 2002-07-18 | 2008-08-20 | 日立化成工业株式会社 | 多层配线板及其制造方法、以及半导体装置及无线电子装置 |
US7180718B2 (en) | 2003-01-31 | 2007-02-20 | X2Y Attenuators, Llc | Shielded energy conditioner |
JP4226927B2 (ja) * | 2003-02-18 | 2009-02-18 | 三井金属鉱業株式会社 | キャパシタ層形成用の両面銅張積層板の製造方法 |
WO2005002018A2 (en) | 2003-05-29 | 2005-01-06 | X2Y Attenuators, Llc | Connector related structures including an energy |
US7015260B2 (en) | 2003-06-04 | 2006-03-21 | E.I. Du Pont De Nemours And Company | High temperature polymeric materials containing corona resistant composite filler, and methods relating thereto |
JP2006528868A (ja) | 2003-07-21 | 2006-12-21 | エックストゥーワイ アテニュエイターズ,エルエルシー | フィルタ組立体 |
US20060074164A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. | Structured composite dielectrics |
US20080128961A1 (en) * | 2003-12-19 | 2008-06-05 | Tpl, Inc. | Moldable high dielectric constant nano-composites |
US20060074166A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. Title And Interest In An Application | Moldable high dielectric constant nano-composites |
WO2005065097A2 (en) | 2003-12-22 | 2005-07-21 | X2Y Attenuators, Llc | Internally shielded energy conditioner |
US7413815B2 (en) * | 2004-02-19 | 2008-08-19 | Oak-Mitsui Inc. | Thin laminate as embedded capacitance material in printed circuit boards |
KR100586963B1 (ko) * | 2004-05-04 | 2006-06-08 | 삼성전기주식회사 | 유전체 형성용 조성물, 이로 제조된 캐패시터층 및 이를포함하는 인쇄회로기판 |
JP4552524B2 (ja) * | 2004-06-10 | 2010-09-29 | パナソニック株式会社 | 複合型電子部品 |
US20060000542A1 (en) * | 2004-06-30 | 2006-01-05 | Yongki Min | Metal oxide ceramic thin film on base metal electrode |
JP2006121046A (ja) | 2004-09-24 | 2006-05-11 | Meiko:Kk | 回路基板 |
US7425760B1 (en) | 2004-10-13 | 2008-09-16 | Sun Microsystems, Inc. | Multi-chip module structure with power delivery using flexible cables |
US7290315B2 (en) * | 2004-10-21 | 2007-11-06 | Intel Corporation | Method for making a passive device structure |
US20060099803A1 (en) * | 2004-10-26 | 2006-05-11 | Yongki Min | Thin film capacitor |
US20060091495A1 (en) * | 2004-10-29 | 2006-05-04 | Palanduz Cengiz A | Ceramic thin film on base metal electrode |
JP2006147606A (ja) | 2004-11-16 | 2006-06-08 | Nec Toppan Circuit Solutions Inc | シート状コンデンサとその製造方法 |
US7778038B2 (en) * | 2004-12-21 | 2010-08-17 | E.I. Du Pont De Nemours And Company | Power core devices and methods of making thereof |
US7613007B2 (en) * | 2004-12-21 | 2009-11-03 | E. I. Du Pont De Nemours And Company | Power core devices |
US20060158828A1 (en) * | 2004-12-21 | 2006-07-20 | Amey Daniel I Jr | Power core devices and methods of making thereof |
US7192654B2 (en) * | 2005-02-22 | 2007-03-20 | Oak-Mitsui Inc. | Multilayered construction for resistor and capacitor formation |
GB2439861A (en) | 2005-03-01 | 2008-01-09 | X2Y Attenuators Llc | Internally overlapped conditioners |
WO2006093831A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
KR100688743B1 (ko) * | 2005-03-11 | 2007-03-02 | 삼성전기주식회사 | 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법 |
WO2006099297A2 (en) | 2005-03-14 | 2006-09-21 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
US7629269B2 (en) * | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
US20060220177A1 (en) * | 2005-03-31 | 2006-10-05 | Palanduz Cengiz A | Reduced porosity high-k thin film mixed grains for thin film capacitor applications |
US7375412B1 (en) | 2005-03-31 | 2008-05-20 | Intel Corporation | iTFC with optimized C(T) |
US20060274478A1 (en) * | 2005-06-06 | 2006-12-07 | Wus Printed Circuit Co. Ltd. | Etched capacitor laminate for reducing electrical noise |
US7453144B2 (en) * | 2005-06-29 | 2008-11-18 | Intel Corporation | Thin film capacitors and methods of making the same |
US20070004844A1 (en) * | 2005-06-30 | 2007-01-04 | Clough Robert S | Dielectric material |
US7621041B2 (en) * | 2005-07-11 | 2009-11-24 | E. I. Du Pont De Nemours And Company | Methods for forming multilayer structures |
KR100665261B1 (ko) * | 2005-10-13 | 2007-01-09 | 삼성전기주식회사 | 온도변화에 따른 정전용량변화가 작은 복합 유전체 조성물및 이를 이용한 시그널 매칭용 임베디드 캐패시터 |
US7457132B2 (en) * | 2005-10-20 | 2008-11-25 | Sanmina-Sci Corporation | Via stub termination structures and methods for making same |
US7504706B2 (en) * | 2005-10-21 | 2009-03-17 | E. I. Du Pont De Nemours | Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof |
US7705423B2 (en) * | 2005-10-21 | 2010-04-27 | Georgia Tech Research Corporation | Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit |
US7456459B2 (en) * | 2005-10-21 | 2008-11-25 | Georgia Tech Research Corporation | Design of low inductance embedded capacitor layer connections |
TWI295102B (en) * | 2006-01-13 | 2008-03-21 | Ind Tech Res Inst | Multi-functional substrate structure |
TWI279552B (en) * | 2006-01-18 | 2007-04-21 | Ind Tech Res Inst | Test method of embedded capacitor and test system thereof |
US7631423B2 (en) * | 2006-02-13 | 2009-12-15 | Sanmina-Sci Corporation | Method and process for embedding electrically conductive elements in a dielectric layer |
EP1991996A1 (de) | 2006-03-07 | 2008-11-19 | X2Y Attenuators, L.L.C. | Energiekonditionierungsstrukturen |
US8134084B2 (en) | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
TWI302372B (en) * | 2006-08-30 | 2008-10-21 | Polytronics Technology Corp | Heat dissipation substrate for electronic device |
JP2007165932A (ja) * | 2007-02-22 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 多層基板 |
CN101682989B (zh) * | 2007-03-10 | 2016-10-26 | 新美亚通讯设备有限公司 | 用于制造电容叠层和电子互联平台的方法 |
US7573721B2 (en) * | 2007-05-17 | 2009-08-11 | Kinsus Interconnect Technology Corp. | Embedded passive device structure and manufacturing method thereof |
US20090034156A1 (en) * | 2007-07-30 | 2009-02-05 | Takuya Yamamoto | Composite sheet |
US7733627B2 (en) | 2007-09-24 | 2010-06-08 | Wan-Ling Yu | Structure of embedded capacitor |
TWI382433B (zh) * | 2007-10-16 | 2013-01-11 | Ind Tech Res Inst | 提升自振頻率之電容結構 |
US20090154127A1 (en) * | 2007-12-18 | 2009-06-18 | Ting-Hao Lin | PCB Embedded Electronic Elements Structure And Method Thereof |
US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
US8083954B2 (en) * | 2008-06-03 | 2011-12-27 | Kinsus Interconnect Technology Corp. | Method for fabricating component-embedded printed circuit board |
US20110048777A1 (en) * | 2009-08-25 | 2011-03-03 | Chien-Wei Chang | Component-Embedded Printed Circuit Board |
US8431826B2 (en) | 2010-05-14 | 2013-04-30 | James Robert Howard | Capacitive power and ground plane structure utilizing fractal elements for the reduction of radiated emissions |
WO2012151738A1 (zh) * | 2011-05-06 | 2012-11-15 | 广东生益科技股份有限公司 | 埋容材料及其制作方法 |
US8829648B2 (en) | 2012-03-05 | 2014-09-09 | Fuji Xerox Co., Ltd. | Package substrate and semiconductor package |
KR101771724B1 (ko) * | 2012-04-18 | 2017-08-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
US20140060911A1 (en) | 2012-08-30 | 2014-03-06 | Allison Transmission, Inc. | Method and system for reducing audible and/or electrical noise from electrically or mechanically excited capacitors |
JP6004078B2 (ja) * | 2013-02-15 | 2016-10-05 | 株式会社村田製作所 | 積層回路基板、積層回路基板の製造方法 |
JP6649770B2 (ja) | 2014-02-21 | 2020-02-19 | 三井金属鉱業株式会社 | 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 |
DE102014109990B4 (de) * | 2014-07-16 | 2022-10-27 | Infineon Technologies Austria Ag | Messwiderstand mit vertikalem Stromfluss, Halbleiterpackage mit einem Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes |
WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
EP3639043A1 (de) * | 2017-06-13 | 2020-04-22 | 3M Innovative Properties Company | Hochspannungsimpedanzanordnung |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2593829A (en) * | 1949-01-13 | 1952-04-22 | Bayer Ag | Electrical capacitor and foil therefor |
US2740732A (en) * | 1951-07-16 | 1956-04-03 | Sprague Electric Co | Process of bonding a metal film to a thermoplastic sheet and resulting product |
US3034930A (en) * | 1957-05-10 | 1962-05-15 | Motorola Inc | Printed circuit process |
US3142047A (en) * | 1960-12-14 | 1964-07-21 | Columbia Broadcasting Systems | Memory plane |
US3345741A (en) * | 1963-03-14 | 1967-10-10 | Litton Systems Inc | Weldable printed circuit board techniques |
US3348990A (en) * | 1963-12-23 | 1967-10-24 | Sperry Rand Corp | Process for electrically interconnecting elements on different layers of a multilayer printed circuit assembly |
US3436819A (en) * | 1965-09-22 | 1969-04-08 | Litton Systems Inc | Multilayer laminate |
FR1492897A (fr) * | 1966-04-27 | 1967-08-25 | Thomson Houston Comp Francaise | Perfectionnements aux procédés de réalisation de circuits imprimés multicouches et circuits ainsi obtenus |
US3506482A (en) * | 1967-04-25 | 1970-04-14 | Matsushita Electric Ind Co Ltd | Method of making printed circuits |
DE1936899A1 (de) * | 1969-07-19 | 1971-02-04 | Siemens Ag | Baugruppentraeger fuer Steuer- bzw. Regelanlagen |
US3619743A (en) * | 1970-01-26 | 1971-11-09 | Cornell Dubilier Electric | Impregnated capacitor with all-film dielectrics and at least one foil electrode having a chemically produced pattern of passages for promoting impregnation |
US3742597A (en) * | 1971-03-17 | 1973-07-03 | Hadco Printed Circuits Inc | Method for making a coated printed circuit board |
BE795626A (fr) * | 1972-02-25 | 1973-08-20 | Michelin & Cie | Perfectionnements aux enveloppes de pneumatiques |
US3932932A (en) * | 1974-09-16 | 1976-01-20 | International Telephone And Telegraph Corporation | Method of making multilayer printed circuit board |
JPS5368870A (en) * | 1976-12-01 | 1978-06-19 | Oki Electric Ind Co Ltd | Multilayer board |
JPS5440170U (de) * | 1977-08-24 | 1979-03-16 | ||
FR2402379A1 (fr) * | 1977-08-31 | 1979-03-30 | Cayrol Pierre Henri | Perfectionnements apportes aux circuits imprimes |
JPS5498956A (en) * | 1978-01-21 | 1979-08-04 | Nichicon Capacitor Ltd | Oillpregnated condenser |
US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
JPS5687694A (en) * | 1979-12-19 | 1981-07-16 | Nippon Mining Co Ltd | Manufacture of copper foil for printed circuit |
US4301192A (en) * | 1980-06-02 | 1981-11-17 | Western Electric Co., Inc. | Method for coating thru holes in a printed circuit substrate |
US4388136A (en) * | 1980-09-26 | 1983-06-14 | Sperry Corporation | Method of making a polyimide/glass hybrid printed circuit board |
US4522888A (en) * | 1980-12-29 | 1985-06-11 | General Electric Company | Electrical conductors arranged in multiple layers |
US4417393A (en) * | 1981-04-01 | 1983-11-29 | General Electric Company | Method of fabricating high density electronic circuits having very narrow conductors |
JPS5932915B2 (ja) * | 1981-07-25 | 1984-08-11 | 「弐」夫 甲斐 | スル−ホ−ルを有する配線基板製造方法 |
US4494172A (en) * | 1982-01-28 | 1985-01-15 | Mupac Corporation | High-speed wire wrap board |
US4554732A (en) * | 1982-02-16 | 1985-11-26 | General Electric Company | High reliability electrical components |
US4486738A (en) * | 1982-02-16 | 1984-12-04 | General Electric Ceramics, Inc. | High reliability electrical components |
US4633035A (en) * | 1982-07-12 | 1986-12-30 | Rogers Corporation | Microwave circuit boards |
JPS59101356A (ja) * | 1982-12-01 | 1984-06-11 | 松下電工株式会社 | 銅箔およびそれを用いた電気用積層板 |
US4543715A (en) * | 1983-02-28 | 1985-10-01 | Allied Corporation | Method of forming vertical traces on printed circuit board |
JPS59194493A (ja) * | 1983-04-18 | 1984-11-05 | 松下電器産業株式会社 | コンデンサ内蔵型セラミツク多層配線基板 |
US4560962A (en) * | 1983-08-30 | 1985-12-24 | Burroughs Corporation | Multilayered printed circuit board with controlled 100 ohm impedance |
JPS6048230U (ja) * | 1983-09-11 | 1985-04-04 | 株式会社村田製作所 | 積層コンデンサ |
US4642569A (en) * | 1983-12-16 | 1987-02-10 | General Electric Company | Shield for decoupling RF and gradient coils in an NMR apparatus |
US4554229A (en) * | 1984-04-06 | 1985-11-19 | At&T Technologies, Inc. | Multilayer hybrid integrated circuit |
JPS60214941A (ja) * | 1984-04-10 | 1985-10-28 | 株式会社 潤工社 | プリント基板 |
JPS60226197A (ja) * | 1984-04-25 | 1985-11-11 | 株式会社日立製作所 | 電子装置 |
US4605915A (en) * | 1984-07-09 | 1986-08-12 | Cubic Corporation | Stripline circuits isolated by adjacent decoupling strip portions |
JPS6132489A (ja) * | 1984-07-24 | 1986-02-15 | 株式会社日立製作所 | 多層印刷回路基板 |
US4675717A (en) * | 1984-10-09 | 1987-06-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Water-scale-integrated assembly |
US4635358A (en) * | 1985-01-03 | 1987-01-13 | E. I. Du Pont De Nemours And Company | Method for forming electrically conductive paths through a dielectric layer |
US4584627A (en) * | 1985-01-09 | 1986-04-22 | Rogers Corporation | Flat decoupling capacitor and method of manufacture thereof |
US4636018A (en) * | 1985-06-05 | 1987-01-13 | Amp Incorporated | Elastomeric electrical connector |
US4739257A (en) * | 1985-06-06 | 1988-04-19 | Automated Electronic Technology, Inc. | Testsite system |
JPS634689A (ja) * | 1986-06-25 | 1988-01-09 | 松下電工株式会社 | プリント配線板 |
US4775573A (en) * | 1987-04-03 | 1988-10-04 | West-Tronics, Inc. | Multilayer PC board using polymer thick films |
JPH01169989A (ja) * | 1987-12-24 | 1989-07-05 | Ngk Insulators Ltd | セラミックグリーンシート |
US5079069A (en) * | 1989-08-23 | 1992-01-07 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
-
1990
- 1990-05-10 US US07/521,588 patent/US5155655A/en not_active Expired - Lifetime
- 1990-08-22 AT AT90913653T patent/ATE150611T1/de not_active IP Right Cessation
- 1990-08-22 KR KR1019920700416A patent/KR100227528B1/ko not_active IP Right Cessation
- 1990-08-22 ES ES90913653T patent/ES2103275T3/es not_active Expired - Lifetime
- 1990-08-22 CA CA 2064784 patent/CA2064784C/en not_active Expired - Lifetime
- 1990-08-22 AU AU63485/90A patent/AU6348590A/en not_active Abandoned
- 1990-08-22 WO PCT/US1990/004777 patent/WO1991002647A1/en active IP Right Grant
- 1990-08-22 JP JP51274390A patent/JP2738590B2/ja not_active Expired - Lifetime
- 1990-08-22 DE DE69030260T patent/DE69030260T2/de not_active Expired - Lifetime
- 1990-08-22 EP EP19900913653 patent/EP0487640B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CA2064784C (en) | 1998-11-24 |
AU6348590A (en) | 1991-04-03 |
DE69030260D1 (de) | 1997-04-24 |
JP2738590B2 (ja) | 1998-04-08 |
WO1991002647A1 (en) | 1991-03-07 |
KR100227528B1 (ko) | 1999-11-01 |
ATE150611T1 (de) | 1997-04-15 |
ES2103275T3 (es) | 1997-09-16 |
EP0487640A1 (de) | 1992-06-03 |
EP0487640B1 (de) | 1997-03-19 |
JPH05500136A (ja) | 1993-01-14 |
CA2064784A1 (en) | 1991-02-24 |
US5155655A (en) | 1992-10-13 |
EP0487640A4 (en) | 1993-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030260T2 (de) | Kondensatorlaminat für halbleiterkarte | |
DE60037168T2 (de) | Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung | |
DE69108365T2 (de) | Durchkondensatoren in dreidimensionalen Vielschichtstrukturen oder -substraten. | |
DE69715523T2 (de) | Gedruckte Schaltungsplatte mit eingebetteter Entkopplungskapazität und Verfahren zu ihrer Herstellung | |
DE69416550T2 (de) | Elektronisches Vielschichtbauteil, Verfahren zu seiner Herstellung und Verfahren zur Messung seiner Charakteristiken | |
DE19655266B4 (de) | Elektronisches Bauelement | |
DE4116295C2 (de) | Zusammengesetztes elektronisches Bauteil und Verfahren zur Frequenzjustierung | |
DE69104750T2 (de) | Verfahren zur Herstellung von Mehrschichtplatinen. | |
DE69936483T2 (de) | Laminierte Leiterplatte und Herstellungsverfahren | |
DE69218119T2 (de) | Vorrichtung mit flexiblen streifenleitern und verfahren zur herstellung einer derartigen vorrichtung | |
DE68916068T2 (de) | Hochleistungsleiterplatten. | |
EP2724597B1 (de) | Elektronische baugruppe und verfahren zu deren herstellung | |
DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
DE69936827T2 (de) | Baugruppe und verfahren zur herstellung | |
EP0035093A2 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
DE3020196A1 (de) | Mehrebenen-leiterplatte und verfahren zu deren herstellung | |
DE69508379T2 (de) | Zusammenbau einer hochintegrierten schaltung, der leiter eines leiterrahmens mit leitenden bahnen verbindet | |
DE3211538A1 (de) | Mehrschichten-stromschiene | |
DE112019006353T5 (de) | Mehrschichtfilter mit einem kondensator; der mit mindestens zwei durchkontaktierungen verbunden ist | |
DE3928647A1 (de) | Gedruckte schaltungsplatte zur verwendung bei einer abbildungsvorrichtung | |
DE112013002736T5 (de) | Metall-Kunststoff-Kondensator | |
DE69318937T2 (de) | Mehrschicht Leiterrahmen für eine Halbleiteranordnung | |
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
DE3416107A1 (de) | Busleitungsanordnung mit hoher kapazitaet in schichtbauweise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8363 | Opposition against the patent | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HADCO SANTA CLARA, INC., SANTA CLARA, CALIF., US |
|
8365 | Fully valid after opposition proceedings |