DE60037168T2 - Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung - Google Patents

Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE60037168T2
DE60037168T2 DE60037168T DE60037168T DE60037168T2 DE 60037168 T2 DE60037168 T2 DE 60037168T2 DE 60037168 T DE60037168 T DE 60037168T DE 60037168 T DE60037168 T DE 60037168T DE 60037168 T2 DE60037168 T2 DE 60037168T2
Authority
DE
Germany
Prior art keywords
layer
circuit
resistive
resistive material
embeddable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60037168T
Other languages
English (en)
Other versions
DE60037168D1 (de
Inventor
Richard W. Johnson City Carpenter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Chemicals LLC
Original Assignee
Rohm and Haas Chemicals LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Chemicals LLC filed Critical Rohm and Haas Chemicals LLC
Application granted granted Critical
Publication of DE60037168D1 publication Critical patent/DE60037168D1/de
Publication of DE60037168T2 publication Critical patent/DE60037168T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

  • Die vorliegende Erfindung ist auf einen dünnen elektronischen Schaltkreis, der Widerstände, Kondensatoren, Verbindungsschaltkreise und optionale Induktoren bereitstellt, und auf ein Verfahren zur Herstellung solcher Strukturen gerichtet.
  • Hintergrund der Erfindung
  • Es besteht nach wie vor Interesse an der Verkleinerung gedruckter Schaltkreise. In den meisten derzeit genutzten Leiterplatten werden Schaltkreisspuren durch herkömmliche Verfahren, insbesondere Photoresisttechniken, gedruckt. Akzessorische Komponenten wie Kondensatoren und Widerstände werden häufig als einzelne Komponenten bereitgestellt und auf den gedruckten Schaltkreis gelötet, entweder manuell oder mit Robotern. Diese Komponenten nehmen ein „Grundstück" auf der Leiterplatte ein und sind nur schwer oder mit hohen Kosten auf die Platte aufzutragen.
  • Demgemäß sind Strukturen vorgeschlagen worden, in denen neben Schaltkreisspuren Komponenten wie Kondensatoren und/oder Widerstände durch Schaltkreisbildungsverfahren bereitgestellt werden. Beispiele für solche Strukturen sind in den US-Patenten Nr. 5,079,069 ; 5,155,655 ; 5,161,086 ; 5,261,153 ; 5,347,258 und 5,466,892 zu finden. Typischerweise werden mehrere dieser Strukturen zusammen mit einem dielektrischen Material laminiert, um so Mehrschicht-Leiterplatten zu bilden.
  • US-A-5 172 304 zeigt eine Struktur, umfassend eine erste und eine zweite Schaltkreis-gebildete Schicht aus einem elektrisch leitfähigen Material und eine Schicht aus dielektrischem Material dazwischen, wobei auf einer der elektrisch leitfähigen Schichten von der anderen der Schaltkreis-gebildeten Schichten Abstandsstellen von mit Widerstand behaftetem Material bereitgestellt sind, wobei die Schaltkreis-gebildeten Schichten Kondensatoren bilden und eine der Schaltkreis-gebildeten Schichten Widerstandsverbindungen bildet.
  • Die vorliegende Erfindung ist auf ein Verfahren zur Bildung einer dünnen Schaltkreis-gebildeten Laminatstruktur, die Kondensatoren, Widerstände und leitfähige Elemente liefert, die Schaltkreisspuren und optionale Induktoren umfassen, und auf eine daraus gebildete dünne, Schaltkreis-gebildete Laminatstruktur gerichtet.
  • Zusammenfassung der Erfindung
  • Gemäß dem Verfahren der Erfindung, definiert in Anspruch 1, wird eine erste leitfähige Metallfolie, auf die eine Schicht von einbettbarem dielektrischem Material laminiert ist, und eine zweite leitfähige Metallfolie, die auf einer Seite mit einer Schicht von mit Widerstand behaftetem Material beschichtet ist, bereitgestellt, wobei die Schicht von mit Widerstand behaftetem Material auf der zweiten Folie eine Dicke von weniger als der der Schicht von einbettbarem dielektrischem Material auf der ersten Folie hat. Die Schicht von mit Widerstand behaftetem Material wird Schaltkreis-gebildet, um so diskrete Stellen von mit Widerstand behaftetem Material zu bilden. Dann werden die beiden Strukturen zusammen mit den Schichten von mit Widerstand behaftetem Material, die in die Schicht von einbettbarem dielektrischem Material eingebettet sind, laminiert, ohne dass die Stellen von mit Widerstand behaftetem Material die erste Folie kontaktieren. Zu diesem Zeitpunkt wird entweder die erste oder die zweite Folie Schaltkreis-gebildet, wodurch Verbindungsschaltkreisspuren und optionale elektrische Komponenten wie Induktoren bereitgestellt werden. Zum Abstützen der Struktur wird die Schaltkreis-gebildete Folie in dielektrisches Material wie glasfaserverstärktes Epoxid, auch bekannt als „Prepreg", eingebettet, wobei dieses Material die Struktur während der nachfolgenden Verarbeitung trägt. Mit der so getragenen Struktur wird dann die andere Folie Schaltkreis-gebildet, und auch diese Seite kann in dielektrisches Material eingebettet werden. Zur Bildung einer Mehrschicht-Leiterplatte können mehrere dieser Strukturen zusammen laminiert werden, wobei die vielen Schichten durch Kontaktlöcher auf herkömmliche Art und Weise elektrisch verbunden werden.
  • Die elektronische Schaltkreisstruktur der vorliegenden Erfindung ist in Anspruch 9 definiert.
  • Kurze Beschreibung der Zeichnungen
  • 1 veranschaulicht einen Querschnitt einer ersten Folie mit einer darauf laminierten dünnen Schicht von eingebettetem dielektrischem Material.
  • 2 veranschaulicht einen Querschnitt einer zweiten Folie mit einer darauf abgeschiedenen dünnen Schicht von mit Widerstand behaftetem Material.
  • 3 veranschaulicht einen Querschnitt der Struktur aus 2, worin das mit Widerstand behaftete Material auf der zweiten Folie zur Bildung diskreter mit Widerstand behafteter Stellen Schaltkreis-gebildet worden ist.
  • 4 veranschaulicht einen Querschnitt der Struktur aus 1, laminiert auf die Struktur aus 3, wobei die Stellen von mit Widerstand behaftetem Material in die Schicht von einbettbarem dielektrischem Material eingebettet sind.
  • 5 veranschaulicht einen Querschnitt der Struktur aus 4, worin die zweite Folienschicht Schaltkreis-gebildet worden ist.
  • 6 veranschaulicht einen Querschnitt einer Struktur, worin die Schaltkreis-gebildete zweite Folienschicht in ein dielektrisches Material eingebettet und anschließend die erste Folienschicht Schaltkreis-gebildet worden ist.
  • Ausführliche Beschreibung bestimmter bevorzugter Ausführungsformen
  • In 1 wird eine Struktur 10 dargestellt, umfassend eine Folienschicht 11, auf die eine dünne Schicht von dielektrischem Material 12 laminiert ist. In 2 wird eine Struktur 13 dargestellt, umfassend eine Folienschicht 14, auf die eine dünne Schicht von mit Widerstand behaftetem Material abgeschieden ist. Die Folienschichten 11, 14 können aus einer Vielzahl von Metallen und Metallegierungen ausgewählt sein, obgleich Kupferfolie am häufigsten verwendet wird. Typischerweise sind die Folien 11, 14 zwischen etwa 3 und etwa 50 Mikrometer dick. Die Schicht von dielektrischem Material 12 ist zwischen etwa 3 und etwa 50 Mikrometer dick. Die Schicht von mit Widerstand behaftetem Material 15 ist zwischen etwa 0,1 und etwa 0,5 Mikrometer dick, auf jeden Fall aber dünner, typischerweise zwischen etwa 2,9 und etwa 49,5 Mikrometer dünner als die Schicht von dielektrischem Material 12.
  • Ein derzeit bevorzugtes Material, das als die Schicht von dielektrischem Material 12 verwendet wird, ist Epoxidharz wie das, das unter dem Markennamen Dynavin verkauft wird.
  • Als ein erster Schritt wird die Schicht von mit Widerstand behaftetem Material 15 Schaltkreis-gebildet, um so diskrete Stellen einer mit Widerstand behafteten Schicht 15a auf der zweiten Folie 14 zu bilden, was zu der Struktur 13a aus 3 führt. (Für eine einfachere Veranschaulichung ist nur eine solche mit Widerstand behaftete Stelle 15a gezeigt.) Das Schaltkreisbilden der mit Widerstand behafteten Schicht 15 ist stark analog zu herkömmlichem Schaltkreisbilden von Leitern zur Bildung gedruckter Schaltkreisspuren. Die mit Widerstand behaftete Schicht 15 wird mit einem Photoresist (hierin als ein negativ-wirkender Photoresist beschrieben) bedeckt; der Photoresist wird durch eine Druckvorlage aktinischer Strahlung ausgesetzt; die unbestrahlten Abschnitte des Photoresists werden entwickelt und die bestrahlten Abschnitte der darunterliegenden Schicht von mit Widerstand behaftetem Material 15 weggeätzt.
  • Die US-Patentanmeldung Nr. 09/198,954 lehrt ein bevorzugtes mit Widerstand behaftetes Material zur Bildung der Schicht 15. Diese Patentanmeldung lehrt, daß Platin, das relativ kleine Mengen eines Dielektrikums, wie Siliciumdioxid, enthält, über einen beträchtlichen elektrischen Widerstand verfügt, was von der Menge des Dielektrikums abhängt, die typischerweise im Bereich von etwa 0,5 Gew.-% bis etwa 5,0 Gew.-% liegt. Üblicherweise wird eine dünne Schicht von Silicium-dotiertem Platin durch chemische Gasphasenabscheidung mittels Verbrennung (Combustion Chemical Vapor Deposition (CCVD)), einem Verfahren, das in US-Patent Nr. 5,652,021 beschrieben wird, abgeschieden. CCVD-abgeschiedenes Pt/SiO2 verfügt über beträchtliche Porosität, wodurch ausgewählte Abschnitte von Pt/SiO2 in einem Verfahren, das in der oben angegebenen US-Patentanmeldung Nr. 09/198,954 beschrieben wird, wie ablatives Ätzen, von Kupferfolie entfernt werden kann. Die bestrahlten Abschnitte der Pt/SiO2-Schicht werden einem Kupferätzmittel wie Eisen(III)-chlorid ausgesetzt. Das Ätzmittel sickert durch die Pt/SiO2-Schicht, was das Kupfer an der Grenzfläche zwischen den beiden Schichten angreift. Es ist herausgefunden worden, daß die Pt/SiO2-Schicht abgetragen wird, wenn die Haftung verloren geht, bevor die darunterliegende Kupferschicht signifikant abgebaut wird. Auf diese Weise kann eine Pt/SiO2-Schicht auf Kupfer (oder anderen Folien) Schaltkreis-gebildet werden. Als eine Weiterentwicklung dieses Verfahrens kann eine sehr dünne Ätzmittel-empfindliche Schicht, z. B. Nickel, (nicht gezeigt) entweder durch CCVD oder durch Galvanisieren auf die Kupferfolie abgeschieden werden, bevor die Pt/SiO2-Schicht abgeschieden wird. Wenn ein Ätzmittel durch die Pt/SiO2-Schicht sickert, erodiert es schnell die Ätzmittel-empfindliche Schicht, was das ablative Ätzverfahren erleichtert.
  • Zu diesem Zeitpunkt wird die Struktur 10 mit der Schicht von dielektrischem Material 12 auf der ersten Folie 11 durch Pressen der Seite mit Stellen von mit Widerstand behaftetem Material 15a in das dielektrische Material 12 auf die Struktur 13a laminiert, wodurch die Stellen 15a unter Bildung der Struktur 16 aus 4 in das dielektrische Material eingebettet werden. Da die Schicht von dielektrischem Material 12 etwas dicker ist als die mit Widerstand behafteten Stellen 15a, bleiben die Stellen 15a durch einen dünneren Abschnitt der Schicht von dielektrischem Material 12 von der ersten Folie 11 elektrisch isoliert.
  • Als nächstes wird die zweite Folienschicht 14 durch herkömmliche Photoresist-Schaltkreisbildungstechniken unter Bildung der Struktur 19 mit Schaltkreiselementen 20, 21 und 22, gezeigt in 5, Schaltkreis-gebildet. (Das Verfahren kann ähnlich praktiziert werden, indem zunächst die erste Folieschicht 11 und zuletzt die zweite Folienschicht 14 Schaltkreis-gebildet werden). Die Elemente 20 stellen leitfähige Verbindungsspuren an gegenüberliegenden Enden einer mit Widerstand behafteten Stelle 15a dar. So wird eine mit Widerstand behaftete elektrische Leitung zwischen den Verbindungsspuren 20 durch eine mit Widerstand behaftete Stelle 15a gebildet; wobei 15a/20 als eine Einheit als ein Widerstand agieren. Element 21 stellt eine leit fähige Platte eines Kondensators dar, wobei Kapazität zwischen Element 21 und einer ähnlichen Platte, die später durch Schaltkreisbilden der ersten Folienschicht 11 gebildet werden soll, aufgebaut werden soll. Die Elemente 22 stellen gedruckte elektrische Spulen dar, die als elektrische Induktoren dienen.
  • Die dünne Schicht von dielektrischem Material 12 hat weitestgehend keine mechanische Festigkeit. Demgemäß wird, bevor Struktur 19 weiter verarbeitet werden kann, die Schaltkreis-gebildete Seite von Struktur 19 in eine Schicht von Laminatdielektrikum 26, die die Struktur mechanisch trägt, eingebettet, wie in 6 zu sehen ist. Dann wird die erste Folienschicht Schaltkreis-gebildet, um so Schaltkreisspuren, Kondensatorplatten 21 und Induktionsspulen 22 zu bilden. Diese Schaltkreis-gebildete Seite wird dann in eine weitere Schicht von Laminatdielektrikum (nicht gezeigt) eingebettet. Zur Bildung einer Mehrschicht-Leiterplatte, in der Kontaktlöcher gebildet sind, können viele solcher Strukturen zusammen laminiert werden und zur Bildung elektrischer Verbindungen zwischen den mehreren Schichten auf herkömmliche Art und Weise plattiert werden.
  • Die Erfindung wird nur anhand spezieller Beispiele ausführlicher beschrieben.
  • Beispiel 1
  • Bildung von Struktur 10 nach 1.
  • Eine 50 Mikrometer dicke Kupferfolie wurde auf eine 50-Mikrometer-Schicht von Dynavin, die als eine Schicht von einbettbarem dielektrischem Material 12 dient, laminiert.
  • Beispiel 2
  • Bildung von Struktur 13 nach 2.
  • Auf eine 50 Mikrometer dicke Kupferfolie wurde durch Galvanisieren eine 3,5-Mikrometer-Schicht von Nickel abgeschieden. Eine 0–15 Mikrometer dicke Pt/SiO2-Schicht (97,5 : 2,5 Gew.-%) wurde durch CCVD unter den folgenden Abscheidungsbedingungen abgeschieden:
    Lösungspräparat 1,23 g Pt(COD)*
    250 ml Toluol
    0,43 g TEOS** (1,5 Gew.-% Si in Toluol)
    150 g Propan
    Abscheidungsbedingungen Lösungsfluß 3 ml/min
    Abscheidungszeit: 1 Stunde
    Abscheidungstemp.: 500°C
    Variac 3,0 A
    Spitzensauerstofffluß 2900 ml/min
    • *Diphenyl-(1,5-cyclooctadien)platin II
    • **Tetraethoxysilan
  • Beispiel 3
  • Bildung des gedruckten Schaltkreises
  • Die in Beispiel 2 erzeugte Struktur wurde auf beiden Seiten mit Laminar®5000-Photoresist abgedeckt. Die Pt/SiO2-Seite wurde strukturerzeugender aktinischer Strahlung ausgesetzt und die Folienseite vollständig aktinischer Strahlung ausgesetzt. Die Struktur wurde dann in 2%igem Natriumcarbonat bei 80°C entwickelt, um so die nicht bestrahlten Resistbereiche von der Seite von mit Widerstand behaftetem Material zu entfernen. Mit dem bestrahlten Resist, der die Kupferfolie schützt, wurde die Struktur einer Kupfer(II)-chlorid-Lösung für einen Zeitraum ausgesetzt, der ausreicht, daß die Lösung in Pt/SiO2 eindringt, und die Nickelschicht ausreichend abgebaut wird, daß die bestrahlten Abschnitte von Pt/SiO2 abgetragen werden können. Dann wurde der Resist mit NaOH-Lösung abgelöst. Die geätzte Struktur wurde dann auf die Struktur aus 1 laminiert, wodurch die verbleibenden Pt/SiO2-Abschnitte in das dielektrische Material eingebettet wurden.
  • Beide Folienschichten wurden dann mit Photoresist beschichtet. Die Folienschicht mit dem Pt/SiO2 wurde strukturerzeugender aktinischer Strahlung ausgesetzt; die andere Folienschicht vollständig ausgesetzt, um selbige während der Verarbeitung zu schützen. Die Struktur wurde in Natriumcarbonat wie oben entwickelt, und die bestrahlten Abschnitte der einen Folienschicht mit einer Eisen(III)-chlorid-Lösung geätzt, um so Schaltkreisspuren, Kondensatorplatten, Widerstandsverbindungen und Induktionsspulen zu bilden. Dann wurde der Resist von beiden Seiten der Struktur abgelöst.
  • Die Schaltkreis-gebildete Folienschicht wurde in Laminatdielektrikum eingebettet.
  • Die andere Folienschicht wurde dann wie zuvor Schaltkreis-gebildet, wodurch Schaltkreisspuren, Kondensatorplatten und Induktionsspulen gebildet wurden.

Claims (14)

  1. Verfahren zum Bilden eines elektronischen Schaltkreises, enthaltend Schaltkreisspuren, integrale Widerstände und integrale Kondensatoren, wobei das Verfahren umfaßt: das Bereitstellen einer ersten Laminatstruktur (10), umfassend eine erste leitfähige Metallfolie (11) und eine Schicht (12) eines einbettbaren dielektrischen Material darauf laminiert, das Bereitstellen einer zweiten Laminatstruktur (13), umfassend eine zweite leitfähige Metallfolie (14) mit einer Schicht (15) von mit Widerstand behaftetem Material auf einer Seite davon, wobei die Schicht von mit Widerstand behaftetem Material eine geringere Dicke als diejenige der Schicht von einbettbarem dielektrischen Material aufweist, das Schaltkreisbilden der Schicht von mit Widerstand behaftetem Material, unter Erzeugung diskreter Stellen von mit Widerstand behaftetem Material, auf der zweiten Folie, das Laminieren der ersten und zweiten Struktur, so daß die Stellen von mit Widerstand behaftetem Material in der Schicht von einbettbarem dielektrischen Material eingebettet werden, das Schaltkreisbilden von einer oder der anderen der Folien unter Bildung von Kondensatorplatten, Schaltkreisspuren, gegebenfalls Induktionsspulen, und in dem Fall der zweiten Folie von Widerstandsverbindungen, das Einbetten der Schaltkreis-gebildeten Folie in dielektrisches Laminat (26), um die Struktur zum Weiterverarbeiten zu stützen, und das Schaltkreisbilden der anderen der Folien unter Bildung von Kondensatorplatten, Schaltkreisspuren, gegebenenfalls Induktionsspulen, und in dem Fall der zweiten Metallfolie von Widerstandsverbindungen.
  2. Verfahren gemäß Anspruch 1, weiter das Einbetten der anderen der Schalt kreis-gebildeten Folien in dielektrisches Laminat.
  3. Laminieren einer Vielzahl des elektrischen Schaltkreises, hergestellt durch das Verfahren von Anspruch 1, zusammen unter Bildung einer Mehrschicht-Leiterplatte.
  4. Verfahren gemäß Anspruch 1, wobei jede der Folienschichten zwischen 3 und 50 μm dick ist.
  5. Verfahren gemäß Anspruch 1, wobei die mit Widerstand behaftete Schicht zwischen etwa 0,1 und 0,5 Mikrometer dick ist, die Schicht von einbettbarem Material zwischen etwa 3 und 50 Mikrometer dick ist und die Schicht von einbettbarem Material zwischen 2,9 und 49,5 Mikrometer dicker als die Schicht von mit elektrischem Widerstand behaftetem Material ist.
  6. Verfahren gemäß Anspruch 1, wobei die Folien Kupfer sind.
  7. Verfahren gemäß Anspruch 1, wobei das einbettbare dielektrische Material Epoxy ist.
  8. Verfahren gemäß Anspruch 1, wobei die Schicht von mit Widerstand behaftetem Material Platin dotiert mit einem dielektrischen Material ist.
  9. Eingebettete elektronische Schaltkreisstruktur, umfassend in der Reihenfolge, eine erste Schaltkreis-gebildete Schicht (11) von elektrisch leitfähigem Material, eine zweite Schaltkreis-gebildete Schicht (14) von elektronisch leitfähigem Material, eine gemusterte Schicht (15) von mit elektrischem Widerstand behaftetem Material mit Stellen (15a) von mit Widerstand behaftetem Material in Kontakt mit der zweiten Schaltkreis-gebildeten leitfähigen Schicht derart, daß elektrische Widerstandsstrecken durch die Stellen des mit Widerstand behafteten Materials gebildet werden, eine Schicht von dielektrischem Material (12), wobei die Stellen von mit Wi derstand behaftetem Material die Stellen von mit Widerstand behaftetem Material einbetten, wobei die Schicht von dielektrischem Material die Stellen von mit Widerstand behaftetem Material von der ersten Schaltkreis-gebildeten Schicht beabstandet und kapazitive elektrische Strecken (21) zwischen der ersten und zweiten Schaltkreis-gebildeten Schicht über die Schicht von dielektrischem Material definiert werden.
  10. Struktur gemäß Anspruch 9, wobei die zweite Schaltkreis-gebildete Schicht in einer Epoxyschicht eingebettet ist.
  11. Struktur gemäß Anspruch 9, wobei die Schicht von dielektrischem Material ein Epoxyharz ist.
  12. Struktur gemäß Anspruch 9, wobei die Schicht von mit Widerstand behaftetem Material Platin dotiert mit einem dielektrischen Material ist.
  13. Struktur gemäß Anspruch 9, wobei jede der Folienschichten zwischen 3 und 50 Mikrometer dick ist.
  14. Struktur gemäß Anspruch 9, wobei die mit Widerstand behaftete Schicht zwischen 0,1 und 0,5 Mikrometer dick ist, die Schicht von einbettbarem Material zwischen 3 und 50 Mikrometer dick ist, und die Schicht von einbettbarem Material zwischen 2,9 und 49,5 Mikrometer dicker als die Schicht von mit elektrischem Widerstand behaftetem Material ist.
DE60037168T 1999-09-23 2000-09-22 Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung Expired - Fee Related DE60037168T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US404496 1999-09-23
US09/404,496 US6356455B1 (en) 1999-09-23 1999-09-23 Thin integral resistor/capacitor/inductor package, method of manufacture

Publications (2)

Publication Number Publication Date
DE60037168D1 DE60037168D1 (de) 2008-01-03
DE60037168T2 true DE60037168T2 (de) 2008-10-09

Family

ID=23599840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037168T Expired - Fee Related DE60037168T2 (de) 1999-09-23 2000-09-22 Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung

Country Status (8)

Country Link
US (1) US6356455B1 (de)
EP (1) EP1087647B1 (de)
JP (1) JP2001189541A (de)
KR (1) KR100811498B1 (de)
CN (1) CN1254162C (de)
DE (1) DE60037168T2 (de)
SG (1) SG90170A1 (de)
TW (1) TW478301B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100295B1 (de) * 1999-11-12 2012-03-28 Panasonic Corporation Kondensatormontierte Metallfolie und Verfahren zu deren Herstellung, und Leiterplatte und Verfahren zu deren Herstellung
US6606792B1 (en) * 2000-05-25 2003-08-19 Oak-Mitsui, Inc. Process to manufacturing tight tolerance embedded elements for printed circuit boards
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
JP3933849B2 (ja) * 2000-06-30 2007-06-20 松下電器産業株式会社 電子部品類集合体を用いた携帯機器
DE10042764A1 (de) * 2000-08-31 2002-03-14 Moeller Gmbh Verfahren zur Herstellung eines massereichen ohmschen Widerstands und elektronische Baueinheit
WO2003007379A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Composant de circuit electronique
DE10139707A1 (de) * 2001-08-11 2003-02-20 Philips Corp Intellectual Pty Leiterplatte
GB2388420B (en) * 2001-11-27 2004-05-12 Schlumberger Holdings Integrated activating device for explosives
US8091477B2 (en) * 2001-11-27 2012-01-10 Schlumberger Technology Corporation Integrated detonators for use with explosive devices
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP4228677B2 (ja) * 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
EP1641329A4 (de) * 2003-06-30 2010-01-20 Ibiden Co Ltd Leiterplatte
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
KR100546832B1 (ko) * 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
US7430128B2 (en) 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
JP3816508B2 (ja) * 2004-11-04 2006-08-30 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
US7596842B2 (en) * 2005-02-22 2009-10-06 Oak-Mitsui Inc. Method of making multilayered construction for use in resistors and capacitors
JP2006237446A (ja) * 2005-02-28 2006-09-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
JP4802575B2 (ja) * 2005-06-28 2011-10-26 凸版印刷株式会社 電気回路基板
JP4720462B2 (ja) * 2005-11-30 2011-07-13 パナソニック株式会社 フレキシブル回路基板およびその製造方法
US7737818B2 (en) * 2007-08-07 2010-06-15 Delphi Technologies, Inc. Embedded resistor and capacitor circuit and method of fabricating same
KR101089840B1 (ko) * 2009-04-01 2011-12-05 삼성전기주식회사 회로 기판 모듈 및 그의 제조 방법
CN103489841B (zh) * 2013-08-08 2016-08-24 华进半导体封装先导技术研发中心有限公司 同时埋入电容、电感、电阻的pcb板及其制备方法
CN104519661B (zh) * 2013-10-08 2017-11-10 中国科学院上海微***与信息技术研究所 电容电感复合结构及其制造方法
US20160014900A1 (en) * 2014-07-10 2016-01-14 United Technologies Corporation Apparatus, system, and method for electronics manufacturing using direct write with fabricated foils
CN104700990A (zh) * 2015-03-04 2015-06-10 常州首普电源科技有限公司 电感回路导体及其与电路板的连接结构
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
US11335768B2 (en) * 2018-04-16 2022-05-17 Semtech Corporation Integrated high voltage capacitor
US11155023B2 (en) 2019-01-04 2021-10-26 Rohr, Inc. Stretching and deployment of a sensor network for large structure monitoring
JP2021044585A (ja) * 2020-12-10 2021-03-18 ローム株式会社 チップ抵抗器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247279A1 (de) * 1972-09-27 1974-04-04 Siemens Ag Verfahren zur kontaktierung und/oder verdrahtung von elektrischen bauelementen
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
JPS5469768A (en) * 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
DE2834906C2 (de) * 1978-08-09 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Elektrische Hochfrequenz-Folienschaltung und Verfahren zu ihrer Herstellung
JPS63132499U (de) * 1987-02-23 1988-08-30
JPS63229897A (ja) * 1987-03-19 1988-09-26 古河電気工業株式会社 リジツド型多層プリント回路板の製造方法
US4870746A (en) * 1988-11-07 1989-10-03 Litton Systems, Inc. Method of making a multilayer printed circuit board having screened-on resistors
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
ES2105000T3 (es) * 1992-05-12 1997-10-16 Siemens Ag Placa de circuitos impresos de capas multiples.
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
JP3710835B2 (ja) * 1994-07-15 2005-10-26 京セラケミカル株式会社 コンデンサー内蔵の多層銅張積層板及び銅張積層板の製造方法
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same

Also Published As

Publication number Publication date
KR100811498B1 (ko) 2008-03-07
EP1087647A2 (de) 2001-03-28
US6356455B1 (en) 2002-03-12
KR20010050609A (ko) 2001-06-15
TW478301B (en) 2002-03-01
DE60037168D1 (de) 2008-01-03
CN1303229A (zh) 2001-07-11
SG90170A1 (en) 2002-07-23
CN1254162C (zh) 2006-04-26
EP1087647B1 (de) 2007-11-21
JP2001189541A (ja) 2001-07-10
EP1087647A3 (de) 2002-07-10

Similar Documents

Publication Publication Date Title
DE60037168T2 (de) Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung
DE69812179T2 (de) Gedruckte schaltungsplatine mit integrierter schmelzsicherung
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE69935780T2 (de) Metallischer integral-dünnschichtresistor mit verbesserter toleranz und vereinfachter verarbeitung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE19636735B4 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE69433411T2 (de) Herstellung einer mehrschichtigen kombinierten starr-flexiblen leiterplatte
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
DE3013667A1 (de) Leiterplatte und verfahren zu deren herstellung
DE4307784C2 (de) Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung
DE60036907T2 (de) Verfahren zur herstellung von widerständen
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
DE4340718A1 (de) Elektronikkomponente
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
EP0692178B1 (de) Strukturieren von leiterplatten
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE60316832T2 (de) Mehrschichtige schaltungsanordnung und verfahren zu deren herstellung
DE2926516A1 (de) Verfahren zur herstellung eines metallfolienwiderstandes und metallfolienwiderstand
DE102018100139A1 (de) Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte
DE2315845A1 (de) Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen
WO1993005631A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
DE60028975T2 (de) Verfahren zur Befestigung und Behandlung von Dünnschichtmaterialien
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee