DE69021429T2

DE69021429T2 - Speicherzugriffssteuerschaltung für Grafik-Steuergerät.

Info

Publication number: DE69021429T2
Application number: DE69021429T
Authority: DE
Inventors: Mitsurou C O Nec Corpor Ohuchi
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1989-04-21
Filing date: 1990-04-23
Publication date: 1996-04-18
Anticipated expiration: 2010-04-24
Also published as: EP0393722B1; JP3038781B2; EP0393722A2; JPH0348370A; EP0393722A3; DE69021429D1; US5394535A

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft eine Speicherzugriffssteuerungsschaltung zum Ausführen einer Speicherzugriffsoperation auf einen Speicher in Abhängigkeit von einer Anforderung von einer Datenverarbeitungseinheit, insbesondere eine derartige Steuerungsschaltung für Graphikcontroller in einem Graphik-Displaysystem zum Anzeigen von Zeichen, Figuren usw. mittels eines Druckers un/oder einer Rasterabtast-Kathodenstrahlröhre (raster scan type cathode ray tube) (nachstehend als "CRT" bezeichnet).
Eine Speicherzugriffssteuerungsschaltung arbeitet zwischen einer Datenverarbeitungseinheit und einem Speicher und reagiert auf eine Zugriffsanforderung von der Datenvernrbeitungseinheit, um eine Daten-Lese/Schreib-Operation gemäß eines definierten Zugriffsmodus von verschiedenen Zugriffsmodi auf dem Speicher auszuführen.
Auch in Graphik-Displaysystemen arbeitet eine Speicherzugriffssteuerungsschaltung zwischen einer Zeichnungssteuerungseinheit, die eine Zeichnungsdatenverarbeitungsoperation von anzuzeigenden Zeichen, Figuren usw. ausführt, und einem Bildpufferspeicher, der zeitweilig gerade angezeigte Zeichenund Figurendaten speichert. Die Anzeige von Zeichen und Figuren auf einem Bildschirm (CRT) wird von der Zeichnungssteuerungseinheit ausgeführt, die anzuzeigende Zeichen- und Figurendaten erzeugt und sie durch die Speicherzugriffssteuerungsschaltung in den Bildpufferspeicher schreibt. Während der Zugriff auf den Bildpufferspeicher in Worteinheiten ausgeführt wird, wird der tatsächliche Zeichnungsvorgang häufig nur auf eines oder wenige Bits innerhalb des zugegriffenen Wortes ausgeführt. Dies geschieht, da ein Pixel (Bildelement), das eine Verarbeitungseinheit in dem Graphik-Displaysystem darstellt, im allgemeinen aus einem bis vier Bits besteht und somit ein Wort eine Vielzahl von Pixeln umfaßt. Beispielsweise beim Zeichnen einer Linie wie einer geraden Linie, eines Kreises, eines Bogens oder dergleichen, ist die Anzahl der zu verarbeitenden Pixel in einem Wort eins (zwei oder mehr in manchen Fällen). Deshalb werden nur die Daten eines oder mehrerer Pixel, die in einem Wort zu verarbeiten sind, das von dem Bildpufferspeicher ausgelesen wird, gemäß den Linienartendaten un/oder Farbdaten modifiziert oder erneuert, um angezeigt zu werden, und das die modifizierten oder erneuerten Datenbits enthaltende Wort wird dann auf die gleiche Adresse des Pufferspeichers zurückgeschrieben. In diesem Fall werden drei aufeinanderfolgende Schritte benötigt, wobei der erste Schritt das Lesen von Daten eines Wortes aus dem Bildpufferspeicher ist, der zweite Schritt das Modifizieren einiger Pixeldaten ist und der dritte Schritt das Schreiben des die modifizierten Datenbits enthaltenden Worts zurück auf den Speicher ist. Eine Operation zum Ausführen dieser drei Schritte wird nachstehend "Lese-Modifizieren-Schreib (oder RMW)-Zugriff" (read-modify-write access) genannt.
Andererseits wurde ein derartiger Speicher entwickelt und praktisch eingesetzt, der die Zugriffsmodi für das Verkürzen einer Zugriffszeit verbesserte. Einer davon ist der Schreib-Pro-Bit (WPB)-Zugriffsmodus (write-per-bit access mode). Entsprechend diesem Zugriffsmodus werden die Daten des Bits oder der Bits, die von den Maskendaten bestimmt werden, nur durch Beliefern des Speichers mit modifizierten Daten zusammen mit Maskendaten zum Bestimmen eines Bits oder von Bits, die in einem Wort zu modifizieren sind, automatisch gemäß den Modifizierungsdaten in dem Speicher modifiziert. Wenn der Speicher mit WPB- Zugriff verwendet wird, wird die für den Graphikcontroller benötigte Operation daher auf nur einen Schritt des Lieferns der Modifizierungsdaten und der Maskendaten an den Speicher reduziert. Der Graphikcontroller ist durch die Datenlesezugriffsoperation und die Datenmodifizierungsoperation nicht belastet. Mit anderen Worten erreicht ein WPB-Zugriff die gleiche Operation wie ein RMW-Zugriff mit derselben Zugriffsgeschwindigkeit wie ein direkter Schreibzugriff. Ein WPB-Zugriff erfolgt bei einem Zeichnungsvorgang einer obigen Linie, bei der die originalen Daten des oder der zu verarbeitenden Pixel nicht benötigt werden.
Ein anderer der Hochgeschwindigkeitszugriffsmodi ist ein Seitenmoduszugriff, bei dem eine Speicheradresse in eine Zeilenadresse, die als Seitenadresse definiert ist, und eine Spaltenadresse, die als Wortadresse innerhalb einer Seite definiert ist, aufgeteilt wird, so daß im Falle eines Zugriffs auf aufeinanderfolgende Worte innerhalb einer Seite die Zeilenadresse für das zweite und spätere Wörter nicht benötigt wird. Das Graphik-Displaysystem weist auch eine Bitblockübertragungsfunktion (BitBlt) (bit-block-transfer function) zum Übertragen von in einem bestimmten Bereich gespeicherten Daten (d.h., einem Quellbereich) zu einem anderen Bereich (d.h., einem Bestimmungsbereich), und somit arbeitet der Seitenmoduszugriff in dieser Funktion.
Somit wird die Speicherzugriffsgeschwindigkeit und -effizienz durch Auswählen des optimalen der in dem Graphik-Displaysystem gemäß der auszuführenden Zeichnungsoperation verwendeten Zugriffsmodi extrem verbessert. Die Auswahl des zu verwendenden Zugriffsmodus kann durch die Zeichnungsalgorithmen der Zeichnungssteuerungseinheit gemäß den benötigten Zeichnungsoperationen ausgeführt werden.
Die Art von tatsächlich in einem System verwendeten Speicher (und somit deren Zugriffsmodi) hängt jedoch von einer Spezifikation des zu strukturierenden Systems ab. Das heißt, es ist für die Zeichnungssteuerungseinheit unmöglich, die Art der Speicher, die in dem System verwendet werden, in dem Moment der Bestimmung dessen Zeichnungsalgorithmen vorherzusagen. Darüber hinaus wird der Speicher, der durch die Zeichnungssteuerungseinheit ein Ziel der Zeichnungsoperation ist, in einem neuartigen System nicht auf den Bildpufferspeicher beschränkt, sondern über einen sogenannten Systemspeicher ausgedehnt, der von einer als Host-Prozessor des Systems arbeitenden CPU verwendet wird. Da die Zugriffsfrequenz auf den Systemspeicher durch die CPU erheblich höher als diejenige durch den Graphikcontroller ist, wird ein gewöhnlicher dynamischer Speicher (DRAM) ohne WPB-Modus aus Kostengründen als Systemspeicher verwendet. Darüber hinaus paßt ein mit dem Systemspeicher gekoppelter Systembus normalerweise nicht zu dem Seitenmoduszugriff. Somit gibt es einen Fall, bei dem gewöhnliche DRAMs sowohl als Bildpufferspeicher und Systemspeicher verwendet werden, und einen anderen Fall, bei dem ein Speicher mit WPB-Zugriffsmodus un/oder dem Seitenmoduszugriff als Bildpufferspeicher verwendet wird und das gewöhnliche DRAM als Systemspeicher verwendet wird.
Es wird deshalb in Betracht gezogen, eine Vielzahl von Zeichnungsalgorithmen bereitzustellen, die den jeweiligen Zugriffsmodi für jede der Zeichnungsoperationen entsprechen. Die Bereitstellung einer Vielzahl von Zeichnungsalgorithmen verursacht jedoch eine Ausdehnung der Firmware zum Ausführen der jeweiligen Algorithmen, so daß die Kosten der Zeichnungssteuerungseinheit ansteigen. Darüber hinaus benötigt man die Erfassung der Bedingungen und Umstände zum Auswählen des optimalen Zeichnungsalgorithmus, so daß die Belastung der Anwendungssoftware gesteigert wird. Wenn außerdem ein neuer Speicher mit einem höheren Zugriffsgeschwindigkeitsmodus bereitgestellt würde, müßte darüber hinaus die Entwicklung der Zeichnungssteuerungseinheit wieder völlig neu begonnen werden.
EP-A-0 228 136 offenbart eine verallgemeinerte Operationsanzeigelogik für einen Rasterabtastvideocontroller, der beim Zugreifen auf den Speicher eines Computersystems anzeigen kann, welche Art der Operation bei jeder zuzugreifenden Speicheradresse ausgeführt werden muß. Das Anzeigeschema liefert ein großes Angebot von Funktionen, die zum Erzeugen dieser Anzeige logisch sind, und eine externe Vorrichtung vom PLA-Typ, die diese Anzeige für eine große Vielfalt von Speicherarten interpretiert.
GB-A-2 210 239 offenbart eine Vorrichtung zum Steuern des Zugriffs eines Videospeichers mit einer Gruppe von Registern, in denen verschiedene Arten von Steuerdaten zum Zugreifen auf einen Videospeicher gesetzt sind. Die Gruppe der Register ist gesetzt, um Daten zum Erfassen von Abtastrastern zu speichern, eine Adresse des Videospeichers, auf den zugegriffen wird, zu inkrementieren oder zu dekrementieren, und um eine DMA-Übertragung von Bilddaten zu beginnen. Deshalb können verschiedene Arten von Zugrifsmodi ohne die Notwendigkeit einer komplizierten Software ausgeführt werden.

Zusammenfassung der Erfindung

Es ist deshalb Aufgabe der vorliegenden Erfindung, eine Speicherzugriffssteuerungsschaltung zu schaffen, die einen optimalen Speicherzugriffsmodus bestimmt und den bestimmten Speicherzugriffsmodus ausführt, ohne verschiedene Speicherzugriffsmodusbestimmungsdaten von einer Datenverarbeitungseinheit zu benötigen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Graphikcontroller mit einer verbesserten Speicherzugriffssteuerungsschaltung zu schaffen, die einen angemessenen Speicherzugriff für eine Zeichnungsoperation ausführt, die gemäß einem in einem System verwendeten Speicher auszuführen ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Speicherzugriffssteuerungsschaltung zu schaffen, die eine Vielzahl von Speicherzugriffsoperationen ausführen kann, wobei die Anzahl größer als die Anzahl der durch eine Zeichnungssteuerungseinheit bestimmten Zugriffsmodi ist, und die automatisch entscheidet, welcher Speicherzugriff auszuführen ist, und die den ausgewählten Speicherzugriff ausführt.
Eine Speicherzugriffssteuerungsschaltung gemäß der vorliegenden Erfindung ist in den Ansprüchen 1,3 und 5 beansprucht.
Somit verwaltet die Zugriffsabfolgesteuerungsschaltung selbst eine Vielzahl von Zugriffsmodi und führt eine Speicherzugriffsoperation durch Auswählen eines angemessenen Zugriffsmodus aus. Die Datenverarbeitungseinheit, wie eine Zeichnungssteuerungseinheit, ist von der Verwaltung aller Zugriffsmodi befreit. In einem Graphik-Displaysystem kann die Zugriffsmodusbestimmungsinformation von einer Zugriffsadresse, Maskendaten usw. abgeleitet werden.

Kurze Beschreibung der Zeichnungen

Die vorstehend genannten und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden durch die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen besser verstanden, in denen
Fig. 1 ein Blockdiagramm ist, das einen Graphikcontroller zeigt, der eine Speicherzugriffssteuerungseinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung umfaßt;
Fig. 2 ein Diagramm ist, das eine Art von Operationen zeigt, die von dem in Fig. 1 gezeigten RMW-Operator ausgeführt werden;
Fig. 3 eine Speicherbelegung ist, die Adreßplätze zeigt, die einem in Fig. 1 gezeigten Bildpufferspeicher und einem Systemspeicher zugewiesen sind;
Fig. 4 ein Blockdiagramm ist, das eine zweite Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 ein Diagramm ist, das Zugriffsmodi zeigt, die durch eine in Fig. 4 gezeigte Zugriffsabfolgesteuerungsschaltung ausgeführt werden;
Fig. 6 ein Blockdiagramm ist, das eine dritte Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 7 ein Diagramm ist, das Zugriffsmodi zeigt, die durch eine in Fig. 6 gezeigte Zugriffsabfolgesteuerungsschaltung ausgeführt werden;
Fig. 8 ein Diagramm ist, das einige Zugriffsmodi beim Zeichnen einer geraden Linie zeigt;
Fig. 9 ein Diagramm ist, das einige Zugriffsmodi bei einer BitBlt-Zeichnungsoperation zeigt;
Fig. 10 ein Zeitabfolgediagramm ist, das den RMW-Zugriff zeigt;
Fig. 11 ein Zeitabfolgediagramm ist, das den WPB-Zugriff zeigt;
Fig. 12 ein Zeitabfolgediagramm ist, das einen direkten Lesezugriff (R) zeigt;
Fig. 13 ein Zeitabfolgediagramm ist, das einen direkten Schreibzugriff (W) zeigt;
Fig. 14 ein Zeitabfolgediagramm einer Nicht-Zugriffsoperation (NOP) ist;
Fig. 15 ein Zeitabfolgediagramm ist, das einen Seitenmodus-Lese-Modifizieren-Schreibzugriff (PRW) zeigt;
Fig. 16 ein Zeitabfolgediagramm ist, das einen Seitenmodus-Lesezugriff (PR) zeigt; und
Fig. 17 ein Zeitabfolgediagramm ist, das einen Seitenmodus-Schreibzugriff (PW) zeigt.

Ausführliche Beschreibung der Ausführungsformen

Gemäß Fig. 1 arbeitet eine Speicherzugriffssteuerungsschaltung 52 zwischen einer Zeichnungssteuerungseinheit 51 und jeweils einem Bildpufferspeicher 53 und einem Systemspeicher 54, um eine Zugriffsoperation auf dem Speicher 53 und/oder 54 in Abhängigkeit von einer Zugriffsanforderung von der Einheit 51 auszuführen. Die Zeichnungssteuerungseinheit 51 und die Speicherzugriffssteuerungsschaltung 52 sind auf einem einzigen Halbleiterchip als Graphikcontroller 50 integriert. Bei Bedarf können die Einheit 51 und die Schaltung 52 auf jeweils getrennten Halbleiterchips hergestellt werden. Die Zeichnungssteuerungseinheit 51 reagiert auf Befehle von der CPU (nicht gezeigt) und führt Zeichnungsoperationen gemäß darin vorbereiteten Zeichnungsalgorithmen aus.
Um die Zeichnungsoperation einzuleiten, setzt die CPU Zeichnungsmodusdaten in einem Zelchnungsmodusregister 46 und gibt des weiteren einen Zeichnungsparameter und einen Zeichnungsbefehl zu einer Zeichnungsabfolgesteuerungsschaltung 40 aus. Der Zeichnungsbefehl veranlaßt eine auszuführende Zeichnungsoperation, wie beispielsweise Zeichnen einer Linie, Malen eines Polygons, BitBlt-Operation usw. Der Zeichnungsparameter umfaßt Zeichnungsstart- und/oder -endadressen, Linienarten-Musterdaten, Farbdaten und dergleichen, die fur die Ausführung der veranlaßten Zeichnungsoperation benotigt werden. Die Zeichnungsmodusdaten bestimmen eine Art von Operation bei Schreibdaten (S) 31 von einem Schreibdatengenerator 42 und Originaldaten (D) 33 von einem zu verarbeitenden Pixel oder Pixeln. Sieben Arten von Operationen sind als typische Beispiele in Fig. 2 gezeigt. Die von den Zeichnungsmodusdaten bestimmte Operation wird von einem RMW-Operator 47 ausgeführt. Es sollte erwähnt werden, daß der RMW-Operator 5 des weiteren mit Maskendaten (M) 32 von einem Maskendatengenerator 43 versorgt wird. Somit führt der RMW-Operator 47 die folgende Operation bei den Schreibdaten 31, "S", den Originaldaten 33, "D", und den Maskendaten, "M", aus, und erzeugt die resultierenden Daten 48, "W":
W=( D) (M (S OP D))
wobei " " eine logische UND-Operation darstellt; " " eine logische ODER- Operation darstellt; und "OP" die von den Zeichnungsmodusdaten bestimmte Operation darstellt (vgl. Fig. 2). Die Originaldaten (D) 33 werden von dem Speicher 53 oder 54 ausgelesen und zu dem RMW-Operator 47 geliefert. Wenn die Zeichnungsabfolgesteuerungsschaltung 40 den Zeichnungsbefehl und -parameter empfängt, steuert sie einen Adreßgenerator 41, einen Schreibdatengenerator 42 und einen Maskendatengenerator 43, um eine Zeichnungs(Zugriffs)-Adresse 30, Schreibdaten 31 und Maskendaten 32 zu erzeugen, die dem oder den zu verarbeitenden Pixeln gemäß den Zeichnungsalgorithmen entsprechen, die durch darin vorgesehene Firmware durchgeführt werden. Da der Aufbau und der Betrieb der Zeichnungssteuerungseinheit 51 in der Technik wohlbekannt ist und nicht direkt auf die Merkmale der vorliegenden Erfindung bezogen ist, wird eine ausführlichere Beschreibung unterlassen.
Die Speicherzugriffssteuerungsschaltung 52 greift in Abhängigkeit von den Daten und Steuerungssignalen von der Zeichnungssteuerungseinheit 51 auf die Speicher 53 und 54 zu. In der Schaltung 52 ist eine Zugriffsabfolgesteuerungsschaltung 4 enthalten, die ein Lese/Schreibsignal (RW) 26 von einem Lese/schreibflag 45 der Steuereinheit 51 empfängt. Das RW-Signal 26 bestimmt einen Zugriffsmodus. In der vorliegenden Ausführungsform bestimmt der Low-Pegel des RW-Signals 26 einen direkten Lesezugriff (R-Zugriff), wohingegen dessen High-Pegel einen RMW-(Lese-Modifizieren-Schreib-) Zugriff bestimmt. Die Zeichnungsalgorithmen der Zeichnungsabfolgesteuerungsschaltung 40 sind somit derart bestimmt, daß die von den Zeichnungsbefehlen abhängigen Zeichnungsoperationen durch Einsatz eines R Zugriffs und RMW Zugriffs ausgeführt werden. Die tatsächliche Zugriffsoperation wird synchron mit einem Zugriffsanforderungssignal (AREQ) 27 ausgeführt, und die Zeichnungsabfolgesteuerungsschaltung 40 wird durch ein von der Zugriffsabfolgesteuerungsschaltung 4 zurückgegebenes Zugriffsendesignal (AEND) 28 über die Vollendung einer Zugriffsoperation informiert. Die Zugriffsabfolgesteuerungsschaltung 4 empfängt des weiteren das Ausgangssignal eines UND- Gatters 39 und bestimmt einen Zugriffsmodus, der in Abhängigkeit von dem Pegel des RW-Signals 26 und dem Ausgangspegel des Und-Gallers 39 tatsächlich auszuführen ist, um eine Zugriffszeit durch eine effektive Verwendung von in dem Bildpufferspeicher 53 eingebauten Zugriffsmodi zu verkürzen. Ein Eingangsanschluß des Und-Gatters 39 wird mit dem Ausgangssignal eines Adreßkomparators 2 versorgt, der wiederum feststellt, daß das Ausgangssignal 30 des Adreßgenerators 41, d.h., eine zuzugreifende Speicheradresse, innerhalb eines in einem Adreßbereichsregister 7 festgelegten Adreßbereichs ist. In dieser Ausführungsform ist der Bildpufferspeicher 53 in einem Adreßbereich von "040000H" bis "090000H" angeordnet, wie in Fig. 3 gezeigt ist. Das Zeichen "H" steht für eine hexadezimale Notation. Wenn ein Speicher mit WPB- Zugriffsmodus als Bildpufferspeicher 53 verwendet wird, wird das Register 7 von der CPU mit Zahlen von "04H" und "09H" als höchstwertige acht Bit der Adreßinformationen auf einen Anfangssetzzustand gesetzt. Wenn ein gewöhnliches DRAM, das keinen WPB-Zugriff aufweist, als Bildpufferspeicher 53 verwendet wird, wird das Register 7 auf einen Voreinstellwert gesetzt. Dementsprechend gibt im dem Fall, daß die zuzugreifende Speicheradresse 30 der Bildpufferspeicher 53 mit WPB-Zugriffsmodus ist, der Komparator 2 den High- Pegel aus, der wiederum zu einem Einganganschluß des Und-Gatters 39 geliefert wird. Wenn andererseits ein Speicher ohne WPB-Zugriffsmodus als Bildpufferspeicher 53 verwendet wird oder wenn die Speicheradresse 30 zu dem Systemspeicher 54 gehört, nimmt das Ausgangssignal des Komparators 2 den Low-Pegel ein. Das andere Eingangssignal des Und-Gatters 39 wird mit einem Ausgangssignal (RM) 23 eines Zeichnungsmodusdetektors 38 versorgt. Das RM-Signal 23 nimmt den High-Pegel nur ein, wenn die durch den RMW-Operator 47 ausgeführte Operation die Daten der zu verarbeitenden Pixel nicht benötigt, die wie in Fig. 2 gezeigt durch "Ersetzen"- und "Invertiertes-Ersetzen"- Operationen zu verarbeiten sind. Wenn die zu verarbeitenden Pixel in dem Bildpufferspeicher 53 mit WPB-Zugriffsmodus enthalten sind und der bestimmte Zeichnungsmodus eine Ersetzen- oder Invertiertes-Ersetzen-Operation ist, wird das Ausgangssignal des Und-Gatters 39 somit auf den High-Pegel geändert. Sogar wenn die Zeichnungssteuerungseinheit 51 einen RMW-Zugriff durch den High Pegel des RW-Signals 28 bestimmt, ändert die Zugriffsabfolgesteuerungsschaltung 4 eine Reihe von Zugriffssteuerungssignalen 141 an ihrem Ausgang von RMW-Zugriffsmodus auf WPB-Zugriffsmodus, wenn das Ausgangssignal des Und-Gallers 39 auf einem High-Pegel ist. Die Reihe von Zugriffssteuerungssignalen 141 umfaßt ein Latch-Enable-Signal 111 für eine Latch-Schaltung 11, die zeitweilig die Speicheradresse 30 speichert, ein Datenausgabe-Enable-Signal 121 für einen Tri-State-Ausgangspuffer 12, der das Ausgangssignal 48 des RMW-Operators 47 überträgt, ein Dateneingangs-Enable-Signal 131 für einen Tri-State-Eingangspuffer 13, der Lesedaten von den Speichern 53 und 54 holt, ein Latch-Enable-Signal 151 für eine Latch-Schaltung 15, die zeitweilig die Maskendaten 32 speichert, ein Adreß/Masken- Schaltsignal 191 für einen Multiplexer (MPX) 19, der entweder eine Speicheradresse oder Maskendaten ausgibt, und ein Operations-Zeitabfolge-Steuerungssignal 471 zum Steuern einer Operations-Zeitabfolge des RMW-Operators 47. Die Reihe der Zugriffssteuerungssignale 141 umfaßt des weiteren ein Chip-Select-Signal für die Speicher 53 und 54 und ein R/W-Signal, das eine Datenlese oder -schreiboperation anzeigt, die über einen Steuerbus 57 zu den Speichern 53 und 54 geliefert werden. Das Adreß/Masken-Signal wird auch über den Bus 57 zu den Speichern 53 und 54 geliefert. Busse 55 und 56 sind jeweils Adreß- und Datenbusse. Der Adreßbus 55 wird im Falle der Verwendung eines Speichers mit WPB-Zugriffsmodus als Mulitplexbus für eine Speicheradresse und Maskendaten verwendet.
Nun wird angenommen, daß die Zeichnungssteuerungseinheit 51 einen RMW- Zugriff für die Speicherzugriffssteuerungsschaltung 52 anfordert. Zu dieser Zeit führt die Zugriffsabfolgesteuerungsschaltung 4 eine RMW-Zugriffsoperation gemäß einem in Fig. 10 gezeigten Zeitabfolgediagramm aus, wenn sich das Und-Gatter 39 in einen Low-Pegel befindet. Genauer gesagt wird ein tatsächlich auszuführender Zugriff entgegen einer Zugriffsanforderung von der Steuerungseinheit 51 im T1-Zustand bestimmt, und der bestimmte Zugriff wird dann bei Zustand T2 eingeleitet. Da der RMW Zugriffsmodus als ein tatsachlich zu bestimmender Zugriffsmodus bestimmt wird, werden die in dieser Beschreibung von dem zugegriffenen Wort ausgelesenen Daten zum RMW-Operator 47 im T4-Zustand übertragen, und der RMW-Operator 47 fuhrt im Zustand T5 die Operation aus, die durch die Zeichnungsmodusdaten auf den Daten von dem Pixel oder Pixeln innerhalb des zugegriffenen Wortes bestimmt werden, worauf die von der Operation resultierenden Daten 48 im Zustand T6 auf die gleiche Adresse zurückgeschrieben werden. Dieser Zustand T6 entspricht dem Zustand T1 für einen nächsten Speicherzugriff.
Wenn das Und-Gatter 39 sein Ausgangssignal in Abhängigkeit von einer Zugriffsanforderung von der Steuerungseinheit 51 auf den High-Pegel ändert, wird die Zugriffsabfolgesteuerungsschaltung 4 andererseits eine WPB-Zugriffsoperation entgegen einer RMW-Zugriffsanforderung gemäß einem in Fig. 11 gezeigten Zeitabfolgediagramm ausführen. Genauer gesagt wird im Zustand T2 das Adreß/Masken-Schaltsignal auf den Low-Pegel geändert, um die Übertragung der Maskendaten 32 auf den Bus 55 zu ermöglichen. Bei einem Zwischenzeitpunkt im Zustand T3 wird das Schaltsignal auf den High-Pegel zurückgeführt, so daß die Speicheradresse 30 auf den Bus 55 übertragen wird. Während des Zustands T3 führt der RMW-Operator 47 die Ersetzen-Operation aus, und die Ausgangsdaten 48 davon werden im Zustand T4 auf den Bus 56 übertragen. Im WPB-Zugriff entspricht Zustand T4 dem Zustand T1 eines nächsten Speicherzugriffs. Somit benötigt ein RMW-Zugriff sechs Zustände, wohingegen ein WPB-Zugriff in vier Zuständen vervollständigt wird. Wenn die Steuerungseinheit 51 einen R-Zugriff durch den Low-Pegel des RW-Signals 26 anfordert, führt die Zugriffsabfolgesteuerungseinheit 4 unabhängig von dem Ausgangspegel des Und-Gatters 39 einen R-Zugriff gemäß einem in Fig. 12 gezeigten Zeitabfolgediagramm aus. Die von dem zugegriffenen Wort ausgelesenen Daten werden in das Register 44 gespeichert. Ein R-Zugriff benötigt vier Zustände, ähnlich wie bei einem WPB-Zugriff.
In Fig. 4 ist ein Blockdiagramm einer Speicherzugriffssteuerungseinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gezeigt, worin die gleichen Bestandteile wie die in Fig. 1 gezeigten mit den gleichen Bezugszeichen bezeichnet sind, um deren weitere Beschreibung zu vermeiden. Die Steuerungsschaltung 52 gemäß dieser Ausführungsform umfaßt des weiteren einen Maskenkomparator 1 und ein Speichertypenregister 8. Der Maskenkomparator 1 erkennt oder vergleicht den Inhalt der Maskendaten 32 und gibt ein M0-Signal 21 aus, wenn all die Bits der Maskendaten 32 "0" sind, und ein M1- Signal 22 aus, wenn sie alle "1" sind. Das Speichertypenregister 8 speichert Codes, die die Arten der als den Bildpufferspeicher 53 und Systemspeicher 54 verwendeten Speicher darstellen. In dieser Ausführungsform werden die in dem Register 8 zu speichernden Codes wie folgt bestimmt:
0: DRAM ohne WPB-Zugriffsmodus
2: DRAM mit WPB-Zugriffsmodus
Wenn sich das Ausgangssignal des Komparators 2 auf einem High-Pegel befindet, wird der Code "2" von dem Register 8 zu der Schaltung 4 geliefert. An dererseits veranlaßt das Low-Pegelausgangssignal des Komparators 2 das Register 8, den Code "0" zu der Schaltung 4 zu liefern.
Bei einem Anfangszustand schreibt die CPU im Betrieb obere und untere Adressen des Bildpufferspeichers 53 in das Register 7 und die Speichertypencodes in das Register 8. Wenn die CPU auf Zeichnungsinstruktionen trifft, schreibt sie die Zeichnungsmodusdaten in das Register 46 und sendet die Zeichnungsbefehle und Zeichnungsparameter zu der Zeichnungssteuerungseinheit 51. In Abhängigkeit davon startet die Zeichnungssteuerungseinheit 51 die Ausführung der Zeichnungsoperation, wie oben erwähnt ist. Genauer gesagt erzeugt der Adreßgenerator 41 eine Speicheradresse 30, die ein Wort bestimmt, das ein oder mehrere Pixel enthält, die zu verarbeiten sind, und der Maskengenerator 43 erzeugt Maskendaten 32, die das oder die Pixel darstellen, die zu verarbeiten sind. Im Falle eines R-Zugriffs wird das Flag 45 auf"0" gesetzt, um das RW-Signal 26 auf den Low-Pegel abzuändern. Andererseits wird im Falle eines RMW-Zugriffs das Flag 45 auf "1" gesetzt, um den High- Pegel des RW-Signals 26 zu erzeugen. Ebenfalls bei RMW-Zugriff erzeugt der Schreibdatengenerator 42 Schreibdaten 31 zum Zeichnen. Die vorstehend genannten Daten und Signale 30, 48, 32 und 26 werden zu der Speicherzugriffssteuerungsschaltung 52 zusammen mit dem AREA-Signal 27 geliefert.
In Abhängigkeit von dem AREQ-Signal 27 startet die Steuerungsschaltung 52 die Steuerungsmodus-Bestimmungsoperation und die zugriffsausführende Operation in Abhängigkeit von den gelieferten Daten und dem Signal. Genauer gesagt erkennt der Maskenkomparator 1, daß die Inhalte der Maskendaten 32 alle "0" oder alle "1" sind und liefert ein M0-Signal 21 und ein M1-Signal 22 zu der Zugriffsabfolgesteuerungsschaltung 4. Der Adreßkomparator 2 erkennt, ob die Speicheradresse 30 innerhalb des Adreßbereichs ist, der dem Bildpufferspeicher 53 zugeteilt ist, oder nicht, und liefert das Erkennungsausgangssignal zu dem Register 8. Der Code "0" oder "2" wird somit von dem Register 8 zu der Zugriffsabfolgesteuerungsschaltung 4 als MT-Signal 20 geliefert. Der Zeichnungsmodusdetektor 38 erkennt den Inhalt der Zeichnungsmodusdaten 49 von dem Register 46 und liefert ein RM-Signal 23 zu der Zugriffsabfolgesteuerungsschaltung 4. Das RM-Signal 23 nimmt den High-Pegel ein, wenn eine Ersetzen- oder Invertiertes-Ersetzen-Operation bestimmt ist, und nimmt den Low-Pegel ein, wenn eine andere Operation bestimmt ist, wie in Fig. 2 gezeigt ist. Dieses M0-Signal 21, M1-Signal 22, MT-Signal 20 und RM-Signal 23 wird als Zugriffsmodusbestimmungs-(oder Auswahl)-Information zum Bestimmen eines optimalen und angemessenen Speicherzugriffsmodus verwendet. In Abhängigkeit von der Zugriffsmodusbestimmungsinformation wählt und bestimmt die Zugriffsabfolgesteuerungsschaltung 4 einen aus einer Vielzahl von darin vorgesehenen Zugriffsmodi gemäß der in Fig. 5 gezeigten und im folgenden ausführlich beschriebenen Beziehung:

I. RMW-Zugriffsanforderung (RW=H)

Wenn die nachstehenden Bedingungen (1),(2) und (3) nicht erfüllt sind, ist der RMW-Zugriffsmodus als ein auszuführender Zugriffsmodus ausgewählt.
(1) M0 = H (alle Bits der Maskendaten 32 sind "0")
Diese Bedingung stellt dar, daß all die Bitdaten eines zuzugreifenden Wortes nicht erneuert oder modifiziert werden müssen. Deshalb kann der Speicherzugriff selbst weggelassen werden. Die RMW-Zugriffsanforderung wird nämlich in eine Nicht-Zugriffsoperation (NOP) abgeändert.
(2) M1 = H und RM = H (all die Bits der Maskendaten 32 sind "1" und die Ersetzen- oder Invertiertes-Ersetzen-Operation ist bestimmt).
Diese Bedingung stellt dar, daß all die Bitdaten eines zuzugreifenden Wortes durch die Schreibdaten 31 oder dem davon Invertierten ersetzt werden. Dementsprechend kann ein direkter Schreibzugriff (W) verwendet werden. Eine RMW-Zugriffsanforderung wird somit in einen W-Zugriff abgeändert.
(3) RM = H und MT = 2 (Ersetzen- oder Invertiertes-Ersetzen-Operation ist bestimmt und der Bildpufferspeicher 53 weist einen WPB-Zugriffsmodus auf).
Eine RMW-Zugriffsanforderung wird somit in einen WPB-Zugriff abgeändert.

II. Lesezugriffsanforderung (RW = L)

Ein direkter Schreibzugriff (R) wird in allen Fällen benötigt.
Wenn der zu verwendende Zugriffsmodus bestimmt ist, erzeugt und liefert die Zugriffsabfolgesteuerungsschaltung 4 oben beschriebene geeignete Zugriffssteuerungssignale für den Steuerbus 57, die Tri-State-Puffer 12 bis 14, die Latch-Schaltungen 11 und 15, den MPX 19 und den Operator 47, um einen Speicherzugriff des gewählten Zugriffsmodus auszuführen. Die Zeitabfolgediagramme von RMW-Zugriff, WPB-Zugriff und R-Zugriff sind in den jeweiligen Fig. 10, 11 und 12 gezeigt. W-Zugriffs- und NOP- Zeitabfolgediagramme sind in den jeweiligen Fig. 13 und 14 gezeigt. In Abhängigkeit von den Zugriffssteuerungssignalen auf dem Bus 57 erzeugt ein in den Speichern 53 und 54 vorgesehener Zeitabfogecontroller (nicht gezeigt) RAS-, CAS-, WB/WE- und DT/OE-Signale für ein VRAM, das einen WPB-Zugriffsmodus aufweist und als Bildpufferspeicher 53 verwendet wird, und erzeugt auch RAS-, CAS-, WE- und OE-Signale für ein gewöhnliches DRAM, das keinen WPB-Zugriffsmodus aufweist und als Systemspeicher 54 verwendet wird, wie in der Technik wohl bekannt ist.
In den Fig. 8 und 9 sind Vergleiche der Zeichnungszeit zwischen einem Fall der Verwendung eines Speichers ohne WPB-Zugriffsmodus und einem Fall der Verwendung eines Speichers mit WPB-Zugriffsmodus gezeigt. Fig. 8 zeigt eine Zeichnungsoperation für eine gerade Linie, in der durch eine schräge Schraffur bezeichnete Pixel 1 bis 6 Objekte dieser Zeichnungsoperationen werden. In dieser Beschreibung besteht ein Wort aus 4 Pixeln. Die Linienzeichnungsoperation wird in Pixeleinheiten ausgeführt, und deshalb nehmen das M0- und M1-Signal 21 und 22 den Low-Pegel ein. Im Falle der Verwendung eines DRAMs ohne WPB-Zugriffsmodus als Bildpufferspeicher 53 wird das MT-Signal 20 auf dem Code "0" gehalten. Als Ergebnis wählt und führt die Speicherzugriffssteuerungsschaltung 52 einen RMW-Zugriff auf jedes der Pixel 1 bis 6 aus (vgl. Beispiel 1 in Fig. 8). Andererseits wird bei der Verwendung eines DRAMs mit WPB-Zugriffsmodus als Speicher 53 das MT-Signal 20 in den Code "2" geändert. Deshalb wählt und führt die Zugriffsabfolgesteuerungsschaltung 4 einen WPB-Zugriff (vgl. Beispiel 2 in Fig. 8) anstelle einer RMW- Zugriffsanforderung von der Zeichnungssteuerungsschaltung 51 aus. Fig. 9 zeigt einen Bestimmungsbereich bei einer BitBlt-Operation. Dieser Bestimmungsbereich besteht aus 4 aufeinanderfolgenden Worten i, i+1, i+2 und i+3, schließt aber jeweilige Bereiche der Worte i und i+3 aus. Beispiel 1 in Fig. 9 zeigt an, daß eine RMW-Zugriffsoperation für alle Worte i bis i+3 ausgeführt wird. Da die Maskendaten für die Worte i+1 und i+2 alle "1" sind, führt die Zugriffsabfolgesteuerungsschaltung 4 jedoch eine W-Zugriffsoperation auf diese Worte i+1 und i+2 aus (vgl. Beispiel 3 in Fig. 3). Des weiteren führt die Zugriffsabfolgesteuerungsschaltung 4 im Falle, daß das MT-Signal 20 den Code "2" anzeigt, eine WPB-Zugriffsoperation auf die Worte i und i+3 aus. Diese Zugriffszeiten von W-, WPB- und RMW-Zugriffen sind wie folgt
W-Zugriff: 150 nsec
WPB-Zugriff: 150 nsec
RMW-Zugriff: 250 nsec
Die Zugriffsabfolgesteuerungsschaltung 4 wählt automatisch einen optimalen Zugriffsmodus aus und führt dann einen Speicherzugriff gemäß dem ausgewählten Zugriffsmodus aus. Die Zugriffsgeschwindigkeit wird dabei minimal.
In Fig. 6 ist als dritte Ausführungsform der vorliegenden Erfindung eine Speicherzugriffssteuerungsschaltung für einen Speicher gezeigt, auf die ein Seitenmoduszugriff erfolgen kann, bei der die gleichen Bestandteile wie die in den Fig. 1 und 4 gezeigten mit den gleichen Bezugszeichen bezeichnet sind. Die Speicherzugriffssteuerungsschaltung 52 gemäß dieser Ausführungsform umfaßt ein Zuletzt-Adreßregister 9 zum Speichern einer Speicheradresse, die in der letzten Speicherzugriffsoperation verwendet wurde, ein Zuletzt-Datenregister 10 zum Speichern von Daten eines zugegriffenen Wortes durch die in dem lZuletzt-Adreßregister 9 gespeicherte Adresse, und einen Adreßkomparator 3, der die Speicheradresse 30 von dem Adreßgenerator 41 mit der in dem Register 9 gespeicherten Adresse vergleicht. Wenn die Speicheradresse 30 gleich der in dem Register 9 gespeicherten Adresse ist, d.h., wenn sowohl Seiten- als auch Wortadresse der Speicheradresse 30 gleich diejenigen der Adresse von dem Register 9 ist, ändert der Komparator 3 das SA-Ausgangssignal 24 auf den High-Pegel ab. Der Komparator 3 weist des weiteren ein SP- Ausgangssignal 25 auf, dessen Pegel durch den Vergleich zwischen nur der Seitenadressen der Speicheradresse 30 und der Adresse von dem Register 9 gesteuert wird und auf den High-Pegel abgeändert wird, wenn beide Seitenadressen davon miteinander übereinstimmen. Die für die Speichertypenregister 8 zu setzenden Codes werden in dieser Ausführungsform wie folgt bestimmt:
0: DRAM, auf das kein Seitenmoduszugriff erfolgen kann.
1: DRAM, auf das ein Seitenmoduszugriff erfolgen kann.
Das MT-Signal 20, das SA-Signal 24 und das SP-Signal werden als Zugriffsmodusbestimmungs- (und Auswahl)-Informationen verwendet. In Abhängigkeit dieser Informationen wählt und bestimmt die Zugriffsabfolgesteuerungsschaltung 4 einen der vielen darin vorgesehenen Zugriffsmodi gemäß der in Fig. 7 gezeigten und im folgenden ausführlich beschriebenen Beziehung:

I. RMW-Zugriffsanforderung (RW = H)

Wenn die nachfolgenden Bedingungen (1), (2) und (3) nicht erfüllt sind, wird ein RMW-Zugriffsmodus als ein zu verwendender Zugriffsmodus ausgewählt.
Eine RMW-Zugriffsoperation wird mit der in Fig. 10 gezeigten Zeitabfolge ausgeführt, wobei das Adreß/Masken-Schaltsignal durch ein Seitenmodus-Signal zum Anzeigen eines Seitenmoduszugriffs auf den Speicher 53 ersetzt wird.
(1) SA=1 und MT=0
In diesem Fall werden die Daten des letzten Speicherzugriffs in das Register 10 kopiert, und somit kann eine RMW-Zugriffsanforderung in einen W-Zugriffsmodus abgeändert werden. Eine W-Zugriffsoperation wird durch die in Fig. 13 gezeigte Zeitabfolge ausgeführt, wobei das Adreß/Masken-Schaltsignal durch das Seitenmodus-Signal ersetzt wird.
(2) SA=H und MT= 1
Da der Seitenmoduszugriff verwendet werden kann und die Daten eines zuzugreifenden Wortes in dem Register 10 gespeichert werden, wird ein Seitenmodusschreibzugriff (PW) gemäß dem in Fig. 17 gezeigten Zeitabfolgediagramm ausgewählt und ausgeführt.
(3) SA=L, SP=H und MT= 1
Obwohl der Seitenmoduszugriff verwendet werden kann, sind die im Register 10 gespeicherten Daten nicht gleich den Daten eines zuzugreifenden Wortes. Deshalb wird ein Seitenmodus-Lese-Modifizieren-Schreibzugriff (PRW) gemäß der in Fig. 15 gezeigten Zeitabfolge ausgewählt und ausgeführt.

II. Lesezugriffsanforderung (RW = L)

Wenn die folgenden Bedingungen (1) und (2) nicht erfüllt sind, wird ein R-Zugriff durch die in Fig. 12 gezeigte Zeitabfolge ausgeführt. Das Adreß/Masken- Signal wird durch das Seitenmodus-Signal ersetzt.
(1) SA=H
Da die im Register 10 gespeicherten Daten gleich den Daten eines zuzugreifenden Wortes sind, wird der Lesezugriff selbst ausgelassen und wird ein NOP.
(2) SA=L, SP=H und MT= 1
Da ein Seitenmoduszugriff verwendet werden kann, wird ein Seitenmoduslesezugriff (PR) gemäß der in Fig. 16 gezeigten Zeitabfolge ausgewählt und ausgeführt.
Somit wird ein Zugriffsmodus bestimmt und ein Speicherzugriff gemäß dem ausgewählten Zugriffsmodus durch den Zugriffsabfolgecontroller ausgeführt. Für die Vorbereitung eines nächsten Speicherzugriffs werden die Speicheradressen 30 und die Daten der gegenwärtigen Speicherzugriffsoperation in den jeweiligen Registern 9 und 10 gespeichert. Die in dem Register 10 zu speichernden Daten sind Lesedaten von dem Zugriffswort im Falle eines Lesespeicherzugriffs oder Schreibdaten in das zugegriffene Wort im Falle eines Schreibspeicherzugriffs.
In den Fig. 8 und 9 sind des weiteren Speicherzugriffsmodi gezeigt, die Seitenmoduszugriffe verwenden. Der Seitenmoduszugriff ist am effektivsten bei BitBlt-Operationen. Genauer gesagt wird, wie in Fig. 9 als Beispiel 2 gezeigt ist, eine PW-Zugriffsoperation auf die Worte i+1 und i+2 ausgeführt, obwohl ein RMW-Zugriff für das Wort i zu verwenden ist. Das Wort i+3 liegt innerhalb der gleichen Seite wie die Worte i, i+1 und i+2. Dennoch ist nur ein Abschnitt des Wortes i+3 zu verarbeiten. Deshalb wird eine PRW-Zugriffsoperation für das Wort i+3 ausgeführt. Es ist festzuhalten, daß bei einer BitBlt-Operation die Zeichnungssteuerungseinheit 51 vorläufig Wortdaten eines Quellbereichs unter Verwendung von R-Zugriff un/oder PR-Zugriff in dem Register 44 speichert. Andererseits wird die Linienzeichnungsoperation in Fig. 8 durch Beispiel 3 und Beispiel 4 dargestellt. Insbesondere sind die Seiten- und Wortadressen der Pixel 2 und 3 gleich denen des Pixels 1, und die Seiten- und Wortadressen des Pixels 6 sind gleich denen von Pixel 5. Deshalb wird eine W-Zugriffsoperation für die Pixel 2, 3 und 6 im Falle der Verwendung eines Speichers ausgeführt, auf den ein Seitenmoduszugriff (vgl. Beispiel 3) erfolgen kann. Andererseits wird, wenn ein Speicher verwendet wird, auf den ein Seitenmoduszugriff erfolgen kann, eine PW-Zugriffsoperation für die Pixel 2,3 und 6 ausgeführt. Des weiteren wird eine PRW-Zugriffsoperation für das Pixel 5 ausgeführt, wenn die Seitenadresse des Pixels 4 gleich der des Pixels 5 ist. Die jeweiligen Zugriffsoperationen für die Pixel 1 bis 6 sind als Ergebnis als Beispiel 4 gezeigt. Die Zugriffszeiten der jeweiligen Zugriffsoperation sind wie folgt:
PW-Zugriff: 50 nsec
W-Zugriff: 150 nsec
PRW-Zugriff: 150 nsec
RMW-Zugriff: 250 nsec
Somit wird automatisch ein angemessener Zugriffsmodus ausgewählt, um die Verarbeitungsgeschwindigkeit- und effizienz zu erhöhen.
Es ist offensichtlich, daß die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen beschränkt ist, sondern modifiziert und verändert werden kann. Beispielsweise kann die Speicherzugriffssteuerungsschaltung 52 so aufgebaut sein, daß sie für einen Speicher paßt auf den sowohl ein WPB-Zugriff als auch ein Seitenmoduszugriff erfolgen kann, indem die in Fig. 4 und 6 gezeigten Strukturen kombiniert werden und die in Fig. 5 und 7 gezeigten Zugriffsauswahlmodi erweitert werden. Ein anderer Speicher als die vorstehend beschriebenen drei Arten von Speichern, beispielsweise ein statischer Direktspeicher, kann auch gesteuert werden, indem nur eine benötigte Zugriffs- Zeitabfolge-Steuerungsschaltung zu der Zugriffsabfolgesteuerungsschaltung 4 hinzugefügt wird und die Zugriffsmodusauswahlabfolge erweitert wird. Die Betriebsarten des RMW-Operators 47 können gewünschtenfalls geändert und erweitert werden. Der Adreßplatz des Bildpufferspeichers 53 kann verändert werden und des weiteren in eine Vielzahl von Bereichen aufgeteilt werden. In diesem Fall weist das Adreßbereichsregister 7 eine Vielzahl von Speicherbereichen zum Speichern von oberen und unteren Adressen der jeweiligen Adreßbereiche auf.

Claims

1. Speicherzugriffssteuerungsschaltung (52), die zwischen einer Datenverarbeitungseinheit (CPU) und einem Speicher (53, 54) mit einer Vielzahl von Speicherbereichen eingefügt ist, wobei die Speicherzugriffssteuerungsschaltung umfaßt:

Empfangseinrichtungen (4, 51), die operativ mit der Datenverarbeitungseinheit (CPU) gekoppelt sind, zum Empfangen einer Zugriffsanforderung (27) von der Datenverarbeitungseinheit (CPU), wobei die Zugriffsanforderung (27) Zugriffsinformationen (26, 30) umfaßt, die eine Speicheradresse (30), die einen der Speicherbereiche des Speichers (53, 54) auswählt, und eine Zugriffsmodusbestimmungsinformation (26) enthält, die eine erste auf dem ausgewählten Speicherbereich auszuführende Speicherzugriffsoperation spezifiziert, um eine festgelegte Datenverarbeitungsoperation auf dem ausgewählten Speicherbereich auszuführen,

eine Speichereinrichtung (7) zum zeitweiligen Speichern von Adreßinformationen, die einem Teil der Speicherbereiche des Speichers (53, 54) entsprechen, wobei auf jeden der in diesem Teil enthaltenen Speicherbereiche durch die erste Speicherzugriffsoperation und des weiteren durch eine zweite Speicherzugriffsoperation zugegriffen werden kann, die eine der festgelegten Datenverarbeitungsoperationen, die von der ersten Speicherzugriffsoperation ausgeführt wird, äquivalente und schnellere Datenverarbeitungsoperation als die erste Speicherzugriffsoperation ausführt,

Erzeugungseinrichtungen (2, 38, 39), die operativ mit den Empfangseinrichtungen (4, 51) und der Speichereinrichtung (7) gekoppelt sind, zum Erzeugen eines Zugriffsänderungsbefehlssignal gemäß der Zugriffsinformationen (26, 30) und der Adreßinformationen, das einen ersten Zustand einnimmt, wenn der ausgewählte Speicherbereich außerhalb des Teils des Speicherbereichs ist, und einen zweiten Zustand einnimmt, wenn der ausgewählte Speicherbereich innerhalb des Teils des Speicherbereichs ist, und

eine Zugriffsabfolgesteuerungseinrichtung (4), die operativ mit dem Speicher (53, 54) und den Erzeugungseinrichtungen (2, 38, 39) gekoppelt ist, zum Ausführen der ersten Speicherzugriffsoperation auf dem ausgewählten Speicherbereich, wenn das Zugriffsanderungsbefehlssignal in dem ersten Zustand ist, und zum Ausführen der zweiten Speicherzugriffsoperation auf dem ausgewählten Speicherbereich unabhängig von Zugriffsmodusbestimmungsinformationen (26), die die erste Speicherzugriffsoperation bestimmen, wenn das Zugriffsänderungsbefehlssignal in dem zweiten Zustand ist.

2. Speicherzugriffssteuerungsschaltung (52) nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Speicherbereiche eine Vielzahl von Bits aufweist und die Zugriffsanforderung (27) des weiteren Maskendaten (32), die ein oder mehrere Bits der Vielzahl von Bits des ausgewählten Speicherbereichs bestimmen, und Modifizierungsdaten (48) aufweisen, durch die Bitdaten (33) eines oder mehrerer durch die Maskendaten (32) spezifizierter Bits ersetzt werden;

wobei die erste Speicherzugriffsoperation eine Lese-Modifizieren-Schreib-Operation (RMW) ist, bei der Daten von dem ausgewählten Speicherbereich ausgelesen werden, wobei die Daten durch Verwendung der Modifizierungsdaten (48) modifiziert werden, um modifizierte Daten zu erzeugen, und die modifizierten Daten auf den ausgewählten Speicherbereich (53, 54) zurückgeschrieben werden;

wobei jeder Speicherbereich des Teils der Speicherbereiche des Speichers (53, 54) einen Schreiben-pro-Bit-Zugriffsmodus (WPB) aufweist, bei dem Bitdaten (33) eines oder mehrerer durch die Maskeninformationen spezifizierten Bits durch die Ersetzungsinformationen in Abhängigkeit von dazu gelieferten Maskeninformationen und Ersetzungsinformationen ersetzt werden; und wobei die Zugriffsabfolgesteuerungseinrichtung die zweite Speicherzugriffsoperation ausführt, um die Maskendaten (32) und Modifizierungsdaten (48) dem Speicher (53, 54) als die Maskendaten und die Ersetzungsdaten zuzuführen, wenn das Zugriffsänderungsbefehlssignal in dem zweiten Zustand ist.

3. Speicherzugriffssteuerungsschaltung (52), die zwischen einer Datenverarbeitungseinheit (CPU) und einem Speicher (53, 54) mit einer Vielzahl von Speicherbereichen eingefügt ist, wobei jeder dieser Speicherbereiche eine Vielzahl von Bits aufweist, wobei die Speicherzugriffseinheit (52) umfaßt:

Empfangseinrichtungen (4, 51), die operativ mit der Datenverarbeitungseinheit (CPU) gekoppelt sind, zum Empfangen einer Zugriffsanforderung (27) von der Datenverarbeitungseinheit (CPU), wobei die Zugriffsanforderung (27) umfaßt:

(1) eine Speicheradresse (30), die einen der Speicherbereiche des Speichers (53, 54) auswählt,

(2) Maskendaten (32), die ein oder mehrere Bits des ausgewählten Speicher bereichs spezifizieren

(3) Modifizierungsdaten (48), durch die Bitdaten (33) der spezifizierten Bits des ausgewählten Speicherbereichs ersetzt werden, und

(4) Zugriffsmodusbestimmungsinformationen (26), die eine Lese-Modifizieren- Schreib- Zugriffsoperation spezifizieren, bei der Daten von dem ausgewählten Speicherbereich ausgelesen werden und bei dem die Bitdaten (33) der von den Maskendaten (32) spezifizierten Bits von den Modifizierungsdaten (48) ersetzt werden, um Modifizierungsdaten zu erzeugen und die Modifizierungsdaten auf den ausgewählten Speicherbereich zurückgeschrieben werden;

eine Erzeugungseinrichtung (1), die operativ mit den Empfangseinrichtungen (4, 51) gekoppelt ist zum Erzeugen von Steuerinformationen (21, 22), die einen ersten Zustand einnehmen, wenn die Maskendaten (32) nicht mindestens eines der Bits des ausgewählten Speicherbereichs spezifizieren und einen zweiten Zustand einnehmen, wenn die Maskendaten (32) alle Bits des ausgewählten Speicherbereichs des Speichers (53, 54) spezifizieren, und

eine Zugriffsabfolgesteuerungseinrichtung (4), die operativ mit den Empfangseinrichtungen (4, 51) gekoppelt ist, wobei die Erzeugungseinrichtung (1) und der Speicher (53, 54) für die Ausführung der Lese-Modifizieren- Schreib-Zugriffsoperation (RMW), wenn die Steuerinformationen (21, 22) in dem ersten Zustand sind, und für die Ausführung einer Datenschreibzugriffsoperation anstelle der Lese-Modifizieren-Schreib-Zugriffsoperation (RMW) bestimmt sind, um die Modifizierungsdaten (48) direkt in den ausgewählten Speicherbereich zu schreiben, wenn die Steuerinformationen (21, 22) in dem zweiten Zustand sind.

4. Speicherzugriffssteuerungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß Steuerinformationen (21, 22), die von der Erzeugungseinrichtung (1) erzeugt werden, des weiteren einen dritten Zustand einnehmen, wenn die Maskendaten (32) kein Bit des ausgewählten Speicherbereichs spezifizieren und die Zugriffsabfolgesteuerungseinrichtung unabhängig von der Lese-Modifizieren-Schreib-Zugriffsoperation (RMW), die von den Zugriffsmodusbestimmungsinformationen (26) spezifiziert wird, des weiteren keinen Zugriff auf den ausgewählten Speicherbereich ausübt.

5. Speicherzugriffssteuerungsschaltung (52), die zwischen einer Datenverarbeitungseinheit (CPU) und einem Speicher (53, 54) mit einer Vielzahl von Speicherbereichen eingefugt ist, wobei jeder dieser Speicherbereiche eine Vielzahl von Bits aufweist, wobei die Speicherzugriffseinheit (52) umfaßt:

Empfangseinrichtungen (4, 51), die operativ mit der Datenverarbeitungseinheit (CPU) gekoppelt sind, zum Empfangen einer Zugriffsanforderung (27) von der Datenverarbeitungseinheit (CPU), wobei die Zugriffsanforderung (27) eine Speicheradresse (30) umfaßt, die einen der Speicherbereiche des Speichers (53, 54), Maskendaten (32), die ein oder mehrere Bits des ausgewählten Speicherbereichs des Speichers (53, 54) als Modifizierungsdaten (48) spezifiziert, bei denen die spezifizierten Bits des ausgewählten Speicherbereichs ersetzt werden, und eine Lese-Modifizieren-Schreib-Zugriffsoperation (RMW) auswählt, bei der Daten von dem ausgewählten Speicherbereich ausgelesen werden und bei der Bitdaten (33) der spezifizierten Bits durch Modifizierungsdaten (48) ersetzt werden, um modifizierte Daten zu erzeugen und die modifizierten Daten auf den ausgewählten Speicherbereich zurückgeschrieben werden;

Erzeugungseinrichtungen (3, 9, 10), die operativ mit den Empfangseinrichtungen (4, 51) gekoppelt sind, zum Erzeugen von Steuerinformationen (24, 25), die einen ersten Zustand einnehmen, wenn die den Speicherbereich des Speichers (53, 54) spezifizierende Speicheradresse (30) nicht identisch mit einer in einer vorangehenden Speicherzugriffsoperation verwendeten vorangehenden Speicheradresse ist, und einen zweiten Zustand einnehmen, wenn die den Speicherbereich spezifizierende Speicheradresse (30) identisch mit der vorangehenden Speicheradresse ist, wobei die Erzeugungseinrichtungen (3, 9, 10) ein Datenregister (10) zum zeitweiligen Speichern von in der vorangehenden Speicherzugriffsoperation verwendeten Daten umfassen; und eine Zugriffsabfolgesteuerungseinrichtung (4), die operativ mit den Empfangseinrichtungen (4, 51) gekoppelt ist, wobei die Erzeugungseinrichtungen (3, 9, 10) und der Speicher (53, 54) zum Ausführen der Lese-Modifizieren- Schreib-Zugriffsoperation (RMW), bei der die Steuerinformationen (24, 25) in dem ersten Zustand sind, und unabhängig von der Lese-Modifizieren-Schreib- Zugriffsoperation (RMW), die von der Zugriffsanforderung (27) spezifiziert wurde, zum Ausführen einer Datenschreiboperation unter Verwendung der in dem Datenregister (10) gespeicherten Daten bestimmt sind, wenn die Steuerinformationen in dem zweiten Zustand sind.